JPS59152735A - 送受信装置 - Google Patents
送受信装置Info
- Publication number
- JPS59152735A JPS59152735A JP58025668A JP2566883A JPS59152735A JP S59152735 A JPS59152735 A JP S59152735A JP 58025668 A JP58025668 A JP 58025668A JP 2566883 A JP2566883 A JP 2566883A JP S59152735 A JPS59152735 A JP S59152735A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- amplifier circuit
- output
- frequency amplifier
- controlled oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Transceivers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は送受信装置特にフェーズロックドループ（ＰＬ
Ｌ）を用いた送受信装置に関する。
Ｌ）を用いた送受信装置に関する。
ＰＬＬシンセサイザ一方式の送受信機は基準周波数とし
て水晶発振器を使用することにより正確 〜かつ安定な
同調が出来ること、又デジタル的に選局することが可能
な為に操作性の優れたものが出来るという特徴をもって
いる。第１図に従来使用されているＰＬＬシンセサイザ
一方式のブロック図を示す。図中１は高周波増幅回路、
２は混合回路、３は電圧制御発振器（ＶＣＯ）、４は低
域ろ波器（ＬＰＦ）、５は位相比較器、６はプログラマ
ブルデバイダを示す。ｖＣＯの出力周波数はプロゲラ、
マプルデバイダで分周しこれと基準周波数とを比較する
ことによシ安定かつ精度の高い周波数となりプログラマ
ブルデバイダの分局比を変化させることにより基準周波
数の整数倍で変化させることが可能である。ＶＣＯは通
常ＬＣ発振でありＣ（容量つとしてバラクタダイオード
を使用することによシ直流の入力制御電圧の変化を発振
周波数の変化に変えている。位相比較器の出力からは比
較周波数の周期で位相誤差電圧が出力されるが、ＶＣＯ
の入力制御電圧にはＬＰＦを介して比較周波数成分を除
去した直流電圧が入力される。
て水晶発振器を使用することにより正確 〜かつ安定な
同調が出来ること、又デジタル的に選局することが可能
な為に操作性の優れたものが出来るという特徴をもって
いる。第１図に従来使用されているＰＬＬシンセサイザ
一方式のブロック図を示す。図中１は高周波増幅回路、
２は混合回路、３は電圧制御発振器（ＶＣＯ）、４は低
域ろ波器（ＬＰＦ）、５は位相比較器、６はプログラマ
ブルデバイダを示す。ｖＣＯの出力周波数はプロゲラ、
マプルデバイダで分周しこれと基準周波数とを比較する
ことによシ安定かつ精度の高い周波数となりプログラマ
ブルデバイダの分局比を変化させることにより基準周波
数の整数倍で変化させることが可能である。ＶＣＯは通
常ＬＣ発振でありＣ（容量つとしてバラクタダイオード
を使用することによシ直流の入力制御電圧の変化を発振
周波数の変化に変えている。位相比較器の出力からは比
較周波数の周期で位相誤差電圧が出力されるが、ＶＣＯ
の入力制御電圧にはＬＰＦを介して比較周波数成分を除
去した直流電圧が入力される。
Ｐ ］、 Ｌ周波数シンセサイザーではＶＣｏの出力周
波数を局部発振周波数として使用し受信周波数との差分
が中間周波数となる。通常の受信機ではＶＣｏで使用し
たバラクタダイオードと同じ特性のものを高周波増幅回
路でも使用して選択度特性を上げるようにしている。
波数を局部発振周波数として使用し受信周波数との差分
が中間周波数となる。通常の受信機ではＶＣｏで使用し
たバラクタダイオードと同じ特性のものを高周波増幅回
路でも使用して選択度特性を上げるようにしている。
一方近年ＭＯ８ＦＥＴの短チャンネル化によって１．８
１（大規模集積回路）の高集積化、高速化が進んでおシ
従来外付けで行なっていたＶＣｏをオンチップ化する傾
向にある。ＶＣｏをオンチップ化する場合ＣＲ発振とな
り可変素子が几（抵抗）となる為に従来の様にｖＣＯの
発掘周波数特性と高周波増幅回路の同調同波数特性を合
わせるトラッキング調整ができない。この他に中間周波
数を受信周波数に対して大きくとったシステムでも局部
発振周波数と高周波増幅回路とのトラッキング調整が不
可能である。
１（大規模集積回路）の高集積化、高速化が進んでおシ
従来外付けで行なっていたＶＣｏをオンチップ化する傾
向にある。ＶＣｏをオンチップ化する場合ＣＲ発振とな
り可変素子が几（抵抗）となる為に従来の様にｖＣＯの
発掘周波数特性と高周波増幅回路の同調同波数特性を合
わせるトラッキング調整ができない。この他に中間周波
数を受信周波数に対して大きくとったシステムでも局部
発振周波数と高周波増幅回路とのトラッキング調整が不
可能である。
本発明の目的は前述した様な局部発振器と高周波増幅回
路とのトラッキング調整が行なえないシステノ・に於い
て高選択席を得る手段を提供することである。
路とのトラッキング調整が行なえないシステノ・に於い
て高選択席を得る手段を提供することである。
この為本発明では少なくとも電圧制御発振器。
電圧制御発振器の元糸同波数に基づく周波数を分周する
プログラマブルデバイダ、該プログラマブルデバイダの
出力周波数と基準周波数の位相比較をする位相比較器、
低域沖波器より成るＰ Ｌ Ｌ回路を用いた送受信機に
於いて前記電圧制御発揚器の出力周波数を局部発振周波
数として供給するとともに受信周波数に基づいたアナロ
グ信号を発生するＤ／Ａコンバータの出力を高周波増幅
回路に供給するようにして構成される。
プログラマブルデバイダ、該プログラマブルデバイダの
出力周波数と基準周波数の位相比較をする位相比較器、
低域沖波器より成るＰ Ｌ Ｌ回路を用いた送受信機に
於いて前記電圧制御発揚器の出力周波数を局部発振周波
数として供給するとともに受信周波数に基づいたアナロ
グ信号を発生するＤ／Ａコンバータの出力を高周波増幅
回路に供給するようにして構成される。
以下に本発明の一実施例を図面を用いて詳細に説明する
。
。
第２図に本発明を用いた受信システムの一実施例を示す
。図中１は高周波増幅回路、２は混合回路、３はＶＣｏ
、４はＬＰＦ、５は位相比較器、６はプログラマブルデ
バイダ、７はコードコンバータ、８はＤ／Ａコンバータ
を示す。プログラマブルデバイダ６はデジタル信号の分
周比を信号線２１を介して与えられ分周比を可変するこ
とにより選局を行なう。最近ではｌ） Ｌ Ｊ、とその
コントローラさらには１）／Ａコンバータ等を同一チノ
ブ上に集積することはそれほどコスト的な負担を伴なわ
ず従ってコントローラとしてマイクロコンビコータを用
いれば分周比の変化に比例した電圧をＤ／Ａコンバータ
より出力することは容易に出来る。
。図中１は高周波増幅回路、２は混合回路、３はＶＣｏ
、４はＬＰＦ、５は位相比較器、６はプログラマブルデ
バイダ、７はコードコンバータ、８はＤ／Ａコンバータ
を示す。プログラマブルデバイダ６はデジタル信号の分
周比を信号線２１を介して与えられ分周比を可変するこ
とにより選局を行なう。最近ではｌ） Ｌ Ｊ、とその
コントローラさらには１）／Ａコンバータ等を同一チノ
ブ上に集積することはそれほどコスト的な負担を伴なわ
ず従ってコントローラとしてマイクロコンビコータを用
いれば分周比の変化に比例した電圧をＤ／Ａコンバータ
より出力することは容易に出来る。
又高周波増幅回路の同調用にバラクタダイオードを使用
した場合制御電圧と同調周波数の関係は非線形となるが
この補正をプログラムにより行なうことも容易となる。
した場合制御電圧と同調周波数の関係は非線形となるが
この補正をプログラムにより行なうことも容易となる。
本発明はこのよりなＰ Ｌ Ｌ、コントローラを１チツ
プ化したシステムで最も不動である。図１中コードコン
バータ７はマイクロコンピュータのプログラムの中に含
ませることも、出来る。又第２図では受信機の例しか示
していないが送信でも同様に適用出来る。
プ化したシステムで最も不動である。図１中コードコン
バータ７はマイクロコンピュータのプログラムの中に含
ませることも、出来る。又第２図では受信機の例しか示
していないが送信でも同様に適用出来る。
以上詳述した如く本発明を使用した送受信装置はＬＳＩ
化に適しておシコスト・パーフォーマンスの優れたもの
を提供することが可能である。
化に適しておシコスト・パーフォーマンスの優れたもの
を提供することが可能である。
第１図は従来の受信機のブロックダイヤグラム、第２図
は本発明による実施例である。図中１・・・・・・高周
波増幅回路、２・・・・・混合回路、３・・・・・・電
圧制御発振器、４・・・・・・低域沖波器、５・・・・
・・位相比較器、６・・・・・・プログラマブルデバイ
ダを示す。 茅１グ 矛Ｚ回
は本発明による実施例である。図中１・・・・・・高周
波増幅回路、２・・・・・混合回路、３・・・・・・電
圧制御発振器、４・・・・・・低域沖波器、５・・・・
・・位相比較器、６・・・・・・プログラマブルデバイ
ダを示す。 茅１グ 矛Ｚ回
Claims (1)
- 一少なくとも電圧制御発振器、電圧制御発振器の発振周
波数に基づく周波数を分周するプログラマブルデバイダ
、該プログラマブルデバイダの出力周波数と基準周波数
の位相比較をする位相比較器、低域沖波器を含む送受信
機に於いて、前記電圧制御発振器の出力周波数を局部発
振周波数として供給するとともに受信周波数に基づいた
アナログ信号を発生するデジタル−アナログコンバータ
の出力を高周波増幅回路に供給するようにした送受信装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58025668A JPS59152735A (ja) | 1983-02-18 | 1983-02-18 | 送受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58025668A JPS59152735A (ja) | 1983-02-18 | 1983-02-18 | 送受信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59152735A true JPS59152735A (ja) | 1984-08-31 |
Family
ID=12172161
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58025668A Pending JPS59152735A (ja) | 1983-02-18 | 1983-02-18 | 送受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59152735A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0347085A2 (en) * | 1988-06-15 | 1989-12-20 | Advanced Micro Devices, Inc. | Integrated circuit |
| KR960036391A (ko) * | 1995-03-14 | 1996-10-28 | 이데이 노부유끼 | 집적 회로 및 이를 포함한 송수신기 |
-
1983
- 1983-02-18 JP JP58025668A patent/JPS59152735A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0347085A2 (en) * | 1988-06-15 | 1989-12-20 | Advanced Micro Devices, Inc. | Integrated circuit |
| US5349544A (en) * | 1988-06-15 | 1994-09-20 | Advanced Micro Devices, Inc. | Programmable system synchronizer |
| KR960036391A (ko) * | 1995-03-14 | 1996-10-28 | 이데이 노부유끼 | 집적 회로 및 이를 포함한 송수신기 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5856766A (en) | Communication device with a frequency compensating synthesizer and method of providing same | |
| US5259007A (en) | Phase locked loop frequency synthesizer | |
| US7180377B1 (en) | Method and apparatus for a hybrid phase lock loop frequency synthesizer | |
| EP1039640B1 (en) | PLL circuit | |
| KR970055561A (ko) | 반응 시간이 제어 가능한 위상 동기 루프 | |
| US6914489B2 (en) | Voltage-controlled oscillator presetting circuit | |
| JPS63219225A (ja) | クロック信号発生器 | |
| US6137368A (en) | Frequency synthesizer with constant loop characteristics | |
| US5301366A (en) | High performance frequency tuning with low cost synthesizer | |
| US4097816A (en) | Tuning system | |
| JPS59152735A (ja) | 送受信装置 | |
| JPH09186587A (ja) | Ｐｌｌ回路 | |
| JP2911269B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| JPS5846586Y2 (ja) | 位相同期ル−プを有する回路 | |
| JPH021962Y2 (ja) | ||
| JPH1093431A (ja) | Ｐｌｌ回路 | |
| JPH07162299A (ja) | 位相ロックドループ装置、発振器及び信号処理装置 | |
| JPS5829010B2 (ja) | 周波数シンセサイザ− | |
| JP2001527313A (ja) | 位相同期ループ周波数発生源におけるロードプルを減少させる方法と装置 | |
| JPH0227627Y2 (ja) | ||
| JPS5820169B2 (ja) | 無線通信機の回路 | |
| JPS637022A (ja) | 位相同期発振器 | |
| JPH055207B2 (ja) | ||
| CA2242135A1 (en) | Circuit arrangement for setting a system frequency | |
| JPH01264403A (ja) | 変調器 |