JPH055207B2 - - Google Patents
Info
- Publication number
- JPH055207B2 JPH055207B2 JP58007570A JP757083A JPH055207B2 JP H055207 B2 JPH055207 B2 JP H055207B2 JP 58007570 A JP58007570 A JP 58007570A JP 757083 A JP757083 A JP 757083A JP H055207 B2 JPH055207 B2 JP H055207B2
- Authority
- JP
- Japan
- Prior art keywords
- vco
- frequency
- control voltage
- tuning
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000010355 oscillation Effects 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
- H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Superheterodyne Receivers (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はPLL（Phase Locked Loop）制御
発振回路の周波数制御電圧を他の制御回路に共用
するPLLシンセサイザ方式の改良に関する。
発振回路の周波数制御電圧を他の制御回路に共用
するPLLシンセサイザ方式の改良に関する。
PLL制御発振器は高い周波数を直接に安定に、
かつスプリアスの少ない発振出力を得られる特長
があるので多くの用途に使われている。
かつスプリアスの少ない発振出力を得られる特長
があるので多くの用途に使われている。
第１図のＡ部は無線受信機の局部発振器等に使
用される可変周波数のPLL発振回路の基本的構
成を示し、VCO（電圧制御発振器）の出力の一部
をミクサM1と分周器DiVの双方またはいずれか
一方を通して変換した周波数を位相検波器PDに
加えて、水晶発振等の安定な基準周波数Rと比較
し、周波数差（周波数が接近すると位相差とな
る）に比例的に発生する制御電圧ＥをLPFを通
してVCOの周波数制御端子に加えている。VCO
の周波数制御方式には各種あるが、局部発振用と
しては構成が簡単で出力波形の良好なLC発振回
路のコンデンサＣの一部を電圧制御容量ダイオー
ドCD1で置き換え、この電圧制御容量ダイオード
CD1に制御電圧Ｅを加える構成が普通である。
用される可変周波数のPLL発振回路の基本的構
成を示し、VCO（電圧制御発振器）の出力の一部
をミクサM1と分周器DiVの双方またはいずれか
一方を通して変換した周波数を位相検波器PDに
加えて、水晶発振等の安定な基準周波数Rと比較
し、周波数差（周波数が接近すると位相差とな
る）に比例的に発生する制御電圧ＥをLPFを通
してVCOの周波数制御端子に加えている。VCO
の周波数制御方式には各種あるが、局部発振用と
しては構成が簡単で出力波形の良好なLC発振回
路のコンデンサＣの一部を電圧制御容量ダイオー
ドCD1で置き換え、この電圧制御容量ダイオード
CD1に制御電圧Ｅを加える構成が普通である。
第１図Ｂ部は信号ミクサM2と信号同調回路Ｔ
を示し、前記VCOの出力周波数を信号ミクサM2
に注入すると共に同調回路の一部を構成する電圧
制御容量ダイオードCD2にVCOの制御電圧を分
岐して加えることにより、信号ミクサM2の局部
発振周波数が変わると同時に信号回路の同調周波
数も連動して変化するように動作するものであ
る。
を示し、前記VCOの出力周波数を信号ミクサM2
に注入すると共に同調回路の一部を構成する電圧
制御容量ダイオードCD2にVCOの制御電圧を分
岐して加えることにより、信号ミクサM2の局部
発振周波数が変わると同時に信号回路の同調周波
数も連動して変化するように動作するものであ
る。
このようなPLL制御の局部発振器は平均的周
波数安定度においては優れているが、さらに高級
受信機用としては位相比較器PDより出力する制
御電圧中に含まれるリツプル成分がキヤリアに含
まれるために生ずる位相雑音が問題となつてい
る。これを改善するためには制御回路のLPFの
時定数を大きくするのが有利であるが、ロツクア
ツプ・タイムが大きくなる欠点がある。
波数安定度においては優れているが、さらに高級
受信機用としては位相比較器PDより出力する制
御電圧中に含まれるリツプル成分がキヤリアに含
まれるために生ずる位相雑音が問題となつてい
る。これを改善するためには制御回路のLPFの
時定数を大きくするのが有利であるが、ロツクア
ツプ・タイムが大きくなる欠点がある。
別の改善としてはVCOの可変範囲を狭くする
ことである。単純に考えても、リツプル感度は可
変範囲に反比例するから、VCOの可変範囲は狭
いほど良いことになる。しかし、所要の周波数範
囲をカバーするためには多くのバンドを必要とす
ることになり、特に第１図に示した他の電子同調
回路との連動が困難になるという問題があつた。
ことである。単純に考えても、リツプル感度は可
変範囲に反比例するから、VCOの可変範囲は狭
いほど良いことになる。しかし、所要の周波数範
囲をカバーするためには多くのバンドを必要とす
ることになり、特に第１図に示した他の電子同調
回路との連動が困難になるという問題があつた。
PLL発振回路において、VCOの発振周波数を
制御するLPF出力電圧を、信号回路の同調用電
圧制御可変容量ダイオードにも付加して、局部発
振周波数の変化と受信信号の同調を同時に実行す
る回路であつて、PLL回路のロツクアツプ・タ
イム改善の為に周波数帯域を狭くして、多段階の
バンドに分れたVCO発振方式であつても、受信
信号同調と局部発振周波数の可変が同時に行える
回路の提供を目的とする。
制御するLPF出力電圧を、信号回路の同調用電
圧制御可変容量ダイオードにも付加して、局部発
振周波数の変化と受信信号の同調を同時に実行す
る回路であつて、PLL回路のロツクアツプ・タ
イム改善の為に周波数帯域を狭くして、多段階の
バンドに分れたVCO発振方式であつても、受信
信号同調と局部発振周波数の可変が同時に行える
回路の提供を目的とする。
VCOの周波数範囲をより狭い周波数変化範囲
の複数の発振周波数帯域に分割する手段と、前記
分割された発振周波数帯域は各周波数帯域を選択
する帯域選択電圧で選択される手段と、VCO制
御電圧の出力側と同調回路の同調用制御電圧入力
側の間にレベルシフト回路を設けて、VCO制御
電圧と、前記帯域選択電圧とを、レベルシフト回
路に入力し、VCO制御電圧を帯域選択電圧だけ
レベルシフトさせて同調制御電圧にする手段とを
設けた構成である。
の複数の発振周波数帯域に分割する手段と、前記
分割された発振周波数帯域は各周波数帯域を選択
する帯域選択電圧で選択される手段と、VCO制
御電圧の出力側と同調回路の同調用制御電圧入力
側の間にレベルシフト回路を設けて、VCO制御
電圧と、前記帯域選択電圧とを、レベルシフト回
路に入力し、VCO制御電圧を帯域選択電圧だけ
レベルシフトさせて同調制御電圧にする手段とを
設けた構成である。
本発明はVCOの所要周波数範囲を分割して狭
範囲可変とすると共に、連動する電子制御回路に
対して連続カバー時と同様の連続した制御電圧を
供給する方式であり、第２図において、PLL制
御発振器のVCO１の周波数変化範囲を、より狭
い周波数変化範囲の複数の帯域に分割する手段
と、VCO制御電圧E11をレベルシフト回路５を通
して、同調回路に同調用の制御電圧E12を供給す
る手段と、前記のVCO発振周波数帯の分割され
た複数の発振周波数の中から所望の周波数帯域を
選択するための帯域選択電圧１３1〜１３nを発生
する手段と、前記帯域選択電圧を前記レベルシフ
ト回路５に加えて出力の同調用制御電圧E12を補
正する手段とより成る構成である。
範囲可変とすると共に、連動する電子制御回路に
対して連続カバー時と同様の連続した制御電圧を
供給する方式であり、第２図において、PLL制
御発振器のVCO１の周波数変化範囲を、より狭
い周波数変化範囲の複数の帯域に分割する手段
と、VCO制御電圧E11をレベルシフト回路５を通
して、同調回路に同調用の制御電圧E12を供給す
る手段と、前記のVCO発振周波数帯の分割され
た複数の発振周波数の中から所望の周波数帯域を
選択するための帯域選択電圧１３1〜１３nを発生
する手段と、前記帯域選択電圧を前記レベルシフ
ト回路５に加えて出力の同調用制御電圧E12を補
正する手段とより成る構成である。
VCO１は所望の周波数変化範囲をより狭い周
波数変化範囲のVCOの複数の周波数帯域を選択
する帯域選択電圧１３1〜１３nを切換えることに
よつて動作させる。DiV，２はプログラマブル分
周器であつて、周波数調整部６より周波数設定デ
ータをプログラム端子に入力する。プログラマブ
ル分周器DiV，２の出力は位相検波器PD，３で
基準周波数Rと位相比較し、位相差検出電圧E11
をLPF４を通つてVCOに加えてPLL制御発振器
が成立する。
波数変化範囲のVCOの複数の周波数帯域を選択
する帯域選択電圧１３1〜１３nを切換えることに
よつて動作させる。DiV，２はプログラマブル分
周器であつて、周波数調整部６より周波数設定デ
ータをプログラム端子に入力する。プログラマブ
ル分周器DiV，２の出力は位相検波器PD，３で
基準周波数Rと位相比較し、位相差検出電圧E11
をLPF４を通つてVCOに加えてPLL制御発振器
が成立する。
周波数調整部６ではプログラマブルデバイダ
DiV，２に周波数データを送出すると共に、周波
数データの上限と下限で、帯域選択制御電圧を継
続する次の周波数帯域に切換える操作が行われ
る。これを第３図について説明すればVCO制御
電圧E11の下限と上限において帯域選択電圧S1で
あればVCOの発振周波数は1〜2の発振周波数
を発振する。帯域選択電圧S2であれば2〜3とな
り、帯域選択電圧Soではo-1〜oの如と変化す
る。これによつて1からoの間をより狭い複数の
発振周波数帯域でカバーしている。
DiV，２に周波数データを送出すると共に、周波
数データの上限と下限で、帯域選択制御電圧を継
続する次の周波数帯域に切換える操作が行われ
る。これを第３図について説明すればVCO制御
電圧E11の下限と上限において帯域選択電圧S1で
あればVCOの発振周波数は1〜2の発振周波数
を発振する。帯域選択電圧S2であれば2〜3とな
り、帯域選択電圧Soではo-1〜oの如と変化す
る。これによつて1からoの間をより狭い複数の
発振周波数帯域でカバーしている。
外部の同調回路の同調用の制御電圧E12はVCO
に印加するVCO制御電圧E11をレベルシフト回路
５を通して帯域選択電圧だけレベルシフトして変
換することにより、VCOの発振周波数帯域とは
無関係に全帯域の同調が連続的にカバーできるも
のである。これを第４図に示す。VCOの全発振
周波数帯域に対応して外部の同調回路は周波数帯
を1′〜o′までカバーしなければならない。とこ
ろが、VCOの発振周波数の狭帯域分割後におい
てはVCO制御電圧E11による外部の同調回路の周
波数帯域1′〜2′に過ぎない。これは、レベルシ
フト回路５の無い状態である。周波数調整部６の
周波数設定が2′（VCOは2）を越えるとレベル
シフト５にレベルシフト電圧として帯域選択電圧
S2が加わり、同調用の制御電圧E12はVCO制御電
圧E11の最大値を最小としてスタートし、周波数
帯2′〜3′のごとく変換する。同様にしてVCO
制御電圧E11の最小→最大の鋸歯状変化に対し、
同調用の制御電圧E12は１本の最小→最大の連続
変化とすることにより、VCOの発振周波数帯の
狭帯域化にも関わらず、外部の同調回路は広帯域
同調を保つことが出来て回路構造の複雑化を避け
ることができるものである。
に印加するVCO制御電圧E11をレベルシフト回路
５を通して帯域選択電圧だけレベルシフトして変
換することにより、VCOの発振周波数帯域とは
無関係に全帯域の同調が連続的にカバーできるも
のである。これを第４図に示す。VCOの全発振
周波数帯域に対応して外部の同調回路は周波数帯
を1′〜o′までカバーしなければならない。とこ
ろが、VCOの発振周波数の狭帯域分割後におい
てはVCO制御電圧E11による外部の同調回路の周
波数帯域1′〜2′に過ぎない。これは、レベルシ
フト回路５の無い状態である。周波数調整部６の
周波数設定が2′（VCOは2）を越えるとレベル
シフト５にレベルシフト電圧として帯域選択電圧
S2が加わり、同調用の制御電圧E12はVCO制御電
圧E11の最大値を最小としてスタートし、周波数
帯2′〜3′のごとく変換する。同様にしてVCO
制御電圧E11の最小→最大の鋸歯状変化に対し、
同調用の制御電圧E12は１本の最小→最大の連続
変化とすることにより、VCOの発振周波数帯の
狭帯域化にも関わらず、外部の同調回路は広帯域
同調を保つことが出来て回路構造の複雑化を避け
ることができるものである。
PLL制御発振器のVCO制御電圧で同調回路も
同時に調整する方式で、本発明による多段式の
VCOを使用する場合でも応用が可能となり、更
に外部の同調回路は２個所以上の複数であつて
も、この同調部分は従来通りに構成されていて
も、VCOの発振周波数帯域の分割により位相雑
音を改善させることができる効果は大きい。
同時に調整する方式で、本発明による多段式の
VCOを使用する場合でも応用が可能となり、更
に外部の同調回路は２個所以上の複数であつて
も、この同調部分は従来通りに構成されていて
も、VCOの発振周波数帯域の分割により位相雑
音を改善させることができる効果は大きい。
第１図はPLL制御発振回路の基本構成。第２
図は本発明の構成を示すブロツク図。第３図は
VCOの制御電圧と発振周波数の説明図。第４図
は同調用制御電圧と外部同調回路の同調周波数の
説明図である。 １……VCO、２，DiV……プログラマブル分
周器器、３，PD……位相検波器、４……LPF、
５……レベルシフト回路、６……周波数調整部、
M1，M2……ミクサ、CD1，CD2……電圧制御容
量ダイオード。
図は本発明の構成を示すブロツク図。第３図は
VCOの制御電圧と発振周波数の説明図。第４図
は同調用制御電圧と外部同調回路の同調周波数の
説明図である。 １……VCO、２，DiV……プログラマブル分
周器器、３，PD……位相検波器、４……LPF、
５……レベルシフト回路、６……周波数調整部、
M1，M2……ミクサ、CD1，CD2……電圧制御容
量ダイオード。
Claims (1)
- 【特許請求の範囲】 １ PLL制御発振器のVCOに加えて発振周波数
を制御するVCO制御電圧を、同時に他の同調回
路にも同調用制御電圧として供用する回路におい
て、 VCOの周波数範囲を、より狭い周波数変化範
囲の複数の帯域に分割する手段と、 前記VCOには、分割された各帯域毎に発振周
波数帯を補正する異なる電圧の帯域選択電圧が供
給されて帯域を選択する手段と、 前記同調回路の同調用制御電圧の入力側にレベ
ルシフト回路を設け、前記VCO制御電圧と、前
記帯域選択電圧とを入力して、VCO制御電圧を
帯域選択電圧だけレベルシフトされた同調用制御
電圧を発生する手段と、 より成ることを特徴とするPLLシンセサイザ方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58007570A JPS59133738A (ja) | 1983-01-20 | 1983-01-20 | Ｐｌｌシンセサイザ方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58007570A JPS59133738A (ja) | 1983-01-20 | 1983-01-20 | Ｐｌｌシンセサイザ方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59133738A JPS59133738A (ja) | 1984-08-01 |
| JPH055207B2 true JPH055207B2 (ja) | 1993-01-21 |
Family
ID=11669464
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58007570A Granted JPS59133738A (ja) | 1983-01-20 | 1983-01-20 | Ｐｌｌシンセサイザ方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59133738A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6157271A (en) * | 1998-11-23 | 2000-12-05 | Motorola, Inc. | Rapid tuning, low distortion digital direct modulation phase locked loop and method therefor |
| GB9916901D0 (en) * | 1999-07-19 | 1999-09-22 | Cambridge Silicon Radio Ltd | Adjustable filter |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5676639A (en) * | 1979-11-27 | 1981-06-24 | Trio Kenwood Corp | Synthesizer receiver |
-
1983
- 1983-01-20 JP JP58007570A patent/JPS59133738A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5676639A (en) * | 1979-11-27 | 1981-06-24 | Trio Kenwood Corp | Synthesizer receiver |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59133738A (ja) | 1984-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5259007A (en) | Phase locked loop frequency synthesizer | |
| US4720688A (en) | Frequency synthesizer | |
| JP2002280901A (ja) | 発振器の調整方法、および調整可能な発振器 | |
| US6104252A (en) | Circuit for automatic frequency control using a reciprocal direct digital synthesis | |
| US4963838A (en) | Frequency synthesizer | |
| US7551906B2 (en) | AM/FM radio receiver and local oscillator circuit used therein | |
| CA1198181A (en) | Phase synchronizing circuit | |
| JP2001127554A (ja) | 電圧制御発振器 | |
| JPH0715371A (ja) | スーパーへテロダイン方式の送受信方法と送受信機 | |
| US20020090917A1 (en) | Frequency synthesizer and method of generating frequency-divided signal | |
| US4097816A (en) | Tuning system | |
| US4095190A (en) | Tuning system | |
| JPH055207B2 (ja) | ||
| JPH07202638A (ja) | 電圧制御発振器 | |
| JPS6221418B2 (ja) | ||
| KR102335966B1 (ko) | 위상잠금루프 회로를 이용한 다중 동기신호를 출력하는 다중 전압제어발진기 장치 | |
| US3838354A (en) | Frequency synthesizer having three control loops | |
| JP3053838B2 (ja) | 映像中間周波回路 | |
| JP3248453B2 (ja) | 発振装置 | |
| JPH0156580B2 (ja) | ||
| JPS6131647B2 (ja) | ||
| JP2752850B2 (ja) | 受信機 | |
| EP1091487B1 (en) | Method and apparatus for eliminating self quieter signals generated in synthesiser receivers | |
| AU642027B2 (en) | Multiloop microwave frequency synthesizer with low phase noise | |
| KR910004199B1 (ko) | 주파수 합성기를 이용한 fsk변조회로 |