JPS5820169B2 - 無線通信機の回路 - Google Patents

無線通信機の回路

Info

Publication number
JPS5820169B2
JPS5820169B2 JP53126256A JP12625678A JPS5820169B2 JP S5820169 B2 JPS5820169 B2 JP S5820169B2 JP 53126256 A JP53126256 A JP 53126256A JP 12625678 A JP12625678 A JP 12625678A JP S5820169 B2 JPS5820169 B2 JP S5820169B2
Authority
JP
Japan
Prior art keywords
frequency
voltage
control
mixer
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53126256A
Other languages
English (en)
Other versions
JPS5553929A (en
Inventor
正信 長谷川
広司 尾木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yaesu Musen Co Ltd
Original Assignee
Yaesu Musen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yaesu Musen Co Ltd filed Critical Yaesu Musen Co Ltd
Priority to JP53126256A priority Critical patent/JPS5820169B2/ja
Publication of JPS5553929A publication Critical patent/JPS5553929A/ja
Publication of JPS5820169B2 publication Critical patent/JPS5820169B2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06Receivers
    • H04B1/16Circuits
    • H04B1/26Circuits for superheterodyne receivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Transceivers (AREA)
  • Superheterodyne Receivers (AREA)
  • Transmitters (AREA)
  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)

Description

【発明の詳細な説明】 この発明は制御用の電気パルスの発生回数に応じて局部
発振周波数を一定間隔のステップで変化せしめて運用周
波数を設定する形式の無線通信機において、細かい周波
数ステップ間隔で速い周波数追従性を得ることを目的と
する。
従来のこのような形式の回路方式としは、フェーズ・ロ
ックド・ループ(以下PLLと称す)制御の電圧制御発
振器(以下vCOと称す)において、PLL回路内でv
CO周波数を分周して位相比較器に供給する分周器の分
周比を1単位増減するごとにVCOの周波数は位相比較
器の基準周波数を単位として増減することを利用して、
制御パルスで分周比を設定する方式がある。
この方式では、周波数変化のステップ間隔を極めて細か
くするとPLL回路内のりツプル周波数が極めて低くな
って、これを除去するための回路の時定数が大きくなる
ので、周波数変化の追従性が悪くなることである。
この発明においては、第1の局部発振器としてPLL回
路のVCOを用いて比較的大きな周波数ステップで変化
させ、ステップ内の周波数変化に対しては第2の局部発
振器の可変周波数水晶発振器(以下VXOと称す)で補
間することによって、細かい周波数ステップで速い周波
数の追従性を得ることができることである。
以下の回路の動作の説明は受信回路について行うが、送
信回路としては信号の通過方向が逆となるだけであるか
ら、送信機にも受信機にも適用できるものである。
図において、入力信号Fは第1ミクサ1で第1局部発振
周波数f1 と混合して第1中間周波数F1 となり
、さらに第2ミクサ2で第2局部発振周波数f2 と混
合して第2中間周波数F2 となって、増幅および検波
される。
ここで、第1局部発振周波数f1はVCO3が供給する
また、第1局部発振周波数f1をプログラマブル分周器
4を通して分周し、位相比較器5にて基準発振器60周
波数と位相比較して、双方の位相差に従って発生する制
御直流電圧をVCO3に帰還することにより発振周波数
を安定化するPLL回路で、プログラマブル分周器4の
分周比を1単位増減するごとに、VCO3の周波数は基
準発振器60周波数に等しい周波数ステップで変化する
ものである。
第2局部発振周波数f2は第1局部発振周波数f、のス
テップ間を補間する発振器であり、従って発振器70周
波数変化範囲は狭くてよいので、周波数安定度のよいv
XOが必要である。
この回路で受信周波数の決定は次のようにして行われる
希望受信周波数の増減は、加/減算カウンタ10の加算
または減算を運用周波数調整手段よりの制御用パルスP
を加えることにより、加/減算カウンタ10の出力で表
示器が入力パルスのカウント値を表示するが、表示器は
本発明と直接の関係が無いゆえ、図には省略しである。
また、加/減算カウンタ10の下m桁(PLL回路の最
小ステップ帯以下の周波数)の出力をD/A変換器11
にてアナログの電圧変化に変換して、vXO7の発振水
晶片80回路の定数を変化させる電圧制御可変容量ダイ
オード9に加えて、第2局部発振周波数f2の周波数を
制御する。
この加/減算カウンタ10の最小桁は、周波数表示と周
波数変化のステップから考えて100Hz単位が一般的
であるが、必要であれば10Hz単位にすることもでき
る。
可変範囲は、1kHzか広くても10kHzで十分であ
るからVXO回路で対応でき、周波数変化のりニアリテ
イも実用上必要な範囲に取ることができる。
加/減算カウンタ10の上n桁(PLL回路の最小ステ
ップ帯以上の周波数)の出力は、第1局部発振周波数f
1の周波数を制御するPLL回路のプログラマブル分周
器4に加えて分周比の設定を行うが、この回路のステッ
プ周波数が大きいほどPLL回路の追従性が向上するの
で、前記VXOの周波数カバー範囲と総合して1kHz
単位または10kHz 単位とするのが適当である。
また、IMHz以上の桁を連続して変化させる;必要の
無い場合には、プログラマブル分周器4の相当する上位
桁を別にプリセットするのが便利である。
以上のようにして、この発明では、広い周波数範囲にわ
たって運用周波数を細かいステップで連・続的に設定す
ることが可能であり、周波数変化の追従性も十分に優れ
た特徴がある。
また、FM送信機としては前記vXOの制御電圧に変調
信号を重畳することにより、容易にFM変調を行い得る
適宜がある。
)図面の簡単な説明 図は、この発明による無線通信機の回路の一実施例を示
すブロック図である。
12・・・・・・ミクサ、3・・・・・・V6O13・
・・・・・プログラマブル分周器、5・・・・・・位相
比較器、6・・・・・・基i準発振器、7.8.9・・
・・・・VXOllo・・・・・・加/減算カウンタ、
11・・・・・・D/A変換器。

Claims (1)

  1. 【特許請求の範囲】 1 次の各項から構成されることを特徴とする無線通信
    機の回路。 (1)運用周波数を第1の中間周波数に変換する第1の
    ミクサと、第1の中間周波数を第2の中間周波数に変換
    する第2のミクサとより成る信号伝送回路。 (2)前記第1のミクサに局部発振周波数を供給する電
    圧制御発振器と、その周波数をプログラマブル分周器を
    通して分周し、位相比較器にて基準周波数と位相比較し
    て、位相差に従って発生する制御直流電圧を電圧制御発
    振器に帰還することにより発振周波数を安定化するPL
    L回路の第1局部発振器。 (3)電圧制御可変容量ダイオードに加える制御電圧に
    より周波数を微細に調整できる可変周波数水晶発振器よ
    り成り、前記第2のミクサに局部発振周波数を供給する
    、第2の局部発振器。 (4)運用周波数調整手段よりの制御用パルスの積算値
    を保持し、データを出力する加/減算カウンタ。 (5)前記加/減算カウンタの上n桁(PLL回路の最
    小ステップ帯以上の周波数)の出力コードを第1の局部
    発振器のPLL回路のプログラマブル分周器のプログラ
    ム入力に加えて分周比を設定する手段。 (6)前記加/減算カウンタの下m桁(PLL回路の最
    小ステップ帯以下の周波数)の出力コードなり/A変換
    して得た直流制御電圧を、前記第2の局部発振器の電圧
    制御可変容量ダイオードに供給して発振周波数を制御す
    る手段。
JP53126256A 1978-10-16 1978-10-16 無線通信機の回路 Expired JPS5820169B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP53126256A JPS5820169B2 (ja) 1978-10-16 1978-10-16 無線通信機の回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP53126256A JPS5820169B2 (ja) 1978-10-16 1978-10-16 無線通信機の回路

Publications (2)

Publication Number Publication Date
JPS5553929A JPS5553929A (en) 1980-04-19
JPS5820169B2 true JPS5820169B2 (ja) 1983-04-21

Family

ID=14930666

Family Applications (1)

Application Number Title Priority Date Filing Date
JP53126256A Expired JPS5820169B2 (ja) 1978-10-16 1978-10-16 無線通信機の回路

Country Status (1)

Country Link
JP (1) JPS5820169B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4395777A (en) * 1980-01-12 1983-07-26 Sony Corporation Double superheterodyne receiver

Also Published As

Publication number Publication date
JPS5553929A (en) 1980-04-19

Similar Documents

Publication Publication Date Title
US5259007A (en) Phase locked loop frequency synthesizer
JP3000673B2 (ja) 自動周波数制御装置
AU2003260874A1 (en) Voltage-controlled oscillator presetting circuit
EP0565362B1 (en) Frequency tuning with synthesizer
US4194151A (en) Multifrequency generator
JPH0715371A (ja) スーパーへテロダイン方式の送受信方法と送受信機
US4097816A (en) Tuning system
JPS5820169B2 (ja) 無線通信機の回路
JPS6221418B2 (ja)
JPH0834589B2 (ja) サンプリングクロック発生回路
JPS5840375B2 (ja) ダブルス−パ−ジユシンキ
US4186356A (en) Phase locked loop frequency synthesizer and frequency modulator
JP3792955B2 (ja) 周波数シンセサイザ及び装置
JPS5845860B2 (ja) 変調回路
JP2990535B2 (ja) 無線送受信機の自動周波数制御方式
JPH1093431A (ja) Pll回路
JPS59152735A (ja) 送受信装置
JPS61135227A (ja) フエイズロツクドル−プ発振器
JPS58101531A (ja) 周波数シンセサイザ
JPS60178718A (ja) 受信機回路
JPS6238352Y2 (ja)
JPS5813638Y2 (ja) 短波帯の受信を容易にしたpll周波数シンセサイザ受信機
JPH03101418A (ja) 周波数シンセサイザ
JPS637022A (ja) 位相同期発振器
JPH03284075A (ja) 映像中間周波回路