JP2990535B2 - 無線送受信機の自動周波数制御方式 - Google Patents
無線送受信機の自動周波数制御方式Info
- Publication number
- JP2990535B2 JP2990535B2 JP2311123A JP31112390A JP2990535B2 JP 2990535 B2 JP2990535 B2 JP 2990535B2 JP 2311123 A JP2311123 A JP 2311123A JP 31112390 A JP31112390 A JP 31112390A JP 2990535 B2 JP2990535 B2 JP 2990535B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- pll
- receiver
- oscillation
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Transceivers (AREA)
- Superheterodyne Receivers (AREA)
Description
【発明の詳細な説明】 「産業上の利用分野」 本発明はコードレス電話、自動車電話等の基地局又は
親機と移動局又は子機との間で交信する無線送受信機に
適用して有効なものであって、特に高精度送信源からの
送信周波数に対して送受信機側のシンセサイザが自動的
に順応制御するように機能する自動周波数制御方式に関
する。
親機と移動局又は子機との間で交信する無線送受信機に
適用して有効なものであって、特に高精度送信源からの
送信周波数に対して送受信機側のシンセサイザが自動的
に順応制御するように機能する自動周波数制御方式に関
する。
「従来の技術」 従来、例えば挾帯域通信において基地局から0.25PPM
の高精度で送信される音声、変調波やデジタル信号を受
信する場合、受信機側に設けるPLLによるシンセサイザ
の有する受信周波数に対する制御精度を、受信周波数の
上記精度と同等に保つためには基準周波数をつくる水晶
発振器を温度ドリフトによる影響から除去した構造とす
るほか、シンセサイザを構成するVCO等に使用する個々
の電子部品を厳選して高精度のもののみを用いる必要が
あって、制御系や総合精度を上記基地局並みに保つに費
やす経済的負担と厳しい設計条件が満たされなくてはな
らず、設計に難渋し、きわめて不経済であった。
の高精度で送信される音声、変調波やデジタル信号を受
信する場合、受信機側に設けるPLLによるシンセサイザ
の有する受信周波数に対する制御精度を、受信周波数の
上記精度と同等に保つためには基準周波数をつくる水晶
発振器を温度ドリフトによる影響から除去した構造とす
るほか、シンセサイザを構成するVCO等に使用する個々
の電子部品を厳選して高精度のもののみを用いる必要が
あって、制御系や総合精度を上記基地局並みに保つに費
やす経済的負担と厳しい設計条件が満たされなくてはな
らず、設計に難渋し、きわめて不経済であった。
「発明が解決しようとする問題点」 本発明は前記従来の障害の解消を目的として、受信機
側のPLLシンセサイザの精度に拘わりなく、採用部品の
精度、ドリフトによる影響を一切考慮せずに高精度で送
信されて来る信号のもつ周波数に受信側で自動的に揃え
るように自動制御させる方式を得るにある。
側のPLLシンセサイザの精度に拘わりなく、採用部品の
精度、ドリフトによる影響を一切考慮せずに高精度で送
信されて来る信号のもつ周波数に受信側で自動的に揃え
るように自動制御させる方式を得るにある。
「問題点を解決するための手段」 かくて本発明は、送受信機に共通な基準発振源を設
け、この基準発振源による発振周波数に基づいて位相同
期をとる受信機用PLLのVCO出力周波数を、受信機の第１
局発周波数として用い、別置の発振器から加えられる第
２局発周波数をオフセット周波数として上記VCO出力周
波数と混合して上記受信機用PLLの一方の比較入力とし
て用い、他方の比較器入力を上記受信機用PLLから共通
に取出し上記受信機の第２中間周波信号を入力して誤差
信号をつくり、上記基準発振源の出力周波数を可変する
ためにCPUを含む受信側系全体を制御する総合PLLを設け
ることにより受信機入力周波数のもつ精度に合わせるよ
うに自動的に系全体の精度を調整するものである。
け、この基準発振源による発振周波数に基づいて位相同
期をとる受信機用PLLのVCO出力周波数を、受信機の第１
局発周波数として用い、別置の発振器から加えられる第
２局発周波数をオフセット周波数として上記VCO出力周
波数と混合して上記受信機用PLLの一方の比較入力とし
て用い、他方の比較器入力を上記受信機用PLLから共通
に取出し上記受信機の第２中間周波信号を入力して誤差
信号をつくり、上記基準発振源の出力周波数を可変する
ためにCPUを含む受信側系全体を制御する総合PLLを設け
ることにより受信機入力周波数のもつ精度に合わせるよ
うに自動的に系全体の精度を調整するものである。
以下に本発明の実施例について図面とともに説明す
る。
る。
「実施例」 先づ第１図は本発明の自動周波数制御方式を説明する
ための回路構成ブロック図、第２図は受信機用PLLと総
合PLLとを連系させる受信機回路の周波数についての説
明図である。
ための回路構成ブロック図、第２図は受信機用PLLと総
合PLLとを連系させる受信機回路の周波数についての説
明図である。
第１図において、基地局側つまり送信側から入来した
高精度の受信周波数fRXは、第１ミキサM1,第１バンドパ
スフィルタBPF1、第２ミキサM2、第２バンドパスフィル
タBPF2、中間周波増幅器AMP、第３バンドパスフイルタB
PM3、検波器DETを経て音声周波数fAが取出される在来の
受信回路に伝送される。
高精度の受信周波数fRXは、第１ミキサM1,第１バンドパ
スフィルタBPF1、第２ミキサM2、第２バンドパスフィル
タBPF2、中間周波増幅器AMP、第３バンドパスフイルタB
PM3、検波器DETを経て音声周波数fAが取出される在来の
受信回路に伝送される。
基準周波数fRを発振する可変発振源V.oscは、送信機T
xの基準周波源としても共用されるとともに、分周器1/M
によって分周周波数が位相比較器P/D1に加えられ、チャ
ージポンプC,P1を経て誤差調整周波数がローパスフイル
タLPF1を経て電圧制御発振器VCOに制御された周波数fc
が出力されて、前記第１ミキサの局発周波数として用い
られるとともに、上記比較器の一方の入力とするため
に、別置の第２局発発振器L.oscから上記第２ミキサに
加えられる局発周波数 をオフセット周波数として、上記VCO出力周波数 とともに混合される第３ミキサM3、第５バンドパスフィ
ルタBPF5を経て分周器1/Nにて分周される。
xの基準周波源としても共用されるとともに、分周器1/M
によって分周周波数が位相比較器P/D1に加えられ、チャ
ージポンプC,P1を経て誤差調整周波数がローパスフイル
タLPF1を経て電圧制御発振器VCOに制御された周波数fc
が出力されて、前記第１ミキサの局発周波数として用い
られるとともに、上記比較器の一方の入力とするため
に、別置の第２局発発振器L.oscから上記第２ミキサに
加えられる局発周波数 をオフセット周波数として、上記VCO出力周波数 とともに混合される第３ミキサM3、第５バンドパスフィ
ルタBPF5を経て分周器1/Nにて分周される。
一点鎖線により取囲まれた区域が受信機用PLLRを構成
している。
している。
他方、上記受信機の中間周波数f2は第４バンドパスフ
ィルタBPF4を経由して分周器1/Kにより分周されて一方
の入力とする位相比較器P/D2の他方の入力は、前記受信
機用PLLRの基準周波数に対応する他方の比較器入力を取
囲んで、誤差調整信号がチャージポンプC,P2,第２ロー
パスフィルタLPF2を経てCPUのターミナルに加えら
れ、によりデジタル・アナログ変換器D/Aを経て前記
可変基準発振器にフィードバックされる。
ィルタBPF4を経由して分周器1/Kにより分周されて一方
の入力とする位相比較器P/D2の他方の入力は、前記受信
機用PLLRの基準周波数に対応する他方の比較器入力を取
囲んで、誤差調整信号がチャージポンプC,P2,第２ロー
パスフィルタLPF2を経てCPUのターミナルに加えら
れ、によりデジタル・アナログ変換器D/Aを経て前記
可変基準発振器にフィードバックされる。
ここにCPUのターミナルには図示していないアナロ
グ・デジタル変換器、アナログスイッチを経てターミナ
ルに接いである。そしてこのCPUは総合PLL0の正常な
出力応答がターミナルに加わらなくなるとD/A変換器
に対してその動作停止のコマンドを出すようになってい
る。
グ・デジタル変換器、アナログスイッチを経てターミナ
ルに接いである。そしてこのCPUは総合PLL0の正常な
出力応答がターミナルに加わらなくなるとD/A変換器
に対してその動作停止のコマンドを出すようになってい
る。
二点鎖線により囲まれた区域は、受信系全体を統轄的
に制御する総合PLLを表わす。
に制御する総合PLLを表わす。
従って、基準周波数を第１局発周波数と受信機用PLL
の比較器入力周波数とに用い、このPLL内にミキサを介
挿して別置の発振器が送出する第２局発周波数 をオフセット周波数として、上記電圧制御発振器の出力
周波数とともに混合して得た周波数により、受信機用PL
LRのループがロックされるように作動し、CPUが上記基
準発振源の発振周波数を可変調整する。
の比較器入力周波数とに用い、このPLL内にミキサを介
挿して別置の発振器が送出する第２局発周波数 をオフセット周波数として、上記電圧制御発振器の出力
周波数とともに混合して得た周波数により、受信機用PL
LRのループがロックされるように作動し、CPUが上記基
準発振源の発振周波数を可変調整する。
今、第２図を参照して説明すると、PLLRの比較器P/D1
の一方の入力周波数は であって、PLLRはこのf1を常に一定にするように作動す
るので、もし第２局発周波数が温度に対してドリフトを
起し＋100のヘツル変動したとすると、PLLRは第１局発
周波数fcを−100又は＋100ヘルツ変動させることとなる
が、この第1,第２局発間のずれを例えば第１局発は受信
波に対してアッパー、第２局発は第１中間周波に対して
ロウアーとすれば、中間周波数 には何等の変動も与えない。つまり第１局発周波数即ち
PLLRのVCO出力周波数が第２局発周波数 の差分（ずれ）を補正するように作動し、結局中間周波
数 が第２局発周波数 の変動とは無関係になる。
の一方の入力周波数は であって、PLLRはこのf1を常に一定にするように作動す
るので、もし第２局発周波数が温度に対してドリフトを
起し＋100のヘツル変動したとすると、PLLRは第１局発
周波数fcを−100又は＋100ヘルツ変動させることとなる
が、この第1,第２局発間のずれを例えば第１局発は受信
波に対してアッパー、第２局発は第１中間周波に対して
ロウアーとすれば、中間周波数 には何等の変動も与えない。つまり第１局発周波数即ち
PLLRのVCO出力周波数が第２局発周波数 の差分（ずれ）を補正するように作動し、結局中間周波
数 が第２局発周波数 の変動とは無関係になる。
従って基準発振周波数fR以上の周波数精度をもつ受信
信号が第１ミキサに加えられた中間周波数から取出され
て総合PLL0の一方の比較器入力とするとともに、上記fR
の分周周波数を上記比較器の他方の入力とすることによ
って、CPUが上記基準発振周波数をD/A変換器を経由して
可変調整する。
信号が第１ミキサに加えられた中間周波数から取出され
て総合PLL0の一方の比較器入力とするとともに、上記fR
の分周周波数を上記比較器の他方の入力とすることによ
って、CPUが上記基準発振周波数をD/A変換器を経由して
可変調整する。
［効 果」 かくて本発明の自動周波数制御方式によれば、CPUに
よって可変調整される基準発振周波数を含む受信機用PL
Lの出力周波数を第１局発周波数と、別置の発振器出力
周波数を第２局発とオフセット周波数として混合した周
波数とに利用したシンセサイザと、高精度の受信周波数
と上記PLLRの基準周波数との比較誤差周波数を上記CPU
がD/A変換器を通して可変発振源の発振周波数を調整す
る受信系全体を統轄する総合PLLOによって受信機のシン
セサイザのもつ精度を、上記受信周波数に限りなく近づ
けるように自動制御されるので、受信機側のPLLシンセ
サイザを構成する各電子部品の精度や、環境変化による
ドリフトに対して備えるべき条件を一切考慮外として10
PPM程度の部品を用い極めて高率的且つ経済性の良好な
設計に資することができる。
よって可変調整される基準発振周波数を含む受信機用PL
Lの出力周波数を第１局発周波数と、別置の発振器出力
周波数を第２局発とオフセット周波数として混合した周
波数とに利用したシンセサイザと、高精度の受信周波数
と上記PLLRの基準周波数との比較誤差周波数を上記CPU
がD/A変換器を通して可変発振源の発振周波数を調整す
る受信系全体を統轄する総合PLLOによって受信機のシン
セサイザのもつ精度を、上記受信周波数に限りなく近づ
けるように自動制御されるので、受信機側のPLLシンセ
サイザを構成する各電子部品の精度や、環境変化による
ドリフトに対して備えるべき条件を一切考慮外として10
PPM程度の部品を用い極めて高率的且つ経済性の良好な
設計に資することができる。
また送信機についても受信機に用いる可変発振発源か
ら基準周波数を与えるので、特別な配慮を要せず、受信
周波数精度に限りなく収斂した周波数精度のPLLシンセ
サイザを構成することができる。
ら基準周波数を与えるので、特別な配慮を要せず、受信
周波数精度に限りなく収斂した周波数精度のPLLシンセ
サイザを構成することができる。
第１図は本発明の自動周波数制御方式を説明するための
電気回路構成ブロック結線図、第２図は第１図の一部を
抽出した回路結線図である。 fRX:受信周波数、 L,OSC,:第２局発発振器、fA:音声周波数、 fR:基準周波数、PLLR:受信機用PLL、PLLO:総合PLL、M1,
M2,M3:第1,第2,第３ミキサ。
電気回路構成ブロック結線図、第２図は第１図の一部を
抽出した回路結線図である。 fRX:受信周波数、 L,OSC,:第２局発発振器、fA:音声周波数、 fR:基準周波数、PLLR:受信機用PLL、PLLO:総合PLL、M1,
M2,M3:第1,第2,第３ミキサ。
Claims (1)
- 【請求項１】受信機、送信機に共通の発振周波源から基
準周波数が夫夫、供給される個別のPLLにより、送，受
信周波数を自動調整するシンセサイザ付き無線送受信機
の自動周波数制御において、上記受信用PLLのVCO出力を
上記受信機の第１局発周波数とし、別置の基準発振源を
上記受信機の第２局発周波数とし且つ上記VCO出力周波
数とのオフセット周波として混合した後、上記受信機用
PLLの一方の比較入力として加え、上記受信機の中間周
波数を一方の比較入力とするとともに上記受信機用PLL
の基準周波数を他方の比較入力とする総合PLLを設け、
該総合PLLの出力を上記可変発振源との間にD/A変換器を
介して接続したCPUが上記発振周波源を調整することに
よる上記シンセサイザの周波数精度を受信周波数精度に
漸近せしめるようにしたことを特徴とする無線送受信機
の自動周波数制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2311123A JP2990535B2 (ja) | 1990-11-15 | 1990-11-15 | 無線送受信機の自動周波数制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2311123A JP2990535B2 (ja) | 1990-11-15 | 1990-11-15 | 無線送受信機の自動周波数制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04181804A JPH04181804A (ja) | 1992-06-29 |
| JP2990535B2 true JP2990535B2 (ja) | 1999-12-13 |
Family
ID=18013418
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2311123A Expired - Fee Related JP2990535B2 (ja) | 1990-11-15 | 1990-11-15 | 無線送受信機の自動周波数制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2990535B2 (ja) |
-
1990
- 1990-11-15 JP JP2311123A patent/JP2990535B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04181804A (ja) | 1992-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3000673B2 (ja) | 自動周波数制御装置 | |
| US5991605A (en) | Method and circuit for creating a modulated signal in a transceiver | |
| WO1999000902A1 (en) | Communication device a frequency compensating synthesizer and method of providing same | |
| JPS623621B2 (ja) | ||
| JP2002541707A (ja) | 雑音フィードフォワードにより発振器雑音を減らす方法と装置 | |
| US5390168A (en) | Radio frequency transmission circuit | |
| EP1206039A2 (en) | A synthesizer arrangement and a method for generating signals, particularly for a multimode radio telephone device | |
| JPH0151100B2 (ja) | ||
| US6161000A (en) | Transmit-receive system and transmission method, in particular for a mobile telephone | |
| US20010008384A1 (en) | Method for generating frequencies in a dual phase locked loop | |
| JPH06268544A (ja) | 改善された合成器を利用する通信システム及び高速高分解能同調方法 | |
| JP2990535B2 (ja) | 無線送受信機の自動周波数制御方式 | |
| US7205849B2 (en) | Phase locked loop including an integrator-free loop filter | |
| US20040198418A1 (en) | Digital signal transceiver | |
| JPS61135227A (ja) | フエイズロツクドル−プ発振器 | |
| JP2752850B2 (ja) | 受信機 | |
| CN107026615B (zh) | 一种两点调制电路及其工作方法 | |
| JPS5845860B2 (ja) | 変調回路 | |
| JP2796969B2 (ja) | 移動無線装置 | |
| RU31080U1 (ru) | Цифровой синтезатор частот с частотной модуляцией | |
| JPS5820169B2 (ja) | 無線通信機の回路 | |
| JP3248453B2 (ja) | 発振装置 | |
| JP4618554B2 (ja) | Ｆｓｋ変調装置及びそれを備えた無線通信装置 | |
| JPH0621981A (ja) | 無線送受信設備 | |
| JPS59152735A (ja) | 送受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |