JPH0227627Y2 - - Google Patents
Info
- Publication number
- JPH0227627Y2 JPH0227627Y2 JP1483583U JP1483583U JPH0227627Y2 JP H0227627 Y2 JPH0227627 Y2 JP H0227627Y2 JP 1483583 U JP1483583 U JP 1483583U JP 1483583 U JP1483583 U JP 1483583U JP H0227627 Y2 JPH0227627 Y2 JP H0227627Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- vco
- frequency
- stage
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010355 oscillation Effects 0.000 claims description 18
- 230000000903 blocking effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 5
- 239000002131 composite material Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Description
【考案の詳細な説明】
〔産業上の利用分野〕
本考案はPLL（Phase Looked Loop）発振回
路の制御電圧により関連する電子同調回路を連動
変化させるPLL電子同調回路に関する。
路の制御電圧により関連する電子同調回路を連動
変化させるPLL電子同調回路に関する。
PLL発振回路は周波数安定が良く、スプリア
スの少ない出力が得やすい上に、周波数設定がデ
ジタル制御できる特長があるので、通信機の局部
発振器に多く使用されている。その際に発振出力
部や信号回路の同調回路が発振周波数と連動で操
作されることが望ましい。そのための比較的簡単
な手段として、PLL回路内のVCO（Voltage
Controlled Oscjllator）に加わる制御電圧を利用
して所望の電子同調回路を制御する方法がある。
ここでVCOにかかる周波数に応じた電圧の変化
を周知のPLL回路で簡単に説明する。
スの少ない出力が得やすい上に、周波数設定がデ
ジタル制御できる特長があるので、通信機の局部
発振器に多く使用されている。その際に発振出力
部や信号回路の同調回路が発振周波数と連動で操
作されることが望ましい。そのための比較的簡単
な手段として、PLL回路内のVCO（Voltage
Controlled Oscjllator）に加わる制御電圧を利用
して所望の電子同調回路を制御する方法がある。
ここでVCOにかかる周波数に応じた電圧の変化
を周知のPLL回路で簡単に説明する。
10kHz出力の基準発振器と、位相検波器と、
LPFと、VCOと、VCOの出力を分周するプログ
ラマブル分周器と、周波数制御のパルス発生器出
力を入力するUP−DOWNカウンタ、UP−
DOWNカウンタの出力を前記プログラマブル分
周器に入力しVCOの出力を分周して、その出力
を前記位相検波器に入力し基準発振器出力と位相
比較して誤差電圧を発生するよう構成したPLL
回路においてUP−DOWNカウンタのデジタル信
号によりプログラマブル分周器の分周比を変える
ことによりVCOの発振周波数を制御することが
できる。いまプログラマブル分周器の分周比をＮ
とし、この時の位相検波器の出力をＯすなわち
VCOの発振周波数はフリーラン周波数とし、こ
の時プログラマブル分周器の出力周波数は10kHz
基準周波数にロツクしており、ある局を受信して
いるとする。次にパルス発生器の出力が入力され
て順次UP−DOWNカウンタからプログラマブル
分周器を変化させて、分周比がＮ＋１になると、
プログラマブル分周器の出力は10KHz基準電圧よ
り低くなるから、これに追従して位相検波器より
誤差電圧を発生し、VCOの発振周波数を高くす
るよう制御する。そこで今度はプログラマブル分
周器の分周比Ｎ＋１でプログラマブル分周器の出
力は10kHz基準周波数にロツクするようPLLルー
プが働く。すなわちプログラマブル分周器の分周
値はＮ＋１とした時は位相検波器より誤差電圧が
発生してPLLをロツクしており、このため誤差
電圧によりVCOの発振周波数がフリーラン周波
数より可変される。そこで分周比ＮがＮ＋１，Ｎ
＋２……Ｎ＋ｎとなるに従つて誤差電圧が高くな
つて順次ロツクしていく。以上のように周波数変
化に応じた位相検波器の誤差電も変化するもので
ある。他方において、高級受信機の局部発振用と
しては、位相検波器より出力する前記制御電圧中
に含まれるリツプル成分が、キヤリヤに含まれる
ために生ずる位相雑音が問題となるのであつて、
これを改善するためには制御回路のLPFの時定
数を大きくするのが有効であるが、ロツクアツ
プ・タイムが大きくなるのが欠点である。それ
で、別の改善策としてはVCOの回路範囲を狭く
することである。つまりリツプル感度は可変範囲
に反比例するから、VCOの可変範囲は狭いほど
Ｃ／Ｎは改善されるが、所要の周波数範囲をカバ
ーするためには多くのバンドを必要とする。
LPFと、VCOと、VCOの出力を分周するプログ
ラマブル分周器と、周波数制御のパルス発生器出
力を入力するUP−DOWNカウンタ、UP−
DOWNカウンタの出力を前記プログラマブル分
周器に入力しVCOの出力を分周して、その出力
を前記位相検波器に入力し基準発振器出力と位相
比較して誤差電圧を発生するよう構成したPLL
回路においてUP−DOWNカウンタのデジタル信
号によりプログラマブル分周器の分周比を変える
ことによりVCOの発振周波数を制御することが
できる。いまプログラマブル分周器の分周比をＮ
とし、この時の位相検波器の出力をＯすなわち
VCOの発振周波数はフリーラン周波数とし、こ
の時プログラマブル分周器の出力周波数は10kHz
基準周波数にロツクしており、ある局を受信して
いるとする。次にパルス発生器の出力が入力され
て順次UP−DOWNカウンタからプログラマブル
分周器を変化させて、分周比がＮ＋１になると、
プログラマブル分周器の出力は10KHz基準電圧よ
り低くなるから、これに追従して位相検波器より
誤差電圧を発生し、VCOの発振周波数を高くす
るよう制御する。そこで今度はプログラマブル分
周器の分周比Ｎ＋１でプログラマブル分周器の出
力は10kHz基準周波数にロツクするようPLLルー
プが働く。すなわちプログラマブル分周器の分周
値はＮ＋１とした時は位相検波器より誤差電圧が
発生してPLLをロツクしており、このため誤差
電圧によりVCOの発振周波数がフリーラン周波
数より可変される。そこで分周比ＮがＮ＋１，Ｎ
＋２……Ｎ＋ｎとなるに従つて誤差電圧が高くな
つて順次ロツクしていく。以上のように周波数変
化に応じた位相検波器の誤差電も変化するもので
ある。他方において、高級受信機の局部発振用と
しては、位相検波器より出力する前記制御電圧中
に含まれるリツプル成分が、キヤリヤに含まれる
ために生ずる位相雑音が問題となるのであつて、
これを改善するためには制御回路のLPFの時定
数を大きくするのが有効であるが、ロツクアツ
プ・タイムが大きくなるのが欠点である。それ
で、別の改善策としてはVCOの回路範囲を狭く
することである。つまりリツプル感度は可変範囲
に反比例するから、VCOの可変範囲は狭いほど
Ｃ／Ｎは改善されるが、所要の周波数範囲をカバ
ーするためには多くのバンドを必要とする。
本考案はVCOの所要周波数範囲を分割して、
それぞれ狭帯域範囲可変すると共に、PLL回路
の発振周波数に応じた周波数に連動して同調する
電子同調回路に対しては単一のVCO時の連続カ
バーと同様に同調用制御電圧を供給する回路の提
供を目的とする。
それぞれ狭帯域範囲可変すると共に、PLL回路
の発振周波数に応じた周波数に連動して同調する
電子同調回路に対しては単一のVCO時の連続カ
バーと同様に同調用制御電圧を供給する回路の提
供を目的とする。
電源を切り換えることによつて動作する複数の
VCOと、プログラマブル分周器と、基準周波数
とプログラマブル分周器の出力を位相比較する位
相比較器とLPFとで構成したPLL回路と、複数
のVCOに印加する電圧を抵抗と逆流阻止ダイオ
ードで構成した各VCOの基準電圧発生回路を設
け、出力電圧は同一の出力端から取り出し、電子
同調回路の同調用の電圧可変容量ダイオードの一
端に入力し、PLL回路のLPF出力を電圧可変容
量ダイオードの他端に入力するよう構成する。
VCOと、プログラマブル分周器と、基準周波数
とプログラマブル分周器の出力を位相比較する位
相比較器とLPFとで構成したPLL回路と、複数
のVCOに印加する電圧を抵抗と逆流阻止ダイオ
ードで構成した各VCOの基準電圧発生回路を設
け、出力電圧は同一の出力端から取り出し、電子
同調回路の同調用の電圧可変容量ダイオードの一
端に入力し、PLL回路のLPF出力を電圧可変容
量ダイオードの他端に入力するよう構成する。
第１図は本考案の一実施例を示す回路図で、図
面について説明する。複数のVCO（VCO-1〜
VCO-oは各独立の発振器であつても、発振範囲
のみを切換える構造であつても差しつかえない）
の出力をプログラマブル分周器DiVを通して、位
相比較器PDで基準周波数Rと位相比較し、位相
差に応じて位相比較器PDより出力されるPLL制
御電圧を、LPFを通して平滑化した位相差電圧
ECをもつてVCOの発振周波数を制御するPLL発
振回路のVCO動作を選択するのに、PLL回路の
プログラマブル分周器DiVに周波数設定データを
供給する周波数制御回路と連動して、設定周波数
帯域段のVCOが動作するように所望のVCOに動
作電圧EOを加える。この電圧EOはVCOの電源で
あつても電源とは別にVCOの動作を制御するも
のであつても差しつかえない。また電圧EOの供
給は周波数制御部で周波数設定スイツチ等と連動
のスイツチ操作によつても良いし、デジタル回路
と組合わせた電子スイツチ等によつて行うことが
できるものである。
面について説明する。複数のVCO（VCO-1〜
VCO-oは各独立の発振器であつても、発振範囲
のみを切換える構造であつても差しつかえない）
の出力をプログラマブル分周器DiVを通して、位
相比較器PDで基準周波数Rと位相比較し、位相
差に応じて位相比較器PDより出力されるPLL制
御電圧を、LPFを通して平滑化した位相差電圧
ECをもつてVCOの発振周波数を制御するPLL発
振回路のVCO動作を選択するのに、PLL回路の
プログラマブル分周器DiVに周波数設定データを
供給する周波数制御回路と連動して、設定周波数
帯域段のVCOが動作するように所望のVCOに動
作電圧EOを加える。この電圧EOはVCOの電源で
あつても電源とは別にVCOの動作を制御するも
のであつても差しつかえない。また電圧EOの供
給は周波数制御部で周波数設定スイツチ等と連動
のスイツチ操作によつても良いし、デジタル回路
と組合わせた電子スイツチ等によつて行うことが
できるものである。
この電子スイツチは例えばパルス発生器の出力
をUP−DOWNカウンタに入力し、UP−DOWN
カウンタの出力を入力して、Ｎ数毎に歩進するデ
コーダを設けておけば、デコーダの出力が電子ス
イツチ動作として使用出来るものである。ここで
実際の数値を入力して示すと、周波数制御回路の
S1，S2，S3はそれぞれ144MHz〜148MHz帯の
VCO-1、148MHz〜152MHz帯のVCO-2、152MHz
〜156MHz帯のVCO-3に対応し、設定周波数に応
じてS1，S2，S3のうちいずれかが閉じるように構
成する。つまりS1が閉じた時には144MHz〜148M
Hz帯VCO-1に電圧が印加され動作を開始し、S2
の時は148MHz〜152MHz帯のVCO-2、S3が閉じ
ると152MHz〜156MHz帯のVCO-3がそれぞれ動
作し、所望の周波数を発振する。一方PLL回路
内のプログラマブル分周器へは、所望周波数O＝
基準周波数R×プログラマブル分周数Ｓであり、
プログラマブル分周データＳを出力する。例えば
O＝144MHz基準周波数を10kHzとすれば 144×103＝10×Ｓ Ｓ＝14400 周波数制御回路は上記のように２種類の動作を
同時に行つている。これ等の動作はマイクロコン
ピユータによるプログラムにより簡単に実現する
ことが可能である。（またデジタル回路の組合せ
である程度は可能である。） 144MHz〜148MHz帯のVCO-2はLPFの出力位
相差電圧ECを3V〜4Vの間で上記周波数を発振す
るように設計する。同様に148MHz〜152MHz帯の
VCO-2に対してもLPFの位相差電圧ECを3V〜4V
の間で当該周波数を発振させ、152MHz〜156MHz
帯のVCO-3も同様にLPFの位相差電圧ECを3V〜
4Vで発振するよう設計する。
をUP−DOWNカウンタに入力し、UP−DOWN
カウンタの出力を入力して、Ｎ数毎に歩進するデ
コーダを設けておけば、デコーダの出力が電子ス
イツチ動作として使用出来るものである。ここで
実際の数値を入力して示すと、周波数制御回路の
S1，S2，S3はそれぞれ144MHz〜148MHz帯の
VCO-1、148MHz〜152MHz帯のVCO-2、152MHz
〜156MHz帯のVCO-3に対応し、設定周波数に応
じてS1，S2，S3のうちいずれかが閉じるように構
成する。つまりS1が閉じた時には144MHz〜148M
Hz帯VCO-1に電圧が印加され動作を開始し、S2
の時は148MHz〜152MHz帯のVCO-2、S3が閉じ
ると152MHz〜156MHz帯のVCO-3がそれぞれ動
作し、所望の周波数を発振する。一方PLL回路
内のプログラマブル分周器へは、所望周波数O＝
基準周波数R×プログラマブル分周数Ｓであり、
プログラマブル分周データＳを出力する。例えば
O＝144MHz基準周波数を10kHzとすれば 144×103＝10×Ｓ Ｓ＝14400 周波数制御回路は上記のように２種類の動作を
同時に行つている。これ等の動作はマイクロコン
ピユータによるプログラムにより簡単に実現する
ことが可能である。（またデジタル回路の組合せ
である程度は可能である。） 144MHz〜148MHz帯のVCO-2はLPFの出力位
相差電圧ECを3V〜4Vの間で上記周波数を発振す
るように設計する。同様に148MHz〜152MHz帯の
VCO-2に対してもLPFの位相差電圧ECを3V〜4V
の間で当該周波数を発振させ、152MHz〜156MHz
帯のVCO-3も同様にLPFの位相差電圧ECを3V〜
4Vで発振するよう設計する。
上記のいずれの場合でも回路定数は回路のパタ
ーンや部品の種類等により異なるので省略する。
これらのVCOは厳密にその周波数で発振する必
要はなく、ほぼそのLPFの位相差電圧EC付近で
あればよい。以上の一連の動作により所望周波数
による位相差電圧ECの動きは大体第３図のよう
になる。VCO-1に動作電圧EOが加わると、電圧
EOは抵抗R1とダイオードD1と抵抗ROを通つて接
地され、この際のROに加わる電圧E1はダイオー
ドの電圧降下をED（ダイオードの順電圧降下は通
過電流の大小にかかわらずほぼ一定であつて、ゲ
ルマニウムダイオードでは0.2Vぐらい、シリコ
ンダイオードでは0.6Vぐらいである）とすれば E1＝（EO−ED）RO／R1＋RO であり、VCO-oの動作時には Eo＝（EO−ED）RO／Ro＋RO となることはオームの法則により計算される。
PLL発振周波数と連動同調を希望する電子同調
回路Ｔでの周波数変化は同調回路内の電圧制御容
量ダイオードDCに加える直流バイアス電圧によ
つて行つている。第１図の回路では電圧制御容量
ダイオードDCの電極カソード側に位相差電圧EC
を、アノード側にVCO各段の制御電圧E1〜Eoを
加えており、その動作は第２図のようになつてい
る。RDはデカツプリング用抵抗で、高周波チヨ
ークを使用する場合もある。
ーンや部品の種類等により異なるので省略する。
これらのVCOは厳密にその周波数で発振する必
要はなく、ほぼそのLPFの位相差電圧EC付近で
あればよい。以上の一連の動作により所望周波数
による位相差電圧ECの動きは大体第３図のよう
になる。VCO-1に動作電圧EOが加わると、電圧
EOは抵抗R1とダイオードD1と抵抗ROを通つて接
地され、この際のROに加わる電圧E1はダイオー
ドの電圧降下をED（ダイオードの順電圧降下は通
過電流の大小にかかわらずほぼ一定であつて、ゲ
ルマニウムダイオードでは0.2Vぐらい、シリコ
ンダイオードでは0.6Vぐらいである）とすれば E1＝（EO−ED）RO／R1＋RO であり、VCO-oの動作時には Eo＝（EO−ED）RO／Ro＋RO となることはオームの法則により計算される。
PLL発振周波数と連動同調を希望する電子同調
回路Ｔでの周波数変化は同調回路内の電圧制御容
量ダイオードDCに加える直流バイアス電圧によ
つて行つている。第１図の回路では電圧制御容量
ダイオードDCの電極カソード側に位相差電圧EC
を、アノード側にVCO各段の制御電圧E1〜Eoを
加えており、その動作は第２図のようになつてい
る。RDはデカツプリング用抵抗で、高周波チヨ
ークを使用する場合もある。
第２図において、位相差電圧ECはVCO-1〜oの
すべてに対応して同様の変化範囲を変化するのに
反し、VCO各段の一定電圧E1〜Eoは前掲式で計
算される一定値であるから、電圧制御容量ダイオ
ードDCに加わる実効のバイアス電圧はEC−（E1〜
Eo）であり、これをEVとするとVCO-1から
VCO-oに対する電子同調回路Ｔの周波数が連続
して変化するためには、VCO-1に対するEVの最
大値とVCO-2に対するEVの最小値が一致するよ
うに設定すればよいことが判る。これはVCO-1
段の供給電圧EOと抵抗ROを決定すれば前掲Eoの
計算式を変形して Ro＝（EO−ED）RO／Eo−RO から、所望のR1〜Roを求めることができ、その
際の電圧制御容量ダイオードDCに加わるバイア
ス電圧の実効合成値EVは鎖線で示すように連続
した直線となる。
すべてに対応して同様の変化範囲を変化するのに
反し、VCO各段の一定電圧E1〜Eoは前掲式で計
算される一定値であるから、電圧制御容量ダイオ
ードDCに加わる実効のバイアス電圧はEC−（E1〜
Eo）であり、これをEVとするとVCO-1から
VCO-oに対する電子同調回路Ｔの周波数が連続
して変化するためには、VCO-1に対するEVの最
大値とVCO-2に対するEVの最小値が一致するよ
うに設定すればよいことが判る。これはVCO-1
段の供給電圧EOと抵抗ROを決定すれば前掲Eoの
計算式を変形して Ro＝（EO−ED）RO／Eo−RO から、所望のR1〜Roを求めることができ、その
際の電圧制御容量ダイオードDCに加わるバイア
ス電圧の実効合成値EVは鎖線で示すように連続
した直線となる。
例として、数値を入れてみると、前記したよう
に位相差電圧ECの各段の電圧変化は共に4V〜3V
＝1VであるのでVCO-1の148MHz時に4Vと、
VCO-2の148MHz3Vとの差も1Vとなるように抵
抗R1，R2，ROを決定する。抵抗ROは自由度が高
いが低消費電流比等を考えて10kΩとする。VCO
に印加する電圧EOはデジタル回路（CPU等）を
使用しているため5Vが一般的である。
に位相差電圧ECの各段の電圧変化は共に4V〜3V
＝1VであるのでVCO-1の148MHz時に4Vと、
VCO-2の148MHz3Vとの差も1Vとなるように抵
抗R1，R2，ROを決定する。抵抗ROは自由度が高
いが低消費電流比等を考えて10kΩとする。VCO
に印加する電圧EOはデジタル回路（CPU等）を
使用しているため5Vが一般的である。
ECnio＞E1＞E2＞E3＞０および、E1−E2＝1V
E2−E3＝1Vの条件よりE1＝2.5、E2＝1.5V、E3
＝0.5VシリコンダイオードDo＝0.6Vと決定する。
E2−E3＝1Vの条件よりE1＝2.5、E2＝1.5V、E3
＝0.5VシリコンダイオードDo＝0.6Vと決定する。
以上により、前記計算式に代入すると、
R1＝（５−0.6）10／2.5−10（kΩ）＝7.6kΩ
R2＝（５−0.6）10／1.5−10＝19.3（kΩ）
R3＝（５−0.6）10／0.5−10＝78（kΩ）が得られる
。
。
さて、電子同調回路Ｔは先の例で144MHz〜
156MHzをカバーしなければならないわけである
が、回路内の可変電圧制御容量ダイオードDeの
カソード側は抵抗RDを通してPLL回路からの位
相差電圧ECが印加されている。またアノード側
には抵抗Raを介して抵抗RpとダイオードD1〜Do
のカソードとの接点に接続されており、各段
VCOの一定電圧E1〜Eoが印加される。
156MHzをカバーしなければならないわけである
が、回路内の可変電圧制御容量ダイオードDeの
カソード側は抵抗RDを通してPLL回路からの位
相差電圧ECが印加されている。またアノード側
には抵抗Raを介して抵抗RpとダイオードD1〜Do
のカソードとの接点に接続されており、各段
VCOの一定電圧E1〜Eoが印加される。
ここで同調回路内の電圧制御容量ダイオードの
カソード、アノード間の電圧差をEVとすると EV＝ECnio−E1＝３−2.5＝0.5V 周波数148MHzの時は EV＝ECnax−E1＝４−2.5＝1.5V 又はEV＝ECnio−E2＝３−1.5＝1.5V の同電圧となり、 周波数152MHzの時は同様に EV＝ECnax−E2＝４−1.5＝2.5V EV＝ECnio−E3＝３−0.5＝2.5V の同電位となり、 周波数156MHzの時は EV＝ECnax−E3＝４−0.5＝3.5V となり、電圧制御容量ダイオードDCの端子間電
圧は144MHz〜156MHzの間で0.5V〜3.5Vと連続
的に変化する。この変化量で144MHz〜156MHzに
同調するように電子同調回路Ｔの定数を決定すれ
ばよい。
カソード、アノード間の電圧差をEVとすると EV＝ECnio−E1＝３−2.5＝0.5V 周波数148MHzの時は EV＝ECnax−E1＝４−2.5＝1.5V 又はEV＝ECnio−E2＝３−1.5＝1.5V の同電圧となり、 周波数152MHzの時は同様に EV＝ECnax−E2＝４−1.5＝2.5V EV＝ECnio−E3＝３−0.5＝2.5V の同電位となり、 周波数156MHzの時は EV＝ECnax−E3＝４−0.5＝3.5V となり、電圧制御容量ダイオードDCの端子間電
圧は144MHz〜156MHzの間で0.5V〜3.5Vと連続
的に変化する。この変化量で144MHz〜156MHzに
同調するように電子同調回路Ｔの定数を決定すれ
ばよい。
本考案によるVCOが狭帯域で、多数に分割し
て発振させる方式のPLL回路であつても、電子
同調回路に印加する電圧は、ほぼ直線的に変化す
る電圧を供続できるものでありVCOが単一の場
合と同様の自動同調効果がある。
て発振させる方式のPLL回路であつても、電子
同調回路に印加する電圧は、ほぼ直線的に変化す
る電圧を供続できるものでありVCOが単一の場
合と同様の自動同調効果がある。
第１図は本考案の一実施例を示す回路図、第２
図は電子同調回路Ｔ内の電圧制御容量ダイオード
に加わるバイアス電圧の合成図、第３図は第２図
のバイアス電圧合成図を実数値で示した図であ
る。 DiV……プログラマブル分周器、D1，D2，…
…Do……ダイオード、DC……電圧制御容量ダイ
オード、LPF……ローパスフイルタ、PD……位
相比較器、R1，R2，Ro，Ra，RD……抵抗、Ｔ…
…電子同調回路、VCO……電圧制御発振器。
図は電子同調回路Ｔ内の電圧制御容量ダイオード
に加わるバイアス電圧の合成図、第３図は第２図
のバイアス電圧合成図を実数値で示した図であ
る。 DiV……プログラマブル分周器、D1，D2，…
…Do……ダイオード、DC……電圧制御容量ダイ
オード、LPF……ローパスフイルタ、PD……位
相比較器、R1，R2，Ro，Ra，RD……抵抗、Ｔ…
…電子同調回路、VCO……電圧制御発振器。
Claims (1)
- VCOとプログラマブル分周器と基準周波数発
振器と、位相比較器とLPFとでなるPLL回路と、
該PLL回路の前記LPFの出力を同調信号として
入力する電子同調回路において、局部発振周波数
帯域をｎ段に分け、その各段に相当する周波数を
発振させるｎ個のVCOを設け、該各VCOの発振
最低周波数に対する前記LPFの位相差出力電圧
がほぼ同じ電圧になるようにVCOを設定し、各
VCOの選択はプログラマブル分周器を制御する
周波数設定信号と連動して、各段のVCOの発振
最低周波数または長高周波数を起えると次段に供
給電源が切り換わるVCO変更手段と、前記供給
電源から各段VCOに対応して異なる電圧を出力
する夫々の抵抗と逆流阻止ダイオードと一つの共
通抵抗からなる制御電圧発生手段に接続し、制御
電圧は共通の出力端から出力する回路であり、各
段の前段と後段の制御電圧の電圧差は前記LPF
で出力される位相差電圧の最大値と最小値の電圧
差と同じ電圧差に設定し、かつ、選局周波数が最
下位から最上位迄変化するのに応じて、前記
LPFの出力電圧と、前記各段のVCOにおける制
御電圧との電圧差がほぼ直線的に変化し得る制御
電圧発生手段と、で構成し、前記電子同調回路の
同調用電圧制御容量ダイオードの両端に前記
LPFの出力電圧と前記制御電圧発生手段の電圧
を加えてPLL回路の発振周波数の変化に応じて
電子同調回路が整合されることを特徴とする
PLL電子同調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1483583U JPS59121935U (ja) | 1983-02-03 | 1983-02-03 | Ｐｌｌ電子同調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1483583U JPS59121935U (ja) | 1983-02-03 | 1983-02-03 | Ｐｌｌ電子同調回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59121935U JPS59121935U (ja) | 1984-08-16 |
| JPH0227627Y2 true JPH0227627Y2 (ja) | 1990-07-25 |
Family
ID=30146180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1483583U Granted JPS59121935U (ja) | 1983-02-03 | 1983-02-03 | Ｐｌｌ電子同調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59121935U (ja) |
-
1983
- 1983-02-03 JP JP1483583U patent/JPS59121935U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59121935U (ja) | 1984-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6888413B1 (en) | Frequency synthesizer using a VCO having a controllable operating point, and calibration and tuning thereof | |
| US6686804B1 (en) | Frequency synthesizer using a VCO having a controllable operating point, and calibration and tuning thereof | |
| US5610955A (en) | Circuit for generating a spread spectrum clock | |
| EP0500516B1 (en) | Broad band frequency synthesizer for quick frequency retuning | |
| US6803830B2 (en) | Phase-locked loop and method for automatically setting its output frequency | |
| US4388597A (en) | Frequency synthesizer having plural phase locked loops | |
| JP2002540669A (ja) | 周波数シンセサイザ | |
| US6271731B2 (en) | Control circuit for programmable frequency synthesizer | |
| GB2336483A (en) | Phase lock loop | |
| US20020090917A1 (en) | Frequency synthesizer and method of generating frequency-divided signal | |
| JPH0227627Y2 (ja) | ||
| KR100282193B1 (ko) | 스테레오신호복조회로 및 이것을 이용한 스테레오신호복조장치 | |
| US6392497B1 (en) | Phase-locked loop circuit with high lock speed and stability | |
| JPH09186587A (ja) | Ｐｌｌ回路 | |
| JPH10271001A (ja) | 発振制御装置 | |
| KR101874105B1 (ko) | 다대역 하이브리드 주파수 합성기 | |
| US7116178B2 (en) | Voltage-controlled oscillator with gain proportional to operating frequency | |
| JPS5852374B2 (ja) | 周波数シンセサイザ受信機 | |
| US3177444A (en) | Frequency generator with heterodyne frequency control | |
| JP2004096470A (ja) | 位相ロックドループ回路 | |
| JPH10285027A (ja) | Ｐｌｌ発振回路 | |
| JP2516355B2 (ja) | 同調用制御電圧発生回路 | |
| JP2924296B2 (ja) | 内部クロック発生回路 | |
| KR950003115Y1 (ko) | 주파수 발생장치 | |
| JPS5846586Y2 (ja) | 位相同期ル−プを有する回路 |