JPH1056379A - 局部発振回路 - Google Patents
局部発振回路Info
- Publication number
- JPH1056379A JPH1056379A JP8211298A JP21129896A JPH1056379A JP H1056379 A JPH1056379 A JP H1056379A JP 8211298 A JP8211298 A JP 8211298A JP 21129896 A JP21129896 A JP 21129896A JP H1056379 A JPH1056379 A JP H1056379A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- vco
- phase
- capacitor
- loop filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Superheterodyne Receivers (AREA)
Abstract
(57)【要約】
【課題】簡単な構成で位相雑音特性に優れた安定性の高
い高周波の局部発振回路を得る。 【解決手段】位相比較器３と１／Ｎ分周器２より成るＰ
ＬＬ周波数シンセサイザ１とループフィルタ５とＶＣＯ
６で位相同期ループを構成し、上記ループフィルタ５の
出力をＶＣＯ６の入力に供給する回路と接地間に、抵抗
ＲとコンデンサＣの直列回路７を設けた構成にする。
い高周波の局部発振回路を得る。 【解決手段】位相比較器３と１／Ｎ分周器２より成るＰ
ＬＬ周波数シンセサイザ１とループフィルタ５とＶＣＯ
６で位相同期ループを構成し、上記ループフィルタ５の
出力をＶＣＯ６の入力に供給する回路と接地間に、抵抗
ＲとコンデンサＣの直列回路７を設けた構成にする。
Description
【０００１】
【発明の属する技術分野】本発明は、衛星通信用のヘテ
ロダイン型受信機等に用いられる局部発振回路に係り、
特に可変周波数範囲が広く、低位相雑音特性の局部発振
回路に関するものである。
ロダイン型受信機等に用いられる局部発振回路に係り、
特に可変周波数範囲が広く、低位相雑音特性の局部発振
回路に関するものである。
【０００２】
【従来の技術】送受信機や通信機器などのヘテロダイン
型機器には、各チャンネルに応じた局部発振周波数を発
生させる局部発振回路を用いており、この局部発振回路
には、ＰＬＬ周波数シンセサイザが一般的に広く用いら
れている。このＰＬＬ周波数シンセサイザを用いた局部
発振回路を構成する位相同期ループを図５に示す。
型機器には、各チャンネルに応じた局部発振周波数を発
生させる局部発振回路を用いており、この局部発振回路
には、ＰＬＬ周波数シンセサイザが一般的に広く用いら
れている。このＰＬＬ周波数シンセサイザを用いた局部
発振回路を構成する位相同期ループを図５に示す。
【０００３】図５において、１はプログラマブルカウン
タ２と位相比較器３より成るＰＬＬ周波数シンセサイザ
であり、該ＰＬＬ周波数シンセサイザ１は固定分周器や
基準発振器を内蔵している場合もある。４は基準発振
器、５はループフィルタ、６は電圧制御発振器（以下Ｖ
ＣＯという）であり、上記ＰＬＬ周波数シンセサイザ１
とループフィルタ５とＶＣＯ６は位相同期ループを形成
する。
タ２と位相比較器３より成るＰＬＬ周波数シンセサイザ
であり、該ＰＬＬ周波数シンセサイザ１は固定分周器や
基準発振器を内蔵している場合もある。４は基準発振
器、５はループフィルタ、６は電圧制御発振器（以下Ｖ
ＣＯという）であり、上記ＰＬＬ周波数シンセサイザ１
とループフィルタ５とＶＣＯ６は位相同期ループを形成
する。
【０００４】上記ＰＬＬ周波数シンセサイザ１のプログ
ラマブルカウンタ２は、ＶＣＯ６の出力信号の周波数を
１／Ｎに分周し、この分周した出力は、上記位相比較器
３により基準発振器４の出力と位相比較し、その位相差
をループフィルタ５に出力する。ループフィルタ５は位
相比較器３の出力信号の雑音成分を除去する役目を果た
すものであり、これによって位相同期ループの周波数引
き込み性能及び保持性能が大きく左右される。
ラマブルカウンタ２は、ＶＣＯ６の出力信号の周波数を
１／Ｎに分周し、この分周した出力は、上記位相比較器
３により基準発振器４の出力と位相比較し、その位相差
をループフィルタ５に出力する。ループフィルタ５は位
相比較器３の出力信号の雑音成分を除去する役目を果た
すものであり、これによって位相同期ループの周波数引
き込み性能及び保持性能が大きく左右される。
【０００５】上記ＶＣＯ６は、上記ループフィルタ５の
出力電圧に応じた周波数の出力信号を発生する。この出
力信号を出力端子に取り出すとともに、上記ＰＬＬ周波
数シンセサイザ１のプログラマブルカウンタ２に帰還す
る。
出力電圧に応じた周波数の出力信号を発生する。この出
力信号を出力端子に取り出すとともに、上記ＰＬＬ周波
数シンセサイザ１のプログラマブルカウンタ２に帰還す
る。
【０００６】従来、上記の局部発振回路において、低位
相雑音でかつ高い安定度を有する発振特性を得るために
は、上記ＶＣＯ６に用いられている共振線路のＱを上げ
るとともに、周波数可変範囲を多分割したり、位相同期
ループによる雑音帯域幅の狭帯域化を図る方法を併用す
ることで実現していた。
相雑音でかつ高い安定度を有する発振特性を得るために
は、上記ＶＣＯ６に用いられている共振線路のＱを上げ
るとともに、周波数可変範囲を多分割したり、位相同期
ループによる雑音帯域幅の狭帯域化を図る方法を併用す
ることで実現していた。
【０００７】
【発明が解決しようとする課題】しかしながら、上記従
来技術のように、位相雑音の低減を図るため、雑音帯域
幅が狭くなるようにループフィルタを設計すると、位相
同期ループの周波数引き込み範囲（以下キャプチャーレ
ンジという）や保持範囲（以下ロックレンジという）も
狭くすることとなり、結果として、位相同期ループの系
の安定性が劣化するという問題がある。
来技術のように、位相雑音の低減を図るため、雑音帯域
幅が狭くなるようにループフィルタを設計すると、位相
同期ループの周波数引き込み範囲（以下キャプチャーレ
ンジという）や保持範囲（以下ロックレンジという）も
狭くすることとなり、結果として、位相同期ループの系
の安定性が劣化するという問題がある。
【０００８】また、上記とは逆に、キャプチャーレンジ
やロックレンジを広くして系の安定性が得られるように
ループフィルタを設計すると、位相雑音特性、特にリフ
ァレンスリークが劣化するという問題がある。
やロックレンジを広くして系の安定性が得られるように
ループフィルタを設計すると、位相雑音特性、特にリフ
ァレンスリークが劣化するという問題がある。
【０００９】上記の両問題を同時に解決することは難し
く、かねあいを考慮して最適化設計を行うという方法が
用いられていた。
く、かねあいを考慮して最適化設計を行うという方法が
用いられていた。
【００１０】また、特に衛星通信のように受信周波数帯
域の広いタイプの局部発振回路では、ＶＣＯの共振線路
のＱを上げようとすると、一つの回路で実現することが
困難になる。従って、広い受信周波数帯域をカバーし、
ＶＣＯの共振線路のＱを高くしようとすると、自ずと局
部発振回路の可変周波数範囲を多分割化することが必要
になる。その結果、回路規模は大きく複雑となり、コス
ト高になるという問題があった。
域の広いタイプの局部発振回路では、ＶＣＯの共振線路
のＱを上げようとすると、一つの回路で実現することが
困難になる。従って、広い受信周波数帯域をカバーし、
ＶＣＯの共振線路のＱを高くしようとすると、自ずと局
部発振回路の可変周波数範囲を多分割化することが必要
になる。その結果、回路規模は大きく複雑となり、コス
ト高になるという問題があった。
【００１１】本発明は、上記の問題に鑑み、簡単な構成
で特に衛星通信に適した低位相雑音の局部発振回路を提
供することを目的とする。
で特に衛星通信に適した低位相雑音の局部発振回路を提
供することを目的とする。
【００１２】
【課題を解決するための手段】本発明の局部発振回路
は、上記の目的を達成するため、電圧制御発振器と、該
電圧制御発振器の出力と基準値との差による制御信号を
出力する手段と、前記制御信号の平滑とノイズ除去とを
行なうループフィルタとで位相同期ループを形成する局
部発振回路において、上記ループフィルタと電圧制御発
振器との間にコンデンサを介して抵抗成分を接地したこ
とを特徴としている。
は、上記の目的を達成するため、電圧制御発振器と、該
電圧制御発振器の出力と基準値との差による制御信号を
出力する手段と、前記制御信号の平滑とノイズ除去とを
行なうループフィルタとで位相同期ループを形成する局
部発振回路において、上記ループフィルタと電圧制御発
振器との間にコンデンサを介して抵抗成分を接地したこ
とを特徴としている。
【００１３】従って、ループフィルタの出力をＶＣＯの
入力に制御電圧として供給するが、ＶＣＯの入力側にコ
ンデンサを介して抵抗成分が接地されるので、制御電圧
は前記抵抗成分と前記抵抗成分より前段のインピーダン
スとによって分圧され小さくなる。これによってＶＣＯ
系の感度、即ちＶＣＯ系のゲインを下げ、位相同期ルー
プのループゲインを下げる。この場合、上記コンデンサ
は直流成分を遮断するためのものであり、また前段のル
ープフィルタに影響を与えないよう容量の大きなものに
する。容量を大きくとると、コンデンサのインピーダン
スが零になってコンデンサは信号の周波数に関係しなく
なるからである。
入力に制御電圧として供給するが、ＶＣＯの入力側にコ
ンデンサを介して抵抗成分が接地されるので、制御電圧
は前記抵抗成分と前記抵抗成分より前段のインピーダン
スとによって分圧され小さくなる。これによってＶＣＯ
系の感度、即ちＶＣＯ系のゲインを下げ、位相同期ルー
プのループゲインを下げる。この場合、上記コンデンサ
は直流成分を遮断するためのものであり、また前段のル
ープフィルタに影響を与えないよう容量の大きなものに
する。容量を大きくとると、コンデンサのインピーダン
スが零になってコンデンサは信号の周波数に関係しなく
なるからである。
【００１４】ループフィルタより、ＶＣＯに供給される
制御電圧は巨視的には直流として扱われ、上記コンデン
サを介して抵抗成分を接地した回路は、該コンデンサに
より直流的には遮断されているので、この回路が上記Ｖ
ＣＯの制御電圧に影響を与えることはない。
制御電圧は巨視的には直流として扱われ、上記コンデン
サを介して抵抗成分を接地した回路は、該コンデンサに
より直流的には遮断されているので、この回路が上記Ｖ
ＣＯの制御電圧に影響を与えることはない。
【００１５】その結果、図２に示すように、本来ＶＣＯ
のゲインを下げると所要のＶＣＯ制御電圧範囲（Ｖａ〜
Ｖｂ）内でのＶＣＯの周波数可変範囲が点線Ｌ２で示す
ように実線Ｌ１のｆａ〜ｆｂよりｆａ〜ｆｃに狭くなる
が、本発明の場合は、ＶＣＯ自体のゲインは変わらない
ので、ＶＣＯ系のゲインを下げる以前の実線Ｌ１のまま
となり、ＶＣＯ自体に何ら改良を施すことなく、しか
も、ＶＣＯの制御電圧対発振周波数特性を維持したまま
で、ＶＣＯ系のゲインを下げることができる。
のゲインを下げると所要のＶＣＯ制御電圧範囲（Ｖａ〜
Ｖｂ）内でのＶＣＯの周波数可変範囲が点線Ｌ２で示す
ように実線Ｌ１のｆａ〜ｆｂよりｆａ〜ｆｃに狭くなる
が、本発明の場合は、ＶＣＯ自体のゲインは変わらない
ので、ＶＣＯ系のゲインを下げる以前の実線Ｌ１のまま
となり、ＶＣＯ自体に何ら改良を施すことなく、しか
も、ＶＣＯの制御電圧対発振周波数特性を維持したまま
で、ＶＣＯ系のゲインを下げることができる。
【００１６】この場合、ループフィルタは図３に示すよ
うな周波数特性を持つ。その周波数特性において、ルー
プゲインを下げると、図中の周波数ｆｎが下がる関係が
あり、ループゲインは、位相比較器とＶＣＯのゲインの
積により決まるので、結局ＶＣＯのゲインを下げること
は、上記の周波数ｆｎを下げることになる。この結果、
位相雑音特性の中で、特に上記周波数ｆｎより高い周波
数領域での特性の改善を図ることができる。
うな周波数特性を持つ。その周波数特性において、ルー
プゲインを下げると、図中の周波数ｆｎが下がる関係が
あり、ループゲインは、位相比較器とＶＣＯのゲインの
積により決まるので、結局ＶＣＯのゲインを下げること
は、上記の周波数ｆｎを下げることになる。この結果、
位相雑音特性の中で、特に上記周波数ｆｎより高い周波
数領域での特性の改善を図ることができる。
【００１７】なお、上記の周波数ｆｎを単に下げるだけ
であれば、ループフィルタの回路定数を変更することに
よっても達成できるが、この回路定数の変更により、位
相雑音特性を改善しようとすると、前述のようにループ
の系の安定性が悪くなり、位相雑音特性の改善と系の安
定性の向上を同時に満たすことは難しい。
であれば、ループフィルタの回路定数を変更することに
よっても達成できるが、この回路定数の変更により、位
相雑音特性を改善しようとすると、前述のようにループ
の系の安定性が悪くなり、位相雑音特性の改善と系の安
定性の向上を同時に満たすことは難しい。
【００１８】
【発明の実施の形態】以下、本発明の実施の形態を図面
と共に詳細に説明する。図１は、本発明を実施した衛星
通信受信機の位相同期ループを含む局部発振回路のブロ
ック図である。同図において、上記図５に示す従来例に
対応する部分は同一符号を付す。図１に示す回路は、Ｖ
ＣＯ６、位相比較器３とプログラマブルカウンタ２含む
ＰＬＬ周波数シンセサイザ１、ループフィルタ５及び該
ループフィルタ５と上記ＶＣＯ６間には、抵抗Ｒとコン
デンサＣの直列回路を接地したＲＣ直列回路７で構成さ
れる。
と共に詳細に説明する。図１は、本発明を実施した衛星
通信受信機の位相同期ループを含む局部発振回路のブロ
ック図である。同図において、上記図５に示す従来例に
対応する部分は同一符号を付す。図１に示す回路は、Ｖ
ＣＯ６、位相比較器３とプログラマブルカウンタ２含む
ＰＬＬ周波数シンセサイザ１、ループフィルタ５及び該
ループフィルタ５と上記ＶＣＯ６間には、抵抗Ｒとコン
デンサＣの直列回路を接地したＲＣ直列回路７で構成さ
れる。
【００１９】ＰＬＬ周波数シンセサイザ１に内蔵されて
いる位相比較器３によって、プログラマブルカウンタ２
で１／Ｎに分周されたＶＣＯ６の出力である局部発振信
号と、基準発振器４の信号の位相差が比較される。
いる位相比較器３によって、プログラマブルカウンタ２
で１／Ｎに分周されたＶＣＯ６の出力である局部発振信
号と、基準発振器４の信号の位相差が比較される。
【００２０】そして、その位相差に応じた出力電圧は、
一種のＬ．Ｐ．Ｆ（低域フィルタ）となるアクティブフ
ィルタで構成されたループフィルタ５を通過後、本発明
による抵抗ＲとコンデンサＣからなるＲＣ直列回路７を
通って、上記ＶＣＯ６に制御電圧として供給される。そ
の結果、ＶＣＯ６の局部発振周波数の１／Ｎ分周したも
のと基準発振器４の発振周波数が一致するようにこのル
ープが繰り返される。
一種のＬ．Ｐ．Ｆ（低域フィルタ）となるアクティブフ
ィルタで構成されたループフィルタ５を通過後、本発明
による抵抗ＲとコンデンサＣからなるＲＣ直列回路７を
通って、上記ＶＣＯ６に制御電圧として供給される。そ
の結果、ＶＣＯ６の局部発振周波数の１／Ｎ分周したも
のと基準発振器４の発振周波数が一致するようにこのル
ープが繰り返される。
【００２１】上記のループによる動作が繰り返される結
果、局部発振周波数の１／Ｎと、基準発振器４の発振周
波数（この周波数を基準周波数と呼ぶ。また基準周波数
をＭ分周してさらに低い周波数として使用することもあ
る。）が一致して局部発振回路の局部発振周波数はロッ
クされる。
果、局部発振周波数の１／Ｎと、基準発振器４の発振周
波数（この周波数を基準周波数と呼ぶ。また基準周波数
をＭ分周してさらに低い周波数として使用することもあ
る。）が一致して局部発振回路の局部発振周波数はロッ
クされる。
【００２２】このときの局部発振回路における局部発振
信号の信号波形と、本発明で用いる抵抗Ｒとコンデンサ
Ｃより成るＲＣ直列回路７を用いないときの信号波形を
図４に示す。図４の信号波形は、局部発振周波数を基準
にしたオフセット周波数と位相雑音指数との関係を示す
ものである。
信号の信号波形と、本発明で用いる抵抗Ｒとコンデンサ
Ｃより成るＲＣ直列回路７を用いないときの信号波形を
図４に示す。図４の信号波形は、局部発振周波数を基準
にしたオフセット周波数と位相雑音指数との関係を示す
ものである。
【００２３】図中、TYPEＡとＢは、本発明の上記ＲＣ直
列回路７を用いない従来技術において、アクティブフィ
ルタ５の定数、即ち、図１における抵抗Ｒ１、Ｒ２及び
コンデンサＣの値を変えることによって位相雑音が低下
しはじめる周波数（上記図３における周波数ｆｎに相当
する）を変えた場合を示す。また、TYPEＣは、本発明の
ＲＣ直列回路７を付加した場合の位相雑音特性を示した
ものである。上記TYPEＡ、Ｂ、ＣのＶＣＯ６と、ＰＬＬ
周波数シンセサイザ１は、まったく同一構成のものを使
用している。
列回路７を用いない従来技術において、アクティブフィ
ルタ５の定数、即ち、図１における抵抗Ｒ１、Ｒ２及び
コンデンサＣの値を変えることによって位相雑音が低下
しはじめる周波数（上記図３における周波数ｆｎに相当
する）を変えた場合を示す。また、TYPEＣは、本発明の
ＲＣ直列回路７を付加した場合の位相雑音特性を示した
ものである。上記TYPEＡ、Ｂ、ＣのＶＣＯ６と、ＰＬＬ
周波数シンセサイザ１は、まったく同一構成のものを使
用している。
【００２４】図４から明らかなように、従来の回路を用
いて位相雑音指数が低下し始める周波数ｆｎを本発明に
よるTYPEＣの場合と同じ周波数ｆａになるようにループ
フィルタ５の回路定数を設定すると、従来の回路による
TYPEＡでは、オフセット周波数が１００Ｈｚから１００
ＫＨｚの広い範囲で本発明によるTYPEＣの場合よりも位
相雑音指数が劣ることになる。
いて位相雑音指数が低下し始める周波数ｆｎを本発明に
よるTYPEＣの場合と同じ周波数ｆａになるようにループ
フィルタ５の回路定数を設定すると、従来の回路による
TYPEＡでは、オフセット周波数が１００Ｈｚから１００
ＫＨｚの広い範囲で本発明によるTYPEＣの場合よりも位
相雑音指数が劣ることになる。
【００２５】また、従来回路を用いて、本発明によるTY
PEＣの場合と同じ位相雑音指数になるようにループフィ
ルタ５の回路定数を設定すると、この場合TYPEＢでは、
上記周波数ｆｎが本発明によるTYPEＣの場合のｆａに比
べて高い周波数ｆｂになる。従って従来回路の場合TYPE
Ｂにしても本発明によるTYPEＣの場合に比べて、位相雑
音指数は数ＫＨｚから１００ＫＨｚの広い範囲で低下す
ることが判る。
PEＣの場合と同じ位相雑音指数になるようにループフィ
ルタ５の回路定数を設定すると、この場合TYPEＢでは、
上記周波数ｆｎが本発明によるTYPEＣの場合のｆａに比
べて高い周波数ｆｂになる。従って従来回路の場合TYPE
Ｂにしても本発明によるTYPEＣの場合に比べて、位相雑
音指数は数ＫＨｚから１００ＫＨｚの広い範囲で低下す
ることが判る。
【００２６】
【発明の効果】以上説明したように、本発明によれば、
抵抗とコンデンサより成る簡単な回路をＶＣＯの入力側
に付加するだけで局部発振信号の位相雑音特性を従来の
ようにループフィルタなどの設計の最適化による場合よ
りも著しく改善することができる。
抵抗とコンデンサより成る簡単な回路をＶＣＯの入力側
に付加するだけで局部発振信号の位相雑音特性を従来の
ようにループフィルタなどの設計の最適化による場合よ
りも著しく改善することができる。
【００２７】このことは、従来行われていた位相雑音の
改善方法、例えば、発振周波数範囲を多分割して局部発
振器を複数にするなどの回路構成を用いる必要がなく、
大幅な回路の簡略化が可能となる。これにより、特に衛
星通信用チューナの低位相雑音で高い安定度を有する局
部発振器を得ることが可能となる。
改善方法、例えば、発振周波数範囲を多分割して局部発
振器を複数にするなどの回路構成を用いる必要がなく、
大幅な回路の簡略化が可能となる。これにより、特に衛
星通信用チューナの低位相雑音で高い安定度を有する局
部発振器を得ることが可能となる。
【図１】 本発明の一実施形態の回路図である。
【図２】 ＶＣＯの特性を説明するための図である。
【図３】 ループフィルタの周波数特性を示す図であ
る。
る。
【図４】 本発明の動作説明図である。
【図５】 従来例の回路図である。
１ ＰＬＬ周波数シンセサイザ ２ １／Ｎ分周器 ３ 位相比較器 ４ 基準発振器 ５ ループフィルタ ６ ＶＣＯ ７ ＲＣ直列回路 Ｒ 抵抗 Ｃ コンデンサ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｂ 1/26 Ｈ０３Ｌ 7/18 Ｚ
Claims (1)
- 【請求項１】電圧制御発振器と、該電圧制御発振器の出
力と基準値との差による制御信号を出力する手段と、前
記制御信号の平滑とノイズ除去とを行なうループフィル
タとで位相同期ループを形成する局部発振回路におい
て、 上記ループフィルタと電圧制御発振器との間にコンデン
サを介して抵抗成分を接地したことを特徴とする局部発
振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8211298A JPH1056379A (ja) | 1996-08-09 | 1996-08-09 | 局部発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8211298A JPH1056379A (ja) | 1996-08-09 | 1996-08-09 | 局部発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1056379A true JPH1056379A (ja) | 1998-02-24 |
Family
ID=16603632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8211298A Pending JPH1056379A (ja) | 1996-08-09 | 1996-08-09 | 局部発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1056379A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105245226A (zh) * | 2015-11-13 | 2016-01-13 | 成都前锋电子仪器有限责任公司 | 一种用于无线电综合测量仪射频本振电路的点频生成电路 |
-
1996
- 1996-08-09 JP JP8211298A patent/JPH1056379A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105245226A (zh) * | 2015-11-13 | 2016-01-13 | 成都前锋电子仪器有限责任公司 | 一种用于无线电综合测量仪射频本振电路的点频生成电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5973570A (en) | Band centering frequency multiplier | |
| EP0500516B1 (en) | Broad band frequency synthesizer for quick frequency retuning | |
| JPH06343166A (ja) | 高周波受信装置 | |
| JPH10303747A (ja) | 複数周波数帯域ｐｌｌ周波数シンセサイザ | |
| TWI451227B (zh) | 用於產生處於特定頻率信號之裝置、系統和方法 | |
| JP2000031820A (ja) | 周波数合成器 | |
| US6825729B2 (en) | Frequency synthesizer with sigma-delta modulation | |
| WO2006065478A2 (en) | Method and apparatus for generating a phase-locked output signal | |
| JP3115412B2 (ja) | 受信機 | |
| JP2001320235A (ja) | 電圧制御発振器 | |
| JPH0993125A (ja) | Ｐｌｌシンセサイザ回路 | |
| JPH1056379A (ja) | 局部発振回路 | |
| US20030216130A1 (en) | Phase locking loop frequency synthesiser | |
| JPH11503889A (ja) | 高品質発振器装置にて負ｆｍフィードバックを使用する装置及び方法 | |
| US6717484B2 (en) | Circuits for use in radio communications | |
| US20220407526A1 (en) | Phase noise performance using multiple resonators with varying quality factors and frequencies | |
| JPH06268551A (ja) | シンセサイザ回路 | |
| JP2760254B2 (ja) | 多チャネルｆｍ受信方法および装置 | |
| KR100333789B1 (ko) | 고주파모듈 | |
| JPH11308096A (ja) | 位相ロックループ回路 | |
| JPH10285027A (ja) | Ｐｌｌ発振回路 | |
| JPS5834051B2 (ja) | 電子同調装置 | |
| KR960011423B1 (ko) | 주파수 합성시 잡음억제 방법 | |
| JP2732625B2 (ja) | 位相同期回路 | |
| KR890003761B1 (ko) | 주파수 신써 싸이저 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20040527 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061006 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20061122 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20070122 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20070327 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070402 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110420 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20120420 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120420 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130420 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130420 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20140420 |