JPH05274055A - 電気システムの電力消費量を調整する方法と実施するための装置 - Google Patents

電気システムの電力消費量を調整する方法と実施するための装置

Info

Publication number
JPH05274055A
JPH05274055A JP4159679A JP15967992A JPH05274055A JP H05274055 A JPH05274055 A JP H05274055A JP 4159679 A JP4159679 A JP 4159679A JP 15967992 A JP15967992 A JP 15967992A JP H05274055 A JPH05274055 A JP H05274055A
Authority
JP
Japan
Prior art keywords
circuit
clock
clock signal
state
mcu1
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4159679A
Other languages
English (en)
Inventor
Sirpa Korhonen
コルホネン シルパ
Rune Lindholm
リンドホルム ルネ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nokia Oyj
Original Assignee
Nokia Mobile Phones Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from FI912954A external-priority patent/FI88450C/fi
Priority claimed from FI916051A external-priority patent/FI95847C/fi
Application filed by Nokia Mobile Phones Ltd filed Critical Nokia Mobile Phones Ltd
Publication of JPH05274055A publication Critical patent/JPH05274055A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/02—Power saving arrangements
    • H04W52/0209—Power saving arrangements in terminal devices
    • H04W52/0261—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level
    • H04W52/0287—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level changing the clock frequency of a controller in the equipment
    • H04W52/0293—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level changing the clock frequency of a controller in the equipment having a sub-controller with a low clock frequency switching on and off a main controller with a high clock frequency
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Abstract

(57)【要約】 【目的】 クロック周波数の修正により、クロック信号
の制御する回路をもつ電気システムにおける電力消費量
を調整する方法と装置に関する。 【構成】 上記電気システムはクロック信号により制御
される回路（ＭＣＵ１〜３）を備え、回路（２）におけ
る回路（ＭＣＵ１〜３）／ブロック（２１〜２３）の電
力を処理する状態と必要を監視し、更に回路（ＭＣＵ，
１〜３）とブロック（２１〜２３）とがクロック信号に
より制御され、システムにおける該回路（ＭＣＵ，１〜
３）／ブロック（２１〜２３）のクロック周波数が電力
処理の必要に従って変更される。複数のクロック信号の
一つを選択する場合選択クロックのパスは待機に接続さ
れ、旧のクロック信号は尚出力クロックとして動作して
いる。旧のクロックの降下端で切換スイッチングが行わ
れ、新クロックはその降下端で出力に接続され、したが
って切換は出力クロックにいかなる尖頭波をも生じな
い。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、クロック周波数を修正
することにより、クロック信号の制御する回路を備えた
電気システムにおける電力消費量を調整する方法および
これを実施する装置に関する。本発明はまたクロック信
号の周波数を平滑に偏移するのを実施する特定な方法と
回路とを開示するものである。
【０００２】
【従来の技術、および発明が解決しようとする課題】電
池駆動の装置において、電池の寿命、したがって装置の
動作時間を延長させるためには電力消費量を最小にする
ことが重要である。電子機器の電力消費量は種々の相異
なる方法で影響を受け得るものである。ＣＭＯＳ回路を
用いた特定のデバイスにおいては、クロック周波数の線
形関数である電力消費量により特徴づけられている。し
たがって、多くの電子システムにおけるクロック周波数
を変更、例えば減少さすことは該システムが活性化状態
にない時に電池を節約させるのに好適である。再びシス
テムが使用される場合、即ち電池が活動状態に移くと、
クロック周波数は直ちに標準状態に復帰されるのが当然
である。
【０００３】電池を節約するため、無線電話のような電
気システムのクロック周波数は、該システムが活動（ａ
ｃｔｉｖｅ）状態から待合わせ状態に移る時に一般に変
更される。システムが活動状態から待ち合わせに移動す
る時にシステムのクロック周波数を減少することはこの
システムの電力消費量をある程度減少させるが、しかし
それはシステムが待合わせ状態にある時だけである。無
線電話のような多くのシステムは、該システムの相異な
る部分または回路に対して、若干の局部クロック周波数
を更に備えている。更に集積回路のような回路の相異な
るブロックは局部クロック発振周波数を具備し得る。回
路又はブロックの動作が低い時でさえ一定の高クロック
周波数によるこれらの回路とブロックの連続的なクロッ
ク動作により不必要な電力消費を生ずるものである。
【０００４】したがって、クロック周波数を変更し、例
えばシステムが活性化状態にない場合にはクロック周波
数を減少することが望ましい。システムが続いて再活性
化され、活性化状態に入るにつれ、クロック周波数は直
ちに標準レベルに復帰せねばならない。位相を変更して
いる間尖頭波の如き妨害信号はクロック信号には現われ
てはならない。その理由は、例えばマイクロプロセッサ
のクロック回線における外乱はプロセッサの誤動作を引
き起こすかもしれないからである。このクロック信号切
換え回路においては、例えば切換え回路の不正確な動作
のために出力クロック信号に有害な尖頭波が生ずるかも
知れない。
【０００５】本発明の主要な目的は、クロック周波数を
修正することにより電気システムの電力消費量を最適化
する方法を実現化し、該システムがクロック信号により
制御される回路を具備することにある。
【０００６】本発明の別の目的は、回路出力におけるク
ロック信号が外乱なしにスムースに変更され得る方法と
回路とを示すことにある。
【０００７】
【課題を解決するための手段】上記主要な目的を達成す
るために、本発明の特徴とする所は、クロック信号によ
り制御されるそれらの回路またはシステムの回路のブロ
ックの電力を処理する状態および要求が監視されるこ
と；電力を処理する状態と必要がクロック周波数の減少
を許容する回路またはシステムのブロックのクロック周
波数が低い周波数に変更されること；および電力を処理
する必要がクロック周波数の増加を必要とする回路また
はシステムのブロックのクロック周波数が高い周波数に
変更されることである。
【０００８】本発明によれば、無線電話の如き電気シス
テムの電力消費量は、回路およびシステムの回路ブロッ
クの電力を処理する状態および必要を連続的に監視し、
および回路／ブロックの状態に僅かの変化でも発生した
場合、上記回路およびブロックの局部クロック周波数を
直ちに変更することにより、最適化可能である。このよ
うな変化の結果として、クロック周波数を減少すること
が可能でありまたは電力を処理する必要を満足させるた
めに増加されねばならない。
【０００９】ＣＭＯＳ回路のような回路のクロック周波
数を５０％だけ減少することにより、この回路の電力消
費量は同じ程度にまで減少され得る。逆の場合も同じ
で、クロック周波数の増加は例えばデータの並列処理の
量を減少するために必要とされ、それによって装置の部
品の数は減少され得るし、材料費について節約が行われ
得る。電力を処理する必要は例えば細胞状システムの自
動車電話において非常に変化する。待機状態の電話に対
して電力を処理する必要は少いが、之に反して活性化モ
ードにおいて、電力を処理する必要は１０倍ないし１０
０倍大きくなり得る。無線電話は多くの回路に必要な処
理電力を付与せねばならず、然らずんばそれは動作しな
くなることは明瞭なことである。無線電話のデイジタル
回路のような回路の速度（ｒａｔｅ）またはクロック周
波数が所望の処理電力に従って連続的に調整される場
合、電話の全電力消費量は相当に減少される。電力消費
量を調整する本発明に係る方法は、実施方法に依存して
電気システムの回路の外側に設置可能な、もしくは需用
家専用集積回路（ＡＳＩＣ）の如き回路に集積可能な監
視論理回路或は監視電子回路の助けをかりて実現可能で
ある。マイクロプロセッサを含む場合、装置は、電力を
処理したり、システムの回路間の伝送活動性を処理する
それ自身の必要を監視する如く配列され得る（各回路の
電力を処理する必要はこの活動性に基づいて個別に決定
され得る）。所望に応じて、プロセッサはそれ自身のク
ロック周波数と他の回路の周波数の変更を制御する。装
置がマイクロプロセッサを含まなければ、監視用論理回
路／監視用電子回路は加えられて上記の監視／制御機能
を実行し得る。その上、監視論理回路／監視電子回路は
回路集積が可能である。上記回路（ＡＳＩＣ回路）を設
計する場合、このことは云うまでもなく考慮すべきこと
である。同様に、マイクロプロセッサもしくは大域的監
視論理回路／監視電子回路は装置回路の局部的クロック
周波数の監視と制御を行うことができる。これは外部信
号の助けをかりて回路を駆動し、局部クロック周波数
を、電力を処理する必要に従って所望の大きさに変更す
ることにより行われる。
【００１０】クロック周波数を変更する本発明の方法は
請求項５による段階を具備している。装置は二つの主要
な原理を採用している。第１に、古いクロック信号は回
路の出力端に導かれ、一方新しい信号の選択と予備の接
続とが行われる。旧および新クロック信号とが同時に与
えられた所定の条件を満足する瞬間に実質上の切換スイ
ッチが作動される。即ち第１の原理は、両方の信号が予
め選択された、偏移の生ずると同一の状態にある偏移の
都合のよい瞬間の選抜を含んでいる。新しいクロック信
号はそれが選択された状態に変更された直後に、有用に
出力に接続される。選択された同じ状態は都合のよいこ
とに正の論理のゼロ状態に等しい。
【００１１】選択された回路によって、若干のクロック
信号の間から所望の信号が選択され、本発明に係る回路
の出力に接続可能である。本発明の第１の原理によれ
ば、回路はしばらくしてから新しいクロック信号を選択
し、したがってその回路は高周波においても使用可能で
ある。何となれば選択と予備接続とは旧クロック信号の
動作中に行われるからである。第２の原理によれば、ク
ロック信号の実際の偏移は切換スイッチにより生じた尖
頭波が回路出力における選択されたクロック信号に現わ
れないように行われる。
【００１２】標準的には入力に接続されたクロック信号
は同期信号となり得る、即ち、その位相は常に特定の相
互関係を有するものである。クロック信号はまた同じ基
本クロックに基づくことが可能で、したがって種々の信
号周波数は基本クロックの周波数の倍数である。しかし
ながら、本発明に係る方法はまた相互に同期化されない
クロック信号を用いて動作するが、それは本発明によれ
ば、入力クロックと出力クロック信号の両方の状態は切
換スイッチ動作の間制御されるからである。制御されな
い短い状態の変動、換言すれば尖頭波が出力端における
出力クロック信号において発生されるように切換の瞬間
は選択される。
【００１３】本発明に係る回路は、切換用スイッチング
手段と同様に、入力クロック信号の制御論理の、デイジ
タル表示の選択手段を具備し、該スイッチング手段は、
制御論理により制御され、選択されたクロック信号を出
力に対する選択回路と接続する。選択手段は都合のよい
ことに２個の分岐部内に設置され、そのうち一方の分岐
部はそれぞれ選択されたクロック信号を回路出力に導電
し、他方の分岐部は選択された新しいクロック信号を切
換スイッチング手段に導電するため用いられる。
【００１４】本発明に係る回路は、その周波数が１〜５
０MHz の範囲内にあるクロック信号に適用されて有用で
ある。該信号は多値レベルの信号であり得るが、都合の
よいことに２進信号である。本発明に係る回路の切換速
度は、新しいクロックのトリガー部と旧いクロック信号
の阻止部に接続された制御論理回路の設定時間によって
のみ制限される。
【００１５】クロック周波数の変更は、例えば回路が入
力として受取る若干の内蔵周波数から、所望のクロック
周波数をその回路に接続させる或る種のスイッチとして
機能する回路装置を制御することにより行われる。した
がって、変更されるべきクロック周波数と新しいクロッ
ク周波数とが両方共同じ状態、好ましくはゼロ状態にあ
る場合、クロック周波数の変更を行うことが好適であ
る。したがって、クロック周波数の変更は遮断なしに行
われる。すなわち、クロック信号が制御できない状態
（尖頭波）のいかなる一時的変化も発生されない。クロ
ック周波数は電力を処理する必要を満足させるために１
つ以上のステップで減少され得ない。本発明の著しい特
徴はすなわち、回路およびシステムの回路ブロックのク
ロック周波数は、上記回路または回路ブロックの状態お
よび電力を処理する必要のほんの僅かの変化の間でさ
え、即刻に若干の、もしくは本質的に異なる大きさの別
の周波数に変更されることである。したがって、本発明
は、システムが待機状態にあるかまたは活動状態にある
かというシステムの状態を監視するのみならず、また相
異なる部分の状態における内蔵の微小な変化さえ監視し
て、その変化がクロック周波数を減少させたりまたはそ
の増加を必要とすることを可能とするものである。それ
故に例えば、周波数を変更するために本発明の使用する
回路装置は、スイッチとして機能し、その入力として多
くの異なる所定のクロック周波数を受信するものであ
り、その所望の周波数は、クロック信号がクロック周波
数を用いて回路又は回路ブロックに達する回路装置の出
力に導かれるものである。
【００１６】
【実施例】図１は、その中心回路がマイクロプロセッサ
ＭＣＵ（マイクロコンピュータユニット）である若干の
デイジタル回路間で、クロック信号により制御される回
路を具備した電気システムにおけるクロック周波数の分
布の実例を示すものである。本明細書のマイクロプロセ
ッサＭＣＵはそれ自身のクロック周波数も他の回路１〜
３のクロック周波数も制御しない。図１は無線電話のデ
イジタル回路を作成する種々の方法の例を示すもので、
かつ図は移動電話やその他の電気装置がＡＳＩＣ回路２
のような集積回路、専用論理によって実現された回路３
およびこれらの組合せとして実現された回路１を具備し
得ることを示している。実用上無線電話は主としてその
寸法の小さなことのために特定用途向け集積回路（ＡＳ
ＩＣ回路）を備えている。システムを制御するクロック
周波数マスタクロック（ＭＡＳＴＥＲ ＣＬＯＣＫ）は
例えば水晶発振器により作成される。クロック周波数の
局部発生は、例えばＰＬＬ（フエース・ロックド・ルー
プ）の助けをかりてＡＳＩＣ回路２内に設置され得る。
更に、局部監視論理は、電力を処理する必要を監視し、
かつクロック周波数の変化を制御するためのＡＳＩＣ回
路に集積可能である。マイクロプロセッサＭＣＵのクロ
ック周波数は、ＡＳＩＣ回路２によりマイクロプロセッ
サＭＣＵのクロック周波数が制御されるこの例における
ように、マイクロプロセッサそれ自身又は他の回路によ
り監視および制御が可能であり、このＡＳＩＣ回路はシ
ステムの基本的クロック周波数ＭＡＳＴＥＲ ＣＬＯＣ
Ｋが回復する回路１からクロック信号を受信するもので
ある。
【００１７】図２は集積回路、本文ではＡＳＩＣ回路２
の局部クロック周波数の実現と制御の例を示すものであ
る。ＡＳＩＣ回路２はまたマイクロプロセッサＭＣＵの
クロック周波数を制御する。ＡＳＩＣ回路２は図に示さ
れたもの以外の若干の部品とブロックを含むことができ
る。この図は１例として電力処理用必要の局部監視とク
ロック周波数制御とを示している。したがってＡＳＩＣ
回路２はクロック発振器ブロック２１、高速直列インタ
フェース２２、および直列記憶アクセス（ＤＭＡ）制御
部２３を備えている。クロック発生ブロック２１は局部
クロック発生器２１１を介しＡＳＩＣ回路２内の他のブ
ロック２２，２３に対しクロック周波数を発生し、それ
はまたマイクロプロセッサＭＣＵとＤＭＡブロック２３
に対しクロック制御部２１２，２１３を備えている。ク
ロック信号はクロック発生ブロック２１からそれ自身の
クロック制御論理／電子機器２２１を備えた高速直列イ
ンタフェース２２まで運ばれる。高速直列インタフェー
ス２２は基本的には時間微分チャネリングを用いた並直
列変換器（ＰＩＳＯ（並列入力直列出力））である。時
間微分チャネリングによって、高速直列インタフェース
２２は非同期式又は同期式並直列変換器より高速であ
り、それは送受信用に相異なる時間スロットを使用す
る。高速直列インタフェース２２から得られた出力クロ
ック周波数は標準的にはＮメガヘルツまたはＮ／２メガ
ヘルツである。この出力周波数の速度はマイクロプロセ
ッサＭＣＵにより制御される。更に、マイクロプロセッ
サＭＣＵはクロック周波数を低い周波数に変更して電力
を節約することが可能で、それにより高速直列インタフ
ェース２２により与えられた出力クロック周波数は、例
えば、どの周波数が出力周波数として最初にプログラム
されたかに依存して、Ｎ／１６またはＮ／３２MHz に減
少される。出力クロック周波数のこの減少は、所定の時
間周期の間に高速直列インタフェース２２が全体として
非活動的であったならば自動的に行われるものである。
高速直列インタフェース２２が低いクロック周波数に関
するものである間に何等かの活動が生ずるならば、その
２２の監視論理はこれを識別して高速直列インタフェー
ス２２の出力を高い周波数に戻して変更し、また（図示
されてない）活動量を識別するセンサのクロックはゼロ
に設定される。高速直列インタフェース２２はまたＡＳ
ＩＣ回路２の内部データをクロックするのに用いられる
ので、回路の内部電力消費量はまた減少される。
【００１８】高速直列インタフェース２２はバス上でマ
イクロプロセッサに対しデータを伝送するためにＡＳＩ
Ｃ回路２のＤＭＡ制御器２３を使用する。マイクロプロ
セッサＭＣＵは必要とされる情報をどこで見出すべきか
をＤＭＡにしらせ、ＤＭＡ２３はマイクロプロセッサＭ
ＣＵのメモリからデータを読出す。マイクロプロセッサ
ＭＣＵがＤＭＡにデータを見出すための適切なアドレス
を与える場合、マイクロプロセッサＭＣＵは他の活動を
行うのを継続し得る。マイクロプロセッサのメモリから
データを検索するためにＤＭＡ２３を使用することは
（それをするマイクロプロセッサの代りに）メモリから
の情報検索を加速する。高速直列インタフェース２２が
ＤＭＡ２３からの操作を必要とする場合ＤＭＡがスイッ
チオンされるようにＤＭＡ２３のクロックはスイッチさ
れる。この理由のために、非常に短い期間の間ＤＭＡ２
３は活動的であり、活動性がない場合にはそれは必要で
なくなる。したがって、ＤＭＡ２３は少しもクロックさ
れない。何となればクロック周波数の単なる減少は、Ｄ
ＭＡ２３が活動的である間（低い又は高い周波数の
時）、マイクロプロセッサＭＣＵは他の機能を行うこと
を阻止されるという事実によって、この場合何等有用で
はないものと思われるからである。それ故、それの使用
されない時にＤＭＡ２３のクロックを完全にスイッチオ
フすることは好ましいことである。ＤＭＡブロック２３
は相当の量の論理回路を含むので、したがって多量の電
力が節約される。ＤＭＡブロック２３はまたそれ自身の
監視論理回路／電子回路２３１を備えている。
【００１９】マイクロプロセッサＭＣＵのクロック周波
数はＡＳＩＣ回路（特定用途向け集積回路）２により制
御される。しかしながら、マイクロプロセッサのクロッ
ク周波数を減少し又はクロックを停止する場合はマイク
ロプロセッサＭＣＵから与えられる。ＡＳＩＣ回路２は
マイクロプロセッサにＭ，Ｍ／２，Ｍ／４，Ｍ／８，又
はＭ／１６メガヘルツのような周波数を送り出す。しか
しながら、マイクロプロセッサＭＣＵのすべての遮断は
ＡＳＩＣ回路２において発生される。高速遮断応答を確
認するために遮断命令が発生した時に、ＡＳＩＣ回路２
はマイクロプロセッサＭＣＵのクロック周波数を最大速
度にスイッチする。デバイスが例えば待機状態の時、も
しくは何らかの他の理由で活動性が小さな時には、クロ
ック周波数は遮断後に低い周波数に変更される。マイク
ロプロセッサの特性は一般に１００％まで使用されない
ので、クロック周波数は殆んどいつでも減少可能であ
る。しかしながら、クロック周波数は必要とされる瞬時
処理電力が維持されるようにその時選択される。
【００２０】図３は、クロック周波数の変更を行うため
の回路の概略ブロック図であって、入力ｃｌｋ（１）…
ｃｌｋ（ｎ）のクロック信号は選択手段１１，１４と制
御論理１２，１５を介して２つの分岐部ＡとＢにおいて
切換え回路１７に伝送される。選択手段１１，１４は
ｎ：１マルチプレクサと２：１マルチプレクサの切換回
路１７とより構成される。レジスタ１３，１６はクロッ
ク信号のアドレス信号ｓｅｌ（１）…ｓｅｌ（ｍ）を受
信し、それにより数ｍは、２進法によればｍ個のアドレ
ス信号ｓｅｌ（１）…ｓｅｌ（ｍ）が不明瞭でないよう
に、クロック信号ｃｌｋ（１）…ｃｌｋ（ｎ）の間のそ
れ自体周知の方法で一つの選択されたクロック信号ｎを
示すように選択されたものである。制御論理回路１２，
１５は、制御論理回路１８の制御に従って切換プロセス
の間、切換回路１７の入力をそれぞれ選択された第１の
状態において、即ち論理０として維持する。制御論理１
８は回路１１〜１７をトリガー信号ｅ１，ｅ２を用いて
制御し、制御論理１８はイネーブル信号（使用可能信
号）より制御される。
【００２１】安定な状態において、即ち、クロック信号
の変更の後に、選択されたクロック信号は分岐ＡとＢの
いずれかに導入されて出力信号ｃｌｋ０を形成する。１
つの選択されたクロック信号ｃｌｋ（１）…ｃｌｋ
（ｎ）が分岐Ａの切換回路１７の第１の入力を介して出
力ｃｌｋ０に伝送されると仮定しよう。この場合、分岐
Ｂは阻止状態にある、即ち、制御論理１５の影響の下に
切換回路１７の第２の入力が０状態にある。
【００２２】制御論理１８に対するイネーブル信号がこ
の回路においてクロック信号の偏移（シフト）を開始す
る。イネーブル信号は制御論理１８を介してパルスをｅ
１レジスタにトリガーし、ロードされるべき所望の入力
クロック信号のアドレス（１…ｎ）を分岐Ｂのレジスタ
１６に入れ、クロック信号はしたがって分岐Ｂにおける
マルチプレクサ１４を介して制御論理１５にまで接続さ
れるように選択される。制御論理１５の出力は尚ゼロ状
態に維持されている。出力クロックｃｌｋ０の次の降順
端縁において制御論理１８は制御パルスｅ２を形成し、
このパルスは２：１マルチプレクサ１７の入力を分岐部
Ｂに切換える。同時に分岐部Ａの切換回路１７への入力
はゼロ状態になるようにセットされる。引続いて、分岐
部１３の選択されたクロック信号は制御論理１５に対し
レリーズされ、制御論理１２を介して切換スイッチ１７
の入力に送られる。このようにして、新しいクロック信
号は分岐部Ｂを介して出力クロック信号ｃｌｋ０とな
る。
【００２３】次に新しいクロック信号は選択され分岐部
Ａを介して接続されるようにクロック信号偏移が生じ、
したがって、分岐ＡとＢの作用を交換することにより、
上記の如く他の接続動作が発生する。
【００２４】図４は、本発明に係るクロック信号の切換
回路のより詳細な実施例を示す。この回路を用いて、入
力クロックｃｌｋ（ｉｎ），ｃｌｋ（１），…ｃｌｋ
（４）（即ち、ＣＬＫＩＮ，ＣＬＫ１，…ＣＬＫ４）の
いずれかが出力クロックｅｌｋ０（即ち、ＣＬＫ０）と
して選択可能である。５個の入力クロックが存在し、そ
れらの周波数はこの例において２６MHz ，１３MHz ，
６．５MHz ，３．２５MHzおよび１．６２５MHz であ
る。クロック信号の切換回路は図４によれば、それによ
り所望のクロック信号が選択される２個のマルチプレク
サ１１，１４を備えている。マルチプレクサ１１，１４
は、選択線ｓｅｌ（０）…ｓｅｌ（２）（即ち、ＳＥＬ
０…ＳＥＬ２）から供給されるアドレスが記録されるレ
ジスタ１３，１６を用いて制御される。この場合、切換
えマルチプレクサ１７は回路ＵＭＸ１により等しくさ
れ、これは第２のマルチプレクサ１１，１４の出力から
回路出力へ接続されるべきクロック信号ｃｌｋ０の選択
に役立つものである。
【００２５】パルスロード（ＬＯＡＤ）の降順端は回路
のクロック信号のシフト動作を開始する。ロード信号
は、例えばそのクロック信号が本発明に係る回路によっ
て選択されるマイクロプロセッサに接続の表現されない
回路によって与えられる。ロード信号は最初保持回路
（ＵＮＤ１とＵＮＤ２）に接続され、したがってロード
パルスが極めて短い場合でさえ図４の回路に対し十分に
長い始動パルスを保証する。保持回路（ＵＮＤ１とＵＮ
Ｄ２）の出力１１は、開始パルスｃｌｋ０の１周期の間
のトリガー動作の後にゼロ状態に留まる。パルスロード
の昇順端において、レジスタ入力における選択信号ｓｅ
ｌ（０）…ｓｅｌ（２）に従う選択された新入力クロッ
クのアドレスは非活動的なマルチプレクサ１１又は１４
に伝送される。活動マルチプレクサ１１又は１４はマル
チプレクサＵＭＸ１を介してクロック信号を出力ｃｌｋ
０に転送し続ける。活動分岐部、即ちマルチプレクサ１
１又は１４はＵＭＸ１の選択信号ｓ１を用いて選択され
る。ｓ１＝１ならば選択されたマルチプレクサは１１
（ＵＭＸの入力１３）であり、それぞれ選択されたマル
チプレクサは、ｓ１＝０ならば１４である（ＵＭＸの入
力Ａ）。ロードが状態１に上昇した後に、出力クロック
ｃｌｋ０の次の上昇端はパルスの発生（回路ＵＦ４，Ｕ
Ｆ５）をもたらし、これは回路ＵＭＸ１の選択信号ｓ１
の状態を変化さす。出力クロックｃｌｋ０の上昇端上に
パルスが形成されれば、回路の出力に接続されるべきク
ロック信号は第２の分岐部（１１又は１４）を介して到
来するクロック信号に対し交換し得るもので、その状態
はマルチプレクサＵＭＸ１の入力において、この場合に
は制御論理（１２又は１５）を用いて状態０に維持され
る。例えば信号ｓ１の状態が０であれば、即ちＵＭＸ１
の入力Ａは選択され、入力ＢはＵＮＤ１０とＵＮＤ１１
により形成された保持回路を用いて状態０に保持され
る。新たに選択されたクロック信号は新クロック信号の
次の降下端において出力ｃｌｋ０に接続される。新しい
クロック信号の状態が０に移行すると、それは保持回路
ＵＮＤ１０とＵＮＤ１１の出力を状態１に導き、その結
果新しい選択されたクロック信号は今度はゲートＵＡＮ
２３を介してマルチプレクサＵＭＸ１の入力Ｂに達す
る。ＵＭＸの入力Ａは、信号ｓ１の状態が変化し、旧い
クロック信号（ＵＭＸの入力Ａにおいて）が状態０に降
下する時、保持回路ＵＮＤ８とＵＮＤ９の助けをかりて
状態０に設定される。次のロードパルスに対して、マル
チプレクサＵＭＸ１は出力ｃｌｋ０に接続されるべき入
力Ｂを選択する。
【００２６】図４の回路におけるフリップフロップＵＦ
６とＵＦ７の目的は保持回路（ＵＮＤ６とＵＮＤ７）の
出力の変化を遅延さすことであり、この出力は新しいク
ロック信号のトリガー動作を制御する。新しい分岐部が
既に回路の出力に接続されたこと、および切換パルスが
終了したことを保証するためにこの遅延が行われるもの
であり、したがって保持回路は安定状態にある。これに
よって、尖頭値または非制御状態の変化が出力クロック
に現われないことが確認される。
【００２７】図５は図４の回路のシミュレーションに関
連し記録されたパルスパターンを図示している。
【００２８】図５は時間の関数としてクロック信号ＣＬ
ＫＩＮ，ＣＬＫ１…ＣＬＫ４、アドレス信号ＳＥＬ０…
ＳＥＬ２、トリガー信号ＬＯＡＤ、および出力クロック
信号ＣＬＫ０間の論理的従属性を示す。信号Ｒは回路の
リセット信号を表わす。時間目盛の指示はナノ秒を表わ
す。
【００２９】本発明に係る回路の一実施例が上記の如く
詳細に述べられたけれども、当該技術の専門家であれば
本発明に係る方法が種々の回路の解決に適用可能である
ことを実現することが可能である。
【図面の簡単な説明】
【図１】クロック信号により制御される回路を含むシス
テムにおいてクロック周波数の監視の実現の例を示す図
である。
【図２】集積回路の内側でクロック周波数の制御を実現
する例を示す図である。
【図３】本発明に係る回路を図示する概略ブロック図で
ある。
【図４】本発明の実施例の詳細な回路図である。
【図５】図２に従って回路のシミュレーションの間に記
録され、かつ種々の信号線上に現れるパルスパターンを
示す図である。
【符号の説明】
１１，１４…選択手段 １２，１５…制御論理 １３，１６…レジスタ １６…切換回路 １７…切換回路 １８…制御論理

Claims (19)

    【特許請求の範囲】
  1. 【請求項１】 クロック周波数を変更することにより電
    気システムの電力消費量を調整する方法において、該シ
    ステムはクロック信号により制御される回路（ＭＣＵ１
    〜ＭＣＵ３）を具備するものであり、該方法は： −該システムの回路（２）において該回路（ＭＣＵ１〜
    ＭＣＵ３）またはブロック（２１〜２３）の電力を処理
    する状態と必要とが監視され、該回路（ＭＣＵ１〜ＭＣ
    Ｕ３）と該ブロック（２１〜２３）とがクロック信号に
    より制御されるものであり、 −電力を処理する状態と必要とが、クロック周波数の減
    少を許容するシステムにおける回路（ＭＣＵ１〜ＭＣＵ
    ３）またはブロック（２１〜２３）のクロック周波数が
    変更されてより低い周波数に変更されるものであり、 −電力を処理する必要がクロック周波数の増加を必要と
    するシステムにおける回路（ＭＣＵ１〜ＭＣＵ３）また
    はブロック（２１〜２３）のクロック周波数がより高い
    周波数に変更されるようになっていることを特徴とす
    る、電気システムにおける電力の消費量を調整する方
    法。
  2. 【請求項２】 回路（ＭＣＵ１〜ＭＣＵ３）もしくはブ
    ロック（２１〜２３）の電力を処理する状態と必要とが
    外部から監視されるものであることを特徴とする請求項
    １記載の方法。
  3. 【請求項３】 回路（ＭＣＵ１〜ＭＣＵ３）もしくはブ
    ロック（２１〜２３）の電力を処理する状態と必要とが
    内部的に監視されるものであることを特徴とする請求項
    １記載の方法。
  4. 【請求項４】 該クロック周波数が、回路（ＭＣＵ１〜
    ＭＣＵ３）または回路のブロック（２１〜２３）から完
    全にスイッチオフされることを特徴とする請求項１記載
    の方法。
  5. 【請求項５】 与えられた周波数において状態を変更す
    る少くとも２個の入力クロック信号が回路入力に伝送さ
    れた場合に、回路出力の該クロック信号を偏移する方法
    であって、両者の間で一方の選択されたクロック信号が
    該回路出力に伝送されるものにおいて、 ａ）切換スイッチの１入力が強制制御の下で第１の選択
    された状態に維持され、該出力に接続されたクロック信
    号が第１の入力に送られるようにされたものであり、 ｂ）該回路出力に接続されるべき新クロック信号が選択
    手段により選択されるものであり、 ｃ）該選択手段を用いて選択された該新クロック信号が
    該切換スイッチの第２の入力に導かれ、該スイッチは第
    １の状態に尚維持されるものであり、その後に、 ｄ）該切換スイッチの出力の状態は監視され、該出力が
    上記第１の状態に変更されるにつれて、該切換スイッチ
    の第１の入力が強制制御の下に永続的に上記第１の状態
    に導かれ、 ｅ）第２の入力から出力までの切換スイッチの通信が形
    成され、および、 ｆ）該切換スイッチの第２の入力がレリースされ、した
    がってその状態が入力信号の状態を追随することを許容
    され、新たな選択されたクロック信号が該回路出力に送
    られるようになっているものである、ことを特徴とする
    方法。
  6. 【請求項６】 前記（ｆ）の段階において、新たな選択
    されたクロック信号が最初に監視され、かつ該切換スイ
    ッチの第２の入力は、この状態が上記第１の状態に変更
    するまでレリースされないことを特徴とする請求項５に
    記載の方法。
  7. 【請求項７】 該クロック信号が２進数の信号であり、
    かつ上記第１の状態が正の論理のゼロ状態に等しいこと
    を特徴とする請求項５又は６に記載の方法。
  8. 【請求項８】 該選択手段の動作と切換スイッチとは中
    心論理回路により制御され、それによりクロック信号の
    偏移は該論理回路へ送られたトリガー信号を用いてトリ
    ガーされることを特徴とする請求項５記載の方法。
  9. 【請求項９】 クロック信号により制御される回路（Ｍ
    ＣＵ１〜ＭＣＵ３）を具備する電気システムであって、
    該システムの電力消費量はクロック周波数を変更するこ
    とにより調整される該システムは： −クロック信号により制御される該回路（ＭＣＵ１〜Ｍ
    ＣＵ３）またはブロック（２１〜２３）の電力を処理す
    る状態と必要を監視するための回路（ＭＣＵ２）もしく
    はブロック（２１〜２３；２１２；２２１；２３１）、
    および −電力を処理する状態と必要とがクロック周波数の減少
    を許容し、またはその増加を要求するシステムにおい
    て、回路（ＭＣＵ１〜ＭＣＵ３）又はブロック（２１〜
    ２３）においてクロック周波数を変更するための回路
    （ＭＣＵ２）またはブロック（２１〜２３；２１２；２
    ２１；２３１）、とを具備することを特徴とする電気シ
    ステム。
  10. 【請求項１０】 電力を処理するための上記状態と必要
    とを監視する回路（ＭＣＵ２）またはブロック（２１〜
    ２３）が監視されるべき回路（ＭＣＵ１〜ＭＣＵ２）ま
    たはブロック（２１〜２３）の外側にあることを特徴と
    する請求項９記載のシステム。
  11. 【請求項１１】 電力を処理するための上記状態と必要
    を監視する該回路（ＭＣＵ２）またはブロック（２１〜
    ２３；２１２；２２１；２３１）が監視されるべき該回
    路（ＭＣＵ１〜ＭＣＵ３）または該ブロック（２１〜２
    ３）の一部であることを特徴とする請求項９記載のシス
    テム。
  12. 【請求項１２】 該クロック周波数を変更する該回路
    （ＭＣＵ２）またはブロック（２１〜２３）が監視され
    るべき該回路（ＭＣＵ１〜ＭＣＵ３）またはブロック
    （２１〜２３）の外側にあることを特徴とする請求項９
    記載のシステム。
  13. 【請求項１３】 該クロック周波数を変更する該回路
    （ＭＣＵ２）または該ブロック（２１〜２３；２１２；
    ２２１；２３１）が監視されるべき該回路（ＭＣＵ１〜
    ＭＣＵ３）または該ブロック（２１〜２３）の一部であ
    ることを特徴とする請求項９記載のシステム。
  14. 【請求項１４】 電力を処理する上記状態と必要とが監
    視され、該クロック周波数が同一の回路（ＭＣＵ２）ま
    たはブロック（２１〜２３；２１２；２２１；２３１）
    により変更されることを特徴とする請求項９記載のシス
    テム。
  15. 【請求項１５】 システムは無線電話であることを特徴
    とする請求項９記載のシステム。
  16. 【請求項１６】 出力された回路において該クロック信
    号を偏移する回路であって、該回路は制御論理回路、デ
    イジタル表示の該入力クロック信号を選択する手段、お
    よび該制御論理の制御の下で出力に対し該選択されたク
    ロック信号を該選択回路と接続する切換スイッチ手段、
    とを具備することを特徴とする回路。
  17. 【請求項１７】 該選択手段は２個の分岐部に設置さ
    れ、その一つはそれぞれ選択されたクロック信号を出力
    された回路に導き、その他方のものは、該選択された新
    しいクロック信号を該切換スイッチ手段に送るために用
    いられることを特徴とする請求項１６記載の回路。
  18. 【請求項１８】 選択手段および切換スイッチ手段は、
    マルチプレクサであることを特徴とする請求項１６又は
    １７記載の回路。
  19. 【請求項１９】 選択されるべき該クロック信号の周波
    数は１〜５０メガヘルツの範囲内にあることを特徴とす
    る請求項１６から１８までのいずれかに記載の回路。
JP4159679A 1991-06-18 1992-06-18 電気システムの電力消費量を調整する方法と実施するための装置 Pending JPH05274055A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
FI912954A FI88450C (fi) 1991-06-18 1991-06-18 Anordning foer byte av klocksignal
FI912954 1991-06-18
FI916051 1991-12-20
FI916051A FI95847C (fi) 1991-12-20 1991-12-20 Menetelmä ja toteutus sähköisen järjestelmän tehonkulutuksen säätämiseksi

Publications (1)

Publication Number Publication Date
JPH05274055A true JPH05274055A (ja) 1993-10-22

Family

ID=26158974

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4159679A Pending JPH05274055A (ja) 1991-06-18 1992-06-18 電気システムの電力消費量を調整する方法と実施するための装置

Country Status (5)

Country Link
US (1) US5378935A (ja)
EP (1) EP0522720B1 (ja)
JP (1) JPH05274055A (ja)
DE (1) DE69229819T2 (ja)
EE (1) EE03320B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006180530A (ja) * 2006-01-06 2006-07-06 Sony Corp 携帯無線通信端末
JP2006309407A (ja) * 2005-04-27 2006-11-09 Shinkawa Sensor Technology Inc 無線データ伝送機能を有するセンサ装置、このセンサ装置の動作方法、このセンサ装置により構成されたセンサシステム

Families Citing this family (85)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5355502A (en) * 1992-09-02 1994-10-11 Maxtor Corporation Low power disk drive clock generator circuit
JPH06232797A (ja) * 1993-01-29 1994-08-19 Murata Mach Ltd 携帯電話機
US5337285A (en) * 1993-05-21 1994-08-09 Rambus, Inc. Method and apparatus for power control in devices
FI97765C (fi) * 1993-11-26 1997-02-10 Nokia Mobile Phones Ltd Menetelmä sekä kytkentäjärjestely kutsuviestien käsittelemiseksi matkaviestimessä
FI941221A (fi) * 1994-03-15 1995-09-16 Nokia Mobile Phones Ltd Menetelmä matkaviestinjärjestelmän radiopuhelimen tehonkulutuksen pienentämiseksi ja matkaviestin
FI96466C (fi) * 1994-06-10 1996-06-25 Nokia Mobile Phones Ltd Menetelmä elektronisen laitteen tehonkulutuksen pienentämiseksi ja menetelmän mukainen laite
FI942753A (fi) * 1994-06-10 1995-12-11 Nokia Mobile Phones Ltd Menetelmä jänniteregulaattorin sisältävän elektronisen laitteen tehonkulutuksen pienentämiseksi
FI97262C (fi) * 1994-10-03 1996-11-11 Nokia Mobile Phones Ltd Tulosignaalin kynnysarvon ylityksen virtaa säästävä ilmaisu
FI100280B (fi) * 1994-10-07 1997-10-31 Nokia Mobile Phones Ltd Menetelmä tehonkulutuksen minimoimiseksi tietokonelaitteessa
US5586308A (en) * 1994-10-19 1996-12-17 Advanced Micro Devices, Inc. Clock control unit responsive to a power management state for clocking multiple clocked circuits connected thereto
FI97659C (fi) * 1995-01-13 1997-01-27 Nokia Mobile Phones Ltd Menetelmä ja -laite virran säästämiseksi infrapuna-tiedonsiirrossa
FI101109B (fi) * 1995-04-12 1998-04-15 Nokia Mobile Phones Ltd Menetelmä elektronisen laitteen tehonkulutuksen pienentämiseksi
US5680626A (en) * 1995-05-18 1997-10-21 Motorola, Inc. Method and apparatus for providing only that number of clock pulses necessary to complete a task
US5691660A (en) * 1995-11-28 1997-11-25 International Business Machines Corporation Clock synchronization scheme for fractional multiplication systems
GB2308531B (en) 1995-12-22 2000-03-08 Nokia Mobile Phones Ltd Radio telephone
FI101669B1 (fi) 1996-02-23 1998-07-31 Nokia Mobile Phones Ltd Monipalvelumatkaviestin
US5710697A (en) * 1996-03-26 1998-01-20 Unitrode Corporation Power supply controller having frequency foldback and volt-second duty cycle clamp features
JP3466046B2 (ja) * 1996-04-17 2003-11-10 株式会社ミツトヨ 電子測定システムの省電力方法及び装置
US5789952A (en) * 1996-05-01 1998-08-04 Cypress Semiconductor Corporation Anti-lock CPU clock control method, circuit and apparatus
US6067460A (en) * 1996-05-23 2000-05-23 Nokia Mobile Phones Limited Mobile station having enhanced standby mode
JP3188840B2 (ja) * 1996-06-14 2001-07-16 インターナショナル・ビジネス・マシーンズ・コーポレ−ション コンピュータ・システムに用いられる周辺装置及びその制御方法
FI963818A (fi) 1996-09-25 1998-03-26 Nokia Mobile Phones Ltd Menetelmä ja järjestely matkaviestinlaitteen toiminnan ohjaamiseksi power-off-tilassa
GB2318673A (en) * 1996-10-23 1998-04-29 Nokia Mobile Phones Ltd Radiotelephone proximity detector
FI104920B (fi) 1996-10-31 2000-04-28 Nokia Mobile Phones Ltd Elektroniikkalaite, korttiliitäntä ja laajennuskortti
US5862368A (en) * 1996-12-11 1999-01-19 Dell Usa, L.P. Process to allow automatic microprocessor clock frequency detection and selection
GB2322041B (en) 1997-02-05 2001-09-19 Nokia Mobile Phones Ltd Intelligent network searching for a multi mode phone
DE19706496A1 (de) * 1997-02-19 1998-08-27 Siemens Ag Taktversorgungssystem für ein Microcomputersystem
DE19708979B4 (de) * 1997-03-05 2006-08-24 Nokia Mobile Phones Ltd. System zur Datenkommunikation über einen optischen Bus und Verfahren zur Steuerung des Systems
US6081733A (en) * 1997-04-16 2000-06-27 Motorola, Inc. Communication control apparatus and method
KR100238188B1 (ko) * 1997-09-12 2000-01-15 윤종용 비디오 콘트롤러에서 메모리클럭 발생방법 및 그 장치
US6240304B1 (en) 1998-02-11 2001-05-29 Nokia Mobile Phones Ltd. Mobile terminal having RF power consumption optimization of extended standby mode
US6097243A (en) * 1998-07-21 2000-08-01 International Business Machines Corporation Device and method to reduce power consumption in integrated semiconductor devices using a low power groggy mode
CN1196987C (zh) * 1998-08-14 2005-04-13 西门子公司 为处理器控制的设备提供时钟脉冲的方法和装置
US7100061B2 (en) * 2000-01-18 2006-08-29 Transmeta Corporation Adaptive power control
DE10066103C2 (de) * 2000-06-06 2003-09-18 Fraunhofer Ges Forschung Sende/Empfangsschaltung
US8149048B1 (en) 2000-10-26 2012-04-03 Cypress Semiconductor Corporation Apparatus and method for programmable power management in a programmable analog circuit block
US8176296B2 (en) 2000-10-26 2012-05-08 Cypress Semiconductor Corporation Programmable microcontroller architecture
US7765095B1 (en) 2000-10-26 2010-07-27 Cypress Semiconductor Corporation Conditional branching in an in-circuit emulation system
US8103496B1 (en) 2000-10-26 2012-01-24 Cypress Semicondutor Corporation Breakpoint control in an in-circuit emulation system
US6859884B1 (en) * 2000-10-26 2005-02-22 Cypress Semiconductor Corporation Method and circuit for allowing a microprocessor to change its operating frequency on-the-fly
US8160864B1 (en) 2000-10-26 2012-04-17 Cypress Semiconductor Corporation In-circuit emulator and pod synchronized boot
US6724220B1 (en) 2000-10-26 2004-04-20 Cyress Semiconductor Corporation Programmable microcontroller architecture (mixed analog/digital)
US7406674B1 (en) 2001-10-24 2008-07-29 Cypress Semiconductor Corporation Method and apparatus for generating microcontroller configuration information
US8078970B1 (en) 2001-11-09 2011-12-13 Cypress Semiconductor Corporation Graphical user interface with user-selectable list-box
US8042093B1 (en) 2001-11-15 2011-10-18 Cypress Semiconductor Corporation System providing automatic source code generation for personalization and parameterization of user modules
US7770113B1 (en) 2001-11-19 2010-08-03 Cypress Semiconductor Corporation System and method for dynamically generating a configuration datasheet
US7844437B1 (en) * 2001-11-19 2010-11-30 Cypress Semiconductor Corporation System and method for performing next placements and pruning of disallowed placements for programming an integrated circuit
US8069405B1 (en) 2001-11-19 2011-11-29 Cypress Semiconductor Corporation User interface for efficiently browsing an electronic document using data-driven tabs
US7774190B1 (en) 2001-11-19 2010-08-10 Cypress Semiconductor Corporation Sleep and stall in an in-circuit emulation system
US6971004B1 (en) 2001-11-19 2005-11-29 Cypress Semiconductor Corp. System and method of dynamically reconfiguring a programmable integrated circuit
US8103497B1 (en) 2002-03-28 2012-01-24 Cypress Semiconductor Corporation External interface for event architecture
US7308608B1 (en) 2002-05-01 2007-12-11 Cypress Semiconductor Corporation Reconfigurable testing system and method
US6809564B2 (en) * 2002-07-17 2004-10-26 Stmicroelectronics, Inc. Clock generator for an integrated circuit with a high-speed serial interface
KR100471181B1 (ko) * 2002-08-20 2005-03-10 삼성전자주식회사 소모 전력에 따라 동작 성능을 최적화할 수 있는 집적회로 장치
US7761845B1 (en) 2002-09-09 2010-07-20 Cypress Semiconductor Corporation Method for parameterizing a user module
US8086884B2 (en) * 2002-12-16 2011-12-27 Hewlett-Packard Development Company, L.P. System and method for implementing an integrated circuit having dynamically variable power limit
US6794949B1 (en) 2003-03-28 2004-09-21 Freescale Semiconductor, Inc. Frequency generating device and method thereof
US7295049B1 (en) 2004-03-25 2007-11-13 Cypress Semiconductor Corporation Method and circuit for rapid alignment of signals
KR100598011B1 (ko) * 2004-06-29 2006-07-06 삼성전자주식회사 클럭 사용 회로 및 클럭 신호 발생 방법
US8286125B2 (en) 2004-08-13 2012-10-09 Cypress Semiconductor Corporation Model for a hardware device-independent method of defining embedded firmware for programmable systems
US8069436B2 (en) 2004-08-13 2011-11-29 Cypress Semiconductor Corporation Providing hardware independence to automate code generation of processing device firmware
US7383449B2 (en) * 2004-12-01 2008-06-03 Nokia Siemens Networks Oy Power management for connected circuits
US7332976B1 (en) 2005-02-04 2008-02-19 Cypress Semiconductor Corporation Poly-phase frequency synthesis oscillator
US7400183B1 (en) 2005-05-05 2008-07-15 Cypress Semiconductor Corporation Voltage controlled oscillator delay cell and method
US8089461B2 (en) * 2005-06-23 2012-01-03 Cypress Semiconductor Corporation Touch wake for electronic devices
US8085067B1 (en) 2005-12-21 2011-12-27 Cypress Semiconductor Corporation Differential-to-single ended signal converter circuit and method
US20070211838A1 (en) * 2006-03-08 2007-09-13 Alcatel Timing signal recovery and distribution apparatus and methods
US8067948B2 (en) 2006-03-27 2011-11-29 Cypress Semiconductor Corporation Input/output multiplexer bus
US8040266B2 (en) 2007-04-17 2011-10-18 Cypress Semiconductor Corporation Programmable sigma-delta analog-to-digital converter
US7737724B2 (en) 2007-04-17 2010-06-15 Cypress Semiconductor Corporation Universal digital block interconnection and channel routing
US8516025B2 (en) * 2007-04-17 2013-08-20 Cypress Semiconductor Corporation Clock driven dynamic datapath chaining
US8092083B2 (en) 2007-04-17 2012-01-10 Cypress Semiconductor Corporation Temperature sensor with digital bandgap
US9564902B2 (en) 2007-04-17 2017-02-07 Cypress Semiconductor Corporation Dynamically configurable and re-configurable data path
US8130025B2 (en) * 2007-04-17 2012-03-06 Cypress Semiconductor Corporation Numerical band gap
US8026739B2 (en) 2007-04-17 2011-09-27 Cypress Semiconductor Corporation System level interconnect with programmable switching
US9720805B1 (en) 2007-04-25 2017-08-01 Cypress Semiconductor Corporation System and method for controlling a target device
US8266575B1 (en) 2007-04-25 2012-09-11 Cypress Semiconductor Corporation Systems and methods for dynamically reconfiguring a programmable system on a chip
US8065653B1 (en) 2007-04-25 2011-11-22 Cypress Semiconductor Corporation Configuration of programmable IC design elements
US8049569B1 (en) 2007-09-05 2011-11-01 Cypress Semiconductor Corporation Circuit and method for improving the accuracy of a crystal-less oscillator having dual-frequency modes
US7817488B2 (en) * 2007-12-20 2010-10-19 Sandisk Corporation Load balancing by using clock gears
US9032113B2 (en) * 2008-03-27 2015-05-12 Apple Inc. Clock control for DMA busses
DE102008049714A1 (de) * 2008-09-30 2010-04-01 Siemens Enterprise Communications Gmbh & Co. Kg Verfahren und Anordnung zum Betreiben eines elektronischen Systems
KR20100114987A (ko) * 2009-04-17 2010-10-27 삼성전자주식회사 클락 주파수를 조절할 수 있는 방법과 장치
US9448964B2 (en) 2009-05-04 2016-09-20 Cypress Semiconductor Corporation Autonomous control in a programmable system
DE102017007969B3 (de) 2017-08-23 2019-02-14 e.solutions GmbH Charakterisierung einer Bordnetz-Leistungsversorgung von Vorrichtungen in einem Fahrzeug

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3941989A (en) * 1974-12-13 1976-03-02 Mos Technology, Inc. Reducing power consumption in calculators
JPS5574618A (en) * 1978-11-29 1980-06-05 Nippon Denso Co Ltd Operating frequency selector for digital computer
US4398155A (en) * 1981-06-15 1983-08-09 Motorola, Inc. Multiple clock switching circuit
JPS59200538A (ja) * 1983-04-28 1984-11-13 Toshiba Corp 無線電話装置
JPS60502274A (ja) * 1983-11-07 1985-12-26 モトロ−ラ・インコ−ポレ−テツド 電力を節約する合成クロツク・マイクロコンピユ−タ
JPS60198618A (ja) * 1984-03-21 1985-10-08 Oki Electric Ind Co Ltd ダイナミツク論理回路
US4593390A (en) * 1984-08-09 1986-06-03 Honeywell, Inc. Pipeline multiplexer
US5086387A (en) * 1986-01-17 1992-02-04 International Business Machines Corporation Multi-frequency clock generation with low state coincidence upon latching
GB2198012B (en) * 1986-11-20 1990-07-04 Sony Corp Clock signal multiplexers
JP2583521B2 (ja) * 1987-08-28 1997-02-19 株式会社東芝 半導体集積回路
JPH07114348B2 (ja) * 1987-12-11 1995-12-06 日本電気株式会社 論理回路
US4965524A (en) * 1988-06-09 1990-10-23 National Semiconductor Corp. Glitch free clock select
JPH03116311A (ja) * 1989-09-29 1991-05-17 Toshiba Corp スリープモード制御方式
JPH03123919A (ja) * 1989-10-06 1991-05-27 Toshiba Corp コンピュータシステム
US5136180A (en) * 1991-02-12 1992-08-04 Vlsi Technology, Inc. Variable frequency clock for a computer system
US5155390A (en) * 1991-07-25 1992-10-13 Motorola, Inc. Programmable block architected heterogeneous integrated circuit
US5227672A (en) * 1992-03-31 1993-07-13 Astec International, Ltd. Digital clock selection and changeover apparatus

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006309407A (ja) * 2005-04-27 2006-11-09 Shinkawa Sensor Technology Inc 無線データ伝送機能を有するセンサ装置、このセンサ装置の動作方法、このセンサ装置により構成されたセンサシステム
JP2006180530A (ja) * 2006-01-06 2006-07-06 Sony Corp 携帯無線通信端末
JP4508111B2 (ja) * 2006-01-06 2010-07-21 ソニー株式会社 携帯無線通信端末

Also Published As

Publication number Publication date
EP0522720B1 (en) 1999-08-18
DE69229819D1 (de) 1999-09-23
EP0522720A1 (en) 1993-01-13
US5378935A (en) 1995-01-03
EE03320B1 (et) 2000-12-15
DE69229819T2 (de) 2000-01-27

Similar Documents

Publication Publication Date Title
JPH05274055A (ja) 電気システムの電力消費量を調整する方法と実施するための装置
EP1451666B1 (en) Glitch free clock selection switch
US6819150B1 (en) Method and apparatus for quick clock swapping using much slower asynchronous clock for power savings
US5155380A (en) Clock switching circuit and method for preventing glitch during switching
CN100456210C (zh) 用于减少空闲模式下的功率消耗的处理器系统和方法
US6438060B1 (en) Method of reducing standby current during power down mode
US5903746A (en) Apparatus and method for automatically sequencing clocks in a data processing system when entering or leaving a low power state
EP0242010A1 (en) Clock circuit for a data processor
US7000140B2 (en) Data processor and data processing system
JP2008135065A (ja) データ処理システム内の種々のクロック源間を切り替える装置およびその方法
US20030001612A1 (en) Multiplexor generating a glitch free output when selecting from multiple clock signals
JP3468592B2 (ja) クロック信号発生回路
JP3516501B2 (ja) データ処理装置および方法
US5794019A (en) Processor with free running clock with momentary synchronization to subsystem clock during data transfers
US6895519B2 (en) System LSI
GB2499374A (en) Circuit supplying two clock frequencies, while changing from one frequency to the other does not supply a clock signal.
US5657482A (en) Automatic clock speed sensing system for determining the number of states needed for a time-dependent operation by sensing clock frequency
EP1335268A2 (en) Glitchless clock selection circuit
US5568100A (en) Synchronous power down clock oscillator device
JPH10149237A (ja) 半導体回路
US7171577B2 (en) Methods and apparatus for a system clock divider
US5587675A (en) Multiclock controller
JP3148445B2 (ja) マルチプレクサ回路
US4888729A (en) Digitally controlled oscillator apparatus
US6075398A (en) Tunable digital oscillator circuit and method for producing clock signals of different frequencies