CN100456210C - 用于减少空闲模式下的功率消耗的处理器系统和方法 - Google Patents

用于减少空闲模式下的功率消耗的处理器系统和方法 Download PDF

Info

Publication number
CN100456210C
CN100456210C CNB2004101049242A CN200410104924A CN100456210C CN 100456210 C CN100456210 C CN 100456210C CN B2004101049242 A CNB2004101049242 A CN B2004101049242A CN 200410104924 A CN200410104924 A CN 200410104924A CN 100456210 C CN100456210 C CN 100456210C
Authority
CN
China
Prior art keywords
processor
clock signal
frequency
supply voltage
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004101049242A
Other languages
English (en)
Other versions
CN1637683A (zh
Inventor
尹炳辉
李润泰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1637683A publication Critical patent/CN1637683A/zh
Application granted granted Critical
Publication of CN100456210C publication Critical patent/CN100456210C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G06F1/305—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations in the event of power-supply fluctuations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Microcomputers (AREA)

Abstract

一种处理器系统电源电压在空闲模式期间具有比标准电平低的空闲电平。处理器的功率消耗在空闲模式期间被降低。在从空闲模式返回正常模式期间，提供给处理器的电源电压增加到标准电平，并且提供给处理器的时钟信号的频率与标准频率相比被降低。结果，可以防止处理器的误操作。

Description

用于减少空闲模式下的功率消耗的处理器系统和方法
技术领域
本公开涉及一种具有处理器的系统，更具体地说，涉及一种用于减少空闲模式下的功率消耗的处理器系统和方法。
背景技术
在处理装置中，处理器的功率消耗占据了装置的全部功率消耗的大部分。可归因于处理器的功率消耗部分随着运行速度而增加。对于由电池运行的便携式电子装置(例如，蜂窝电话、PDA(个人数字助理)、数字照相机、笔记本等)而言，具有降低的功率需求的高性能处理器是重要的。
一种用于降低处理器的功率消耗的方案包括根据处理器的运行支持多种运行模式。运行模式的一个例子是空闲模式。处理器包括CPU(中央处理单元)和其它硬件模块。每个模块与时钟源所产生的时钟信号同步地运行。在空闲模式，CPU不运行。空闲模式不影响外围设备(例如，输入/输出控制部分、诸如存储器的其它硬件模块)的运行状态。空闲模式被保持直到CPU被诸如中断或定时器等事件再次运行。在空闲模式，可以降低提供给CPU的时钟信号的频率，或者可以从CPU断开时钟。
空闲模式导致了由于CPU空闲引起的降低的功率消耗。CPU可以通过中断请求而从空闲模式被唤醒。
CMOS(互补金属氧化物半导体)CPU的功率消耗可以根据如下公式确定：
〔公式1〕
Pavg＝Pswitch+Pshort circuit+Pleakage+Pstatic
＝a0-1CLVVDDfclk+ISCVDD+Ileakage+Istatic+VDD
CMOS的单位元件包括两个互补晶体管，包括PMOS晶体管和NMOS晶体管。在公式1中，Pswitch表示开关一晶体管时的功率消耗，Pshort circuit表示NMOS晶体管和PMOS晶体管同时连接时的功率消耗，Pleakage表示泄漏电流的功率消耗，并且Pstatic表示传输门或偏置电路的连续功率消耗。并且，其中aC-1表示CMOS元件的输入/输出节点的信号电平从0转变为1的概率，CL表示电容，V表示输入节点的电压，VDD表示电源电压，fclk表示提供给CPU的时钟信号的频率。
根据公式1，在空闲模式期间，开关功率Pswitch减少，但是其它模块的功率消耗继续如从前。
发明内容
根据本发明的实施例，用于控制处理器系统的电源的方法包括：在从正常模式进入空闲模式时，将提供给处理器的电源电压从标准电平转换到空闲电平；并且在从空闲模式返回到正常模式时，以比正常模式时的运行速度低的速度运行处理器直到电源电压从空闲电平上升到标准电平，其中，以低运行速度运行处理器包括：将具有比正常模式的频率低的频率的时钟信号提供给处理器直到提供给处理器的电源电压上升到标准电平。
以低运行速度运行处理器包括：由给定的除数对从处理器外部输入的时钟信号进行分频直到提供给处理器的电源电压被增加到标准电平；以及将分频的时钟信号提供给处理器。
在正常模式从外面将时钟信号输入到处理器，在空闲模式将时钟信号从处理器断开。
以低运行速度运行处理器包括：根据在从空闲模式转变到正常模式时提供给处理器的电源电压，改变提供给处理器的时钟信号的除数。
从空闲模式提供给处理器的电源电压是比正常模式时的标准电源电压低的空闲电源电压。
根据本发明的实施例，用于控制电源的方法包括：在空闲模式降低提供给处理器的电源电压；在从空闲模式转换成正常模式时将提供给处理器的电源电压增加至标准运行电压电平；以及提供具有比标准时钟信号频率低的频率的时钟信号直到提供给处理器的电源电压增加到标准电平。
将具有低频率的时钟信号提供给处理器包括：用给定除数对标准时钟信号进行分频；并将分频的时钟信号提供给处理器。
将具有低频率的时钟信号提供给处理器包括：在提供给处理器的电源电压增加到标准电源电压电平的情况下，将标准时钟信号提供给处理器。
将具有低频率的时钟信号提供给处理器进一步包括：在从增加提供给处理器的电源电压的点起预定时间之后提供标准时钟信号。
在正常模式期间将标准时钟信号提供给处理器。
将时钟信号的频率返回标准电平包括：与提供给处理器的电源电压成比例地改变从外部提供的时钟信号的除数。
在空闲模式断开提供给处理器的时钟信号，当处理器进入空闲模式时处理器输出空闲模式信号。
根据本公开的实施例，用于控制电源电压的方法包括：在从正常模式到空闲模式时将提供给处理器的电源电压从标准电平转换到空闲电平，并将时钟与处理器断开；在从空闲模式返回正常模式时将提供给处理器的电源电压增加到标准运行电压电平；并提供具有比标准时钟信号的频率低的频率的时钟信号直到提供给处理器的电源电压增加到标准电平。
根据本公开的实施例，处理器系统包括：处理器；调节器，将处于对应于运行模式的电平的电源电压提供给处理器；时钟和电源控制块，用于在从空闲模式断开提供给处理器的时钟信号，以及用于提供具有比标准时钟信号频率低的频率的瞬态时钟信号(transient clock signal)给处理器直到在正常模式调节器提供给处理器的电源电压增加到标准电平。
时钟和电源控制块包括：分频器，用给定除数分频标准时钟信号以输出瞬态时钟信号。在从空闲模式返回正常模式时，时钟和电源控制块将从分频器输出的瞬态时钟信号提供给处理器直到调节器提供标准电源电压给处理器。
时钟和电源控制块在正常模式将标准时钟信号提供给处理器。时钟和电源控制块包括多个分频器，用于以给定比率分频标准时钟信号(normal clocksignal)。每个分频器实施不同的除数。时钟和电源控制块在从空闲模式转换到正常模式时传送分频器输出的时钟信号中的一个时钟信号。时钟信号对应于调节器提供给处理器的电源电压的电平。时钟和电源控制块将标准时钟信号和瞬态时钟信号从处理器断开。处理器将表示运行模式的模式信号传送给控制块。
根据本公开的另一实施例，处理器系统包括：处理器；调节器，用于将电源电压提供给处理器；分频电路，用于将处理器外部提供的标准时钟信号分频；选择器，用于选择性地将从分频电路输出的分频信号提供给处理器；以及时钟和电源控制器，用于响应模式信号控制分频电路、选择器和调节器。
模式信号代表正常操作模式和空闲模式之一。时钟和电源控制器控制所述分频电路，以便输出从外部提供的标准时钟信号作为正常运行模式中的分频信号。时钟和电源控制器控制所述调节器以便在正常模式将标准电源电压提供给处理器。时钟和电源控制器控制所述选择器以便在空闲模式不将分频信号提供给处理器。时钟和电源控制器控制所述选择器，以便在空闲模式不将分频信号提供给处理器。
时钟和电源控制器控制所述调节器以便在空闲模式期间将低于标准电源电压的较低空闲电源电压提供给处理器。此外，时钟和电源控制器控制所述选择器，以便在从空闲模式转变到正常模式时将分频信号从分频电路提供给处理器直到由调节器提供给处理器的电源电压增加到标准电源电压。
分频电路包括用于分频标准时钟信号的多个分频器，并且每个分频器实施不同的除数。
在从空闲模式转变到正常模式时，随着由调节器提供给处理器的电源电压的增加，时钟和电源控制器控制将要提供给处理器的分频信号。
根据本公开的实施例，处理器系统包括：处理器，用于输出表示运行模式的模式信号；调节器，用于将电源电压提供给处理器；以及第一分频电路，用于将从处理器外部提供的标准时钟信号进行分频。处理器系统包括：选择器，用于选择性地将从第一分频电路输出的分频信号提供给处理器；时钟和电源控制器，用于响应于模式信号控制分频电路、选择器和调节器；第二分频电路，用于分频标准时钟信号；以及外围电路，其响应于从第二分频电路输出的分频信号而操作。
根据本公开的实施例，处理器系统包括：处理器，用于输出表示运行模式的模式信号；调节器，用于将电源电压提供给处理器；分频电路，用于将从处理器外部提供的标准时钟信号进行分频；以及第一选择器，用于输出从标准时钟信号和分频电路输出的分频信号之一。处理器系统包括：第二选择器，用于选择性地将输出信号从第一选择器提供给处理器；时钟和电源控制器，控制分频电路、第一和第二选择器和调节器；以及响应于从分频电路输出的分频信号而操作的外围电路。
处理器系统将从空闲模式提供给处理器的电源电压转换成低于标准电平的空闲电平。因此，空闲模式时处理器的功率消耗降低。此外，在从空闲模式转变成正常模式时，通过将提供给处理器的电源电压增加到标准电平，以及降低提供给处理器的时钟信号的频率(不同于标准频率)，可以防止处理器的误操作。
附图说明
通过结合附图，将在下面更为详细地描述本发明的优选实施例。
图1显示了根据本公开的实施例的处理器系统。
图2显示了图1中所示的分频电路的结构。
图3是显示根据时钟和电源控制器的运行模式的控制序列的流程图。
图4显示了从正常模式转变到空闲模式并从空闲模式返回正常模式时提供给CPU的电源电压和时钟信号。
图5显示了提供给根据本发明实施例的处理器系统中CPU的电源电压和时钟信号的变化。
图6显示了在分频电路具有两个分频器的情况下，根据运行模式，提供给CPU的电源电压和时钟信号的变化。
图7显示了根据本公开的实施例的处理器系统。
具体实施方式
图1显示了根据本公开的实施例的处理器系统100。处理器系统100包括：处理器芯片110和电压调节器120。处理器芯片110可以是微控制器、微处理器、处理器等。电压调节器120提供电压VDDCPU和VDDPERI，该电压VDDCPU和VDDPERI是处理器芯片110运行时所需的。处理器系统100可以用于手持装置，诸如蜂窝电话、PDA、数字照相机、笔记本、可携式信用卡支付终端、MP3播放器等。
处理器芯片110包括CPU(中央处理单元)112和外围电路113。处理器芯片110可以具有多种处理器，诸如代替CPU 112的DSP(数字信号处理器)。外围电路113可包括：存储器、存储器控制器、高速数据缓存、I/O端口、LCD控制器、UART(通用异步收发器)、DMA(直接存储器存取)、计时器、ADC(模数转换)、触屏界面、照相机接口、总线接口、多媒体卡接口等。
处理器芯片110根据运行模式提供时钟信号给CPU 112和用于控制电源电压的时钟和电源控制块111。时钟和电源控制块111产生时钟信号HCLK和时钟信号FCLK。时钟和电源控制块111具有用于关于给定任务选择功率消耗的功率控制方法。时钟和电源控制块111可以启动正常模式、慢速模式、空闲模式和睡眠模式。
时钟和电源控制块111在正常模式将时钟信号提供给CPU 112和外围电路113。如果在正常模式所有外围设备都接通，则将最大化功率消耗。外围设备的操作可以由软件控制。在空闲模式，时钟和电源控制块111断开提供给CPU 112的时钟信号FCLK，并将时钟提供给至少一个外围电路113。因此，空闲模式通过断开CPU 112减少功率消耗。中断可以将CPU 112从空闲模式唤醒。在空闲模式期间，时钟和电源管理器220控制电压调节器120并减少提供给CPU 112的电源电压。时钟和电源管理器220与正常模式中的频率相比降低提供给CPU 112的时钟信号FCLK的频率，直到在从空闲模式返回正常模式时将提供给CPU 112的电源电压VDDCPU增加到标准操作电平(normaloperation level)。
参考图1，时钟和电源控制块111包括：RTC(实时时钟)210、时钟和电源管理器220、PLL(锁相环)230、分频电路240和250、以及多路复用器250。如果启动时钟和电源管理器220，则电源控制信号IDL_PWR_LVL被发送给电压调节器120，所述电压调节器120在空闲模式信号IDL启动时将空闲电源电压提供给CPU 112。电压调节器120响应于电源控制信号IDL_PWR_LVL确定提供给CPU 112的电源电压VDDCPU的电平。如果电源控制信号IDL_PWR_LVL被启动，则电压调节器120提供空闲电平(例如1.0V)的电源电压VDDCPU。如果电源控制信号IDL_PWR_LVL变为不活动，则电压调节器120将标准电平(例如1.3V)的电源电压VDDCPU提供给CPU 112。
外部时钟信号的相位EXTCLK由PLL 230控制。从处理器芯片110外部的时钟源(未示出)提供外部时钟信号EXTCLK。时钟源由处理器芯片110实现并在芯片上。从PLL输出的时钟信号PLLOUT被提供到分频电路230和260。分频电路240响应于时钟和电源管理器220的分频控制信号IDL_CLK_DIV将来自PLL 230的时钟信号PLLOUT分频。分频电路260包括具有N个除数的分频器，并通过将来自PLL 230的时钟信号PLLOUT分频，输出时钟信号HCLK。时钟信号HCLK被提供到CPU 112和外围电路113。分频器240的结构将在图2中更为详细地描述。
参考图2，分频电路240包括分频器241和242以及多路复用器243。分频器241和242具有不同的分频比率并各自将来自PLL 230的时钟信号PLLOUT分频。多路复用器243响应于来自控制器的分频控制信号IDL_CLK_DIV，将来自PLL 230的时钟信号和从分频器241和242输出的分频时钟信号之一提供给图1所示的多路复用器250。虽然分频电路240仅具有两个分频器241和242，但是可以不同地改变分频器的数目。从控制器220提供的分频控制信号IDL_CLK_DIV的比特数根据分频器的数目确定。
再次参考图1，多路复用器250响应于时钟选择信号IDL_CLK_SEL选择性地将来自分频电路240的、作为时钟信号FCLK的信号提供给CPU 112。如果时钟信号IDL_CLK_SEL是逻辑“0”，则时钟信号FCLK的频率为0，如果时钟选择信号IDL_CLK_SEL为逻辑“1”，则来自分频电路240的信号被提供给CPU 112作为时钟信号FCLK。多路复用器250可以由转换器来代替，用于响应于时钟选择信号IDL_CLK_SEL将来自分频电路240的信号作为时钟信号FCLK提供给CPU 112。
根据时钟和电源管理器220的操作模式的控制序列示于图3中。在进入空闲模式时，CPU 112启动空闲模式信号IDL(S500)。时钟和电源管理器220响应于启动的空闲模式信号IDL启动电源控制信号IDL_PWR_LVL。提供到CPU 112的电源电压VDDCPU被减小到空闲电平(S501)。时钟和电源管理器220将时钟选择信号IDL_CLK_SEL设置为逻辑“0”。结果，提供到CPU 112的时钟信号被断开(S502)。在空闲模式，时钟和电源控制块111断开提供给CPU 112的时钟信号FCLK，并降低电源电压VDDCPU，由此降低在空闲模式下由于CPU 112导致的功率消耗，如图1所示。
从空闲模式唤醒可以由EINT或RTC(210)报警中断发出(S503)。用于产生外部中断EINT的源的例子有小键盘、触摸屏、鼠标等。
时钟和电源管理器220使电源控制信号IDL_PWR_LVL无效。电压调节器120响应于电源控制信号IDL_PWR_LVL将标准电平(normal level)的电源电压VDDCPU提供给CPU 112。需要预定时间以便将电源电压从空闲电平增加到标准电平。
图4显示了在从正常模式过渡到空闲模式或者从空闲模式过渡到正常模式时的、提供给CPU 112的电源电压VDDCPU和时钟信号FLCK的改变。如果正常模式被转换成空闲模式，则提供给CPU 112的电源电压VDDCPU被降低为空闲电平(1.0V)，并且时钟信号FLCK断开。
在由于例如中断而返回正常模式的情况下，提供给CPU 112的电源电压VDDCPU逐渐增加到标准电平(1.3V)(S504)。在CMOS技术下，电源电压VDDCPU越低，则CPU的运行速度也越低。如图4所示，在电源电压VDDCPU与标准电平相比低的过渡周期中，在将具有标准状态频率的时钟信号FCLK提供给CPU 112的情况下，CPU 112将被误操作。为了解决这些问题，根据本发明的实施例，在过渡周期期间，具有低于标准频率的频率的时钟信号被提供给CPU 112。
再次参考图1和3，时钟和电源管理器220输出分频控制信号IDL_CLK_DIV以便输出分频时钟信号，并将时钟选择电路IDL_CLK_SEL设置为逻辑“1”。分频电路240响应于分频控制信号IDL_CLK_DIV1，从分频器241输出分频信号。多路复用器250响应于时钟选择信号IDL_CLK_SEL，将从分频电路240分频的时钟信号提供给CPU 112。提供给CPU 112的时钟信号FCLK的频率与标准频率相比是低的(S505)。例如，时钟信号FCLK的标准频率是400MHz，时钟信号FCLK的频率在过渡周期是(400/M1)MHz。
时钟和电源管理器220确定提供给CPU 112的电源电压VDDCPU是否足以增加到标准电平(S506)。这种确定可由多种方法执行。例如，时钟和电源管理器220接收从电压调节器120提供的电源电压VDDCPU以检测电压电平。根据另一个例子，事先测量将电源电压增加到标准电平所需的时间，然后在时钟和电源管理器220中设置所需的时间。从RTC 210输入时钟周期数目。结果，可确定过渡周期是否已经过。
如果提供给CPU 112的电源电压VDDCPU被充分地增加，则时钟和电源管理器220输出时钟分频信号IDL_CLK_DIV，并且分频电路240输出来自PLL240的时钟信号PLLOUT。时钟选择信号IDL_CLK_SEL保持为逻辑“1”。从PLL 240输出的时钟信号PLLOUT通过分频电路240和多路复用器250，被提供给时钟信号FCLK。具有标准频率的时钟信号FCLK被提供给CPU 112(S507)。
图5显示了根据本公开的实施例的电源电压VDDCPU和时钟信号FCLK的变化的例子，其中电源电压VDDCPU和时钟信号FCLK根据处理系统100中的操作模式被提供给CPU 112。在空闲模式，被提供给CPU 112的电源电压VDDCPU是比标准电平(1.3V)低的空闲电平(1.0V)，并且时钟信号FCLK被断开。在从空闲模式返回正常模式期间，当电源电压VDDCPU被增加到标准电平时，在过渡周期，从分频器241输出的分频时钟信号被提供给CPU 112。由于具有低频率的时钟信号FCLK被提供给CPU 112，运行速度112降低。尽管与标准电平相比提供给CPU 112的电源电压VDDCPU是低的，但是时钟信号FCLK的频率与正常运行情况相比也是低的，以便可以确保CPU 112的稳定运行。
在空闲模式期间提供给CPU 112的电源电压VDDCPU越低，则由CPU 112消耗的功率越小。因为在空闲模式下电源电压VDDCPU的电平与响应时间(过渡周期)成反比，可以根据用户的需求控制空闲模式下电源电压VDDCPU的电平。
图6显示了在分频电路240具有如图2所示的两个分频器的情况下，根据操作模式提供给CPU 112和时钟信号FCLK的电源电压VDDCPU的变化的例子。在从空闲模式返回正常模式时，被分频器241分成M1的时钟信号被作为时钟信号FCLK提供给CPU 112。如果电源电压VDDCPU增加到预定电平(例如，(标准电平-空闲电平)/2，则被分频器242分成M2的时钟信号被作为时钟信号FCLK提供给CPU 112。其中，分频器241和242的除数是M1＞M2。
考虑从空闲模式返回正常模式时的电源电压VDDCPU的电压电平，可以通过更快地改变时钟信号FCLK的频率来缩短过渡周期；时钟信号FCLK的频率越快，则CPU 112的运行速度就越快。
图7显示了根据本公开的实施例的处理器系统。图7所示的处理器系统300的结构与图1所示的系统100的类似，因此省略对其的重复。
图7所示的系统采用分频电路440，用于将时钟信号HCLK提供给外围电路113，而无需附加用于提供在过渡周期具有低频的时钟信号给CPU 112的分频电路。分频电路440包括具有N个除数的分频器。
在从空闲模式返回正常模式时，时钟和电源管理器430控制多路复用器430和460，以便将由分频器440分频的时钟信号提供给CPU 112，直到电源电压VDDCPU被充分地增加到标准电平。在正常模式下电源电压VDDCPU被充分地增加到标准电平的情况下，来自PLL 420的时钟信号PLLOUT被作为时钟信号FCLK提供给CPU 112。在空闲模式断开提供给CPU 112的时钟信号PLLOUT。
根据本公开的实施例，具有比标准电平低的空闲电平的电源电压在空闲模式期间被提供给处理器，以便在空闲模式期间可以降低处理器的功率消耗。此外，在从空闲模式返回正常模式时，通过将提供给处理器的电源电压增加到标准电平，以及通过使提供给处理器的时钟信号的频率低于标准频率，可以防止处理器的误操作。
根据作为整体在本文件中的说明，本领域技术人员能够实施本发明。提出了多种细节以便提供对本发明更为彻底地理解。在其他示例中，为了不混淆本发明没有详细描述公知的特征。
尽管本发明是参照优选实施例来描述的，在此描述和说明的特定实施例不是用。实际上，很显然根据本公开本领域的技术人员可以进行多种方式地修改。发明者认为本发明的主题包括在此公开的各种元件、特征、功能和/或特性的所有组合和子组合。

Claims (41)

1.一种用于控制电源电压的方法，包括：
在空闲模式，将提供给处理器的电源电压从标准电平转换到空闲电平；以及
以与正常模式中的运行速度相比低的运行速度运行处理器直到电源电压增加到标准电平，
其中，以低运行速度运行处理器包括：将具有与正常模式的频率相比低的频率的时钟信号提供给处理器直到提供给处理器的电源电压增加到标准电平。
2.如权利要求1所述的方法，其中以低运行速度运行处理器包括：
用给定除数分频从处理器外部输入的时钟信号直到提供给处理器的电源电压增加到标准电平；以及
将分频时钟信号提供给处理器。
3.如权利要求2所述的方法，进一步包括：提供正常模式的、从处理器外部输入的时钟信号给处理器。
4.如权利要求2所述的方法，进一步包括：在空闲模式，断开提供给处理器的分频时钟信号。
5.如权利要求2所述的方法，其中以低运行速度运行处理器包括：根据在从空闲模式返回正常模式期间提供给处理器的电源电压的增加率来改变提供给处理器的时钟信号的给定除数。
6.如权利要求1所述的方法，其中在空闲模式提供给处理器的电源电压是低于正常模式时的标准电源电压的空闲电源电压。
7.一种用于控制电源电压的方法，包括：
一旦进入空闲模式则降低提供给处理器的电源电压；
一旦从空闲模式返回正常模式，则将提供给处理器的电源电压增加到标准电平；以及
提供具有比标准时钟信号频率低的频率的时钟信号直到提供给处理器的电压增加到标准电平。
8.如权利要求7所述的方法，其中提供具有低频率的时钟信号给处理器包括：
用给定除数分频标准时钟信号；以及
将分频时钟信号提供给处理器。
9.如权利要求7所述的方法，其中将具有低频率的时钟信号提供给处理器包括提供标准时钟信号给处理器，其中提供给处理器的电源电压被增加到标准电平。
10.如权利要求9所述的方法，其中将具有低频率的时钟信号提供给处理器进一步包括：在从增加提供给处理器的电源电压的点起预定时间之后提供标准时钟信号。
11.如权利要求9所述的方法，进一步包括在正常模式将标准时钟信号提供给处理器。
12.如权利要求7所述的方法，其中将时钟信号的频率返回标准电平包括：与提供给处理器的电源电压成比例地改变从处理器外部提供的时钟信号的除数。
13.如权利要求7所述的方法，进一步包括在空闲模式断开提供给处理器的时钟信号。
14.如权利要求7所述的方法，进一步包括当处理器进入空闲模式时由处理器输出空闲模式信号。
15.一种用于控制电源电压的方法，包括：
在空闲模式降低提供给处理器的电源电压并将时钟从处理器断开；
一旦退出空闲模式则将提供给处理器的电源电压增加到正常模式中的标准电平；以及
将具有与标准时钟信号频率相比低的频率的时钟信号提供给处理器直到提供给处理器的电源电压增加到标准电平。
16.如权利要求15所述的方法，其中提供具有低频率的时钟信号给处理器包括：
用给定除数对标准时钟信号分频；以及
将分频时钟信号提供给处理器。
17.如权利要求16所述的方法，其中提供具有低频率的时钟信号给处理器包括：一旦提供给处理器的电源电压被增加到标准电平则提供标准时钟信号给处理器。
18.如权利要求17所述的方法，其中提供具有低频率的时钟信号给处理器进一步包括：在从增加提供给处理器的电源电压的点起预定时间之后提供标准时钟信号。
19.如权利要求18所述的方法，进一步包括在正常模式提供标准时钟信号给处理器。
20.如权利要求17所述的方法，其中将时钟信号的频率返回标准电平包括：与提供给处理器的电源电压成比例地改变从处理器外部提供的时钟信号的除数。
21.如权利要求17所述的方法，进一步包括：当处理器进入空闲模式时，由处理器输出空闲模式信号。
22.一种处理器系统，包括：
处理器；
调节器，用于将具有与运行模式相对应的电平的电压提供给处理器；以及
时钟和电源控制块，用于在空闲模式断开提供给处理器的时钟信号，以及用于提供具有比标准时钟信号的频率低的频率的瞬态时钟信号给处理器直到在正常模式调节器提供给处理器的电源电压增加到标准电平。
23.如权利要求22所述的处理器系统，其中所述时钟和电源控制块包括分频器，用于用给定除数分频标准时钟信号以输出瞬态时钟信号。
24.如权利要求22所述的处理器系统，其中时钟和电源控制块在正常模式将标准时钟信号提供给处理器。
25.如权利要求23所述的处理器系统，其中时钟和电源控制块包括多个用于用给定除数分频标准时钟信号的分频器。
26.如权利要求25所述的处理器系统，其中多个分频器的每个具有不同的除数。
27.如权利要求26所述的处理器系统，其中时钟和电源控制块在从空闲模式转变到正常模式期间传送从分频器输出的时钟信号中的一时钟信号；以及
其中时钟信号对应于由调节器提供给处理器的电压的电平。
28.如权利要求22所述的处理器系统，其中时钟和电源控制块将标准时钟信号和瞬态时钟信号从处理器断开。
29.如权利要求22所述的处理器系统，其中所述处理器将表示运行模式的模式信号发送给时钟和电源控制块。
30.如权利要求22所述的处理器系统，其中所述时钟和电源控制块进一步包括：
分频电路，用于对从处理器外部提供的标准时钟信号分频；
选择器，选择性地将从分频电路输出的瞬态信号提供给处理器，其中瞬态信号是分频信号；以及
时钟和电源控制器，响应于模式信号控制所述分频电路、选择器和调节器。
31.如权利要求30所述的处理器系统，其中所述模式信号表示正常模式和空闲模式之一。
32.如权利要求31所述的处理器系统，其中时钟和电源控制器控制所述分频电路，以便分频标准时钟信号并在正常模式将分频时钟信号提供给处理器。
33.如权利要求32所述的处理器系统，其中时钟和电源控制器控制所述调节器，以便在正常模式将标准电压提供给处理器。
34.如权利要求32所述的处理器系统，其中时钟和电源控制器控制所述选择器，以便在空闲模式期间不将分频时钟信号提供给处理器。
35.如权利要求31所述的处理器系统，其中时钟和电源控制器控制所述调节器，以便在空闲模式将低于标准电压的空闲电源电压提供给处理器。
36.如权利要求32所述的处理器系统，其中时钟和电源控制器控制所述选择器，以便在从空闲模式转变到正常模式期间将分频时钟信号提供给处理器直到由调节器提供给处理器的电压被增加到标准电压。
37.如权利要求30所述的处理器系统，其中所述分频电路包括多个用于分频标准时钟信号的分频器。
38.如权利要求30所述的处理器系统，其中每个分频器包括不同的除数。
39.如权利要求38所述的处理器系统，其中时钟和电源控制器在从空闲模式转变到正常模式期间控制将要由调节器提供给处理器的分频信号。
40.如权利要求22所述的处理器系统，其中所述时钟和电源控制块进一步包括：
第一分频电路，用于分频从处理器外部提供的标准时钟信号；
第一选择器，用于选择性地将从第一分频电路输出的分频信号提供给处理器；
时钟和电源控制器，用于响应于模式信号控制第一分频电路、选择器和调节器；以及
第二分频电路，用于分频标准时钟信号。
41.如权利要求40所述的处理器系统，其中所述时钟和电源控制块进一步包括：第二选择器，用于选择性地将来自第一选择器的分频信号提供给处理器，其中时钟和电源控制器控制第一和第二分频电路、第一和第二选择器、以及调节器；以及
所述处理器系统进一步包括：外围电路，其响应于从第二分频电路输出的分频信号而运行。
CNB2004101049242A 2003-12-24 2004-12-24 用于减少空闲模式下的功率消耗的处理器系统和方法 Expired - Fee Related CN100456210C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020030096634A KR101136036B1 (ko) 2003-12-24 2003-12-24 유휴 모드에서의 전력 소모가 감소된 프로세서 시스템 및그 방법
KR96634/03 2003-12-24
KR96634/2003 2003-12-24

Publications (2)

Publication Number Publication Date
CN1637683A CN1637683A (zh) 2005-07-13
CN100456210C true CN100456210C (zh) 2009-01-28

Family

ID=34698462

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004101049242A Expired - Fee Related CN100456210C (zh) 2003-12-24 2004-12-24 用于减少空闲模式下的功率消耗的处理器系统和方法

Country Status (6)

Country Link
US (1) US7594126B2 (zh)
JP (1) JP2005190483A (zh)
KR (1) KR101136036B1 (zh)
CN (1) CN100456210C (zh)
DE (1) DE102004062911B4 (zh)
TW (1) TWI269152B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI507864B (zh) * 2010-03-29 2015-11-11 Intel Corp 於Ｓ０ｉｘ狀態期間透過系統電壓調節器輸出調整來降低系統閒置功率之方法

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100736748B1 (ko) * 2005-09-14 2007-07-09 삼성전자주식회사 컴퓨터 및 그 제어방법
CN100428114C (zh) * 2005-09-15 2008-10-22 中芯国际集成电路制造(上海)有限公司 降低功耗的自适应电源系统与方法
US8954773B2 (en) * 2005-10-21 2015-02-10 Freescale Semiconductor, Inc. Electronic device and method for controlling current of a processor load by slewing clock frequency
JP4402641B2 (ja) * 2005-11-25 2010-01-20 キヤノン株式会社 クロック供給装置及びその制御方法
KR101163812B1 (ko) * 2006-02-02 2012-07-09 엘지전자 주식회사 휴대용컴퓨터의 절전 제어 장치 및 방법
US7515556B2 (en) * 2006-04-25 2009-04-07 Arch Rock Corporation System and method for low power radio operation in a wireless packet network
US8681671B1 (en) 2006-04-25 2014-03-25 Cisco Technology, Inc. System and method for reducing power used for radio transmission and reception
US8175073B1 (en) 2006-04-25 2012-05-08 Cisco Technology, Inc. System and method for adjusting power used in reception in a wireless packet network
US8044697B2 (en) 2006-06-29 2011-10-25 Intel Corporation Per die temperature programming for thermally efficient integrated circuit (IC) operation
WO2008114414A1 (ja) * 2007-03-20 2008-09-25 Fujitsu Limited 半導体集積回路
US7900069B2 (en) * 2007-03-29 2011-03-01 Intel Corporation Dynamic power reduction
JP2009037456A (ja) * 2007-08-02 2009-02-19 Nec Electronics Corp マイクロコントローラおよびその制御方法
CN101369243B (zh) * 2007-08-13 2011-06-15 英业达股份有限公司 功率消耗状态测试方法
JP2009088818A (ja) * 2007-09-28 2009-04-23 Rohm Co Ltd 情報通信端末、無線通信装置および無線通信ネットワーク
JP5152197B2 (ja) * 2007-12-19 2013-02-27 富士通株式会社 電源制御方法及び装置
CN101237656B (zh) * 2008-03-10 2012-06-13 北京天碁科技有限公司 提高终端业务持续时间的方法及使用该方法的装置
GB2475461B (en) * 2008-10-07 2012-10-10 Hewlett Packard Development Co Power management in a system having a processor and a voltage converter that provides a power voltage to the processor
DE102008051222B4 (de) * 2008-10-14 2017-05-11 Atmel Corp. Schaltung eines Funksystems, Verwendung und Verfahren zum Betrieb
TW201017393A (en) * 2008-10-27 2010-05-01 Zyxel Communications Corp Embedded system with power-saving function and power-saving method thereof
WO2010131104A2 (en) * 2009-05-15 2010-11-18 Stmicroelectronics (Grenoble 2) Sas Method and device for controlling power-on of a processing circuit
US8601302B2 (en) * 2009-06-22 2013-12-03 Amazon Technologies, Inc. Processor system in low power state retention mode with linear regulator off and switch regulator low in power management IC
US8370665B2 (en) * 2010-01-11 2013-02-05 Qualcomm Incorporated System and method of sampling data within a central processing unit
US8225123B2 (en) * 2010-05-26 2012-07-17 Freescale Semiconductor, Inc. Method and system for integrated circuit power supply management
US8732495B2 (en) 2010-08-31 2014-05-20 Integrated Device Technology, Inc. Systems, apparatuses and methods for dynamic voltage and frequency control of components used in a computer system
EP2700171B1 (en) * 2011-04-20 2018-04-04 NXP USA, Inc. System and method for clock signal generation
US9444456B2 (en) * 2011-07-20 2016-09-13 Nxp B.V. Circuit and method for powering an integrated circuit having first and second power regulators respectively configured and arranged to provide regulated power at main and standby power levels
KR101851614B1 (ko) 2011-12-12 2018-06-12 삼성전자주식회사 기능블럭을 포함하는 ＳｏＣ의 클락 제어 방법, 이를 구현한 ＳｏＣ 및 이를 포함하는 반도체 시스템
TWI454014B (zh) * 2011-12-23 2014-09-21 Kinpo Elect Inc 太陽能電源管理模組、太陽能電源管理方法以及使用其之電子計算機
JP6103825B2 (ja) * 2012-06-07 2017-03-29 キヤノン株式会社 半導体集積回路、情報処理装置
US9823990B2 (en) 2012-09-05 2017-11-21 Nvidia Corporation System and process for accounting for aging effects in a computing device
KR101832821B1 (ko) 2012-09-10 2018-02-27 삼성전자주식회사 동적 전압 주파수 스케일링 방법, 어플리케이션 프로세서 및 이를 구비하는 모바일 기기
US9600024B2 (en) 2012-09-28 2017-03-21 Mediatek Singapore Pte. Ltd. Control method of clock gating for dithering in the clock signal to mitigate voltage transients
US9760150B2 (en) * 2012-11-27 2017-09-12 Nvidia Corporation Low-power states for a computer system with integrated baseband
US9164565B2 (en) * 2012-12-28 2015-10-20 Intel Corporation Apparatus and method to manage energy usage of a processor
EP2829929B1 (de) * 2013-07-24 2019-10-23 VEGA Grieshaber KG Feldgerät mit einem trennbaren Anzeige- und/oder Bedienmodul
JP6155971B2 (ja) * 2013-08-27 2017-07-05 ソニー株式会社 情報処理装置、情報処理システム及び電力制御方法
KR102276914B1 (ko) 2013-10-24 2021-07-13 삼성전자주식회사 비디오 인코딩 장치 그리고 이의 구동 방법
US20150194951A1 (en) * 2014-01-06 2015-07-09 Nvidia Corporation Toggling a clocked component using a slow clock to address bias temperature instability aging
KR102165265B1 (ko) * 2014-09-02 2020-10-13 삼성전자 주식회사 하드웨어 전력 관리 유닛을 이용하여 클락 신호를 조절할 수 있는 애플리케이션 프로세서와 이를 포함하는 장치들
CN105791600A (zh) * 2014-12-24 2016-07-20 扬州新讯科技有限公司 基于多核架构的智能手机可调频调压的电源管理模块
US9798376B2 (en) 2015-08-03 2017-10-24 Qualcomm Incorporated Power distribution network (PDN) droop/overshoot mitigation
EP3144927B1 (en) * 2015-09-15 2020-11-18 Harman Becker Automotive Systems GmbH Wireless noise and vibration sensing
US11068018B2 (en) * 2016-10-25 2021-07-20 Dolphin Design System and method for power management of a computing system with a plurality of islands
US11971741B2 (en) * 2021-08-06 2024-04-30 Qualcomm Incorporated Aging mitigation
US20230205256A1 (en) * 2021-12-27 2023-06-29 Texas Instruments Incorporated Clock synchronization pulse width scaling

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6357013B1 (en) * 1995-12-20 2002-03-12 Compaq Computer Corporation Circuit for setting computer system bus signals to predetermined states in low power mode
WO2003021409A2 (en) * 2001-08-29 2003-03-13 Analog Devices, Inc. Dynamic voltage control method and apparatus
WO2003027820A2 (en) * 2001-09-28 2003-04-03 Intel Corporation Method and apparatus for adjusting the voltage and frequency to minimize power dissipation in a multiprocessor system
WO2003062972A2 (en) * 2002-01-19 2003-07-31 National Semiconductor Corporation Adaptive voltage scaling clock generator for use in a large-scaledigital ntegrated circuit and method of operating the same

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0776894B2 (ja) * 1991-02-25 1995-08-16 インターナショナル・ビジネス・マシーンズ・コーポレイション プロセッサ用クロック信号の制御方法及び情報処理システム
JPH07121259A (ja) * 1993-10-26 1995-05-12 Citizen Watch Co Ltd コンピュータシステム
US5734585A (en) * 1994-11-07 1998-03-31 Norand Corporation Method and apparatus for sequencing power delivery in mixed supply computer systems
JPH08202469A (ja) 1995-01-30 1996-08-09 Fujitsu Ltd ユニバーサル非同期送受信回路を備えたマイクロ・コントローラユニット
JPH1031531A (ja) * 1996-07-12 1998-02-03 Ricoh Co Ltd 電子装置
JP2000137699A (ja) 1998-10-30 2000-05-16 Nec Kyushu Ltd マイクロコンピュータ
JP2000222061A (ja) * 1999-02-03 2000-08-11 Matsushita Electric Ind Co Ltd クロック制御方法および制御回路
US6425086B1 (en) * 1999-04-30 2002-07-23 Intel Corporation Method and apparatus for dynamic power control of a low power processor
JP4077988B2 (ja) * 1999-07-19 2008-04-23 株式会社ルネサステクノロジ クロック生成回路
JP3758477B2 (ja) * 2000-08-02 2006-03-22 株式会社デンソー マイクロコンピュータ
US6664775B1 (en) * 2000-08-21 2003-12-16 Intel Corporation Apparatus having adjustable operational modes and method therefore
JP2002202829A (ja) * 2000-12-28 2002-07-19 Fujitsu Ltd マイクロコンピュータ
US6990594B2 (en) * 2001-05-02 2006-01-24 Portalplayer, Inc. Dynamic power management of devices in computer system by selecting clock generator output based on a current state and programmable policies
JP4139579B2 (ja) 2001-06-19 2008-08-27 株式会社ルネサステクノロジ 半導体装置および半導体装置の動作モード制御方法
KR20030017858A (ko) 2001-08-23 2003-03-04 엠텍비젼 주식회사 대기모드에서의 전력소모를 감소시키는 휴대용 전자장치
US6823240B2 (en) * 2001-12-12 2004-11-23 Intel Corporation Operating system coordinated thermal management
US7043649B2 (en) * 2002-11-20 2006-05-09 Portalplayer, Inc. System clock power management for chips with multiple processing modules
AU2003283550A1 (en) * 2003-01-13 2004-08-10 Arm Limited Data processing performance control
KR100498487B1 (ko) * 2003-02-08 2005-07-01 삼성전자주식회사 고속제어회로 및 저속·저전력 제어회로를 구비하는프로세서
US7068081B2 (en) * 2004-05-04 2006-06-27 Hewlett-Packard Development Company, L.P. Frequency synthesizer with digital phase selection

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6357013B1 (en) * 1995-12-20 2002-03-12 Compaq Computer Corporation Circuit for setting computer system bus signals to predetermined states in low power mode
WO2003021409A2 (en) * 2001-08-29 2003-03-13 Analog Devices, Inc. Dynamic voltage control method and apparatus
WO2003027820A2 (en) * 2001-09-28 2003-04-03 Intel Corporation Method and apparatus for adjusting the voltage and frequency to minimize power dissipation in a multiprocessor system
WO2003062972A2 (en) * 2002-01-19 2003-07-31 National Semiconductor Corporation Adaptive voltage scaling clock generator for use in a large-scaledigital ntegrated circuit and method of operating the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI507864B (zh) * 2010-03-29 2015-11-11 Intel Corp 於Ｓ０ｉｘ狀態期間透過系統電壓調節器輸出調整來降低系統閒置功率之方法

Also Published As

Publication number Publication date
KR101136036B1 (ko) 2012-04-18
TW200527194A (en) 2005-08-16
JP2005190483A (ja) 2005-07-14
US20050144492A1 (en) 2005-06-30
DE102004062911A1 (de) 2005-07-28
CN1637683A (zh) 2005-07-13
KR20050065007A (ko) 2005-06-29
US7594126B2 (en) 2009-09-22
TWI269152B (en) 2006-12-21
DE102004062911B4 (de) 2007-06-28

Similar Documents

Publication Publication Date Title
CN100456210C (zh) 用于减少空闲模式下的功率消耗的处理器系统和方法
CN100527045C (zh) 为低功率设计的动态时钟系统与方法
JP2762670B2 (ja) データ処理装置
JP3883126B2 (ja) 半導体集積回路装置、それが組み込まれた電子装置、及び消費電力低減方法
KR100358889B1 (ko) 휴대용개인정보기기에적합한집적프로세서시스템
US7181188B2 (en) Method and apparatus for entering a low power mode
US20110145623A1 (en) System on a chip with clock circuits
EP0242010A1 (en) Clock circuit for a data processor
KR100385155B1 (ko) 외부핀신호를다중화하는장치를포함하는집적프로세서
CN103163940A (zh) 片上系统时钟控制方法、片上系统及包括其的半导体系统
US20160041577A1 (en) Semiconductor Apparatus and System
US20100325451A1 (en) Power-saving trigger-type control device for dynamically and instantly varying frequency and method thereof
CN114144746A (zh) 数字协调的动态可调适时钟和电压供应装置及方法
US11205995B2 (en) Fast start-up crystal oscillator
CN114174951A (zh) 低功率时钟门电路
US9841804B2 (en) Clocking a processor
CN103329064A (zh) 控制系统
US10331592B2 (en) Communication apparatus with direct control and associated methods
CN113095997A (zh) 高性能快速mux-d扫描触发器
TWI497304B (zh) 序列介面傳送方法及其裝置
US11705750B2 (en) Power negotiation sequence to improve user experience and battery life
WO2024093436A1 (zh) 供电方法、电子设备及芯片
CN113093581A (zh) 双边沿触发mux-d扫描触发器
CN113111030A (zh) 一种片上系统及其控制方法
JP2924023B2 (ja) クロック分周回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090128

Termination date: 20211224

CF01 Termination of patent right due to non-payment of annual fee