JPH1031531A - 電子装置 - Google Patents
電子装置Info
- Publication number
- JPH1031531A JPH1031531A JP8203031A JP20303196A JPH1031531A JP H1031531 A JPH1031531 A JP H1031531A JP 8203031 A JP8203031 A JP 8203031A JP 20303196 A JP20303196 A JP 20303196A JP H1031531 A JPH1031531 A JP H1031531A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- voltage
- frequency
- voltage value
- electronic device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】
【課題】本発明は、待機時等の所定条件下でＣＰＵへの
動作クロックの周波数と動作電源の電圧をそれぞれ低下
させて、大幅に消費電力を削減する電子装置を提供す
る。 【解決手段】電子装置は、通常動作モードでは、通常動
作周波数の動作クロックと１．５［Ｖ］等の通常動作電
圧値の動作電源によりＣＰＵが動作し、待機状態になる
と、ＣＰＵは、分周回路にＣＰＵクロックスピードの低
下を指示して、通常動作周波数よりも低周波数の省エネ
周波数の動作クロックをＣＰＵに供給させる。また、Ｃ
ＰＵ２は、電源部に電圧低下を指示して、通常動作電圧
値よりも低電圧の省エネ電圧値の動作電源を供給させ、
低電圧モードに移行する。待機状態から抜けると、ＣＰ
Ｕは、電源部に電圧上昇を指示して、通常動作電圧値の
動作電源を供給させ、次に、ＣＰＵクロックスピードの
上昇を指示して、通常動作周波数の動作クロックを供給
させて、通常動作モードに移行する。
動作クロックの周波数と動作電源の電圧をそれぞれ低下
させて、大幅に消費電力を削減する電子装置を提供す
る。 【解決手段】電子装置は、通常動作モードでは、通常動
作周波数の動作クロックと１．５［Ｖ］等の通常動作電
圧値の動作電源によりＣＰＵが動作し、待機状態になる
と、ＣＰＵは、分周回路にＣＰＵクロックスピードの低
下を指示して、通常動作周波数よりも低周波数の省エネ
周波数の動作クロックをＣＰＵに供給させる。また、Ｃ
ＰＵ２は、電源部に電圧低下を指示して、通常動作電圧
値よりも低電圧の省エネ電圧値の動作電源を供給させ、
低電圧モードに移行する。待機状態から抜けると、ＣＰ
Ｕは、電源部に電圧上昇を指示して、通常動作電圧値の
動作電源を供給させ、次に、ＣＰＵクロックスピードの
上昇を指示して、通常動作周波数の動作クロックを供給
させて、通常動作モードに移行する。
Description
【０００１】
【発明の属する技術分野】本発明は、電子装置に関し、
詳細には、ＣＰＵに供給する動作クロックのスピード
（周波数）と動作電圧の双方を低下させて効率的な省エ
ネルギーを行うＣＰＵを用いた電子装置に関する。
詳細には、ＣＰＵに供給する動作クロックのスピード
（周波数）と動作電圧の双方を低下させて効率的な省エ
ネルギーを行うＣＰＵを用いた電子装置に関する。
【０００２】
【従来の技術】近時、パーソナルコンピュータやワード
プロセッサ等のＣＰＵ（Central Processing Unit ）を
用いた電子装置が出現しているが、近時、省エネ（省エ
ネルギー）化が要望されている。特に、携帯型のパーソ
ナルコンピュータやワードプロセッサ等の電子装置にお
いては、電池駆動されることが多く、いかに低消費電
力、省エネルギーを図るかが重要な課題となっている。
プロセッサ等のＣＰＵ（Central Processing Unit ）を
用いた電子装置が出現しているが、近時、省エネ（省エ
ネルギー）化が要望されている。特に、携帯型のパーソ
ナルコンピュータやワードプロセッサ等の電子装置にお
いては、電池駆動されることが多く、いかに低消費電
力、省エネルギーを図るかが重要な課題となっている。
【０００３】従来のＣＰＵを用いた電子装置における省
エネルギー技術は、所定状態においてＣＰＵに供給する
動作クロックのスピード（周波数）を低下させるか、あ
るいは、低電圧型の素子を使用して常時低電圧で駆動さ
せるか、のいずれかを行うことにより省エネルギーを図
っている。
エネルギー技術は、所定状態においてＣＰＵに供給する
動作クロックのスピード（周波数）を低下させるか、あ
るいは、低電圧型の素子を使用して常時低電圧で駆動さ
せるか、のいずれかを行うことにより省エネルギーを図
っている。
【０００４】上記ＣＰＵの動作クロックのスピードを低
下させる従来技術としては、例えば、特開平６−１４９
４０６号公報に記載されたＣＰＵクロック切換制御方式
がある。この従来技術は、バッテリィ充放電状態変化等
のシステム内動作環境変化に応じて処理スピードを決定
するＣＰＵクロックを自動的に切り換えて、省電力動作
を行うものである。
下させる従来技術としては、例えば、特開平６−１４９
４０６号公報に記載されたＣＰＵクロック切換制御方式
がある。この従来技術は、バッテリィ充放電状態変化等
のシステム内動作環境変化に応じて処理スピードを決定
するＣＰＵクロックを自動的に切り換えて、省電力動作
を行うものである。
【０００５】また、従来、ＣＰＵを用いた電子装置にお
いては、電圧低下によるＣＰＵの暴走を防止するため
に、１つのＣＰＵに対して１つの電圧検出リセット回路
を備えており、従来の電子装置は、上述のように、一定
電圧で駆動していたため、電圧検出リセット回路は、当
該動作電圧に対して所定電圧に低下するのを検出する
と、ＣＰＵのリセットをかけるようになっている。
いては、電圧低下によるＣＰＵの暴走を防止するため
に、１つのＣＰＵに対して１つの電圧検出リセット回路
を備えており、従来の電子装置は、上述のように、一定
電圧で駆動していたため、電圧検出リセット回路は、当
該動作電圧に対して所定電圧に低下するのを検出する
と、ＣＰＵのリセットをかけるようになっている。
【０００６】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の電子装置にあっては、ＣＰＵに供給する動作
クロックのスピード（周波数）を低下させるか、低電圧
素子を使用して常時低電圧駆動させるかのいずれかを行
うことにより、省エネルギーを行っていたため、省エネ
ルギーが不十分であったり、動作速度が低下するという
問題があった。
うな従来の電子装置にあっては、ＣＰＵに供給する動作
クロックのスピード（周波数）を低下させるか、低電圧
素子を使用して常時低電圧駆動させるかのいずれかを行
うことにより、省エネルギーを行っていたため、省エネ
ルギーが不十分であったり、動作速度が低下するという
問題があった。
【０００７】すなわち、ＣＰＵに供給する動作クロック
のスピードを低下させるだけでは、消費電力の節約量が
少なく、省エネルギーが不十分なものとなる。
のスピードを低下させるだけでは、消費電力の節約量が
少なく、省エネルギーが不十分なものとなる。
【０００８】また、低電圧駆動させる場合には、従来、
低電圧型の素子を使用して、常時低電圧駆動させていた
ため、ＣＰＵやメモリ等の処理スピードが低下して、電
子装置自体の動作が遅くなり、電子装置の機能が低下す
るという問題があった。
低電圧型の素子を使用して、常時低電圧駆動させていた
ため、ＣＰＵやメモリ等の処理スピードが低下して、電
子装置自体の動作が遅くなり、電子装置の機能が低下す
るという問題があった。
【０００９】さらに、従来の電子装置においては、１つ
のＣＰＵに対して１つの電圧検出リセット回路のみを備
えていたため、ＣＰＵに供給する動作電圧を切り換える
と、一方の動作電圧に対しては、電圧検出リセット回路
が正常に動作するが、他方の動作電圧に対しては、電圧
検出リセット回路の動作を停止させる必要があり、電圧
変動時の暴走を防止することができなくなるという問題
があった。
のＣＰＵに対して１つの電圧検出リセット回路のみを備
えていたため、ＣＰＵに供給する動作電圧を切り換える
と、一方の動作電圧に対しては、電圧検出リセット回路
が正常に動作するが、他方の動作電圧に対しては、電圧
検出リセット回路の動作を停止させる必要があり、電圧
変動時の暴走を防止することができなくなるという問題
があった。
【００１０】そこで、請求項１記載の発明は、所定の条
件下で、ＣＰＵに供給する動作クロックの周波数を所定
の動作周波数から当該動作周波数よりも低周波数の省エ
ネ周波数に低下させるとともに、ＣＰＵに供給する動作
電源の電圧値を所定の動作電圧値から当該動作電圧値よ
りも低電圧の省エネ電圧値に低下させることにより、Ｃ
ＰＵやメモリの通常動作時の処理スピードを低下させる
ことなく、消費電力を大きく削減し、機能を低下させる
ことなく、省エネルギー効果の大きな電子装置を提供す
ることを目的としている。
件下で、ＣＰＵに供給する動作クロックの周波数を所定
の動作周波数から当該動作周波数よりも低周波数の省エ
ネ周波数に低下させるとともに、ＣＰＵに供給する動作
電源の電圧値を所定の動作電圧値から当該動作電圧値よ
りも低電圧の省エネ電圧値に低下させることにより、Ｃ
ＰＵやメモリの通常動作時の処理スピードを低下させる
ことなく、消費電力を大きく削減し、機能を低下させる
ことなく、省エネルギー効果の大きな電子装置を提供す
ることを目的としている。
【００１１】請求項２記載の発明は、ＣＰＵに供給され
る動作電源の動作電圧値と省エネ電圧値のそれぞれの電
圧値に対応する暴走電圧を検出して、ＣＰＵをリセット
させることにより、ＣＰＵの動作電源を動作電圧値と省
エネ電圧値に切り換えた場合にも、それぞれの電圧値
で、適切に暴走電圧を検出して、ＣＰＵのリセットをか
け、ＣＰＵの暴走を未然に防止することのできる電子装
置を提供することを目的としている。
る動作電源の動作電圧値と省エネ電圧値のそれぞれの電
圧値に対応する暴走電圧を検出して、ＣＰＵをリセット
させることにより、ＣＰＵの動作電源を動作電圧値と省
エネ電圧値に切り換えた場合にも、それぞれの電圧値
で、適切に暴走電圧を検出して、ＣＰＵのリセットをか
け、ＣＰＵの暴走を未然に防止することのできる電子装
置を提供することを目的としている。
【００１２】請求項３記載の発明は、動作電源を動作電
圧値と省エネ電圧値との間で切り換えを行っている遷移
中は、ＣＰＵの動作をホールドし、動作電圧が一定値に
なると、ＣＰＵの動作のホールドを解除することによ
り、電圧の遷移中にＣＰＵが動作して、瞬間的に電流消
費量が大きくなって電圧変動が大きくなることによるＣ
ＰＵや周辺回路の誤動作を未然に防止して、適切な動作
を確保することのできる電子装置を提供することを目的
としている。
圧値と省エネ電圧値との間で切り換えを行っている遷移
中は、ＣＰＵの動作をホールドし、動作電圧が一定値に
なると、ＣＰＵの動作のホールドを解除することによ
り、電圧の遷移中にＣＰＵが動作して、瞬間的に電流消
費量が大きくなって電圧変動が大きくなることによるＣ
ＰＵや周辺回路の誤動作を未然に防止して、適切な動作
を確保することのできる電子装置を提供することを目的
としている。
【００１３】
【課題を解決するための手段】請求項１記載の発明の電
子装置は、所定の動作周波数の動作クロックと所定の動
作電圧値の動作電源により動作するＣＰＵにより各部の
動作が制御される電子装置において、所定の条件下で、
前記動作クロックの動作周波数を当該動作周波数よりも
低い省エネ周波数に低下させるとともに、前記動作電源
の動作電圧値を当該動作電圧値よりも低い省エネ電圧値
に低下させて、消費電力を低減させることにより、上記
目的を達成している。
子装置は、所定の動作周波数の動作クロックと所定の動
作電圧値の動作電源により動作するＣＰＵにより各部の
動作が制御される電子装置において、所定の条件下で、
前記動作クロックの動作周波数を当該動作周波数よりも
低い省エネ周波数に低下させるとともに、前記動作電源
の動作電圧値を当該動作電圧値よりも低い省エネ電圧値
に低下させて、消費電力を低減させることにより、上記
目的を達成している。
【００１４】上記構成によれば、所定の条件下で、ＣＰ
Ｕに供給する動作クロックの周波数を所定の動作周波数
から当該動作周波数よりも低周波数の省エネ周波数に低
下させるとともに、ＣＰＵに供給する動作電源の動作電
圧を所定の動作電圧値から当該動作電圧値よりも低電圧
の省エネ電圧値に低下させるので、ＣＰＵやメモリの通
常動作時の処理スピードを低下させることなく、消費電
力を大きく削減することができ、機能を低下させること
なく、効率的に省エネルギーを図ることができる。
Ｕに供給する動作クロックの周波数を所定の動作周波数
から当該動作周波数よりも低周波数の省エネ周波数に低
下させるとともに、ＣＰＵに供給する動作電源の動作電
圧を所定の動作電圧値から当該動作電圧値よりも低電圧
の省エネ電圧値に低下させるので、ＣＰＵやメモリの通
常動作時の処理スピードを低下させることなく、消費電
力を大きく削減することができ、機能を低下させること
なく、効率的に省エネルギーを図ることができる。
【００１５】この場合、例えば、請求項２に記載するよ
うに、前記電子装置は、前記動作電圧値と前記省エネ電
圧値の２種類の電圧値に対して、それぞれの電圧値に対
応する暴走電圧を検出し、前記ＣＰＵをリセットさせる
電圧検出リセット手段を、さらに備えていてもよい。
うに、前記電子装置は、前記動作電圧値と前記省エネ電
圧値の２種類の電圧値に対して、それぞれの電圧値に対
応する暴走電圧を検出し、前記ＣＰＵをリセットさせる
電圧検出リセット手段を、さらに備えていてもよい。
【００１６】上記構成によれば、ＣＰＵに供給される動
作電源の動作電圧値と省エネ電圧値のそれぞれの電圧値
に対応する暴走電圧を検出してＣＰＵをリセットさせる
ので、ＣＰＵの動作電源を動作電圧値と省エネ電圧値に
切り換えた場合にも、それぞれの電圧値で、適切に暴走
電圧を検出して、ＣＰＵのリセットをかけることがで
き、ＣＰＵの暴走を未然に防止することができる。
作電源の動作電圧値と省エネ電圧値のそれぞれの電圧値
に対応する暴走電圧を検出してＣＰＵをリセットさせる
ので、ＣＰＵの動作電源を動作電圧値と省エネ電圧値に
切り換えた場合にも、それぞれの電圧値で、適切に暴走
電圧を検出して、ＣＰＵのリセットをかけることがで
き、ＣＰＵの暴走を未然に防止することができる。
【００１７】また、例えば、請求項３に記載するよう
に、前記電子装置は、前記動作電源を前記動作電圧値と
前記省エネ電圧値との間で切り換えを行っている遷移中
は、前記ＣＰＵの動作をホールドし、前記動作電源の電
圧が一定値になると、前記ＣＰＵの動作のホールドを解
除するホールド手段を、さらに備えていてもよい。
に、前記電子装置は、前記動作電源を前記動作電圧値と
前記省エネ電圧値との間で切り換えを行っている遷移中
は、前記ＣＰＵの動作をホールドし、前記動作電源の電
圧が一定値になると、前記ＣＰＵの動作のホールドを解
除するホールド手段を、さらに備えていてもよい。
【００１８】上記構成によれば、動作電源を動作電圧値
と省エネ電圧値との間で切り換えを行っている遷移中
は、ＣＰＵの動作をホールドし、動作電圧が一定値にな
ると、ＣＰＵの動作のホールドを解除するので、電圧の
遷移中にＣＰＵが動作して、瞬間的に電流消費量が大き
くなって電圧変動が大きくなることによるＣＰＵや周辺
回路の誤動作を未然に防止することができ、適切な動作
を確保することができる。
と省エネ電圧値との間で切り換えを行っている遷移中
は、ＣＰＵの動作をホールドし、動作電圧が一定値にな
ると、ＣＰＵの動作のホールドを解除するので、電圧の
遷移中にＣＰＵが動作して、瞬間的に電流消費量が大き
くなって電圧変動が大きくなることによるＣＰＵや周辺
回路の誤動作を未然に防止することができ、適切な動作
を確保することができる。
【００１９】
【発明の実施の形態】以下、本発明の好適な実施の形態
を添付図面に基づいて詳細に説明する。なお、以下に述
べる実施の形態は、本発明の好適な実施の形態であるか
ら、技術的に好ましい種々の限定が付されているが、本
発明の範囲は、以下の説明において特に本発明を限定す
る旨の記載がない限り、これらの態様に限られるもので
はない。
を添付図面に基づいて詳細に説明する。なお、以下に述
べる実施の形態は、本発明の好適な実施の形態であるか
ら、技術的に好ましい種々の限定が付されているが、本
発明の範囲は、以下の説明において特に本発明を限定す
る旨の記載がない限り、これらの態様に限られるもので
はない。
【００２０】図１〜図３は、本発明の電子装置の第１の
実施の形態を示す図であり、本実施の形態は、待機状態
等の所定の条件下においてＣＰＵのクロックと電圧を低
下させて、消費電力を削減するもので、請求項１に対応
するものである。
実施の形態を示す図であり、本実施の形態は、待機状態
等の所定の条件下においてＣＰＵのクロックと電圧を低
下させて、消費電力を削減するもので、請求項１に対応
するものである。
【００２１】図１は、本発明の電子装置の第１の実施の
形態を適用した電子装置１の要部回路ブロック図であ
る。
形態を適用した電子装置１の要部回路ブロック図であ
る。
【００２２】図１において、電子装置１は、ＣＰＵ（Ce
ntral Processing Unit ）を利用したパーソナルコンピ
ュータやワードプロセッサ等の電子装置であり、ＣＰＵ
２、電源部３、発振器４、分周回路５、メモリ６及びＩ
／Ｏ７等のＩＣ（IntegratedCircuit：集積回路）やＬ
ＳＩ（Large Scale Integrated circuit：大規模集積回
路）等で形成された各種回路を備えている。これらのＩ
ＣやＬＳＩは、ＣＭＯＳ（Complementary MOS ）で形成
されており、ＣＭＯＳは、電圧に比例して入力スレッシ
ュが変化するので、電源電圧を低下させても、基本的に
は、動作する。また、電子装置１には、ＴＴＬＩＣ（Tr
ansistor-Transistor Logic IC）が用いられていること
があるが、このＴＴＬＩＣは、極端に電圧が低くならな
い限り、動作可能である。
ntral Processing Unit ）を利用したパーソナルコンピ
ュータやワードプロセッサ等の電子装置であり、ＣＰＵ
２、電源部３、発振器４、分周回路５、メモリ６及びＩ
／Ｏ７等のＩＣ（IntegratedCircuit：集積回路）やＬ
ＳＩ（Large Scale Integrated circuit：大規模集積回
路）等で形成された各種回路を備えている。これらのＩ
ＣやＬＳＩは、ＣＭＯＳ（Complementary MOS ）で形成
されており、ＣＭＯＳは、電圧に比例して入力スレッシ
ュが変化するので、電源電圧を低下させても、基本的に
は、動作する。また、電子装置１には、ＴＴＬＩＣ（Tr
ansistor-Transistor Logic IC）が用いられていること
があるが、このＴＴＬＩＣは、極端に電圧が低くならな
い限り、動作可能である。
【００２３】電源部３は、電池電源や外部入力電源の整
流や電圧調整を行って、ＣＰＵ２、発振器４、分周回路
５、メモリ６及びＩ／Ｏ等の電子装置１の各部に動作電
源を供給する。電源部３は、所定の通常動作電圧値（例
えば、１．５Ｖ±１０％）と、当該通常動作電圧値より
も所定電圧低い省エネ電圧値を生成可能であり、ＣＰＵ
２からの制御下で、当該通常動作電圧値と省エネ電圧値
を切り換えて、電子装置１の各部に供給する。
流や電圧調整を行って、ＣＰＵ２、発振器４、分周回路
５、メモリ６及びＩ／Ｏ等の電子装置１の各部に動作電
源を供給する。電源部３は、所定の通常動作電圧値（例
えば、１．５Ｖ±１０％）と、当該通常動作電圧値より
も所定電圧低い省エネ電圧値を生成可能であり、ＣＰＵ
２からの制御下で、当該通常動作電圧値と省エネ電圧値
を切り換えて、電子装置１の各部に供給する。
【００２４】発振器４は、ＣＰＵ２の動作に必要な基本
クロックを生成し、分周回路５に出力する。
クロックを生成し、分周回路５に出力する。
【００２５】分周回路５は、複数段の分周回路を備え、
発振器４から入力される基本クロックを分周して、所定
の通常動作周波数の動作クロックをＣＰＵ２に出力する
とともに、ＣＰＵ２の制御下で、上記通常動作周波数よ
りも所定周波数低い周波数（例えば、通常動作周波数の
１／２の周波数）である省エネ周波数の動作クロックを
生成して、ＣＰＵ２に供給する。
発振器４から入力される基本クロックを分周して、所定
の通常動作周波数の動作クロックをＣＰＵ２に出力する
とともに、ＣＰＵ２の制御下で、上記通常動作周波数よ
りも所定周波数低い周波数（例えば、通常動作周波数の
１／２の周波数）である省エネ周波数の動作クロックを
生成して、ＣＰＵ２に供給する。
【００２６】メモリ６は、ＣＰＵ２の制御下で各種デー
タの書き込み及び読み出しが行われ、Ｉ／Ｏ７は、ＣＰ
Ｕ２との間でデータの入・出力を行う。
タの書き込み及び読み出しが行われ、Ｉ／Ｏ７は、ＣＰ
Ｕ２との間でデータの入・出力を行う。
【００２７】次に、本実施の形態の作用を説明する。電
子装置１は、待機時等の所定条件下でＣＰＵ２の動作ク
ロックの周波数と動作電源の電圧を下げることにより、
ＣＰＵ２やメモリ６等の通常動作時の処理スピードを低
下させることなく、消費電力を削減するところにその特
徴がある。
子装置１は、待機時等の所定条件下でＣＰＵ２の動作ク
ロックの周波数と動作電源の電圧を下げることにより、
ＣＰＵ２やメモリ６等の通常動作時の処理スピードを低
下させることなく、消費電力を削減するところにその特
徴がある。
【００２８】すなわち、電子装置１は、通常の動作時
（通常動作モード）においては、図２（ａ）に示すよう
に、ＣＰＵ２からの指示により分周回路５が通常動作周
波数の動作クロックをＣＰＵ２に出力し、電源部３が通
常動作電圧値の動作電源をＣＰＵ２及び電子装置１の各
部に供給する。ＣＰＵ２は、この通常動作周波数の動作
クロックにより、図２（ｂ）に示すＣＰＵサイクルで動
作し、このＣＰＵサイクルに同期して、メモリ６へのリ
ード／ライト（読み出し／書き込み）を、図２（ｃ）に
示すように行い、図２（ｄ）に示すように、データの転
送処理を行う。
（通常動作モード）においては、図２（ａ）に示すよう
に、ＣＰＵ２からの指示により分周回路５が通常動作周
波数の動作クロックをＣＰＵ２に出力し、電源部３が通
常動作電圧値の動作電源をＣＰＵ２及び電子装置１の各
部に供給する。ＣＰＵ２は、この通常動作周波数の動作
クロックにより、図２（ｂ）に示すＣＰＵサイクルで動
作し、このＣＰＵサイクルに同期して、メモリ６へのリ
ード／ライト（読み出し／書き込み）を、図２（ｃ）に
示すように行い、図２（ｄ）に示すように、データの転
送処理を行う。
【００２９】電子装置１は、待機状態等の所定の条件下
に入ると、図３に示すように、通常動作モード（ステッ
プＳ１）からステップＳ４の低電圧モード（省エネモー
ド）に移行するが、その間に、ＣＰＵクロックスピード
低下処理（ステップＳ２）及び電圧低下処理（ステップ
Ｓ３）を行って低電圧モード（ステップＳ４）に移行す
る。したがって、図２（ｅ）〜（ｈ）に示すように、Ｃ
ＰＵ２は、通常動作周波数よりも低周波数の省エネ周波
数の動作クロック（図２（ｅ）参照）により、ＣＰＵサ
イクルが長くなり（図２（ｆ）参照）、メモリ６への読
み出し／書き込み等の各動作間隔が、図２（ｇ）、
（ｈ）に示すように、長くなる。
に入ると、図３に示すように、通常動作モード（ステッ
プＳ１）からステップＳ４の低電圧モード（省エネモー
ド）に移行するが、その間に、ＣＰＵクロックスピード
低下処理（ステップＳ２）及び電圧低下処理（ステップ
Ｓ３）を行って低電圧モード（ステップＳ４）に移行す
る。したがって、図２（ｅ）〜（ｈ）に示すように、Ｃ
ＰＵ２は、通常動作周波数よりも低周波数の省エネ周波
数の動作クロック（図２（ｅ）参照）により、ＣＰＵサ
イクルが長くなり（図２（ｆ）参照）、メモリ６への読
み出し／書き込み等の各動作間隔が、図２（ｇ）、
（ｈ）に示すように、長くなる。
【００３０】すなわち、ＣＰＵ２は、まず、分周回路５
に省エネ周波数の動作クロックの出力を指示し、分周回
路５は、ＣＰＵ２から省エネ周波数の動作クロックの出
力指示があると、発振器４からの基本クロックの分周比
を所定量だけ増やして、通常動作周波数よりも低周波数
の省エネ周波数の動作クロックを生成して、ＣＰＵ２に
出力する（ステップＳ２）。
に省エネ周波数の動作クロックの出力を指示し、分周回
路５は、ＣＰＵ２から省エネ周波数の動作クロックの出
力指示があると、発振器４からの基本クロックの分周比
を所定量だけ増やして、通常動作周波数よりも低周波数
の省エネ周波数の動作クロックを生成して、ＣＰＵ２に
出力する（ステップＳ２）。
【００３１】また、ＣＰＵ２は、電源部３に省エネ電圧
値の動作電源の出力を指示し、電源部３は、ＣＰＵ２か
ら省エネ電圧値の動作電源の出力の指示があると、動作
電源の電圧値を通常動作電圧値から省エネ電圧値に低下
させて、ＣＰＵ２及び電子装置１の各部に供給する（ス
テップＳ３）。
値の動作電源の出力を指示し、電源部３は、ＣＰＵ２か
ら省エネ電圧値の動作電源の出力の指示があると、動作
電源の電圧値を通常動作電圧値から省エネ電圧値に低下
させて、ＣＰＵ２及び電子装置１の各部に供給する（ス
テップＳ３）。
【００３２】したがって、電子装置１は、動作クロック
の周波数が通常動作周波数から省エネ周波数に低下する
ことにより、消費電流が削減されるとともに、動作電源
の電圧値が通常動作電圧値から省エネ電圧値に低下する
ことにより、さらに、消費電源が低減される。
の周波数が通常動作周波数から省エネ周波数に低下する
ことにより、消費電流が削減されるとともに、動作電源
の電圧値が通常動作電圧値から省エネ電圧値に低下する
ことにより、さらに、消費電源が低減される。
【００３３】また、待機状態に低電圧モードに移行させ
るので、電子装置１の処理速度を低減させることがない
だけでなく、従来のように、低電圧型の素子を使用して
いないため、ＣＰＵ２やメモリ６等の処理スピードが低
下して、電子装置１自体の動作が遅くなることがなく、
電子装置１の機能を維持しつつ、消費電力を低減させる
ことができる。
るので、電子装置１の処理速度を低減させることがない
だけでなく、従来のように、低電圧型の素子を使用して
いないため、ＣＰＵ２やメモリ６等の処理スピードが低
下して、電子装置１自体の動作が遅くなることがなく、
電子装置１の機能を維持しつつ、消費電力を低減させる
ことができる。
【００３４】次に、何等かの動作の必要が発生して、待
機状態から通常動作状態への以降が必要となると、ＣＰ
Ｕ２は、低電圧モードから電圧上昇処理（ステップＳ
５）及びＣＰＵクロックスピード上昇処理（ステップＳ
６）を行って通常動作モード（ステップＳ７）に移行す
る。
機状態から通常動作状態への以降が必要となると、ＣＰ
Ｕ２は、低電圧モードから電圧上昇処理（ステップＳ
５）及びＣＰＵクロックスピード上昇処理（ステップＳ
６）を行って通常動作モード（ステップＳ７）に移行す
る。
【００３５】すなわち、ＣＰＵ２は、電源部３に通常動
作電圧値の動作電源の出力を指示し、電源部３は、ＣＰ
Ｕ２から通常動作電圧値の動作電源の出力の指示がある
と、動作電源の電圧値を省エネ電圧値から通常動作電圧
値に上昇させて、ＣＰＵ２及び電子装置１の各部に供給
する（ステップＳ５）。
作電圧値の動作電源の出力を指示し、電源部３は、ＣＰ
Ｕ２から通常動作電圧値の動作電源の出力の指示がある
と、動作電源の電圧値を省エネ電圧値から通常動作電圧
値に上昇させて、ＣＰＵ２及び電子装置１の各部に供給
する（ステップＳ５）。
【００３６】また、ＣＰＵ２は、分周回路５に通常動作
周波数の動作クロックの出力を指示し、分周回路５は、
ＣＰＵ２から通常動作周波数の動作クロックの出力指示
があると、発振器４からの基本クロックの分周比を所定
量だけ減らして、省エネ周波数よりも高周波数の通常動
作周波数の動作クロックを生成して、ＣＰＵ２に出力す
る（ステップＳ６）。
周波数の動作クロックの出力を指示し、分周回路５は、
ＣＰＵ２から通常動作周波数の動作クロックの出力指示
があると、発振器４からの基本クロックの分周比を所定
量だけ減らして、省エネ周波数よりも高周波数の通常動
作周波数の動作クロックを生成して、ＣＰＵ２に出力す
る（ステップＳ６）。
【００３７】したがって、待機時等の所定の条件下で、
ＣＰＵ２に供給する動作クロックの周波数を通常動作周
波数から当該通常動作周波数よりも低周波数の省エネ周
波数に低下させるとともに、ＣＰＵ２に供給する動作電
源の電圧を通常動作電圧値よりも低電圧の省エネ電圧値
に低下させることができ、ＣＰＵ２やメモリ６等の処理
スピードを通常動作時に低下させることなく、消費電力
を大きく削減することができる。その結果、電子装置１
の機能を低下させることなく、効率的に省エネルギーを
行うことができる。
ＣＰＵ２に供給する動作クロックの周波数を通常動作周
波数から当該通常動作周波数よりも低周波数の省エネ周
波数に低下させるとともに、ＣＰＵ２に供給する動作電
源の電圧を通常動作電圧値よりも低電圧の省エネ電圧値
に低下させることができ、ＣＰＵ２やメモリ６等の処理
スピードを通常動作時に低下させることなく、消費電力
を大きく削減することができる。その結果、電子装置１
の機能を低下させることなく、効率的に省エネルギーを
行うことができる。
【００３８】図４及び図５は、本発明の電子装置の第２
の実施の形態を示す図であり、本実施の形態は、ＣＰＵ
の動作電圧を省エネ電圧値に低下させたときと、通常動
作電圧値のときの両方で暴走電圧を適切に検出して、Ｃ
ＰＵのリセットをかけるもので、請求項２に対応するも
のである。
の実施の形態を示す図であり、本実施の形態は、ＣＰＵ
の動作電圧を省エネ電圧値に低下させたときと、通常動
作電圧値のときの両方で暴走電圧を適切に検出して、Ｃ
ＰＵのリセットをかけるもので、請求項２に対応するも
のである。
【００３９】図４は、本発明の電子装置の第２の実施の
形態を適用した電子装置１０の要部回路ブロック図であ
る。本実施の形態は、上記第１の実施の形態の電子装置
１に電圧検出リセット回路を付加したものであり、上記
第１の実施の形態の電子装置１で使用した符号をそのま
ま用いて、以下、説明する。
形態を適用した電子装置１０の要部回路ブロック図であ
る。本実施の形態は、上記第１の実施の形態の電子装置
１に電圧検出リセット回路を付加したものであり、上記
第１の実施の形態の電子装置１で使用した符号をそのま
ま用いて、以下、説明する。
【００４０】図４において、電子装置１０は、上記第１
の実施の形態の電子装置１と同様の構成を有していると
ともに、電圧検出リセット回路１１を備えている。
の実施の形態の電子装置１と同様の構成を有していると
ともに、電圧検出リセット回路１１を備えている。
【００４１】電圧検出リセット回路（電圧検出リセット
手段）１１は、通常電圧検出器１２、低圧電圧検出器１
３及びスイッチ１４を備えている。
手段）１１は、通常電圧検出器１２、低圧電圧検出器１
３及びスイッチ１４を備えている。
【００４２】通常電圧検出器１２は、図５に示すよう
に、電源部３から入力される動作電源の電圧が、電源部
３の供給する通常動作電圧値に対して、予め設定された
通常暴走電圧（図５に、破線により通常電圧検出リセッ
トレベルとして表示）に低下したかどうかを検出し、電
圧値が通常暴走電圧に低下したことを検出すると、リセ
ット信号Ｒｓ１をスイッチ１４を介してＣＰＵ２に出力
する。
に、電源部３から入力される動作電源の電圧が、電源部
３の供給する通常動作電圧値に対して、予め設定された
通常暴走電圧（図５に、破線により通常電圧検出リセッ
トレベルとして表示）に低下したかどうかを検出し、電
圧値が通常暴走電圧に低下したことを検出すると、リセ
ット信号Ｒｓ１をスイッチ１４を介してＣＰＵ２に出力
する。
【００４３】低圧電圧検出器１３は、図５に示すよう
に、電源部３から入力される動作電源の電圧が、電源部
３の供給する省エネ電圧値に対して、予め設定された省
エネ暴走電圧（図５に低電圧検出リセットレベルとして
表示）に低下したかどうかを検出し、省エネ暴走電圧を
検出すると、リセット信号Ｒｓ２をＣＰＵ２に出力す
る。
に、電源部３から入力される動作電源の電圧が、電源部
３の供給する省エネ電圧値に対して、予め設定された省
エネ暴走電圧（図５に低電圧検出リセットレベルとして
表示）に低下したかどうかを検出し、省エネ暴走電圧を
検出すると、リセット信号Ｒｓ２をＣＰＵ２に出力す
る。
【００４４】ＣＰＵ２は、通常電圧検出器１２あるいは
低圧電圧検出器１３からリセット信号Ｒｓ１あるいはリ
セット信号Ｒｓ２が入力されると、ＣＰＵ２のリセット
処理を行う。
低圧電圧検出器１３からリセット信号Ｒｓ１あるいはリ
セット信号Ｒｓ２が入力されると、ＣＰＵ２のリセット
処理を行う。
【００４５】スイッチ１４は、ＣＰＵ２によりオン／オ
フ制御され、ＣＰＵ２は、通常動作モード時、スイッチ
１４にオン信号を出力して、スイッチ１４をオンさせ、
また、低電圧モード（省エネモード）時、スイッチ１４
にオフ信号を出力して、スイッチ１４をオフさせる。
フ制御され、ＣＰＵ２は、通常動作モード時、スイッチ
１４にオン信号を出力して、スイッチ１４をオンさせ、
また、低電圧モード（省エネモード）時、スイッチ１４
にオフ信号を出力して、スイッチ１４をオフさせる。
【００４６】本実施の形態によれば、上記第１の実施の
形態と同様に、待機時等の所定の条件下で、ＣＰＵ２に
供給する動作クロックの周波数を通常動作周波数から当
該通常動作周波数よりも低周波数の省エネ周波数に低下
させるとともに、ＣＰＵ２に供給する動作電源の電圧を
通常動作電圧値よりも低電圧の省エネ電圧値に低下させ
る。
形態と同様に、待機時等の所定の条件下で、ＣＰＵ２に
供給する動作クロックの周波数を通常動作周波数から当
該通常動作周波数よりも低周波数の省エネ周波数に低下
させるとともに、ＣＰＵ２に供給する動作電源の電圧を
通常動作電圧値よりも低電圧の省エネ電圧値に低下させ
る。
【００４７】そして、ＣＰＵ２に通常動作電圧値の動作
電源と通常動作周波数の動作クロックを供給する通常動
作モードにおいては、ＣＰＵ２は、スイッチ１４をオン
にし、通常電圧検出器１２が電源部３の供給電圧が通常
暴走電圧に低下したどうかを検出する。通常電圧検出器
１２は、電源部３の供給電圧（動作電源の電圧）が通常
暴走電圧に低下したことを検出すると、リセット信号Ｒ
ｓ１をスイッチ１４を介してＣＰＵ２に出力し、ＣＰＵ
２をリセットさせる。
電源と通常動作周波数の動作クロックを供給する通常動
作モードにおいては、ＣＰＵ２は、スイッチ１４をオン
にし、通常電圧検出器１２が電源部３の供給電圧が通常
暴走電圧に低下したどうかを検出する。通常電圧検出器
１２は、電源部３の供給電圧（動作電源の電圧）が通常
暴走電圧に低下したことを検出すると、リセット信号Ｒ
ｓ１をスイッチ１４を介してＣＰＵ２に出力し、ＣＰＵ
２をリセットさせる。
【００４８】また、ＣＰＵ２に省エネ電圧値の動作電源
と省エネ周波数の動作クロックを供給する省エネモード
（低電圧モード）においては、ＣＰＵ２は、スイッチ１
４をオフにし、通常電圧検出器１２が電源部３の供給電
圧が通常暴走電圧に低下しても、通常電圧検出器１２の
出力するリセット信号Ｒｓ１は、ＣＰＵ２に入力され
ず、低圧電圧検出器１３が電源部３の供給電圧が省エネ
暴走電圧に低下したどうかを検出する。低圧電圧検出器
１３は、電源部３の供給電圧が低圧暴走電圧に低下した
ことを検出すると、リセット信号Ｒｓ２をＣＰＵ２に出
力し、ＣＰＵ２をリセットさせる。
と省エネ周波数の動作クロックを供給する省エネモード
（低電圧モード）においては、ＣＰＵ２は、スイッチ１
４をオフにし、通常電圧検出器１２が電源部３の供給電
圧が通常暴走電圧に低下しても、通常電圧検出器１２の
出力するリセット信号Ｒｓ１は、ＣＰＵ２に入力され
ず、低圧電圧検出器１３が電源部３の供給電圧が省エネ
暴走電圧に低下したどうかを検出する。低圧電圧検出器
１３は、電源部３の供給電圧が低圧暴走電圧に低下した
ことを検出すると、リセット信号Ｒｓ２をＣＰＵ２に出
力し、ＣＰＵ２をリセットさせる。
【００４９】したがって、ＣＰＵ２やメモリ６等の処理
スピードを通常動作モード時に低下させることなく、消
費電力を大きく削減することができ、電子装置１の機能
を低下させることなく、効率的に省エネルギーを行うこ
とができるとともに、通常動作モード時と省エネモード
時の双方において、それぞれのモードの動作電圧に対し
て予め設定された暴走電圧を適切に検出して、ＣＰＵ２
をリセットすることができ、ＣＰＵ２の動作電圧を２段
階に切り換えた場合に、それぞれの動作電圧での動作電
圧の暴走電圧への低下によるＣＰＵ２の暴走を適切に、
かつ、未然に防止することができる。
スピードを通常動作モード時に低下させることなく、消
費電力を大きく削減することができ、電子装置１の機能
を低下させることなく、効率的に省エネルギーを行うこ
とができるとともに、通常動作モード時と省エネモード
時の双方において、それぞれのモードの動作電圧に対し
て予め設定された暴走電圧を適切に検出して、ＣＰＵ２
をリセットすることができ、ＣＰＵ２の動作電圧を２段
階に切り換えた場合に、それぞれの動作電圧での動作電
圧の暴走電圧への低下によるＣＰＵ２の暴走を適切に、
かつ、未然に防止することができる。
【００５０】図６〜図８は、本発明の電子装置の第３の
実施の形態を示す図であり、本実施の形態は、通常動作
モードと省エネモードの遷移中にＣＰＵをホールドし
て、遷移中における誤動作を防止するもので、請求項３
に対応するものである。
実施の形態を示す図であり、本実施の形態は、通常動作
モードと省エネモードの遷移中にＣＰＵをホールドし
て、遷移中における誤動作を防止するもので、請求項３
に対応するものである。
【００５１】図６は、本発明の電子装置の第３の実施の
形態を適用した電子装置２０の要部回路ブロック図であ
る。本実施の形態は、上記第１の実施の形態の電子装置
１にタイマー回路を付加したものであり、上記第１の実
施の形態の電子装置１で使用した符号をそのまま用い
て、以下、説明する。
形態を適用した電子装置２０の要部回路ブロック図であ
る。本実施の形態は、上記第１の実施の形態の電子装置
１にタイマー回路を付加したものであり、上記第１の実
施の形態の電子装置１で使用した符号をそのまま用い
て、以下、説明する。
【００５２】電子装置２０は、上記第１の実施の形態の
電子装置１と同様の構成を有しているとともに、タイマ
ー回路２１を備えている。
電子装置１と同様の構成を有しているとともに、タイマ
ー回路２１を備えている。
【００５３】タイマー回路（ホールド手段）２１は、電
源部３から電源が供給され、ＣＰＵ２によりタイマーセ
ットされると、ホールド信号をＣＰＵ２に出力する。タ
イマー回路２１は、ＣＰＵ２によりタイマーセットされ
ると、上述のように、ホールド信号をＣＰＵ２に出力す
るとともに、予め設定されているホールド時間を計時
し、当該ホールド時間の計時を完了すると、ＣＰＵ２へ
のホールド信号の出力を解除する。
源部３から電源が供給され、ＣＰＵ２によりタイマーセ
ットされると、ホールド信号をＣＰＵ２に出力する。タ
イマー回路２１は、ＣＰＵ２によりタイマーセットされ
ると、上述のように、ホールド信号をＣＰＵ２に出力す
るとともに、予め設定されているホールド時間を計時
し、当該ホールド時間の計時を完了すると、ＣＰＵ２へ
のホールド信号の出力を解除する。
【００５４】ＣＰＵ２は、通常動作モードから省エネモ
ードに移行するに際して、タイマー回路２１にセット信
号を出力し、このセット信号によりタイマー回路２１か
らホールド信号が入力されると、メモリ６等の各部への
アクセスを停止するホールド状態となる。
ードに移行するに際して、タイマー回路２１にセット信
号を出力し、このセット信号によりタイマー回路２１か
らホールド信号が入力されると、メモリ６等の各部への
アクセスを停止するホールド状態となる。
【００５５】本実施の形態によれば、上記第１の実施の
形態と同様に、待機時等の所定の条件下で、ＣＰＵ２に
供給する動作クロックの周波数を通常動作周波数から当
該通常動作周波数よりも低周波数の省エネ周波数に低下
させるとともに、ＣＰＵ２に供給する動作電源の電圧を
通常動作電圧値よりも低電圧の省エネ電圧値に低下させ
る。
形態と同様に、待機時等の所定の条件下で、ＣＰＵ２に
供給する動作クロックの周波数を通常動作周波数から当
該通常動作周波数よりも低周波数の省エネ周波数に低下
させるとともに、ＣＰＵ２に供給する動作電源の電圧を
通常動作電圧値よりも低電圧の省エネ電圧値に低下させ
る。
【００５６】そして、ＣＰＵ２に通常動作電圧値の動作
電源と通常動作周波数の動作クロックを供給する通常動
作モードから通常動作電圧値よりも低電圧の省エネ電圧
値と通常動作周波数よりも低周波数の省エネ周波数の動
作クロックを供給する省エネモードに移行するに際し
て、ＣＰＵ２は、タイマー回路２１にセット信号を出力
し、タイマー回路２１は、セット信号が入力されると、
ホールド信号をＣＰＵ２に出力して、ＣＰＵ２をホール
ドさせるとともに、予め設定されているホールド時間の
計時を開始する。そして、ＣＰＵ２は、タイマー回路２
１からホールド信号が入力されると、ホールド状態とな
り、タイマー回路２１は、ホールド時間の計時を完了す
ると、ＣＰＵ２へのホールド信号を解除する。
電源と通常動作周波数の動作クロックを供給する通常動
作モードから通常動作電圧値よりも低電圧の省エネ電圧
値と通常動作周波数よりも低周波数の省エネ周波数の動
作クロックを供給する省エネモードに移行するに際し
て、ＣＰＵ２は、タイマー回路２１にセット信号を出力
し、タイマー回路２１は、セット信号が入力されると、
ホールド信号をＣＰＵ２に出力して、ＣＰＵ２をホール
ドさせるとともに、予め設定されているホールド時間の
計時を開始する。そして、ＣＰＵ２は、タイマー回路２
１からホールド信号が入力されると、ホールド状態とな
り、タイマー回路２１は、ホールド時間の計時を完了す
ると、ＣＰＵ２へのホールド信号を解除する。
【００５７】すなわち、ＣＰＵ２が電源部３の供給する
動作電圧の遷移中に動作して、メモリ６やＩ／Ｏ７等の
各部にアクセスを行うと、瞬間的に電圧降下が発生し
て、電圧にノイズが乗り、信号のＳＮ比が悪化するおそ
れがある。特に、動作電圧が通常動作電圧値から通常動
作電圧値よりも低い省エネ電圧値に遷移する間は、電源
部３が電力供給を停止する方向にあるので、マイナスス
パイク変動が発生しやすく、誤動作の発生するおそれが
ある。
動作電圧の遷移中に動作して、メモリ６やＩ／Ｏ７等の
各部にアクセスを行うと、瞬間的に電圧降下が発生し
て、電圧にノイズが乗り、信号のＳＮ比が悪化するおそ
れがある。特に、動作電圧が通常動作電圧値から通常動
作電圧値よりも低い省エネ電圧値に遷移する間は、電源
部３が電力供給を停止する方向にあるので、マイナスス
パイク変動が発生しやすく、誤動作の発生するおそれが
ある。
【００５８】そこで、本実施の形態の電子装置２０にお
いては、図７に示すように、通常動作モード（ステップ
Ｐ１）から低電圧モード（ステップＰ６）への遷移中
に、ＣＰＵ２をホールドする。すなわち、ＣＰＵ２は、
通常動作モードから低電圧モード（省エネモード）に移
行するに際して、まず、分周回路５に通常動作周波数よ
りも低周波数である省エネ周波数の動作クロックの出力
を指示し（クロック低速ＯＮ）（ステップＰ２）、分周
回路５は、図８（ｂ）に示すように、ＣＰＵ２から省エ
ネ周波数の動作クロックの出力指示があると、発振器４
からの基本クロックの分周比を所定量だけ増やして、通
常動作周波数よりも低周波数の省エネ周波数の動作クロ
ックに低下させ、これに伴って、図８（ｃ）に示すよう
に、ＣＰＵ２の動作サイクルが長くなる。
いては、図７に示すように、通常動作モード（ステップ
Ｐ１）から低電圧モード（ステップＰ６）への遷移中
に、ＣＰＵ２をホールドする。すなわち、ＣＰＵ２は、
通常動作モードから低電圧モード（省エネモード）に移
行するに際して、まず、分周回路５に通常動作周波数よ
りも低周波数である省エネ周波数の動作クロックの出力
を指示し（クロック低速ＯＮ）（ステップＰ２）、分周
回路５は、図８（ｂ）に示すように、ＣＰＵ２から省エ
ネ周波数の動作クロックの出力指示があると、発振器４
からの基本クロックの分周比を所定量だけ増やして、通
常動作周波数よりも低周波数の省エネ周波数の動作クロ
ックに低下させ、これに伴って、図８（ｃ）に示すよう
に、ＣＰＵ２の動作サイクルが長くなる。
【００５９】ＣＰＵ２は、その後、図７に示すように、
電源部３に通常動作電圧値よりも低電圧の省エネ電圧値
の動作電源の出力を指示し（電圧低下ＯＮ）（ステップ
Ｐ３）、次いで、タイマー回路２１にセット信号を出力
して、タイマーをオンさせる（ステップＰ４）。
電源部３に通常動作電圧値よりも低電圧の省エネ電圧値
の動作電源の出力を指示し（電圧低下ＯＮ）（ステップ
Ｐ３）、次いで、タイマー回路２１にセット信号を出力
して、タイマーをオンさせる（ステップＰ４）。
【００６０】タイマー回路２１は、ＣＰＵ２からセット
信号が入力されると、上述のように、ＣＰＵ２にホール
ド信号を出力して、ＣＰＵ２をホールドさせるととも
に、ホールド時間の計時を行う。
信号が入力されると、上述のように、ＣＰＵ２にホール
ド信号を出力して、ＣＰＵ２をホールドさせるととも
に、ホールド時間の計時を行う。
【００６１】そして、このホールド時間の間に、電源部
３は、図８（ａ）に示すように、動作電源の電圧値を通
常動作電圧値から省エネ電圧値に低下させて、図８
（ｂ）〜（ｅ）に示すように、ＣＰＵ２及び電子装置１
の各部に供給する。
３は、図８（ａ）に示すように、動作電源の電圧値を通
常動作電圧値から省エネ電圧値に低下させて、図８
（ｂ）〜（ｅ）に示すように、ＣＰＵ２及び電子装置１
の各部に供給する。
【００６２】タイマー回路２１は、上記ホールド時間の
計時を完了（タイマーオフ）すると（ステップＰ５）、
図８（ｅ）に示すように、ＣＰＵ２へのホールド信号の
出力を解除し、ＣＰＵ２は、ホールド信号の入力が解除
されると、図８（ｃ）に示すように、その次のＣＰＵク
ロックからＣＰＵサイクルを開始して、低電圧モード
（省エネモード）を開始し（ステップＰ６）、図８
（ｄ）に示すように、メモリ６への読み出し／書き込み
動作を開始する。
計時を完了（タイマーオフ）すると（ステップＰ５）、
図８（ｅ）に示すように、ＣＰＵ２へのホールド信号の
出力を解除し、ＣＰＵ２は、ホールド信号の入力が解除
されると、図８（ｃ）に示すように、その次のＣＰＵク
ロックからＣＰＵサイクルを開始して、低電圧モード
（省エネモード）を開始し（ステップＰ６）、図８
（ｄ）に示すように、メモリ６への読み出し／書き込み
動作を開始する。
【００６３】したがって、電源部３の出力する動作電源
を所定の通常動作電圧値と省エネ電圧値との間で切り換
えを行っている遷移中は、ＣＰＵ２の動作をホールド
し、動作電圧が一定値になると、ＣＰＵ２の動作のホー
ルドを解除するので、電圧の遷移中にＣＰＵ２が動作し
て、瞬間的に電流消費量が大きくなって電圧変動が大き
くなることによるＣＰＵ２や各部の誤動作を未然に防止
することができ、電子装置１の適切な動作を確保するこ
とができる。
を所定の通常動作電圧値と省エネ電圧値との間で切り換
えを行っている遷移中は、ＣＰＵ２の動作をホールド
し、動作電圧が一定値になると、ＣＰＵ２の動作のホー
ルドを解除するので、電圧の遷移中にＣＰＵ２が動作し
て、瞬間的に電流消費量が大きくなって電圧変動が大き
くなることによるＣＰＵ２や各部の誤動作を未然に防止
することができ、電子装置１の適切な動作を確保するこ
とができる。
【００６４】以上、本発明者によってなされた発明を好
適な実施の形態に基づき具体的に説明したが、本発明は
上記のものに限定されるものではなく、その要旨を逸脱
しない範囲で種々変更可能であることはいうまでもな
い。
適な実施の形態に基づき具体的に説明したが、本発明は
上記のものに限定されるものではなく、その要旨を逸脱
しない範囲で種々変更可能であることはいうまでもな
い。
【００６５】例えば、上記各実施の形態においては、動
作クロックの周波数と動作電源の電圧値を２段階に切り
換えているが、動作クロックの周波数と動作電源の電圧
値の切換は、２段階に切り換えるものに限るものではな
い。
作クロックの周波数と動作電源の電圧値を２段階に切り
換えているが、動作クロックの周波数と動作電源の電圧
値の切換は、２段階に切り換えるものに限るものではな
い。
【００６６】また、上記第３の実施の形態においては、
通常動作モードから省エネモードに切り換える遷移中に
ＣＰＵ２をホールドしているが、省エネモードから通常
動作モードに切り換える遷移中においても、ＣＰＵ２を
ホールドしてもよい。
通常動作モードから省エネモードに切り換える遷移中に
ＣＰＵ２をホールドしているが、省エネモードから通常
動作モードに切り換える遷移中においても、ＣＰＵ２を
ホールドしてもよい。
【００６７】
【発明の効果】請求項１記載の発明の電子装置によれ
ば、所定の条件下で、ＣＰＵに供給する動作クロックの
周波数を所定の動作周波数から当該動作周波数よりも低
周波数の省エネ周波数に低下させるとともに、ＣＰＵに
供給する動作電源の動作電圧を所定の動作電圧値から当
該動作電圧値よりも低電圧の省エネ電圧値に低下させる
ので、ＣＰＵやメモリの通常動作時の処理スピードを低
下させることなく、消費電力を大きく削減することがで
き、機能を低下させることなく、効率的に省エネルギー
を図ることができる。
ば、所定の条件下で、ＣＰＵに供給する動作クロックの
周波数を所定の動作周波数から当該動作周波数よりも低
周波数の省エネ周波数に低下させるとともに、ＣＰＵに
供給する動作電源の動作電圧を所定の動作電圧値から当
該動作電圧値よりも低電圧の省エネ電圧値に低下させる
ので、ＣＰＵやメモリの通常動作時の処理スピードを低
下させることなく、消費電力を大きく削減することがで
き、機能を低下させることなく、効率的に省エネルギー
を図ることができる。
【００６８】請求項２記載の発明の電子装置によれば、
ＣＰＵに供給される動作電源の動作電圧値と省エネ電圧
値のそれぞれの電圧値に対応する暴走電圧を検出してＣ
ＰＵをリセットさせるので、ＣＰＵの動作電源を動作電
圧値と省エネ電圧値に切り換えた場合にも、それぞれの
電圧値で、適切に暴走電圧を検出して、ＣＰＵのリセッ
トをかけることができ、ＣＰＵの暴走を未然に防止する
ことができる。
ＣＰＵに供給される動作電源の動作電圧値と省エネ電圧
値のそれぞれの電圧値に対応する暴走電圧を検出してＣ
ＰＵをリセットさせるので、ＣＰＵの動作電源を動作電
圧値と省エネ電圧値に切り換えた場合にも、それぞれの
電圧値で、適切に暴走電圧を検出して、ＣＰＵのリセッ
トをかけることができ、ＣＰＵの暴走を未然に防止する
ことができる。
【００６９】請求項３記載の発明の電子装置によれば、
動作電源を動作電圧値と省エネ電圧値との間で切り換え
を行っている遷移中は、ＣＰＵの動作をホールドし、動
作電圧が一定値になると、ＣＰＵの動作のホールドを解
除するので、電圧の遷移中にＣＰＵが動作して、瞬間的
に電流消費量が大きくなって電圧変動が大きくなること
によるＣＰＵや周辺回路の誤動作を未然に防止すること
ができ、適切な動作を確保することができる。
動作電源を動作電圧値と省エネ電圧値との間で切り換え
を行っている遷移中は、ＣＰＵの動作をホールドし、動
作電圧が一定値になると、ＣＰＵの動作のホールドを解
除するので、電圧の遷移中にＣＰＵが動作して、瞬間的
に電流消費量が大きくなって電圧変動が大きくなること
によるＣＰＵや周辺回路の誤動作を未然に防止すること
ができ、適切な動作を確保することができる。
【図１】本発明の電子装置の第１の実施の形態を適用し
た電子装置の要部回路ブロック図。
た電子装置の要部回路ブロック図。
【図２】図１の電子装置による通常動作モード時と省エ
ネモード（低電圧モード）時の動作クロック、ＣＰＵサ
イクル、リード／ライト及びデータ転送の各タイミング
を示す図。
ネモード（低電圧モード）時の動作クロック、ＣＰＵサ
イクル、リード／ライト及びデータ転送の各タイミング
を示す図。
【図３】図１の電子装置による通常動作モードと省エネ
モード（低電圧モード）の移行処理を示す図。
モード（低電圧モード）の移行処理を示す図。
【図４】本発明の電子装置の第２の実施の形態を適用し
た電子装置の要部回路ブロック図。
た電子装置の要部回路ブロック図。
【図５】図４の電子装置における通常動作電圧値及び省
エネ電圧値と暴走電圧との関係を示す図。
エネ電圧値と暴走電圧との関係を示す図。
【図６】本発明の電子装置の第３の実施の形態を適用し
た電子装置の要部回路ブロック図。
た電子装置の要部回路ブロック図。
【図７】図６の電子装置による通常動作モードから省エ
ネモード（低電圧モード）への遷移時のホールド処理を
示す図。
ネモード（低電圧モード）への遷移時のホールド処理を
示す図。
【図８】図６の電子装置によるホールド処理時の各部の
信号のタイミング図。
信号のタイミング図。
１ 電子装置 ２ ＣＰＵ ３ 電源部 ４ 発振器 ５ 分周回路 ６ メモリ ７ Ｉ／Ｏ １０ 電子装置 １１ 電圧検出リセット回路 １２ 通常電圧検出器 １３ 低圧電圧検出器 １４ スイッチ ２０ 電子装置 ２１ タイマー回路
Claims (3)
- 【請求項１】所定の動作周波数の動作クロックと所定の
動作電圧値の動作電源により動作するＣＰＵにより各部
の動作が制御される電子装置において、所定の条件下
で、前記動作クロックの動作周波数を当該動作周波数よ
りも低い省エネ周波数に低下させるとともに、前記動作
電源の動作電圧値を当該動作電圧値よりも低い省エネ電
圧値に低下させて、消費電力を低減させることを特徴と
する電子装置。 - 【請求項２】前記電子装置は、前記動作電圧値と前記省
エネ電圧値の２種類の電圧値に対して、それぞれの電圧
値に対応する暴走電圧を検出し、前記ＣＰＵをリセット
させる電圧検出リセット手段を、さらに備えたことを特
徴とする請求項１記載の電子装置。 - 【請求項３】前記電子装置は、前記動作電源を前記動作
電圧値と前記省エネ電圧値との間で切り換えを行ってい
る遷移中は、前記ＣＰＵの動作をホールドし、前記動作
電源の電圧が一定値になると、前記ＣＰＵの動作のホー
ルドを解除するホールド手段を、さらに備えたことを特
徴とする請求項１または請求項２記載の電子装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8203031A JPH1031531A (ja) | 1996-07-12 | 1996-07-12 | 電子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8203031A JPH1031531A (ja) | 1996-07-12 | 1996-07-12 | 電子装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1031531A true JPH1031531A (ja) | 1998-02-03 |
Family
ID=16467209
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8203031A Pending JPH1031531A (ja) | 1996-07-12 | 1996-07-12 | 電子装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1031531A (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6653871B2 (en) | 2001-07-05 | 2003-11-25 | Fujitsu Limited | Method of and circuit for controlling a clock |
| JP2004163774A (ja) * | 2002-11-14 | 2004-06-10 | Semiconductor Energy Lab Co Ltd | 表示装置および表示装置の駆動方法 |
| JP2005190483A (ja) * | 2003-12-24 | 2005-07-14 | Samsung Electronics Co Ltd | 遊休モードでの電力消費が減少したプロセッサシステムおよびその方法 |
| JP2006215851A (ja) * | 2005-02-04 | 2006-08-17 | Toshiba Corp | 半導体集積回路 |
| JP2008090760A (ja) * | 2006-10-04 | 2008-04-17 | Internatl Business Mach Corp <Ibm> | マルチプロセッサシステムのプロセッサに電源を供給する方法および装置 |
| JP2009134577A (ja) * | 2007-11-30 | 2009-06-18 | Fujitsu Microelectronics Ltd | 電源制御装置及びその電源制御装置を有するシステムｌｓｉ |
| JP2009198915A (ja) * | 2008-02-22 | 2009-09-03 | Oki Data Corp | 画像処理装置 |
| US7886170B2 (en) | 2006-04-25 | 2011-02-08 | Canon Kabushiki Kaisha | Power management of image forming apparatus and control method therefor |
| JP2011076102A (ja) * | 2010-11-11 | 2011-04-14 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| US8185678B1 (en) * | 2009-06-19 | 2012-05-22 | Xilinx, Inc. | Method and apparatus for controlling a data bus |
| US8473763B2 (en) | 2009-11-05 | 2013-06-25 | Canon Kabushiki Kaisha | Image forming apparatus |
| JP2015092382A (ja) * | 2014-12-24 | 2015-05-14 | 株式会社東芝 | 情報処理装置 |
| EP2549653A3 (en) * | 2011-07-20 | 2016-09-28 | Nxp B.V. | Power Control Circuit And Method Therefor |
-
1996
- 1996-07-12 JP JP8203031A patent/JPH1031531A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6653871B2 (en) | 2001-07-05 | 2003-11-25 | Fujitsu Limited | Method of and circuit for controlling a clock |
| JP2004163774A (ja) * | 2002-11-14 | 2004-06-10 | Semiconductor Energy Lab Co Ltd | 表示装置および表示装置の駆動方法 |
| JP2005190483A (ja) * | 2003-12-24 | 2005-07-14 | Samsung Electronics Co Ltd | 遊休モードでの電力消費が減少したプロセッサシステムおよびその方法 |
| JP2006215851A (ja) * | 2005-02-04 | 2006-08-17 | Toshiba Corp | 半導体集積回路 |
| US7886170B2 (en) | 2006-04-25 | 2011-02-08 | Canon Kabushiki Kaisha | Power management of image forming apparatus and control method therefor |
| JP2008090760A (ja) * | 2006-10-04 | 2008-04-17 | Internatl Business Mach Corp <Ibm> | マルチプロセッサシステムのプロセッサに電源を供給する方法および装置 |
| JP2009134577A (ja) * | 2007-11-30 | 2009-06-18 | Fujitsu Microelectronics Ltd | 電源制御装置及びその電源制御装置を有するシステムｌｓｉ |
| JP2009198915A (ja) * | 2008-02-22 | 2009-09-03 | Oki Data Corp | 画像処理装置 |
| US8185678B1 (en) * | 2009-06-19 | 2012-05-22 | Xilinx, Inc. | Method and apparatus for controlling a data bus |
| US8473763B2 (en) | 2009-11-05 | 2013-06-25 | Canon Kabushiki Kaisha | Image forming apparatus |
| JP2011076102A (ja) * | 2010-11-11 | 2011-04-14 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| EP2549653A3 (en) * | 2011-07-20 | 2016-09-28 | Nxp B.V. | Power Control Circuit And Method Therefor |
| JP2015092382A (ja) * | 2014-12-24 | 2015-05-14 | 株式会社東芝 | 情報処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1204016B1 (en) | Power down protocol for integrated circuits | |
| CN100388163C (zh) | 用于允许处理器的低功率模式的方法和装置 | |
| US5760636A (en) | Adjusting clock frequency and voltage supplied to a processor in a computer system | |
| KR920002754B1 (ko) | 전력 소비 절약용슬립 기능을 갖는 마이크로컴퓨터 시스템 | |
| US7657764B2 (en) | Method and apparatus for on-demand power management | |
| US8020015B2 (en) | Method and apparatus for on-demand power management | |
| CN100456210C (zh) | 用于减少空闲模式下的功率消耗的处理器系统和方法 | |
| US5025387A (en) | Power saving arrangement for a clocked digital circuit | |
| US5561384A (en) | Input/output driver circuit for isolating with minimal power consumption a peripheral component from a core section | |
| US7809961B2 (en) | Standby mode for power management | |
| JP3509232B2 (ja) | コンピュータシステムおよびその電力管理装置 | |
| US7761727B2 (en) | Micro-controller having USB control unit, MC unit and oscillating circuit commonly used by the USB control unit and the MC unit | |
| US20070262805A1 (en) | Start-up circuit and start-up method | |
| JPH1031531A (ja) | 電子装置 | |
| JP4322810B2 (ja) | 集積回路および低電圧検出システム | |
| JPH07319590A (ja) | 携帯用情報処理機器の電源供給装置およびその駆動方法 | |
| US6026498A (en) | Clock signal generator circuit using a logical result of an output of a computer and a source clock to generate plurality of clock signals | |
| EP1204017A1 (en) | Device and method for selectively powering down integrated circuit blocks within a system on chip | |
| KR20040060727A (ko) | 동적 전압 전이 | |
| JP3475510B2 (ja) | 省電力機能付き集積回路 | |
| JPH11143570A (ja) | Ｌｓｉのクロック停止信号生成回路 | |
| JP2005050030A (ja) | 半導体集積回路装置、クロック制御方法及びデータ転送制御方法 | |
| JP2001034370A (ja) | 省電力制御装置、省電力制御方法及びコンピュータシステム | |
| JPH0566866A (ja) | 情報処理装置 | |
| JP3428398B2 (ja) | 電力供給回路 |