JPH03123919A - コンピュータシステム - Google Patents

コンピュータシステム

Info

Publication number
JPH03123919A
JPH03123919A JP1261566A JP26156689A JPH03123919A JP H03123919 A JPH03123919 A JP H03123919A JP 1261566 A JP1261566 A JP 1261566A JP 26156689 A JP26156689 A JP 26156689A JP H03123919 A JPH03123919 A JP H03123919A
Authority
JP
Japan
Prior art keywords
cpu
sleeve
output
input
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1261566A
Other languages
English (en)
Inventor
Minoru Watanabe
稔 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1261566A priority Critical patent/JPH03123919A/ja
Priority to DE69020290T priority patent/DE69020290T2/de
Priority to EP90119067A priority patent/EP0421431B1/en
Priority to KR1019900015948A priority patent/KR930009768B1/ko
Priority to TW079109934A priority patent/TW199925B/zh
Publication of JPH03123919A publication Critical patent/JPH03123919A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [゛発明の目的] (産業上の利用分野) この発明は少ない消費電力で効率良く稼動することので
きるコンピュータシステムに関する。
(従来の技術) パーソナルコンピュータの分野では従来のディスクトッ
プタイプに代わり、小形、軽量、携帯に便利なラップト
ツブと称されるタイプが主流となりつつある。ラップト
ツブはその用途からバッテリで駆動されるものが多い。
ところで、比較的高性能なディスクトップタイプのパー
ソナルコンピュータが持つCPUは、処理内容にかかわ
らずそのCPUが持つ性能をフルに活用するため最大ス
ピードで動作させるのが通常であった。ところが上述し
たラップトツブコンピュータでは常にCPUが有効な処
理をしていることは少ない。ラップトツブコンピュータ
は、バッテリにより駆動されるものもあり、長時間動作
させるためには消費電力を抑える必要がある。しかし、
消費電力は、処理スピードにある程度比例するので、C
PUが有効な処理をしていないときには、処理スピード
を低下させたり、CPUを停止させたりする手法が考え
られる。この手法はrCPUスリーブ」等と呼ばれる。
しかし従来のCPUスリーブは、ソフトウェア側でこの
スリーブを意識していないと元来持つ機能を活かせない
といった不都合を持っていた。
(発明が解決しようとする課題) 上述したように従来のスリーブ機能は、CPUが有効な
処理をしているかどうかを判断する機能がソフトウェア
のみに頼っていたために、オーバヘッドが大きく、有効
に機能させるためには、プログラマに負担がかかってい
た。
この発明は上述した欠点に鑑みてなされたものであり、
あらゆるアプリケーションソフトウェアにおいて有効に
スリーブ機能を働かせることのできるコンピュータシス
テムを提供することを目的とする。
[発明の構成] (課題を解決するための手段) 本発明のコンピュータシステムは、CPUが有効な処理
をしていないときに処理速度を低下させたり停止させる
スリーブ機能を持ち、このスリーブモード時にシステム
に供給するクロックを制御するシステムクロック供給手
段と、CPUが有効な処理をしていない状態を検知した
ときにその内容がセットされるレジスタと、このレジス
タを参照することによりCPUのスティタスをチェック
し、システムクロックに反映させるシステムクロック制
御手段とで構成される。
(作 用) 上述した構成にて、プログラムの処理内容を解析し、そ
の解析結果によってシステムクロックを制御する。具体
的には解析結果がレジスタにCPUスティタスとしてセ
ットされ、BIOSがスティタスチェックルーチンにて
そのレジスタ値を参照することによりクロック制御回路
によるシステムへのクロック供給をコントロールする。
このことにより、より広範囲のアプリケーションソフト
に対して効率的なスリーブ機能を実現することができる
。更に、スリーブの状態を表示する表示器を持つことで
、使用者がどの程度スリーブ機能が有効に動作している
かを知ることができる。
(実施例) 以下、図面を使用して本発明実施例につき詳細に説明す
る。第1図は本発明の実施例を示す回路図であり、具体
的にはCPUの動作解析のための回路例ならびにクロッ
ク制御回路例である。図において、符号1はレジスタで
あり、システムが特定のステータスを実行したがどぅが
を記憶する。
符号2はオアゲートであり、DMAサイクルや、レジス
タ1に設定された値を読むことで、レジスタを初期化(
CPUはアイドル(Idle)状態というステータス)
する。符号3はオアゲートであり、リセット、スリーブ
許可、特定サイクル等のときに、レジスタをセット(C
PUはとシイ (Busy)であるというステータス)
する。符号4はオアゲートであり、システムのステータ
スを監視し、特定サイクルのとき、出力をアクティブに
する。符号5はトライステートバッファであり、レジス
タlの内容を読み出すときに、出力をイネーブルにする
。符号6はクロックゲートであり、スリーブ時にシステ
ムに対するクロックを停止させる。符号7はフリップフ
ロップであり、スリーブモードのときにセットされ、割
込み等のイベントによってクリアされる。符号8はスリ
ーブインジケータであり、このスリーブインジケータ8
の表示状態を視認するにより、スリーブの状態をモニタ
することができる。
第2図は本発明実施例の動作を示すフローチャートであ
り、比較のために従来の動作も含めて示しである。図中
、(a)、(b)は従来におけるBIOSの基本入出力
動作を示し、(c)はアプリケーションソフトウェアの
入出力動作を示し、(d)は本発明に従う入出力ステイ
タスチェツクルーンの動作を示す。符号21は入出力の
応答を持つステップであり、CPUは有効な処理をして
いない。従来のスリーブ機能では、ここでのみクロック
制御を行う。符号22は人出力待ちの間、他の処理を行
うステップであり、アプリケーションソフト(アプリケ
ーションソフトウェア)により種々の処理を実行したり
、又は何も実行しなかったりする。符号23はCPUの
動作をチェックするステップであり、CPUが有効な処
理をしているかどうか、即ち、ステップ22の処理の有
効性をハードウェアレジスタによりチェックする。
符号24はシステムのクロックを制御するステップであ
り、特定のレジスタのフラグをセットすることで、クロ
ックをスリーブ状態にし、ハードウェアの割込み等によ
って復帰する。
以上、本発明実施例の動作について詳細に説明する。通
常のコンピュータでは、CPUの処理に対して人出力の
動作速度が非常に遅いため、一部のアプリケーションソ
フトでは人出力待ちの間、ただ待ちループに入っている
場合がある。この場合、システムの基本人出カル−チン
(BiO8:Ba5ic Input 0uLpuL 
System )を利用していれば、そこにスリーブ機
能を設けることでスリーブを実現できる。しかし、多く
のアプリケーションソフトでは、第2図(c)に示す動
作を行っていて、入出力の応答があるまで、何か他の処
理もしていることが多い。この方法では第2図(a)に
示すルーチンにスリーブ機能を持たせてもその機能が有
効に活用されない。そこで第2図(b)のステータスチ
ェックでスリーブ機能を実現しようと考えたのが本発明
である。本発明によるハードウェアの回路例を第1図に
示す。本発明実施例では、特定の入出力にCPUアイド
ル(IDIJ)という信号ビットを持たせ、そのポート
をシステムが読んだ時と、DMAサイクルの時に限り、
このビットをセット(CPUはアドレス状態)し、リセ
ット、スリーブ禁止時、また入出カリ−ドライド、ビデ
オメモリリードライト時に、このビットをクリア(CP
Uはビジィ(BUSY))する。このビットをBiO2
の入出力ステータスチェックルーチンで参照することに
より、そのルーチンの前後でどんな処理をやっているの
か判断し、クロックの制御を行う。
通常、人出力に対する処理中には、処理速度か要求され
る処理はあまり行われないと考えられる。
使用者にとって処理速度がはっきりわかるのは、デイス
プレィの表示速度等であるため、ビデオメモリのアクセ
ス時には、cPUがビジィ(BUSY)であるという判
定にしている。また、他の入出力に対するアクセスも、
リアルタイムで行なう必要があるので、この場合も、C
PUはビジィであると判定する。これらの状態が検出さ
れなかった場合、システムは有効な処理を行っていない
と判断し、スリーブ状態に移行させ、目的入出力等の割
込み等によって、クロックをスリーブから復帰させ、ア
プリケーションソフトの処理に復帰する。またスリーブ
中はスリーブインジケータ8により、スリーブ中である
ことを使用者に知らせ、その表示の度合によって、バッ
テリをどのくらい消費しているのかを使用者が判断でき
るようにする。この表示により、使用しているアプリケ
ーションソフトでは、どのくらいバッテリで動作できる
がが推測できる。
[発明の効果] 以上説明のように、ハードウェアによってCPUの処理
内容をチェックする機能をもたせることにより、従来ス
リーブ機能が適用できないとされていたアプリケーショ
ンソフトでもスリーブ機能が実現できるようになり、携
帯型コンピュータの性能を向上させることができる。ま
たスリーブ状態を表示として見ることで、バッテリの寿
命を推ハ1できる等の効果がある。
【図面の簡単な説明】
第1図は本発明の実施例を示すブロック図、第2図は本
発明実施例の動作を示すフローチャートある。 1・・・レジスタ、2.3.4・・・オアゲート、5・
・・トライステートバッファ、6・・・クロックゲート
、7・・・フリップフロップ、8・・・スリーブインジ
ケータ。

Claims (1)

    【特許請求の範囲】
  1.  CPUが有効な処理をしていないときに処理速度を低
    下させたり停止させるスリーブ機能を持ち、このスリー
    ブモード時にシステムに供給するクロックを制御するシ
    ステムクロック供給手段と、CPUが有効な処理をして
    いない状態を検知したときにその内容がセットされるレ
    ジスタと、このレジスタを参照することによりCPUの
    ステイタスをチェックし、システムクロックに反映させ
    るシステムクロック制御手段とを具備することを特徴と
    するコンピュータシステム。
JP1261566A 1989-10-06 1989-10-06 コンピュータシステム Pending JPH03123919A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP1261566A JPH03123919A (ja) 1989-10-06 1989-10-06 コンピュータシステム
DE69020290T DE69020290T2 (de) 1989-10-06 1990-10-04 Rechnersystem mit einer Schlaffunktion.
EP90119067A EP0421431B1 (en) 1989-10-06 1990-10-04 A computer system with a sleep function
KR1019900015948A KR930009768B1 (ko) 1989-10-06 1990-10-06 슬리프기능을 갖춘 컴퓨터 시스템 및 그 제어방법
TW079109934A TW199925B (ja) 1989-10-06 1990-11-23

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1261566A JPH03123919A (ja) 1989-10-06 1989-10-06 コンピュータシステム

Publications (1)

Publication Number Publication Date
JPH03123919A true JPH03123919A (ja) 1991-05-27

Family

ID=17363689

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1261566A Pending JPH03123919A (ja) 1989-10-06 1989-10-06 コンピュータシステム

Country Status (5)

Country Link
EP (1) EP0421431B1 (ja)
JP (1) JPH03123919A (ja)
KR (1) KR930009768B1 (ja)
DE (1) DE69020290T2 (ja)
TW (1) TW199925B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0675654A (ja) * 1992-08-25 1994-03-18 Hokkaido Nippon Denki Software Kk コンピュータの節電方式
US6173408B1 (en) 1997-09-03 2001-01-09 Matsushita Electric Industrial Co., Ltd. Processor
US6751741B1 (en) 1999-02-09 2004-06-15 International Business Machines Corporation Computer power management apparatus and method for optimizing CPU throttling
JP2009097366A (ja) * 2007-10-15 2009-05-07 Mazda Motor Corp エンジンのオイル供給装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69229819T2 (de) * 1991-06-18 2000-01-27 Nokia Mobile Phones Ltd Einstellung der Taktfrequenz einer elektrischen Schaltung
US5369771A (en) * 1991-12-23 1994-11-29 Dell U.S.A., L.P. Computer with transparent power-saving manipulation of CPU clock
US5452434A (en) * 1992-07-14 1995-09-19 Advanced Micro Devices, Inc. Clock control for power savings in high performance central processing units
EP0633518A1 (en) * 1993-05-27 1995-01-11 Picopower Technology Inc. Circuit for generating modular clocking signals
US5894577A (en) * 1993-09-22 1999-04-13 Advanced Micro Devices, Inc. Interrupt controller with external in-service indication for power management within a computer system
FR2789501B1 (fr) 1999-02-09 2001-04-13 St Microelectronics Sa Procede et dispositif de reduction de la consommation d'un microcontroleur
KR100425205B1 (ko) * 2001-12-28 2004-03-31 주식회사 하이닉스반도체 마이크로 컨트롤러의 스탑 모드 제어 회로
US11895588B2 (en) 2020-08-05 2024-02-06 Analog Devices, Inc. Timing precision maintenance with reduced power during system sleep

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58115513A (ja) * 1981-12-29 1983-07-09 Fujitsu Ltd 周波数可変型マイクロコンピユ−タ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0675654A (ja) * 1992-08-25 1994-03-18 Hokkaido Nippon Denki Software Kk コンピュータの節電方式
US6173408B1 (en) 1997-09-03 2001-01-09 Matsushita Electric Industrial Co., Ltd. Processor
US6751741B1 (en) 1999-02-09 2004-06-15 International Business Machines Corporation Computer power management apparatus and method for optimizing CPU throttling
JP2009097366A (ja) * 2007-10-15 2009-05-07 Mazda Motor Corp エンジンのオイル供給装置

Also Published As

Publication number Publication date
DE69020290D1 (de) 1995-07-27
EP0421431A3 (en) 1992-03-18
DE69020290T2 (de) 1995-10-26
EP0421431A2 (en) 1991-04-10
EP0421431B1 (en) 1995-06-21
KR930009768B1 (ko) 1993-10-11
TW199925B (ja) 1993-02-11
KR910008547A (ko) 1991-05-31

Similar Documents

Publication Publication Date Title
US5355501A (en) Idle detection system
US5737615A (en) Microprocessor power control in a multiprocessor computer system
US6795781B2 (en) Method and apparatus for compiler assisted power management
US6240521B1 (en) Sleep mode transition between processors sharing an instruction set and an address space
US6088807A (en) Computer system with low power mode invoked by halt instruction
US7869835B1 (en) Method and system for pre-loading and executing computer instructions within the cache memory
US6343363B1 (en) Method of invoking a low power mode in a computer system using a halt instruction
KR19980077441A (ko) 절전형 스크린 세이버 기능을 갖는 컴퓨터 시스템 및 그 제어방법
US20030135769A1 (en) Power management in computing applications
US5515539A (en) Apparatus and method for reducing power consumption by peripheral devices after downloading a program therefrom
US8281171B2 (en) Adjustment of power-saving strategy depending on working state of CPU
US20090013171A1 (en) Computer docking system using hardware abstraction
JPH03123919A (ja) コンピュータシステム
JP4621706B2 (ja) ハードウェア制御のパワー管理機能を備えたコンピュータ・システム
JPH07182073A (ja) コンピュータシステムにおけるユーザ入力デバイス存在のエミュレート方法、スタンバイ中のデバイス構成のロス防止方法、デバイス存在のエミュレートのためのコントローラ回路およびデバイス構成の捕捉のためのコントローラ回路
JPH04362716A (ja) システム再起動装置
JP4689087B2 (ja) 情報処理装置及び省電力移行制御方法
WO1993001542A1 (en) Microprocessor with oem mode for power management
US5771390A (en) System and method for cascading from a power managed suspend state to a suspend-to-disk state in a computer system
US7197655B2 (en) Lowered PU power usage method and apparatus
JP2001109538A (ja) パワーマネジメントシステム
JPH05233325A (ja) マイクロプロセッサ装置及び割込みと自動化入出力トラップ再始動を行う方法
JP3047534B2 (ja) 電力低消費システム
KR20010047483A (ko) 컴퓨터에서의 터치 패드 기능 제어 방법
JPH08320745A (ja) 情報処理装置のスリープ方法