JP2001506475A - バッテリ式通信装置 - Google Patents

Abstract

(57)【要約】 電力消費が減少されたバッテリ式通信装置が既知である。装置は分離していないセグメントへ分割される。セグメントをクロックするために多重クロックスキームが適用され、クロックは異なる周波数で動作する。これは装置の設計段階においてセグメントの注意深い選択を必要とする。クロック構造は複雑である。所望のチップ領域は増加される。かかる装置に対して、殆どチップ領域の増加を必要とせずに、簡単な電力消費減少手段が提案される。活性モード及び待機モードの両方で、基準クロックは公称周波数で動作する。装置の無線基地局への同期が保存されるべき待機モード中、より低い周波数を有するクロック信号は基準クロックから誘導される。待機モード中、誘導クロック信号は所与の論理ブロックをクロックし、このとき他の論理ブロックはスイッチオフされている。同期が保存されるよう、他の論理ブロックは規則的な間隔で活性化される。

Description

【発明の詳細な説明】 バッテリ式通信装置 本発明は、無線周波部と、ベースバンド処理配置と、タイミング制御配置とを 含むバッテリ式通信装置に関する。 上述の種類のバッテリ式通信装置は、文献”Multiple Clocking Scheme for L ow Power RTL Design”，C．Papachristou et al.，pp．27-32，Proceedings of the 1995 Int．Symposium on Low Power Design，Dana Point，23-26 April 19 95より既知である。上記の文献では、セルラー式電話機といったバッテリ式装置 のＣＭＯＳコア回路が、活性モードにおける電力の減少を達成するためにいかに して再設計されるかが記載されている。かかる装置では、電力の減少は待機時間 及び通話時間を増加するために重要である。環境学的な理由のため、バッテリの 使用は最小化されるべきである。人間工学的な理由のため、通信装置の重さ及び 寸法はできる限り小さいべきである。分離していないセグメントをクロックする ための非重複多重クロックスキームが記載される。各セグメントモジュールの動 作周波数はｆ／ｎであり、ｆは周波数を示し、ｎは整数である。かかるアプロー チは設計段階においてセグメントの注意深い選択を必要とする。その上、クロッ ク構造は複雑である。分離したクロック回路のために増加されたチップ領域が必 要とされ、それによりＩＣ（集積回路）製造の費用は増加される。 本発明は、電力の減少が、簡単に、実質的にチップ領域の増加なしに達成され るバッテリ式通信装置を提供することを目的とする。 このため、上述の種類のバッテリ式通信の装置は、上記通信装置は上記タイミ ング制御配置に結合される連続して動作する基準クロック発振器を含み、上記通 信装置は活性モード及び減少された電力の待機モードで動作するよう配置され、 上記タイミング制御配置 は減少された電力の待機モード中に同期を維持するための同期手段を含む第１の 論理ブロックへ分割され、上記基準クロック発振器のクロック周波数よりも低い 周波数を有する誘導クロック信号を発生するクロック周波数減少手段を含み、誘 導クロック信号は上記減少された電力の待機モード中に上記第１の論理ブロック を制御することを特徴とする。これにより、クロック制御論理回路のみが再設計 される必要があり、待機モード中に減少された電力のない通信の装置と比較して チップ領域の増加を殆ど必要とすることがない。基準クロック発振器は活性モー ド及び待機モードの両方においてその公称周波数で作動するため、長いスタート アップ時間は回避される。これにより、モード切換及び遅延時間の管理が簡単に される。通信装置のコア設計は殆ど変更されない。実際のクロックゲーティング がないため、クロックスキューに関する実際的な問題は生じない。 本発明は、待機モード中は、待機モード中に活性のままとされる回路に対して は動作速度が減少されうるよう減少された機能性であるが電力消費は減少されえ 、一方基準クロック発振器は活性モード中と同じ速度で作動するという洞察に基 づく。 実施例は従属項に記載される。クロック周波数を減少するための簡単な回路と して分周器が使用されうるが、クロックパルス削除装置といった他の手段が使用 されうる。制御されるべき論理がエッジ感応論理であれば、クロックのデューテ ィサイクルは臨界ではない。論理がレベル感応であれば、望ましくはクロック信 号のデューティサイクルは約５０％である。簡単な実施例では、第１の論理ブロ ックは基準クロック発振器のクロック信号を多重化するマルチプレクサを制御す るクロック選択信号及び減少されたクロック信号の両方を発生することができ、 第２の論理ブロックといった回路のクロックバッファは待機モード中は完全にス イッチオフされうる。待機モード中の電力の減少の簡単な構造により、電源電圧 を減少すること、論理回路の最小化、最適配線レイアウト、ブレイク・ビフォア ・メイククロックバッファ回路等の他の電力消費節約手段が独立に適用されうる 。 以下、例として添付の図面を参照して本発明を説明し、図中、 図１はディジタルワイヤレス通信システムを概略的に示す図であり、 図２は本発明によるバッテリ式通信装置を示す図であり、 図３は本発明によるクロック周波数減少手段の第１の実施例を示す図であり、 図４は本発明によるクロック周波数減少手段の第２の実施例を示す図であり、 図５は第２の実施例のタイミング図を示す図である。 全ての図について同一の特徴に対して同一の参照番号が使用される。 図１はディジタルワイヤレス通信システム１を概略的に示す図である。例とし てＤＥＣＴ（Digital Enhanced Cordless Telecommunications）システムが説明 されるが、システムは他の任意のワイヤレス通信システムでありうる。ＤＥＣＴ の更に詳細な説明については、ハンドブック”Cordless Telecommunications in Europe”，H.W.Tuttlebee，Springer Verlag，1990，Appendix 3，pp．273-278 を参照のこと。無線基地局にロックされるとき、送受話器は基地局に同期されね ばならず同期されたままとされる。ＤＥＣＴシステムは送受話器によるいわゆる 動的チャネル割当てを適用し、ロックは無線基地局のビーコン信号上で行われる 。かかるロック及び同期は従来技術で周知である。システム１はＤＥＣＴ無線基 地局２と、無線基地局２と通信するための複数のバッテリ式携帯型ＤＥＣＴ通信 装置３及び４とを含む。無線基地局２は電話線６を通じて交換電話網５に結合さ れる。網５は公衆網又は専用網でありうる。網５はアナログ又はディジタル電話 網でありうる。更に、交換網５に結合された固定網加入者のワイヤ式電話機７が 示されている。 図２は本発明によるバッテリ式通信装置のブロック図を示す図である。通信装 置３はアンテナ２１に結合される無線周波部２０と、タイミング制御配置２３に 結合されるベースバンド処理配置２２とを含む。動作上、装置３はＤＥＣＴプロ トコルに従って動作するプログラムされた装置である。装置３は更に水晶発振器 ２４とバッテリ電源手段２５とを含む。待機モードでは、バッテリ電源手段２５ はタイミング制御配置２３によって発生され電源電圧を活性モード中よりも低い 電圧に制御する信号ＢＡＴ＿ＬＯＷによって制御されうる。かかる制御はそれ自 体として既知である。通信装置３は更に、マイクロホン２６と、イアピース又は スピーカ２７と、キーボード２８とを含む。タイミング制御配置２３は、待機モ ードであるときにＤＥＣＴ規格に従ってベースバンド処理配置２２へタイミング 制御情報を供給する。装置３が無線基地局２にロックされていれば、タイミング 制御配置は無線基地局２に同期される。かかる同期はそれ自体として既知である 。ＤＥＣＴプロトコルに従って、活性モードにあるとき、空中インタフェース及 びアンテナ２１を通じて、無線基地局２とバッテリ式通信装置３との間の同期タ イミング情報は交換される。ＣＭＯＳ論理を想定すると、電力消費はクロック切 換周波数に比例し、供給電圧の平方に比例する。このように待機モード中にクロ ック周波数及び／又は電源電圧を減少することによってかなりの電力減少が達成 されうる。 図３は、入力側で発振器２４に結合され出力側でマルチプレクサ３２の第１の 入力に結合される分周器３０を含む本発明によるクロック周波数減少手段の第１ の実施例を示す図である。発振器２４はマルチプレクサ３２の第２の入力３３に 直接結合される。減少された電力の待機モード中に同期を維持するための同期手 段を含む第１の論理ブロック３６は第１のクロックバッファ３４を通じてマルチ プレクサ３２に結合され、同期手段はそれ自体として既知であり、ここでは詳細 には示されていない。出力側では、マルチプレクサ３ ２はまた第２のクロックバッファ３５を通じて第２の論理ブロック２２に結合さ れる。同期は待機モード中に失われてはいけないため、通信装置３が待機モード にあるときは同期タイミング情報は保存されねばならない。このため、装置３が 待機モードである間は発振器２４及びタイミング制御配置２３は動作し続ける。 待機モード中、タイミング制御配置２３がまだ無線基地局２と同期して動作して いるかを検査し、それに従って同期を維持するために、タイミング制御配置２３ はベースバンド処理配置及び無線周波部２０の他の部分を規則的に活性化させる 。同期の後、通信装置３が再び待機モードを採用するよう、ベースバンド処理配 置２２及び無線周波部２０は不活性化される。この時点において、クロックバッ ファ３５は無効とされる。ブロック３０は待機モード中に高い水晶発振器周波数 で動作するため、ブロック３０は電力消費に関して最適化されることが重要であ る。ＤＥＣＴ装置３の所与の例では、活性モード及び待機モードの両方において 、発振器２４は１３．８２４ＭＨｚで動作し、これに対して誘導クロック信号は １．１５２ＭＨＺの周波数を有する。これにより、待機モードでは、誘導クロッ クによってクロックされる論理ブロックの電力消費は１２の係数で減少される。 待機モードでは、活性モード中と同じハードウエアを使用する同期を保存するた めの回路に関して、計算の電力の余剰がある。このため電源電圧は待機モードに 中においても減少されうる。所与のＤＥＣＴの例では、典型的には５の電力消費 減少係数が達成される。 図４は本発明によるクロック周波数減少手段の第２の実施例を示す図である。 この実施例では、減少手段はクロックパルス削除装置４０を含み、以下実施例が 詳述される。所与の実施例では、誘導クロック信号は基準クロックの１２のパル スごとに１のパルスを有する。他のクロックパルス削除スキームもまた適用され うる。エッジ感応論理の場合、任意のクロックパルス減少スキームが適用されう る。クロックパルス削除装置４０は４つのＤ−フリップフロップ４ １，４２，４３及び４４の縦続を含み、各フリップフロップはデータ入力Ｄ、ク ロック入力Ｃ、出力Ｑ、及びリセット入力Ｒを有する。夫々の出力Ｑは夫々のイ ンバータ４５，４６，４７及び４８を通じて夫々のＤ入力に結合される。誘導ク ロック信号ＣＬＫＯＵＴは、フリップフロップ４１及び４２の出力Ｑと、フリッ プフロップ４３及び４４の反転された出力とに結合される夫々の入力を有するＡ ＮＤゲート４９の出力において得られる。基準クロック発振器２４によって発生 されるクロックＣＬＫＩＮは、インバータ５１を通じて全てのリセット入力Ｒに 結合される他の入力を有するＡＮＤゲート５０を通じてＤフリップフロップ４１ のクロック入力Ｃに結合される。制御信号ＦＲＥＱ＿ＬＯＷは装置４０を活性及 び不活性とする。 図５は第２の実施例のタイミング図を示す図である。図中、時間ｔの関数とし て、クロック信号ＣＬＫＩＮ及びＣＬＫＯＵＴと、上記Ｄ−フリップフロップの 出力信号Ｑ１，Ｑ２，Ｑ３及びＱ４と、制御信号ＦＲＥＱ＿ＬＯＷとが示されて いる。簡単に確認されるように、誘導クロック信号ＣＬＫＯＵＴは基準クロック 発振器２４の周波数の１２分の１の周波数を有する。 上述より、当業者によって添付の請求項によって定義される本発明の精神及び 範囲を逸脱することなく様々な変更がなされうること、従って本発明は提供され る例に制限されないことが明らかとなろう。

Claims (1)

1. 【特許請求の範囲】 １． 無線周波部と、ベースバンド処理配置と、タイミング制御配置とを含むバ ッテリ式通信装置であって、 上記通信装置は上記タイミング制御配置に結合される連続して動作する基準ク ロック発振器を含み、 上記通信装置は活性モード及び減少された電力の待機モードで動作するよう配 置され、 上記タイミング制御配置は減少された電力の待機モード中に同期を維持するた めの同期手段を含む第１の論理ブロックへ分割され、上記基準クロック発振器の クロック周波数よりも低い周波数を有する誘導クロック信号を発生するクロック 周波数減少手段を含み、誘導クロック信号は上記減少された電力の待機モード中 に上記第１の論理ブロックを制御することを特徴とする通信装置。 ２． 上記クロック周波数減少手段は分周器を含む、請求項１記載の通信装置。 ３． 上記クロック周波数減少手段はクロックパルス削除配置を含む、請求項１ 記載の通信装置。 ４． 上記クロック周波数減少手段は、上記分周器又は上記クロックパルス削除 配置に結合される第１の入力及び上記基準クロック発振器に結合される第２の入 力を有するマルチプレクサを含み、上記マルチプレクサは上記第１の論理ブロッ クによって発生されるクロック選択信号によって制御される、請求項２又は３記 載の通信装置。 ５． 上記ベースバンド処理配置は上記第１の論理ブロックによっ て発生される無効信号により上記減少された電力の待機モード中にクロック入力 が無効とされる、請求項１記載の通信装置。 ６． 上記通信装置の電源電圧は待機モード中に減少される、請求項１記載の通 信装置。