KR100346503B1

KR100346503B1 - 통신시스템 가입자 유니트용 전력소비 제어방법 및 장치

Info

Publication number: KR100346503B1
Application number: KR1019970700445A
Authority: KR
Inventors: 월터 에스툴린; 짐 제이. 후아; 존 콰이웰; 케빈 키니; 마크 에이. 레모; 미카엘 더블유. 레젠스버그; 주니어 밴더슬리스 윌리엄 티.
Original assignee: 인터디지탈 테크날러지 코포레이션
Priority date: 1994-07-21
Filing date: 1995-07-17
Publication date: 2002-11-22
Also published as: DE1096692T1; FI20041119A; FI116708B; DE69535424T2; DE69528398D1; WO1996003811A1; DE69528369T2; EP1320249B1; HK1031965A1; AU3130595A; JP4351147B2; EP1079592A2; ES2255474T3; EP1079530B1; ES2182751T3; DE1320249T1; FI20041115A; FI116707B; HK1058116A1; JPH09511882A

Abstract

시분활 다중 접근(10) 무선 전화시스템의 가입자 유니트 (10)는 타임 슬롯을파우워 다운되는 회로소자 (12, 13, 21, 29, 56, 57, 58)가 통신 신호처리에 불필요하다는 전력소비 모자이크 배열에 대하여 각각의 타임 슬롯으로 재구성된다. 회로범위를 최소화하기 위하여는 전력 소비 제어신호를 분배하는 기술 예컨데 클록 주파수 제어(26, 30, 70) 또는 파우워 다운 코맨드(31, 67, 68)가 실제로 파우어 공급기 회로를 제어함이 없이 제어된 회로 소자 파우어 소비를 변경시키는데 사용되는 기술이 제공되어야 한다. 프로그램가능 링 주파수 로직(20)은 링잉 신호 발생기(58)의 주파수를 제어하고, 고주파 링 제어 신호 (70)은 링잉 동작의 리듬에서 스위치 온 오프된다. 확장 헤더는 라인 전력 소비에 의해 감소시키기 위해 동일한 무선 장비를 가지고 서브하는 복수 가입자 루프 회로를 인에이블 하기 위해 제공된다.

Description

통신시스템 가입자 유니트용 전력소비 제어방법 및 장치

배터리 또는 솔라 패널같은 제한된 전원에 좌우될 수 있는 전자 회로에서 전력 소비를 억제하는 데에는 오랫동안 흥미를 끌고 있다. 특히 휴대형이거나 전력 분배 설비가 적절히 역할을 하지 못하는 지형적 영역에 위치하는 무선전화 시스템 스테이션에 특히 흥미가 결정되고 있다. 이런 스테이션을 여기에서는 일반적으로 가입자 스테이션 유니트, 혹은 간단히 가입자 유니트라 부른다. 이 흥미는 다양한 종류의 오염 물질을 포함할 필요성에 대하여 성장하는 관심사로서 급격히 집중되고 있다.

무선전화 분야에서 전력 소비를 제한하기 위해 여러 형태의 노력이 행해지고 있다. 음성 동작형 송신기(VOX)는 실제 음성 신호의 존재 혹은 부재가 송신기 전력 공급을 ON 또는 OFF하고, 그 일례로서 볼기아노(D.R.Bolgiano)씨 등의 미국특허 제 4,130,731호가 알려져 있다. 한편, 송신시 같은 것을 포함한 가입자 유니트는 모든 동작 상태에서 완전히 전력 공급된다. 다수의 전력 보존 효과는 유니트가 채널의 능력을 대기하거나 호출 초기화를 대기하는 스탠바이 모드에 있는 동안 가입자 유니트의 최소한의 수신 회로를 주기적으로 가능하게 하는 데에 의거되고, 그 예로서 볼기아노씨의 미국 특허 제 4,272,650호 및 사토(H.Sato)씨 등의 미극 특허 제 5,203,020호를 들 수 있다. 이를 후자의 시스템에서 가입자 유니트 회로는 실제의 호를 신호 처리 중에 완전히 전력 공급된다. 용어 "호출 신호 처리(call signal processing)" 는 예를 들면 스테이션간 통신을 위해 어떤 형태의 신호에 대해 증폭, 필터링, 엔코딩/디코딩, 내삽법, 혹은 변조같은 동작을 참조한다.

사토씨 특허에서 이동성 원거리 통신시스템에서 가입자 유니트가 위치 설정되고 이 위치가 시스템의 어떤 채널상에서 서비스될 수 없을 때, 가입자 유니트는 적절한 채널 능력을 주기적으로 검사하고; 반대로 타이머를 제외한 모든 소자가 파워 다운되도록 파워 업된다. 이용 가능한 채널이 발견될 때 호출 시작을 대기하는 동안 중앙처리장치(CPU) 및 타이머는 연속으로 파워 업되고, 유니트의 나머지는 호출 시작을 검사하도록 주기적으로 파워 업된다. 결국 호출 접속 중에 전체 가입자 유니트는 연속적으로 파워 업된다.

시스템의 다른 그룹에서, 가입자 유니트는 그룹 및 특별한 구성이 가입자 유니트를 파워 업 하도록 제공되고 필요시 다른 것이 파워 다운 될 때로서 파워 업 혹은 다운된다. 몇몇 예로서는 무어(M.A.Moore)의 미국 특허 4,964,121, 이키하르(M.Ichihar)의 미국 특허 4,509,199, 그리고 미조톨(Y.Mizotol)의 미국 특허 4,713,809 를 포함한다. 마찬가지로 미조트(Y.Mizot)의 미국 특허 4,713,809에서, 시분할다중접근(TDMA) 시스템의 릴레이 스테이션은 가입자 유니트이 액티브되므로써 역할을 하는 이들 TDMA 타임 슬럿에서만 파워 업된다.

크릿클로우(D.N.Critchlow) 등의 미국 특허 제 5,008,900씨 등의 가입자 유니트 같은 무선 전화 시스템용 가입자 유니트는 부가입자 유니트 기능에 의해 결정되는 선택 시간에서 어떤 비교적 고전력 소비 소자가 바로 그 시간에서 수행되는 파워다운 수단을 포함한다. 예를 들면, 클리클로우 등의 특허에서 다양한 유니트 소자를 제어할 뿐만 아니라 어떤 신호 처리 기능을 수행하는 유니트에 포함된 프로세서 칩은 진행시 전화 호출이 없을 때 유니트의 동작 프로그램에서 아이들 명령의 실행에 따라 발생한다. 정상 동작은 인터럽트 신호에 따라 일시적으로 재시작하며, 수행될 서비스 루틴이 없다면, 처리기는 파워다운 상태로 복귀한다. 반대로 가입자 유니트 소자는 완전히 파워 업 된 것 처럼 보인다.

파네스(E.Paneth) 등의 미국 특허 제4,675,863호에서, 모뎀은 TDMA환경에서 기능하는 가입자 유니트는 반이중모드에서 동작된다. 이 모드에서 모뎀의 수신 복조 부분 및 송신변조부분은 다른 시간에서 동작하므로; 무선 주파수(RF)부분의 파워 앰프는 시간의 절반만이 액티브된다. 다른 가입자 유니트 소자는 연속적으로 동작하는 것처럼 보인다.

소재 위치에 비교적 도달하기 어려운 가입자 유니트는 솔라 패널 혹은 교류 충전기에 의해 지원되는 배터리를 사용하여 백업 파워 서플라이가 종종 장착된다.

상술된 형태의 노력에도 불구하고, 무선 TDMA 통신 시스템 내의 일부 가입자 유니트는 적절한 충전 기기를 가지고 백업 배터리 파워에 의해 동작될 수 있고 요구되는 전력을 공급하기 위해 다수의 백업 배터리를 사용해야 한다. 이러한 몇몇 유니트에서 한쌍의 15암페아-시간 12볼트 배터리와 4 내지 6솔라 패널의 충전원이사용되고 있다.

[발명의 개요]

본 발명에 따르면, TDMA 무선전화 시스템 가입자 유니트의 어떠한 회로소자는 회로 접속중에 회귀적으로 파워 다운된다. TDMA 타임 프레임을 각각 회귀시키는 상이한 타임 슬럿 중에 파워 다운된 부분은 프레임의 각 타임 슬럿에서 신호 처리 동작에 요구되지 않는다. 다시 말해, 유니트의 전력 소비를 동기적으로 제한하기 위해 각 타임 슬럿 범위에 걸쳐 파워업 및 파워다운되는 액티브 회로부를 갖는 가입자 유니트의 교환식 모자이크 배열이 있다.

본 발명의 일 양상에 따르면, 전력 소비 제어 신호를 분배하는 특별한 회로에 대한 필요는 기존의 제어 혹은 호출 신호 경로를 사용하여 감소되는데, 적절한 것은 전력 소비 커멘드를 사용하는 것이다. 수개의 제어 구현 기술은 특별한 전력소비 제어회로의 필요성을 감소시키기 위해 제어된다. 그들 기술은 전력 공급 전류 통로를 회로 소자에 예시적이고 제어적으로 스위칭하거나, 또는 전력소비가 클럭 레이트에 의해 영향을 받는 반도체 기술로 구현된 어떤 클럭소자에 출력되는 클럭 소스 주파수를 주기적으로 제어하거나, 또는 전력을 적게 소비하는 회로가 입력신호를 거의없이 혹은 없이 반응할 때 전력소비회로에 입력신호를 감소시키거나, 또는 앰프에 공급되는 바이어스 전류를 감소 시키거나, 또는 파위다운 입력 전송장치에 보통 제공되는 상응회로 소자에 커멘드신호를 분배하는 것을 포함한다.

본 실시예에 있어서, 가입자 유니트 회로는 가입자 유니트 신호 처리회로 소자를 전화국 세트에 결합하는 라인 인터페이스 유니트에 따른 단일 회로 보드와 다른 가입자 유니트회로 소자상에, 확장슬럿 혹은 혜더 커넥터를 포함하며, 가입자 유니트 회로의 활용을 공유하는 동일하거나 다른 타입의 추가적 서비스에 라인 인터 페이스 기능을 제공한다. 본 발명에 따른 가입자 유니트는 호출접속 장치에 연결되지 않은 액티브된 가입자 유니트와 통신하는 무선 제어 채널(RCC)를 제공하는 네트워크 스테이션을 포함한 TDMA 시스템에서 동작한다. 가입자 유니트는 그 유니트용 호출 트래픽이 존재하는가를 결정하는 RCC를 샘플에 요구되는 이들 회로 소자만을 위주로 하여 주기적으로 파워 업 하기 위해 TDMA 시스템 타입 슬릿과 트레일 클럭 배열을 활용한다.

일 실시예에서 RCC 채널을 사용하는 것은 각 TDMA 프레임 마다 일 타임 슬럿에 지나지 않는다. 일부 응용에서 매초마다 일 타임 슬럿, 혹은 빈번히 발생하지 않는 프레임에서 만이 추가로 사용할 수 있을 뿐이다.

추가적인 파워는 서어빙 가입자 유니트와 소정의 서어브된 가입자 통신도구 (예컨대 전화기 세트) 사이의 가입자 루트 회로를 그 루트 회로에 결합한 가입자 유니트의 기지국에 연결하는 무선 주파수 보다 실질적으로 작은 루트 길이로 제한함으로써 보호된다.

또한, 편리하게 제어될 수 있는 링 발전기는 디지털로 프로그램 가능한 링잉 주파수와, 2진 레벨 신호에 의해 제어되는 링잉 온-오프 케던스(cadence) 및 파워 서버가 사용된다.

가입자 유니트에서 파워 소비 벨 제어는 케이스 내에서 조정의 최소 온도를 유지하도록 가입자 유니트 케이스 내에서 열전 상의 제어에 따라 디스에이블 및 인에이블 된다.

본 발명은 통신시스템 스테이션의 상이한 동작상태에서 제어가 다른 정도로행해지는 전력 소비 제어방법 및 장치에 관한 것이다.

다음 발명의 상세한 설명 및 첨가된 클레임과 함께 첨부 도면을 고려하여 발명의 보다 완전한 이해 및 그의 다양한 형태, 목적 및 장점을 얻을 수 있다.

도 1A 및 도 1B는, 도 1C에 보인 바와 같이, 본 발명에 따른 가입자 유니트의 블럭 및 선도이고; 이들은 전체 가입자 유니트를 참조할 때 간단히 "도 1"로 표시된다;

도 2는 도 1의 가입자 유니트의 무선 주파수(RF) 부분에 대한 블럭 및 선도이다;

도 3은 전원 공급 장치, 전류, 파워다운, 제어회로 실시에 대한 개략도이다;

도 4는 바이어스 전류, 파워다운, 제어회로 실시에 대한 개략도이다;

도 5는 도 1의 가입자 유니트의 예시적 실시예에 사용되는 종래 기술의 타임 슬럿 구조의 다이어그램이다;

도 6은 도 1의 가입자 유니트의 TDMA 동작의 종래 기술을 예시하고 장방위상차 키잉(QPSK) 동작과 16위상차 키잉(16PSK) 동작을 위한 도 5의 타임슬럿 구조를 사용하는 상태도이다;

도 7은 도 1의 가입자 유니트의 DDF ASIC 상에 있는 아날로그/디지털 인터페이스 회로의 블럭 및 선도이다;

도 8은 도 1의 가입자 유니트는 DDF ASIC 상에 있는 커멘드 응답 클럭 선택 신호의 블럭 및 선도이다;

도 9는 도 1의 가입자 유니트의 DDF ASIC 상에 있는 아이들 타이머 및 웨이크-업 로직의 블럭 및 선도이다;

도 10은 도 11의 링 회로에 공급될 2개 주파수를 생성하는 회로의 블럭 및 선도이다; 그리고

도 11은 도 1의 가입자 유니트의 라인 인터페이스 회로에 대한 링 회로의 다이어그램이다.

[생략어구 및 머리문자의 정의]

AC : 교류

ADC : 아날로그/디지탈 변환기

AGC : 자동 이득 제어

ASIC : 주문형 집적 회로

CM0S : 보상형 금속 산화물 반도체

CODEC : 코더/디코더

CODECPD : CODEC 파워다운 신호

CPU : 중앙처리장치

DAC : 디지탈/아날로그 변환기

DC : 직류

DDF : DIF, DDS 및 FIR 기능을 행하는 ASIC

DDS : 집적 디지털 합성기

DIF : 디지털 IF

DIFCLK : 디지털/중간 주파수 클럭

DSP : 디지털 신호 처리기

FDAC : DIF 출력용 DAC

FIFO : 선입선출(큐) 메모리

FIR : 유한 임펄스 응답 필터

FLASH RAM : 전기적으로 프로그램 가능한 비휘발성 RAM

FLASH_CS : 칩-선택 신호

IF : 중간 주파수

IFLPBK : 중간 주파수 루프백

INT : 인터펠레이터

LSB : 최소 유의 비트

ms : 밀리초

MSB : 최대 유의 비트

P4RAM_CS : 핀-4 RAM 칩 선택 신호

PAEN : 파워 앰프 인에이블

PNP : p-, n- 및 p-형 접합 트랜지스터 도전 물질층

PROM : 프로그램 가능한 판독전용 메모리

PROM_CS : PROM 칩-선택 신호

PSK : 위상차 키잉(변조기술)

QPSK : 장방 위상차 키잉(변조기술)

RAM : 임의 접근 메모리

RCC : 무선 제어 채널

RF : 무선 주파수

Rx : 수신

SDAC : DDS 출력용 DAC

SLIC : 가입자 라인 인터페이스 회로

SLAC : 가입자 루프 오디오 회로

TDMA : 시분할 다원 접속

T/R : 송신 혹은 수신

Tx : 송신

VAGC : AGC 전압

VOX : 음성 동작형 송신기

설명을 제한없이 편하게 하기 위해 DMA통신 시스템 가입자 유니트를 참조하여 여기서 기술된다. 상기 유니트를 나타내는 도면은 상기 종래의 기술로부터 파나쓰 등, 그리고 크리츠크로 등의 작품으로 알려진 무선전화 신호 처리 회로 양상을 배치한 전력 보존 형태를 나타내기 위해 간략화된다. 이들 2명의 특허권자의 명세서는 여기서 참고로 협력한다. 그러나, 이 발명은 특별한 시스템 설계에 제한되지 않고 TDMA무선전화 시스템에 사용할 수 있다. 무선전화 신호 처리 양상이 포함된 논의는 발명의 전력 보존 측면의 이해를 용이하게 할 정도로만 여기서 필요하다.

도1 에 있어서는 TDMA통신 시스템을 의해 파네쓰 등에서 예시된 것처럼 크리츠로에 예시된 형태를 갖는 가입자 유니트의 타입을 포함한 가입자 터미널이 되시된다. 유니트(10)의 회로소자용 동작 전력는 배터리(도시 안됨) 또는 솔라 패널(도시 안됨) 혹은 AC로부터 DC 파워 서플라이(도시 안됨)까지, 변환기(9)의 세트에 의해 공급된다. 변환기 세트(9)는 유니트의 회로 소자에 필요한 다양한 출력전압과 도면에 예시적으로 표시된 +5볼트 및 -48볼트를 포함한 전압범위를 발생한다. 다양한 전압은 보통 도1 에 도시안된 회로에 의해 가입자 유니트회로 소자에 결합된다.

가입자 유니트(10)의 회로소자는 능동 및 수동 소자를 포함한다. 능동소자들중에서 각각은 소자가 최소한 전력-소비-절약적인 전기입력 접속장치를 갖는 그룹이 되고 이 전기 입력 접속 장치에서 소정의 변화가 회로 소자의 전력 소비에 상응하는 변화를 야기한다. 본 발명에 따르면, 전력-소비 -감지형 입력 접속 장치는 각각의 TDMA시스템 타임슬럿에서 신호처리에 요구되는 그룹 소자를 파워업하고 그룹의 나머지 소자를 파워다운 하기 위해 제어된다.

도1 의 가입자 유니트(10)는 송신부(12), 수신부(13), 및 타이밍과 제어논리회로(16)를 갖는 RF부분(11)을 포함한다. 안테나(17)는 무선 링크를 통해 TDMA시스템기지국(도시 안됨)에 결합되고 이어서 듀플렉서(18)에 의해 RF부분(11)의 송수신부에 결합된다. 가입자 유니트(10)는 디지탈 신호 처리기(DSP)(19) 즉, 프로그램된 중앙처리장치의 제어 하에서 동작된다. DSP(19)의 어떤 적합한 집적회로 칩은 텍사스 인스트루먼트사의 TMS320C52 이다. 주문형집접회로(ASIC)(20)는 DIF-공급 디지탈/아날로그 변환기(FDAC)(21)(예컨대 소니사의 CXD117M DAC)와 아날로그/디지탈변환기(ADC)(22)(예컨대 아날로그 디바이스사의 AD7776)에 의해 RF부분과 양방향으로 결합된다.

비트-평행 버스(23)과 DIFCLK 접속(26)은 DDF ASIC(20)로부더 FDAC(21)에 까지 디지탈 모듈레이션 보이스 데이타와 클럭신호을 각각 결합시킨다. 상기 DIFCLK 회로신호는 상기 FDAC(21)을 클럭하고, TDMA 시간이 FDAC 동작이 요구되지 않을때 슬롯되는 동안에 DIFCLK는 전력소모를 감소시키기 위해 오프되어진다. 이로 인하여 FDAC(21)은 전력소모가 클럭킹 레이트(c1ocking rate)에 의해 영향을 받는 반도체 기술을 사용하여 유리하게 배열되어진다. 그러한 기술들중의 한예는 CM0S 기술이다. 상기 CM0S회로에서, 입력된 전류는 상기 포함된 CM0S 디바이스들이 스위치되는 비율에 의존하고, 만약 상기 클럭신호가 차단되어지면 스위칭이 중지되며, 전력소모가 크게 감소된다. 상기와 유사한 효과는 그들의 입력신호들이 변화되지 않도록 할 때 클럭되지 않는 CM0S 회로성분에서 일어나므로써 상기 CM0S 트랜지스터들이 스위칭되지 않도록 한다. 아날로그 IF 신호들은 회로(27)에 의해 상기 FDAC(21)에서부터 상기 RF섹션(11)의 송신부(12)에까지 적용되어진다.

유사하게는, 수신된 아날로그 IF 신호들은 회로(18)에 의해 수신부(]3)에서부터 상기 ADC(22)에까지 결합되어지고, 상기 ADC의 디지탈 출력은 비트-평행 비-방향 회로(29)에 의해 상기 DDF ASIC(20)에 적용되어진다. 상기 회로(29)는 후속에서 설명되어지는 상기 DDF ASIC (20)으로부터 ADC(22)로 전력소모제어 신호들과 다른 제어 신호들을 적용하는데 이용된다. 회로(30)는 상기 DDF ASIC(20)으로부터 상기 ADC(22)로 추가로 몇개의 제어신호들을 결합한다.

다른 타이밍 및 제어신호들뿐만 아니라 전력소모제어신호들은 상기 회로(31)에 의해 상기 DDF ASIC(20)으로부터 상기 RF 섹션(11) 타이밍 및 제어 로직(16)에 적용되어진다. 상기 회로(31)는 제2도와 관련하여 더 자세하게 설명되어지지만, 본 발명의 목적을 위해서 신호들은 상기 RF섹션(11)에 인플리먼트(implement)전력 소모제어에 사용되기 위해 4개의 회로로 구성된다. 상기 4개의 신호들은 Tx(송신부(12)의 온 및 오프의 변환), Rx(수신부(13)의 온 및 오프의 변환) PAEN(상기 송신부(12)에 전력증폭기(101)의 사용가능 또는 사용불가능), IFLPSK(상기 수신부(13)에 루프백스위치의 제어)이다. 아날로그 변환기능(제1도에 도시되지 않음)에 대한 공급디지탈은 제2도와 관련하여 설명되겠지만 수신부(13)에서 자동이득기능과 관련이 있다. 상기 아날로그 변환기능에 대한 상기 공급디지탈은 수신부(13)의 개략적인 표시에 포함되도록 고려되어진다.

상기 DDF ASIC(20)은 아직 언급되지 않은 RF 섹션(11), 변환기(21)(22), DSP(19), 베이스밴드회로성분들사이에 조합하는데 필요한 상기 여러 신호프로세싱 및 제어기능들을 실행하기 위한 회로뿐만 아니라 베이스밴드 및 가입자유니트(subscriber unit)의 중간주파수부들 부분의 회로성분을 포함한다. 본 발명과 관련하여 관심있는 특정한 부분은 후속에서 설명되는 전력소모제어분야이다. 이로인해, DDF ASIC(20)는 DDF ASIC(20)의 성분들과 상기 가입자유니트(10)의다른 성분들사이에 있는 레지스터-베이스 통신(register-based communication)을 감시하는 제어로직 회로(32)를 포함한다. 예를들면, 소오스회로로 부터의 정보, 즉 데이타회로(42)는 한번의 클럭시간에 DDF ASIC 레지스터안으로 안내되어진 후 나중클럭시간에 착국(destination)회로로 판독되어진다. 상기 로직회로(32)의 회로성분은 상기 가입자유니트가 활성화되어질때 그와 동시에 전력을 떨어뜨리지 않는다. 상기 DDF ASIC(20)는 역시, 전력소모제어 목적을 위한 관심들로는 송신되는 디지탈 모듈신호를 필터링하기 위한 ASIC의 FIR섹션(33)과, 상기, 디지탈신호의 부호비(symbol rate)를 증가시키기 위한 인터플레이터(interpolator)섹션(34)과, 제1 중간 주파수에까지 베이스밴드 디지탈 신호를 보내 주도록 위상모듈과 제1 믹싱(mixing)을 실행시키기 위한 DIF섹션(36)과, 제7도와 관련하여 설명되어지는 바와같이 다수 기능을 수행하기 위한 수신 FIFO 로직회로(37)들이 있다.

가입자유니트(10)에서 여러 신호 프로세싱 기능들은 기존에 널리 알려진 바와같이, 동작들을 송신 및 수신하기 위해 다른 신호 주파수들, 예를들면 클럭주파수들, 국부(local)발진기 주파수들, 기준주파수들을 요구한다. 상기 주파수들을 공급하는 과정은 기존에 널리 알려진 바와같이 직접 디지탈 합성(DDS)기능들을 포함한다. 제1도의 실시예에서, 상기 DIF섹션(36)은 상기 DDS기능을 송신동작시에만 포함되는 가입자유니트 회로성분들을 위해 수행한다. 더우기, 분리 DDS섹션(44)은 최초의 수신동작에서만 포함되는 가입자유니트 회로성분들을 위해 상기 DDS기능을 수행한다. 상기 DDS(44)의 출력은 RF섹션(11)의 수신부(13)로 DDS-페드(fed) DAC(SDAC)(45)를 거쳐 결합되어진다. 상기 수신부의 적어도 1개의 회로성분은 긴 시간 상수들을 가지므로 모든 동작시간들에서 전력이 증가해야 하고, 또한 상기 DDS은 모든 동작시간(상대역 초기화)동안에 전력을 증가시킨다.

상기 전술한 제어를 하기 위해 어드레스 버스(41)와 데이타 버스(42)에 의해상기 DSP(19)와 그와 관련된 메모리들(즉, RAM(39)와 FLASH RAM(40))로부터 수신되는 어드레스와 데이타 신호들로 응답한다. 회로(32)에 의해 상기 방법으로 수신된 정보는 가입자 터미널(8)의 동작상태를 알려준다. (예를들면, 초기동작, 리셋팅 회로 매개변수들, 호출의 초기화를 기다리는 동안의 아이들(idle)(온-후크), 링잉(ringing), 호출동안에 송신/수신(오프-후크) 동작). 또한, 동작모드를 지시하는 데이타가 공급되어진다. 제어로직 회로(32)들은 데이타와 어드레스 버스들(42)(41) 및 가입자단위(10)의 다른 성분들과 통신하기 위한 레지스터들을 포함한다. 여기에서 레지스터-베이스되어짐에 따라, 회로들과 가입자유니트(10)의 다른 성분들사이에 통신의 이전 특성이 나타난다. 통신의 상기 타입은 블럭표시 회로(32)로 직접 확장되는 것으로 보여진다. 다른 회로들의 대부분의 경우에서는 DDF ASIC(20)의 가장자리에서부터 또는 그쪽으로 단순히 확장되는 것으로 보여진다. 시간-슬롯-베이스 전력 소모제어에 포함된 회로(32)의 실 예 부분들은 제7-10도에서 더 자세하게 설명되어질 것이다.

제어로직회로(32)들은 상기 가입자유니트(10)의 회로 성분들의 조합된 제어를 하기위한 필요한 추가 신호들을 진행시키기 위해 회로들(32)에서 발생되는 시간슬롯과 프레임정보와 함께 버스들(41)(42) 및 다른 회로들로부터 수신되는 정보를 이용한다. 상기 추가 신호들은 유니트(10)용 어떤 전력 소모제어 신호들을 포함한다. 나중 신호들은 상기 RF섹션(11)으로 회로(31)에 의해 전달되는 상기 이전에 리스트화된 4개의 신호들을 포함한다. 더우기, 회로(43)는 로직 회로들(32)로부터 FIFO 로직(37)까지 다중비트(multibit) 명령신호를 결합하고, 상기 신호는 제7도와관련하여 설명되어지는 바와같이, 수신 타임 슬롯의 시작과 끝에서 상기 ADC(22)에 대한 통신용 전력 소모 레벨 제어 비트를 포함한다. FIFO 로직 회로(37)는 상기 가입자유니트(10)가 활성화될때마다 그 자체가 전력을 계속적으로 증가시킨다.

제어로직 회로(32)들은 상기 DDF ASIC(20)의 회로성분들에 클럭신호들을 공급한다. 회로(35)는 상기 DDS(44)에 연속적인 클럭 신호들을 결합한다. 회로(46)는 상기 DIF섹션(36)에 선택된, 즉 포로그램 가능하면서 단속할 수 있는, 클럭신호들을 결합하고, 회로(47)는 제8도에 설명되어지는 바와같이, 상기 INT섹션(34)과 상기 FIR섹션(33)에 다른 선택된 클럭신호들을 결합한다. 상기 FIR 및 INT 섹션들 및 상기 DIF섹션을 적정한 온 및 오프하는 시간에 슬롯하는 회로들(46)(47)상에 클럭신호들을 변환시킴으로써, 이들 모두는 CMOS 기술에서 유리하게 적용되어지고, 전력소모제어를 위해 전력을 효과적으로 증가 및 감소시킨다. CM0S 회로가 클럭화되지 않을때, 상기 CM0S 트랜지스터들은 스위치되지 않고, 회로는 전력소모레벨이 거의 제로로 나타난다. 로직 회로들(32)은 액세스되도록 메모리 RAM(39) 및 FLASH (40) 각각을 포함하는 회로성분들을 사용가능한 통신지정 리드(49)(50) 각각에 칩 선택신호들 P4RAM-CS 및 FLASH-CS 를 진행시키기 위해 어드레스 버스(41)상에 신호들에 응답하는 어드레스 디코딩 로직(미도시)을 포함한다. 상기 리드(49)(50)들은 통상적으로 어드레스 버스(41)에 포함되지만 본 발명의 전력감소의 목적을 설명하기 위해 독립적으로 보여 주고 있다. 상기 메모리들은 역시 CM0S 기술에서 적용되어지므로, 그들중 하나에 선택신호의 부재는 그것이 다시한번 에드레싱을 위해 선택될 수 있어야 하지만 어드레싱화로부터 그것을 차단하고, 효과적으로 전력을 감소시킨다(로징 축척 정보).

상기 DSP는 그 프로그램에 아이들 명령을 실행하기 전에 전력을 감소시키기 위하여(즉, 정지상태에 있다.), 상기 DSP 어드레스 및 데이타 버스들(41)(42)을 사용하여 상기 DDF ASIC(20)에 메모리-맵 레지스터(memory-mapped register)를 거쳐 상기 제어로직 회로들(32)에 슬립 카운터(sleep counter)를 세팅한다. DSP(19)는 카운터를 사용할 수 있으므로 동일한 방법으로 카운팅을 시작할 수 있다. 상기 카운팅 간격의 만료까지, 또는 만약 회로들(31)이 이용된(served) 가입자가 전화세트를 훅(hook)을 끊는다면, 상기 로직 회로(32)들은 DSP(19)가 전력을 증가시키고 프로세싱을 회복시키는 WAKEUP 비마스크가능(non-maskable) 인터랩터(NMI)신호를 회로(52)에 적용한다. 이러한 양상은 제9도에서 더 잘 설명되어진다.

가입자유니트(10)는 라인 인터페이스유니트(53)을 포함하고, 상기 DDF ASIC(20) 로직회로들(32)로부터 공급되는 신호들에 의해 전력소모제어를 위해 전력이 선택적으로 증가 및 감소되는 회로성분들을 번갈아서 포함한다. 상기 라인 인터페이스유니트(53)의 주요성분들로는 가입자라인 인터페이스회로(SLIC)(56), 코드/디코더(CODEC)(57)(가입자루프 오디오회로(SLAC)), 링회로(58), 링릴레이(59)이 있다. 상기 릴레이(59)는 콜연결을 하는 동안에 그것의 정상위치에서 설명되어지고, 그것은 상기 SLAC(56)으로부터 신호에 의해 활성화되어질때 상기 가입자루프로 상기 회로(58)를 결합한다. 상기 가입자루프는 팁리드와 링리드 레지스터들(62)(63) 각각과, 가입자 전화세트를 표시하는 레지스터(66)에 의해 개략적으로 표시되어진다. 상기 가입자유나트는 여러 가입자 휴먼 인터페이스 디바이스들, 예를들면 통신기구들, 즉 전화세트, 모뎀, 또는 팩시밀리 머신과 같은 기구들에 이용하지만, 여기에서 상기 전화세트는 묘사의 편리를 위해 사용되어진다.

SLIC(56)은 가입자유니트 및 상기 가입자루프사이에 전기적 인터페이스를 공급하고, 그것은 로드(즉, 전화가입자루프)저항의 다른 영역들에 대해 다른 루프출력전압들로 작동하기 위한 빌드-인 출력(build-in capability)을 포함하는 회로이다. 지금까지의 전형적인 와이어-라인 네트워크 응용에 이전과 동일하고, (AMD 79534) 상업적으로 이용할 수 있는 SLIC를 이용함에 있어서, 30 mA에서 상기 가입자루프에 대한 상기 SLIC출력 전압은 1200 오옴, 즉 1.08 W의 루프전력소모의 총 루프저항에 대한 약 36 V이다. 적은 전압과 적은 전력이 낮은 루프저항에 필요하다.

한편, 전형적으로 가입자유니트용 응용들은 상기 가입자 전화세트가 위치하는 빌딩 위 또는 가까이에 유니트의 설치를 수반하고, 상기 유니트와 전화세트사이의 상기 가입자루프는 전형적으로 상기 가입자유니트와 상기 가입자유니트를 이용하는 베이스 스테이션사이의 라디오링크보다는 더 짧다. 다른 상태에서는, 상기 가입자루프는 와이어 라인 시스템에서 전화교환과 가입자의 전화세트사이의 가입자루프보다 전형적으로 더 짧다. 본 발명에 따르면, 상기 저항들(62)(63)(66)을 포함하는 상기 가입자루프는 와이어-라인 시스템에서 상기 전형적인 루프저항보다 총저항이 매우 작게 제한하는 것이 바람직하다. 이리하여 상기 루프에 의해 소모되는 전력을 감소시키기 위해, 그 저항은 약 500 오옴으로 제한하는 것이 유리하다. 이것은 상기 루프에 이용할 수 있는 동작전류의 감소없이 약 0.45mW의 루프에서의 최대전력소모를 나타낸다.

상기 SLIC(56)은 루프전압에도 불구하고, 대략 450mW의 일정전력을 소모하는 동안에 루프저항들을 변화시키기 위해 일정 루프전류를 공급하는 DC-DC변환기를 포함한다. 이리하여, 상기 짧은 루프를 이용하기 위한 상기 SLIC에서부터의 감소된 출력전압과, 상기 변환기들(9)이 약 85% 효율을 갖는다고 가정하기 때문에, 전술한 예에서의 가입자유니트 그자체는 총전력의 약 740 mW이하를 소모한다. 따라서, 총전력 저장은 과도 평균 가입자유니트 입력전력요구의 중요한 부분이다.

상기 가입자 전화스테이선세트로부터의 송신신호들은 비-방향, 통신신호, 인터페이스회로(64)를 거쳐 상기 SLIC(56) 및 CODEC(57), (디지탈 형태)를 통해 DSP(19)로 전달된다. 상기 DSP(19)에서 리샘플링과 다른 프로세싱 기능후에, 상기 RF섹션(11)의 송신부(12)와 FDAC(21)를 통해 전달되는 상기 DDF ASIC(20)상에서 FIR섹션(33), INT섹션(34), DIF섹션(36)을 통해 안테나(17)로 연속되어진다. 섹션(11), ADC(17), FIFO 로직(37), DSP(19), CODEC(57)(회로(64)를 거쳐), SLIC(56)의 수신부(13)를 통해 상기 가입자의 전화세트로 전달하는 안테나(17)에 의해 인터셉트되어진다. SLIC(56)은 SLIC(56)이 링잉(즉, SLIC(56)이 전력이 감소된 상태에 있는 동안)동안에 가입자전화 세트 오프후크를 검출하는데 사용가능하도록 링회로(58)출력을 오프시키는 입력접속들(65)에 공급되어진다. SLIC(56)으로부터 확장되는 리드(69)는 상기 DDF ASIC(20)와 그 로직회로들(32)에 오프-후크-검출신호를 연결한다.

SLIC(56)은 AMD(Advanced Micro Devices, Inc.,)의 AM79534 CMOS회로이고,상기 DDF ASIC(20)(제어회로들(32)) 및 접속(67)에 의해 상기 DSP으로부터 공급된 멀트비트(multibit) 제어워드에 의해 활성상태 및 저 전력상태사이에 스위치되어진다. CODEC(57)은 AMD(Advanced Micro Devices,Inc.,)의 AMD 7901B회로이고, 이것은 DDF ASIC(20)에서 로직회로들(32)로부터 리드(68)상에 있는 직렬 멀트비트 SERDAT신호에 의해 활성화 상태와 오프상태사이에서 스위치되어진다.

예를들어, 회로 (70) 는 DDF ASIC (20) 으로부터의 80 KHz 저전압 클락신호를 링용의 고전압을 발생시키는 링 회로 (58) 까지 결합시킨다. 회로 (74) 는 선택 가능한 저 주파수 (예를들어, 20Hz) 의 저전압 신호 RINGFRQ를 링 회로 (58) 와 결합시켜 링 신호 주파수를 발생시킨다. 전화기가 사실상, 예를들어, "2 초 온, 4 초 오프" 의 링 주기의 "4초 오프" 동안에 경고용 링 소리를 발생하지 않으면, 80 kHz 의 RINGFRQ 신호는 정지한다 (즉, 일정한 DC 값을 유지한다). 따라서, 링 회로 전력 소비 제어와 그 동작 제어는 동일 신호에 의하여 이루어진다. 즉, 회로가 활성 링 상태인 경우에도, 그 입력신호 클락 공급은 상기 언급된 링 주기로 주기적으로 턴온 및 턴오프되며, 따라서 전력 소비가 감소된다. 상기 활성 상태인 동안에, 1 또는 2 초의 링 간격으로, 링 회로는 약 3.3 초의 정상적인 음성 호출 동작 또는 8.3 초의 아이들(idle) 동작 동안에 나머지 서브스크라이버 유닛 (1O) 에서 소모되는 전력만큼을 소모한다. 링 상태 동안에, 릴레이 (59) 가 구동되어 팁과 링 전화기 연결부를 링 발생기 (58) 출력과 연결시킨다. 상기 구동은 DDF ASIC (20) 를 통하여 DSP (19) 로부터의 명령에 의하여 순서대로 제어되는 DDF ASIC (20) 출력에 의하여 제어되는 SLIC (56) 출력에 의하여 통상적인 방법으로 이루어진다.

또한, 라인 인터페이스 옵션 헤더 (72) 도 서브스크라이버 유닛 (10) 에 제공되며, 따라서, 트래픽 레벨이 가능하면, 다른 서비스가 TDMA 타임 프레임 구조부내에 수용될 수 있다. 이러한 서비스의 예로는 일반 전화기 서브스크라이버 라인, 또는 동전 전화기 또는 데이타 모뎀 또는 팩시밀리 장치의 부가적인 수용을 포함한다. 상기 헤더 (72) 는 통신 신호 인터페이스 결합용 쌍방향 회로 (73) 를 통하여 DSP (19) 와 연결됨은 물론, 어드레스 버스 (41) 및 데이타 버스 (42) 와도 연결된다. 또한, DC/DC 변환기 (9) 세트로부터 12 V와 같은 공통 DC 공급전압용의 전원 연결부 (제 1 도에 도시되지 않음) 가 제공된다. 팁선 (76)과 링선 (77) 에 의하여 삽입가능한 서비스 옵션 카드 (무도시) 가 채택된 서브스크라이버 서비스 장치와 통신이 된다. 이러한 옵션 카드는 변환기 (9) 로부터 공급된 전압 이외의 소정 범위의 공급 전압을 필요로 하는 경우에, 그 자체의 DC/DC 변환기 세트를 포함할 수 있다. 이와 유사하게, 데이타 및 어드레스 버스 (42, 41) 에 의하여 옵션 카드 회로 구성부의 전력 소비제어등을 위한 제어 신호가 제공되어 옵션 카드상의 논리를 해독하는 적당한 명령을 수행한다.

라인 인터페이스 회로 카드가 혜더 (72) 내로 프러그되고 서브스크라이버 루프와 결합되면, 사브스크라이버 유닛은 이후에 기술되는 QPSK 풀-듀플렉스 모드로 동작된다. TDMA 에서 사용되는 상기 용어 "풀-듀프렉스" 는 일반적인 용어의 의미와 상이한 의미를 가진다. TDMA 환경하에서 의미하는 풀-듀플렉스 동작은 싱글 타임 스롯에서 서브스크라이버 유닛의 전송부와 수신부가 함께 동작하는 서브스크라이버 유닛 동작을 의미한다. 이는, TDMA 핼프-듀플렉스 동작에서의 경우에서처럼,쌍방이 통화중에 동시에 말할 수 있는 전통적인 풀-듀플렉스 전화기 동작을 더 용이하게 하며, 또한, 단일의 서브스크라이버 유닛에 2 개의 서브스크라이버 라인 즉 이중 라인 서비스를 제공한다. 이중 라인 동작 모드인 풀-듀플렉스에 있어서, 전체 서브스크라이버 유닛의 전력소비는 단일 라인을 서비스 하는 경우보다 더 크지만, 전체가 동작하는 순간에 완전히 전력이 공급되는 서브스크라이버 유닛의 일부가 분할되기 때문에, 서브스크라이버 유닛에 있어서, 단위 라인당의 전력 소비가 감소함은 물론 단위 라인당의 하드웨어 비용도 낮아진다.

서브스크라이버 터미날 (8) 의 전력 소비 레벨 제어 능력은 터미날 내부 온도를 조절하는데 유용하다. 온도조절장치(71) 는 DDF ASIC (20) 를 통하여 데이타 버스 (42) 에 연결되며, 따라서 그 개방회로 및 폐쇄 회로는 주기적으로 ASIC 내에 기록되며, 그 상태는 DSP (19) 에 의하여 읽혀진다. 온도조절장치는, 서브스크라이버 터미날 (8) 내의 온도가 소정 온도, 예를들어 0℃ 이하로 떨어지는 경우에 변화된 회로 상태에서 동작되도록 설정된다. 온도가 상기 레벨 이하로 떨어지면, 온도조절장치의 회로 상태가 변화되면, DSP (19) 는 전력 소비 레벨 제어 신호를 실질 전력 공급 전류 회로에 전환시켜주는 회로에 ON 상태 또는 정상 상태의 전력 소비 레벨로 연결시키며, 따라서, 온도조절장치 (71) 가 종전의 회로 상태로 복귀하기 전에는, 이렇게 제어된 서브스크라이버 유닛의 어떠한 회로 소자도 전력이 다운되지 않는다. 결과적으로, 상기처럼 제어되고 완전 전력 공급된 회로 소자에 의하여 발생된 열로 인하여 터미날온도는 하이 레벨로 복귀뒨다.

제 2 도의 블록도는 RF 영역 (11) 영역과 전력 소비 제어 테슬레이션 (또는모자이크) 의 분해능 레벨을 더 상세히 기술한다. 제 2 도의 수많은 회로 구성부를 위한 제어는 직렬 전류 경로로 전력 공급 회로의 게이팅 스위치를 사용하는 기법에 의하여 이루어진다. 제 3 도에서 일예를 증폭기와 연관시켜 상세히 도시하였다.

제 3 도에서, 증폭기 (78) 는 단자 (79) 로부터 입력 신호를 수신하고 증폭된 출력 신호를 단자 (8) 로 발생시킨다. 포지티브 전압 전력 공급부 (81) 는 원내에 플러스 부호를 첨가하여 표시되었으며, 포지티브 단자는 표시된 위치에 연결되고 네거티브 단자는 접지에 연결되는 DC 소오스를 나타낸다. 공급부(81) 는 콜렉터 단자가 중폭기 (78) 의 전력 공급 단자에 연결된 PNP 트랜지스터 (82) 의 에미터 단자에 연결된다. 증폭기의 다른 전력 공급 단자는 접지에 연결된다. 트랜지스터 (82) 는 전력 소비 제어 신호, 즉 트랜지스터 베이스 단자를 바이어스 시키기 위한 단자 (83) 와 저항 (84) 을 통한 접지 사이에 인가되는 제로 또는 포지티브의 DC 레벨 신호에 의하여 포화 도전 상태 또는 비도전 상태로 바이어스된다. 전력 소비 제어에 의하여, 트랜지스터 (82) 는 직렬 전류 공급 경로를 따라서 증폭기 (78) 와 연결되며, 증폭기를 온 (트랜지스터 (82)가 포화 도전 상태)- 오프 (트랜지스터 (82)가 비도전 상태) 시키는 스위치 기능을 한다. 전력 소비 제어를 위한 이러한 기법의 사용을 제 2 도에서 설명의 편의를 위하여 제어된 회로 구성부의 전력 공급 경로와 직렬인 개방 스위치로 표시하였다. 실질적으로는 단지 3 개의 트랜지스터 스위치 (도시되지는 않았지만 RF 영역 (11) 의 구조적 표현시에 포함됨)가 사용된다. 각 스위치는 후술된 Tx, Rx 및 LB 전력 소비 제어 신호중의 한 신호에 의하여 제어되며, 각 스위치는 타임 슬롯 베이시스상에서 제어된 전력 공급부를 갖는 RF영역 (11) 의 2 개 이상의 회로 구성부용의 공통 전력 공급 버스 인결부를 제어한다. 상기 스위치와 그들 각각의 제어된 공급 버스는 RF 영역 (11) 의 구조부의 일부분이기 때문에, 각각에 대하여 언급하지 않겠다.

제 2 도에 사용된 회로 구성부는 모든 도면에서 동일한 번호로 표시된다. 이들 구성부는 전력 소비 제어 테슬레이션의 분해 레벨을 정의하기 위하여 언급되지만, 이들의 상호작용은 당 기술 분야에 공지되어 있기 때문에 세세하게 기술하지는 않겠으며, 이들 상호작용은 그 자체로써 본 발명의 일부분을 구성하지 않는다. DIF 영역 (36) 출력 디지탈 IF 신호는 FDAC (21) 와 회로 (27)를 통하여 전송부 (12) 의 제 1 IF 세그먼트에 인가된다. 이 세그먼트내에서, 신호는 루프백 스위치 (125) 와 저역 필터 (87) 와 고정 감쇠기 (89) 를 통하여 제1 믹서 (88) 로 흘러서 제 2 의 중간 주파수 레벨로 변환된다. 이 레벨에서, 신호는 증폭기 (90) 와 상위 측대역을 선택하는 대역 필터 (91) 와 고정 감쇠기(92) 로부터 상기 신호 주파수를 소정의 무선 주파수로 변환시켜주는 제 2 믹서(96) 를 통하여 제 2 의 IF 세그먼트내로 흐른다. 전송부의 RF 세그먼트내의 무선 주파수 신호는 증폭기 (97) 와, 제 1A 도에 도시된 회로 (31) 의 일부분인 연결부 (94) 를 통하여 DSP-라이트어블 ASIC 레지스터에 의하여 제어되는 프로그래밍가능한 감쇠기 (93) 와, 증폭기 (99) 와, 대역필터 (98) 와, 증폭기 (100) 와, 전력 중폭기 (101) 를 통하여 듀플렉스 (18) 로 전달된다.

듀플렉스 (18) 로부터의 무선 주파수 신호는 저잡음 증폭기 (103) 와 대역필터 (106) 와 또다른 저잡음 증폭기 (107) 와 제 2 의 대역필터 (108) 을 포함하는RF 세그먼트내의 수신부 (103) 로 전달된다. 제 1 의 다운 변환 믹서(109) 는 신호 주파수를 IF 주파수로 감소시키고, 또한 이를 믹서 (109) 의 출력 또는 스위치 (125) 로부터의 회로 (124) 의 루프백 신호중의 하나를 선택하는 루프백 스위치 (110)와, 스위치 (110) 에 의하여 선택된 신호를 통과시키는 대역 크리스탈 필터 (113) 와, 자동 이득 제어 증폭기 (116) 를 포함하는 IF 세그먼트와 결합시킨다. 제 2 의 다운 변환 믹서 (117) 는 IF 신호를 대역 주파수로 감소시키며, 한쌍의 탠뎀 증폭기 (118, 119) 와 저역 필터 (120) 와 회로 (28) 를 통하여 제 1A 도에 도시된 ADC (22) 와 결합시킨다.

회로 (124) 는 루푸백 스위치 (110, 125) 상의 단자 사이에 연결되어 전송 IF 신호를 수신 IF 영역에 결합시키기 위하여 사용된, 선택 가능한 루프백 경로를 제공한다. 서브스크라이브 유닛이 동작하기 시작하는 경우에, 상기 루프백 경로는 프로그램에 의하여 VAGC 신호를 갖는 AGC 와 증폭기 (116) 를 자동조절한다. 루프백은, 전송 제 1 IF 와 수신 IF 를 통과시켜야하는 크리스탈 필터 (113) 의 비선형성에 의해 야기되는 심볼간의 간섭을 줄이기 위하여 공지의 IF 변조 패턴을 삽입함으로써, DSP (19) 소프트웨어내에 장착된 이퀄라이제이션 필터를 조절하는데 사용된다.

제 2 도의 타이밍과 제어 로직은, 예를들어, 43.52 MHz 의 출력 주파수 신호를 발생하는 발진기 (121) 를 포함한다. 상기 출력은 출력 회로 (123) (제 1A 도에는 도시되지 않음) 를 통하여 제 1A 도에 도시된 DDF ASIC (20) (타이밍 및 동기화 제어가 실행됨) 내의 제어 로직 회로 (32) 와 결합된다. 또한, 발진기 (121) 의 출력은 1/2 주파수 분배기 (122) 와 국부 발진 주파수로써의 대역필터 (126) 을 통하여 전송부 (12) 내의 제 1 믹서 (88) 로 전달된다. 또한, 발진기 (121) 출력은 주파수 분배기 (128) (1/4 주파수 분배기) 와 증폭기(130) 에 의하여 제 2 의 다운 변환 믹서 (117) 에도 전달된다.

발진기 (121) 의 또 다른 출력은 1/2 분배 회로 (127) 와 1/4 분배 회로(134) 에 의하여 PLL 회로 (131) 용의 기준 주파수원으로써 인가된다. 분배기 (127, 134) 와 제 2 도의 다른 분배기에 도시된 슬래시선 연결부는 외부 핀연결부상의 점퍼를 상기 분배기에 적당히 연결하여 분배율을 설정한다는 것을 나타낸다.

PLL (131) 은 상대적으로 저 주파수 신호 (예를들어 5 MHz) 를 수신하여 고 주파수 신호 (예를들어 371 MHz) 를 발생시키는 주파수 멀티플라이어로써 동작하며, 상기 고 주파수 신호는 전송 무선 주파수 레벨 믹서 (96) 내의 국부발진기신호 및 무선 주파수 레벨 믹서 (109) 용의 국부 발진기 신호를 발생시키는 수신 PLL (146) 용의 기준 주파수원으로 사용된다. 회로 (131) 에 있어서, 분배기 (134) 로부터의 신호는 1/8 분배 회로 (132) 와, 위상 비교기 (PC) 회로 (133) 와, 루프필터 (LF) (136) 와, 전압 제어 발진기 (VCO) (137) 와 방향성 커플러 (138) 에 인가된다. 또한, VCO (137) 의 출력은 1/2 분배 회로(139) 와 l/273 분배 회로 (142) 를 통하여 PC 회로 (133) 상의 제 2 입력으로 피드백된다. 또한, PLL (131) 과 PLL (146) 도 회로 (140) (제 1A 도에는 무도시) 상의 LOCK LOSS 상태 지시기를 DDF ASIC (20) 에 제공한다. 방향성 커풀러 (l38) 는 PLL (131) 의 출력을 증폭기 (l41) 와 연결시키며, 이 출력은 고정 감쇠기 (144) 를 통하여 전송부 (12) 내의제 2 믹서 (96) 의 국부 발진기 입력과 연결된다. PLL (131) 출력은 또한 방향성 커플러 (138) 을 통하여 수신부 믹서 (143) 에 인가되며, 수신부 믹서는 상기 신호와 PLL (146) 의 VCO (145) 의 출력를 믹싱한다. 믹서 (143) 의 출력은 PLL (146) 내의 위상비교기 (147) 와 연결되며, 위상 비교기는 저역 필터 (148) 와 1/2 분배 회로(149) 를 통하여 SDAC (45) (제 1A 도) 로부터 1기준 주파수 신호를 수신한다. PC (147) 출력은 루프 필터 (135) 를 통하여 VCO (145) 에 연결된다. 또한, VCO 의 출력은 증폭기 (150) 를 통하여 제 1 다운 변환 믹서 (109) 의 국부 발진기 입력으로 전달된다.

또한, RF 영역 (11) 의 회로 구성부 전력을 업 또는 다운시키는 실질적인 신호를 발생시키기 위하여, 회로 (31) 의 4 개 신호를 CMOS 레벨 (약 5볼트)로부터 RF 전력 제어 레벨까지 천이시켜 전력 인터페이스 회로 (151) 는 RF영역에 포함된다. 회로 (151) 는 공지의 조합 로직과 회로 (31) 신호 Tx, Rx, PA ENABLE 및 LOOP BACK 를 수신하는 레벨 천이 회로군이다. 제 3 도에 언급되었듯이, 회로 (151) 는 전력이 업-다운되는 회로 구성부의 동작을 제어하는 전송 Tx, 수신 Rx, 루프백 LB 의 3 개의 전력 소비 제어 신호를 발생시킨다. 제 4 도의 존력 소비 제어 신호 PAEN 도 회로 (151) 에 의하여 발생된다. PAEN 신호는 전력을 업-다운시키는 전력 증폭기 (101) 의 동작을 제어하며, 제 4 도와 연관되어 기술되었듯이, 이 경우에는 바이어스 전류 제어 기법이 채택되었다. 상기 4 개의 신호와 다른 전력 소비 제어 동작이 온 또는 오프되는 경우와 관련하여, 아래의 표 1 과 표 2 및 제 5 도와 6 도를 참조하여 순서대로 타임 슬롯을 설명하겠다. 상술한 것처럼, 상기 4 개의 신호는 각각에 대응하는 지정된 전력 소비 제어 연결부에 인가된다. 따라서, Tx 신호는 전송부 증폭기 (90, 97, 99, 100, 141) 의 전력 소비를 제어하기 위하여 인가된다. PAEN 신호는 전력 증포기 (101) 의 전력 소비를 제어하기 위하여 인가되며, Tx 신호가 하이가 된후에 하이로 되며, Tx 신호가 로우로되기전에 로우로 되어 전송부 믹서의 출력이 안정되는 동안에 가짜 주파수가 전송될 가능성을 피한다. Rx 신호는 수신부 믹서 (117) 와 증폭기 (103, 107, 112, 116, 130, 150) 의 전력 소비를 제어하기 위하여 인가된다. 마지막으로, LB 신호가 루프백 스위치 (110, 125) 에 인가되어 수신부 믹서 (117) 와 증폭기(112, 116, 130) 의 전력 소비를 제어한다.

RF 영역 (11) 내의 소정 회로 구성부는 항상 전력이 업되어 있으며, 수동 회로 구성부는 전력 공급 연결이 부족하다. 전송부 믹서 (88, 96) 와 수신부 믹서 (109,143) 는 수동 회로이다. PLL (131, 146) 은 항상 전력이 업되어 있으며 이는 TDMA 타임 슬롯 듀레이션에 비교하여 비교적 장시간의 동작 시정수를 갖기 때문이다. 일단 전력이 다운되면, PLL 은 완전히 전력이 업된 안정된 동작을 회복하기 위하여 거의 풀 타임 슬롯을 필요로 한다. 수신부 증폭기 (118, 119) 와 분배기 (122, 127, 128, 134) 는 RF 영역 (11) 내에서 항상 전력이 업되어 있는 상태이다. 왜냐하면, 전력 보존이라는 경제적 측면에서, 이들 각각은 전력 소비를 제어하기 위하여 여분의 구성부를 부가하는 것을 필요로 하지 않을 만큼 소량의 전력을 소모하기 때문이다. 또한, 이들 출력의 몇 개는 PLL (131, 146) 의 적당한 동작을 위하여 필요하다. PLL (131, 146) 의 전력은 업되어 있기 때문에, 그들의 입력 신호 발생 회로 구성부, 즉, 분배기(127, 134) 의 전력도 업 상태를 유지한다.

제 4 도는 바이어스 전류를 턴 온 또는 오프시켜 증폭기의 전력 소비를 제어하는 한 방법을 도시한다. 이러한 바이어스 전류 제어는 전력 증폭기 등에 유리하다. 왜냐하면, 상대적으로 높은 전력 증폭기의 동작 전력 공급 전류는 상대적으로 비용이 저렴하고 열이 감소되는 전력 트랜지스터를 사용하여 상기 전류를 전환시킬 수 있기 때문이다. 도시된 것처럼, 제어되는 증폭기 (24) 는 접지 전압원 (25) 에 의하여 표시된 일반적인 전력 공급 연결부를 가진다.

증폭되는 입력신호는 터미널(54)에 인가된다. 증폭된 신호는 출력 터미널(55)에서 출력된다. 추가 전압원(60)에 의해 공급되는 가변환 고정 전류원(85)는 바이어스 전류 제너레이터로서 채용된다. 그러한 가변환 고정 전류원은 당업자에게 알려져 있다. 전원(85)는 입력 단자(54)에서 기대되는 최대의 신호레벨의 증폭을 달성하기 충분한 바이어스 전류를 만들기 위해 증폭기(24)의 바이어스 전류 입력단(71)에 연결된다. 전원(85)으로 하여금 상기에서 언급한 층분한 바이어스 전류를 증폭기(24)에 공급할 수 있도록 하여 제 1레벨, 또는 정상의 전력 소비 레벨에서 전력을 소비할 수 있도록 전원(85)의 입력(86)이 양전압에서, 바람직하기로는 8볼트에서, 유지된다. 만일 전원(85)의 입력(86)이 0볼트에서 유지되면, 전원(85)의 바이어스 전류 출력은 0으로 되어 증폭기(24)로 하여금 실질적으로 정상의 전력 소비 레벨에서보다 전력 소비를 감소시킨다. 전원(85)은 또한 0의 입력, 0의 출력 상태에서 전력소비를 감소시킨다. 전력 인에이블 제어신호는 증폭기(24)에 인가되는 바이어스 전류의 변화를 위해 활성화되도록 전원(85)의 입력단에 인가된다. 이러한 전력 소비 제어를 위한 바이어스 전류 유형은 제 2도의예처럼 전력 증폭기(101)를 위해 PAEN으로 표기된 것처럼 스위치-리드 바이어스 입력에 의해 나타내어진다.

제 5도는 TDMA 시스템을 위한 타임슬롯 구조 다이어그램이며, 각각의 TDMA 순환시간 프레임은 45ms 동안 지속된다. 상기 프레임은 DSP(19) 싸이클에서 가입자 유니트 작동의 주어진 상태를 위한 기본 동작을 통해서 시스템 프로그램이 실행시키는 시간 지속의 기본 단위로서, 제 6도와 관련하여 추가로 설명될 것이다. 전형적인 TDMA 시스템에서 상기의 기본 타임 프레임은 처리되는 일반적인 음성신호의 나이키스트(Nyquist) 주파수보다 낮고 가입자 유니트의 통신중, 비통신중, 벨울림 같은 기능들의 변화의 평균 주파수보다 높은 비율로 순환한다. 각각의 프레임은 슬롯 0, 1, 2, 및 3으로 표시한 것과 같이 네 개의 타임슬롯으로 나누어지고 각각의 타임 슬롯은 11.25 ms초 동안 지속된다. 전력 소비의 감소는 가입자 유니트가 전력 소비가 감소되는 모든 전력 소비 제어가 가능한 회로 성분과 동작하는 타임슬롯에서 또는 가입자 유니트가 전력 소비 제어가 가능한 회로 성분의 단지 일부분이 전력소비가 증가하고 나머지는 전력소비가 감소하는 타임슬롯에서 실현된다.

가입자 유니트(20)가 타임슬롯과 관련하여 다양한 상태에서 동작하는 방법이 제 6도와 관련하여 설명될 것이고 그러한 상태의 동작들은 하기의 표 1 및 2와 관련하여 전력소비 제어의 관점에서 고려될 것이다. 그러나, 두 가지 유형의 가입자 유니트 동작의 유형이 고려된다. 첫번째는 4상 위상변조방식(QPSK)이고 두번째는 16PSK이다. QPSK 동작에 있어서, 이중 주파수 채널상의 하프 듀플렉스(half-duplex) 모드에서 동작하는 하나의 가입자 유니트는 하나의 가입자 라인에 제공된다. 제 5도에 도시한 바와 같이, 가입자 유니트는 하나의 QPSK로서 타임슬롯 0 및 1에서 수신하고 하나의 QPSK로서 타임슬롯 2 및 3에서 전송한다. 이러한 이중 타임슬롯 동작은 16PSK 단일 타임슬롯 동작이 수행하는 것보다 우수한 신호 대 잡음 비를 보이므로 약한 수신지역에서의 가입자 유니트를 위해 유용하다.

또한 QPSK 하프 듀플렉스 모드에서 타임슬롯 2 및 3에서 수신하고 타임슬롯 O 및 1에서 전송하므로써 다른 가입자 유니트가 하나의 라인에서 같은 채널을 사용할 수 있다. 선택적으로, 하나의 가입자 유니트는, 두 개의 라인이 동시에 호에 사용되는 경우, 이중 타임 슬롯 0 및 1이 첫번째 라인으로 전송하고 두번째 라인으로 수신하도록 동시에 사용되는 QPSK 풀 듀플렉스 모드에서 동작하므로써 두 개 라인에 제공될 수 있다. 반대로, 이중 타임슬롯 2 및 3이 첫번째 라인으로 전송하고 두번째 라인으로 수신하도록 동시에 사용될 수 있다. 전력소비 감소 혜택에 기초한 타임슬롯은 가입자 유니트가 듀얼 라인, 풀 듀플렉스 모드에서 동작하는 경우 사용할 수 없다.

16PSK 하프 듀플렉스 동작에서, 동작의 유연성 및 전력소비의 감소는 QPSK의 그것보다 더 많은 이점을 제공한다. 이중 주파수 채널을 가정하고 가능한 구성의 몇몇 실시예를 제시하기로 한다. 제 5도와 같이, 가입자 유니트는 단일 라인 서비스에서, 타임슬롯 0에서 수신하고 타임슬롯 2에서 송신하며 타임슬롯 1 및 3에서 동작하지 않는다. 두번째 가입자 유니트는 타임슬롯 1에서 수신하고 타임슬롯 3에서 송신하기 위하여 같은 채널을 사용할 수 있고 타임슬롯 0 및 2에서 동작하지 않는다. 하나의 가입자 유니트는 한 개의 가입자라인으로 하여금 타임슬롯 0에서 수신하고 타임슬롯 2에서 송신하게 하며 나머지 다른 하나의 가입자 라인으로 하여금 타임슬롯 1에서 수신하게 하고 타임슬롯 3에서 송신하게 하므로써 두 개의 라인에 제공될 수 있다. 또한 다른 가입자 유니트는 타임슬롯 2 및 3에서 각각 수신하고 타임슬롯 0 및 1에서 송신하게 하므로써 하프 듀플렉스 모드에서 두 개의 16PSK 호를 위해 동일한 이중 주파수 채널을 사용할 수 있다. 선택적으로, 16PSK, 풀 듀플렉스, 듀얼 라인 동작에서 첫번쩨 라인은 슬롯 0에서 음성을 전송하고 슬롯 2에서 수신하며, 반면에 두번째 라인은 슬롯 2에서 음성을 전송하고 슬롯 0에서 수신한다.

가입자 유니트가 있을지도 모르는 호의 개시를 기다리는 대기 모드에 있고 TDMA 시스템의 듀플렉스 무선 제어 채널(RCC)의 주파수에 고정되어 있는 경우 세번째 작동 유형이 또한 존재한다. RCC는 일반적으로 2진 PSK(BPSK)모드로 변조되고 RCC를 청취하는 경우 가입자 유니트 또한 2진 PSK를 동작시킨다. BPSK 변조는 QPSK, 이중 타임슬롯 변조보다 더 로버스트(robust)하다; 따라서 이는 QPSK 변조에 의해 가입자 호 서비스가 제공되는 원거리 지역에 까지 신뢰성 있게 도달한다. QPSK 가입자 유니트가 RCC에 고정되고 단일 라인에서 사용되는 경우 타임슬롯 0에서 RCC를 수신하고 나머지 다른 세 개의 타임슬롯에서 동작하지 않는다; 비록 상기 유니트가 베이스 스테이션(나타내지 않음)에 있고 가입자가 전화 세트를 오프-훅 상태에 있게 한 경우에도, 필요한 핸드셰이크(handshake) 메시지는 통신채널 할당을 위해 타임슬롯 2에서 전송한다. 가입자가 통화 상태에 있고 상대방이 온-훅 상태로 가는 경우, 가입자 유니트는 아직 음성채널에 고정된다; 따라서 보통 음성채널상의 디지탈 신호의 여러 오버헤드 비트의 하나를 적절히 설정하므로써 온-훅 상태로 가도록 명령을 받는다.

가입자 유니트가 QPSK 또는 16PSK에서 동작하고 단일라인이 제공되는 경우 타임 슬롯에 근거해 최대의 전력소비 절약을 꾀할 수 있다. 16PSK 또는 QPSK에서 동작하는 가입자 유니트에 추가 라인들이 부가되는 경우, 가입자 유니트가 비동작상태 또는 부분적으로 전력 소비 감소 상태에 있게 되는 타임슬롯기회가 줄어들게 되므로 타임슬롯에 근거한 전력 소비는 감소한다. 또한, 가입자 유니트에 추가 라인이 부가되거나 채널에 가입자 유니트가 부가되는 경우, 통화중에 있는 가입자가 온-훅 상태로 갈 때마다 가입자 유니트가 RCC를 청취할 수 있는, 이용가능한 타임슬롯이 존재하는 것을 보장하기 위하여 RCC의 동작 모드를 변경하는 것이 유리하게 된다. 그러한 목적을 위해, RCC는 이중 주파수 채널의 모든 TDMA 타임슬롯에서 가입자 유니트를 위한 모든 제어 메시지의 전송을 반복하도록 구성될 수 있다. 그리고 듀얼 라인, 풀 듀플렉스 모드에서 동작하는 여하한 가입자 유니트도, 하나의 라인이 온-훅 상태로 간 경우, RCC 상에서 청취를 위해 비어있는 수신 타임슬롯을 활용할 수 있고 적절한 응답을 전송할 대응하는 타임슬롯을 활용할 수 있다. 또다른 선택으로서, 인-밴드("블랭크 및 버스트) 신호가 TDMA 프레임에서 하나의 유효한 음성 타임슬롯 대신에 음성 대화를 순간적으로 인터럽트 하면서 RCC 제어 정보로 대체될 수 있다.

제 6도는 제 5도의 타임슬롯 구조와 관련한여 다양한 함수 사이에서 가입자 유니트의 전이를 나타내는 상태 다이어그램이다. 제 6도는 3개의 주요 루프를 포함한다: 온-훅(on-hook) 함수(상태 153, 156, 및 157); 벨울림(ringing) 함수(상태 160, 158 및 159); 및 오프-훅(off-hook) 함수(상태 161, 163, 및 162). 가입자 유니트(10)가 서비스를 개시하는 경우, 동작 전원이 켜지고 유니트는 리셋 함수(152)에서 개시한다. 리셋 함수의 완성에 이어, 유니트는 루프백(loopback) 상태(153)로 진입하여 제 2도의 LB 신호가 스위치(110, 125)를 활성화시키고 루프백 회로 접속(124)을 활성화시키기 위해 증폭기(112, 116, 및 130)에 전력을 공급한다. 리셋 및 루프백 함수의 실행동안, 무선링크의 활용이 없기 때문에 타임슬롯은 중요하지 않다. 루프백 함수의 완성에 이어, 유니트는 수신, 온-훅 상태(156)(RF RX On-hook)로 변하며 베이스 스테이션으로부터의 페이지 메시지, 예를 들면, 가입자로의 호 또는 제 1B도의 SLIC(56)에서 탐지되는 가입자 전화 오프-훅 조건, 예를 들면, 가입자로부터의 호중의 어느 하나를 기다리기 위해 수신 모드에서 타임슬롯 0의 기간동안 동작한다. 타임슬롯 1에서 상기 유니트(10)는 RF 아이들(idle) 온-훅 상태(157)로 변하며, 저전력 소비 상태하에서 동작하며, 슬롯 1, 2, 및 3의 기간동안 때때로 "휴면(sleep)"이라 일컬어진다. 타임슬롯 3의 종기에서 유니트는 탐지될지도 모르는 페이지 메시지 또는 오프-훅 상태를 수신하기 위해 상태(156)로 회귀하고, 그러한 경우가 발생할 때까지 상태 156, 157을 계속해서 수행한다. 온-훅 루프에서 각각의 프레임의 4개의 타임슬롯 중의 단지 3개 대신에 두 개의 연속적인 프레임의 8개의 타임슬롯에서 7개를 아이들(idle), 휴면(sleep) 모드로 유지하므로써 추가적인 전력 절감이 실현되어질 수 있다.

페이지 메시지의 수령 또는 오프-훅 조건의 탐지가 있은 후, 상기유니트(10)는 타임슬롯 2의 기간동안 베이스 스테이션으로 필요한 핸드셰이크 전송을 수행하고(제 6도 또는 표에는 나타내지 않음); 페이지 메시지가 들어옴을 가정하면, 유니트는 RF 아이들 링 상태(158)로 이동하고 가입자 전화장치의 벨울림을 시작한다. 당분간, QPSK 동작을 가정한다; 그러면 타임슬롯 0에서 상기 상태는 RF 수신 벨울림(RF Rx Ring) 상태(159)로 이동하며 가입자 유니트로 하여금 송신자가 기다리고 있음을 알리기 위해 타임슬롯 1의 종료시까지 동작을 유지한다. 타임슬롯 2에서, 동작은 RF 전송 링(RF Tx Ring) 상태(160)로 이동하며 가입자 전화기 세트에서 오프-훅의 발생이 베이스 스테이션으로 재전송될 수 있도록 타임슬롯 3의 종료시까지 남아 있는다. 그 경우 동작은 다음 프레임의 타임 슬롯 0 및 1의 기간동안 RF Rx 링 상태(159)로 재변경된다. 오프-훅 조건이 탐지될 때까지 이러한 방법으로 동작의 순환이 계속되고, 그 후 상태 160 또는 159 동작의 어느 하나로부터 호프 훅 상태 RF 전송 오프-훅(RF Tx Off-hook)(162) 또는 RF 수신 오프-훅(RF Rx Off-hook)(161)의 대응되는 하나로 각각 이동한다. 만일 가입자 전화 세트가 벨울림에 응답하여 오프-훅 상태로 가지 말아야 한다면, 상기 동작은 최종적으로 종료되고 RF Tx 링 상태(160)로부터 RF 아이들 온-훅 상태로 되돌려진다.

가입자 전화 장치가 오프-훅 상태로 간다면, QPSK 벨울림(상태 160 및 159)과 유사하게, 호접속이 계속되는 동안 타임슬롯 2 및 3(가입자 유니트 전송)에서의 상태(162)와 타임슬롯 0 및 1(가입자 유니트 수신)에서의 상태(161)사이에서 동작이 순환한다. 가입자 전화 세트가 호접속이 이루어진 통신의 종료시에 온-훅 상태로 가는 경우, 동작은 다른 호의 개시를 기다리기 위해 RF 아이들 온-훅 상태(157)로 되돌아간다.

16PSK 모드에서의 동작은 각각 링 및 오프-훅 함수 루프에서 RF 아이들 상태(158, 163)가 있다는 점에서 QPSK 모드에서의 동작과 다르다. 상태 다이어그램의 온-훅 함수는 변하지 않는다. 링 함수 루프의 16PSK동작에서, 동작은 RF 아이들 링 상태(158)에서 시작한다. 상기 설명한 동작은 수신을 위한 타임슬롯 0 및 전송을 위한 타임슬롯 2를 사용하도록 할당된 가입자 유니트에 적용한다. 만일 상기 루프가 타임슬롯 3의 종료시점에서 상태(158)로 진입한 경우 타임슬롯 0의 기간동안 상태(159)로 이동하고 타임슬롯 1의 기간동안 상태(158)로 되돌아간다. 그리고 타임슬롯 2의 기간동안 상태(160)로 이동하고 타임슬롯 3의 기간동안 상태(158)로 복귀한다. 벨울림 동작이 종료하고 상태(160)에서 상태(157)로의 이동이 있을 때까지 또는 오프-훅 조건이 탐지되고 상태 158, 160, 또는 159의 어느 하나로부터 오프-훅 함수 상태 163, 162, 또는 161의 대응되는 하나로 각각 이동이 있을 때가지 상기 두개의 일련의 링 함수 루프에서 동작은 계속된다. 호 접속 기간동안 링 함수 루프를 위해 제시된 방법과 유사하게 두 개의 일련의 오프-훅 함수 루프에서 동작은 계속한다. 가입자 전화 세트가 온-훅 상태로 가는 경우 동작은 다른 호를 기다리기 위해 RF 아이들 온-혹 상태(157)로 되돌아간다.

제 6도의 전술한 설명은, 가입자 유니트(10)가 서비스에 들어가고 온-훅 함수 루프에서 아이들 상태에 있은 후, 시작되는 호는 수신된 페이지 메시지이었음을 가정하였다. 만일 가입자 유니트가 오프-훅 상태로 제공되므로써 호가 시작되었다면, 동작은 RF Rx 온-훅 상태(156)에서 RF 아이들 오프-훅 상태(163)로 이동하고거기서 이미 설명했던 방법과 유사하게 실행되었을 것이다.

타임슬롯에 기초한 전력 소비 제어에 의해 동작하는 즉, 상기에서 언급한 바와 같이 가입자 유니트(10)의 전력소비를 제한하는 가입자 유니트(10)의 한 실시예에서, 제 1A도의 DC/DC 컨버터(9)는 단상 12볼트, AC/DC 전원에 의해 충전되는 시간당 15암페어의 백업 전지에 의해 제공된다. 선택적으로, 컨버터(9)는 최대 12볼트, 48 와트의 태양 전지판에 의해 충전되는 백업 전지에 의해 제공된다.

타임슬롯 전송 및 수신동안 전력소비를 줄이는 테슬레이션(tesselation)을 변경하므로써 실현되는 전력 절감뿐만 아니라, 오프-훅 함수 프레임 마다의 2개의 타임슬롯 동안 RF 아이들 오프-훅 상태(163)의 사용에 의해 실현되는 전력 절감 때문에 전력 보존을 위해 하프 듀플렉스 16PSK 모드에서 가입자 유니트의 동작이 바람직하다. 아이들 타임이 줄어들게 되어 하프 듀플렉스 QPSK 모드동작에서의 전력절감은 그리 크지 않다; 그러나 신호 대 잡음비에서 이 모드가 더욱 로버스트(robust)하다; 그러므로 16PSK 동작이 채용되는 지역에 비해 수신이 상대적으로 약한 지역에 가입자 유니트가 위치하는 경우에 유용하다. 풀 듀플렉스 동작은 QPSK 또는 16PSK 동작 및 데이타 또는 음성통신을 위해 가능하다. DSP(19)는, 음성통신에 대해 듀얼 라인 동작에서 요구되는 것보다 약 30 퍼센트 빠른 2천만 밉스(MIPS)에서 동작할 능력을 가지기 때문에, 듀얼 라인 동작을 다룰 충분한 처리 능력을 갖는다. 풀 듀플렉스 동작은 호 접속하는 모든 시간동안, 즉, 제 6도의 상태 다이어그램의 오프-훅 및 벨울림 함수 루프 기간동안 Tx 및 Rx 신호가 하이(high)이어야 하고 가입자 유니트(8)의 다른 대응되는 부분의 전력소비가 증가해야 하므로 가입자 유니트당 최소한의 에너지 절감올 제공한다. 그러나, 라인당 전력 절감은 아직 의미가 있다. 예를 들면, 듀얼 라인 가입자 유니트는 제공되는 라인중의 어느 하나가 호 트래픽에 사용되지 않는 경우 언제라도 전력절감을 실현할 수 있다. 또한, 각각의 듀얼 라인 가입자 유니트는 단일 라인 가입자 유니트에서 제공하는 라인수의 2배를 제공할 수 있다; 그리고, 주어진 라인수를 의해 필요한 가입자 유니트가 줄어든다는 점에서 하드웨어 절감도 발생한다.

듀얼 라인 서비스 동작에서, 제 6도의 오프-훅 루프는 가입자 유니트(10)에 의해 제공되는 두번째 라인을 위해 필연적으로 복제된다. 차이점은 루프에서 RF Tx 오프-훅 상태(162) 및 RF Rx 오프-훅 상태(161)가 상호 교환된다는 것이다. 비슷하게, 만일 양쪽의 라인이 동시에 각각의 링 회로(58)로부터 벨울림을 수신하면, 대응하는 벨울림 루프는(그 시점에서 나머지 가입자 유니트의 동작을 반영하면서) 한 라인에서 제 6도에서 보인 바와 같이, 그리고 다른 한 라인에서는 루프에서 RF Tx 링 상태(160) 및 RF Rx 링 상태(159)가 상호 교환된다는 것을 제외하고는 유사하다.

표 1의 이니시에이트/링 회로 상태표와 표 2의 온-훅/오프-훅 회로 상태표는 단선 내부에 있는 유니트의 동작상태가 변화함에 따라 유니트 10의 전력소비 제어 블럭이 발명과 일치하여 어떻게 변화하고 있는지를 도 6의 상태도에 대하여 더 상세하게 설명한다.

표 왼쪽의 첫번째 세로 행은 전력이 소비되고 타임-슬롯-베이스트 컨트롤되는 유니트 회로의 구성요소들을 표로 나타낸 것이다.

RF 섹션과 상기 RF 섹션의 일부인 파워 앰플리파이어는 분리되어 있다.

2 개의 표에 있는 10개의 세로행들은 도 6에 있는 10개의 스크라이버 유니트 상태에 대응하며 10개의 세로행 안에 온-오프 관계를 표시한 것은 첫번째 세로행에 있는 회로 구성요소들의 전력소비 레벨을 나타낸다.

따라서 도 6에 있는 스크라이버 유니트 상태에 대한 전력제어 배치는 표 1 또는 2의 같은 세로행과 상태수에 있어서 전력 소비 레벨 척도를 나타내고 있다.

회로의 구성요소는 콜이나 제어신호 과정이 필요하는 타임 슬롯에서는 온이되고 다른 타임 슬롯에서는 오프가 된다.

비록 어떤 회로 성분들이 가입자 유니트이 동작하는 모든 시간에서 파워업상태를 계속 유지하더라도, 파워업 또는 파워다운의 결과에 따라 TDMA 타임 슬롯 베이시스 위에 있는 다른 회로성분들은 전체 유니트이 콜 베이시스 또는 콜 스테이트 베이시스, 심지어 가입자 유니트 모뎀의 송 ·수신부가 다른 시간에 파워업되는 때에도 파워업 또는 파워다운 되는 가입자 유니트에서 경험되는 것보다 실질적으로 전력소모가 더 낮다.

먼저 표 1을 보면 RF 섹션은 4개의 다른 전력 제어 레벨을 경험한다.

전원 증폭기(101)는 나중에 파워업되는 타임 슬롯의 작은 부분과 앞서서 파워다운되는 타임 슬롯의 작은 부분을 가지고 약 동일 배수로 파워업되며 Tx 신호는 회로소자를 파워업시키는 레벨로 시험되는데 이것은 도 2로부터 알 수있다.

표 1 이니시에이트 / 링 회로 상태표

표 2 온 - 후크 / 오프 - 후크 상태표

RF 섹션은 LB, Tx, Rx 신호의 어떤 것도 회로소자들을 파워업시키지 않는 리셋 동안에는 오프상태이다.

동일한 아이들 파워링은 RF Idle Ring 상태(158) 동안에는 효력이 있다.

루프백 상태(153) 동안에는 증폭기(l19)를 통해 스위치(110)로부터 나오는 유일한 루프백 패스 내에 있는 RF 섹션(11)의 전력제어 회로소자들은 전원이 공급된다.

RF-Rx 링 상태(159)에서는 Rx 제어신호만이 존재한다.

그래서 수신부(13) 안에 있는 RF 섹션의 전력제어 회로소자들은 파워업된다.

유사하게, RF-Tx 링 상태(160) 동안 Tx 제어 신호만이 존재한다. 그래서 송신부(12) 내에 있는 RF 섹션(11)의 전력제어 회로소자들은 파워업된다.

마찬가지로 표 2에서 가입자 유니트이 각각 RF-Idle On-hook(157), RF-Idle On-hook(163)에서 오프일때 RF 섹션(11)의 어떠한 전력 제어 회로소자들도 파워업되지 않는다.

수신부(13) 내에 있는 RF 섹션(11)의 전력 제어 회로소자들은 RF-Rx On-hook(156)과 Off-hook(161) 상태 동안에는 파워업되고, 단지 송신부(12) 내에 있는 전력 제어 회로소자들은 RF-Tx Off-hook(162) 상태 동안에서는 파워업된다.

표 1과 표 2에서 표 용어와 가입자 유니트의 작성된 회로소자들의 동작 전력 소모 레벨 사이의 상관성에 주목하라.

RF 섹션(11)에 대하여, 전력 공유영역 회로(151)에 의해 제공된 상태 제어신호 Rx, Tx 그리고 루프백은 각 가입자 유니트에서 상호간의 전력 소모 레벨동작 상태를 지시하기 위해 사용된다.

그런데 그것은 모든 전력 제어 소자들이 파워다운됨을 지시하는 "아이들(Idle)"인 상태(152, 158, 그리고 163)는 제외된다.

가입자 유니트의 다른 회로소자의 경우 "온(On)"은 회로소자가 주신호 처리기능을 위한 전력 소모 레벨내에 있음을 지시하고; "오프(Off)"는 그 회로가 다르게 표시된 가입자 유니트 기능을 위해, 그 회로가 실제로 일부 공급전력을 소모할 수 있을지라도, 저전력 소모 레벨내에 있음을 지시한다.

비록 링거가 도 6의 링잉 기능 루프의 모든 3가지 상태에서 "온(On)"(즉, 링)으로서 지시될지라도 어떤 링잉 케이던스(cadence)를, 가입자를 변경하기 위해,예컨데 2초 동안 "온(On)"되고 4초 동안 "오프(Off)", 설정하는 기지국 커맨드가 링거 동작상에 중첩되는 것으로 이해된다.

따라서, 케이던스의 온-구간중에 링거는 링잉 기능 루프의 모든 TDMA 프레임의 타임 슬롯 동안에는 온 상태에 있으며; 케이던스의 오프-구간중에 링거는 링잉 기능 루프의 모든 TDMA 프레임의 타임 슬롯 동안에는 오프 상태(저전력 소모 레벨)에 있다.

FIR 부분(33), INT 부분(34), DIF 부분(36), 및 FDAC(21)은 함께 온-오프로된다. DDS(44) 및 SDAC(45)도 또한 함께 온-오프로 되고 이들은 모든 동작시간에서는 온이고 초기화 RESET 상태(152)와 LOOPBACK 상태(153) 동안에는 오프 상태에 있다.

DSP(19)는 자신을 정지시키는 RF-Idle On-hook 상태(157)제외한 모든 상태에서 완전히 파워업 상태에 있다.

그 정지상태에서 상기 RF-Idle On-hook 상태(157)는 동작 상태 정보를 얻기 위해서 충분한 전력을 소모한다. 그래서 상기 RF-Idle On-hook 상태(157)는 웨이크-업 인터럽트가 수신될때 원래 과정을 다시 시작할 수 있는데 그것은 최소한의 전력으로 웨이크-업 인터럽트를 할 수 있다.

DSP(19)는 또한 위에 있는 표에서 보인 것보다 더 작은 시간으로 동작을 정지시킬 수 있다. 예를들어 16PSK 호출 동안, 가입자 유니트는 타임 슬롯 2동안 기지국으로 음성을 보내주고 타임 슬롯 0에서 기지국으로부터 음성을 받는다. 때때로 RELP 디코딩이라 불리는 DSP(19)는 슬롯 0과 슬롯 1의 일부 시간동안에 수신된 음성으로 합성된다.

수신된 음성의 합성이 끝난 후 DSP(19)는 슬롯 1이 끝날 때까지 동작이 정지될 수 있으며 단지 인터럽트를 사용하여 125 ㎲ 동안마다 PCM 샘플을 CODEL(57)로 보내준다.

유사하게 DSP(19)는 타임 슬롯 3의 일부분 동안 정지할 수 있으며 RELP 인코딩이라 불리는 음성의 분석후에는 종료된다.

이러한 전력을 절약하는 기술은 도 6의 158과 163 상태에서 사용될 수 있다.

CODEC(57)은 도 6의 Off-hook 기능 루프에 있는 상태를 제외한 모든 상태에서 저전럭 상태(예를들어, 디세이블 또는 오프)에 있다.

SLIC(56)은 Off-hook 기능 루프와 링 루프의 송 ·수신 타임 상태를 제외한 모든 상태에서 저전력 상태(예를들어, 디세이블 또는 오프)에 있다.

그러나 On-hook 루프의 디세이블 상태 동안에는 SLIC(56)는 여전히 온/오프 훅 상태를 검사하고 있다.

SLIC와 CODEC는 각각의 파워다운 명령에 의해 파워다운 된다.

링거(링 회로(58))는 도 6의 링잉 기능 루프내에 있는 링잉 케이턴스의 온-타임 동안을 제외한 모든 시간에서 오프상태에 있다.

그리고 오프 상태에서는 완전히 파워다운된다.

회로분야중 램(39)은 DSP와 같이 동시에 전원이 온-오프된다. 그러나 실제로 작동중일때 파워가 거의 다 소모된다.

플래쉬 메모리(40)는 램(39)와 같이 동시에 전원이 온 오프되나 플래쉬 메모리가 오프 상태일때 알에프 아이들 링(RF-Idle Ring) 아래에서와, 또한 플래쉬 메모리가 롬(ROM) 타입 기능으로 작동하는 동안(테이블에는 도시되어 있지 않음)에는 제외된다.

플래쉬 메모리(40) 은 리셋 상태 동안만을 위한, 용도로 사용되는데, 이는 서버서크라이브 단위 작동을 도시하기 위해 필요한 데이타 저장소가 되기 때문이다. 이때 상기의 경우는 서비스 또는 다수의 결함으로 인해 공지된 패러메터로부터 상기 단위를 재출발시키기 위한 경우이다.

플래쉬 메모리(40)는 램(39) 에 비해 그 크기가 약 4 배이고, 빠르기는 1/3, 그리고 램(39) 보다 적은 동력이 소요된다.

플래쉬 메모리는 공지된 기술에서의 타스크들을 가장 비-시간적으로 조절하기 위한 프로그램 영역들을 실행하는 램처럼 DSP(19)에 의해 유용하게 사용된다.

하나의 예로서, 가입자 조절 루프가 있는 것은 플래쉬 메모리를 이용하는 것으로, 타스크 수행 과정을 동기화하기 위해 상태 조절 과정을 실행시키는 것이다.

즉, 도 6 에 도시된 바와 같이 가입자 유니트를 한 상태에서 다른 상태로 옮기는 것을 가능하게 한다. 상기의 실행이 이뤄지는 동안(테이블에 도시되지 않음), 빠른 램(39)은 결과적으로 전원이 다운된다. 왜냐하면 그것은 보다 느리고 적은 동력을 소모하는 플래쉬 램이 그 위치에서 사용되는 동안에는 데이터를 기록하지 않기 때문이다.

DSP(19) 의 사용에 있어서, 앞에서 확인한 바 있는 특별한 DSP 회로는 크리치로우 특허(Critchlow patent)에서 상술한 바와같이, 다른 메모리 위치에서 보다느리거나 혹은 보다 빠른 프로그램 메모리의 사용을 허용하는 하나의 프로그램화 할 수 있는 대기-상태 제너레이터를 가진다.

도 7 은 도 1A 의 피포 로직(FIFO Logic) 회로(37)를 도시하고 있다. 상기 도면에서는 양방향 회로(29) 에서 ADC 로의 역방향으로 전원 소모 명령의 지시를 보다 상세히 설명하고 있다.

앞에서 기 언급한 바와같이, ADC 는 조정가능한 내부 파워링 다운 기능을 포함하는 상업적으로 사용가능한 회로이고, 디지털 출력포트 자체 방법에 의해 어떤 형태의 조정 명령을 수용하는 데 활용되어질 수 있다.

그 외에, 도 7의 회로는 DSP(19) 상에서의 부하를 밝히는 다른 어떤 기능을 수행하고, 이로써 그 과정 시간을 감소시켜 결국 동력을 절약하도록 아이들 시간 슬롯(idle time slots)내에서 파워를 곧바로 다운시킨다.

ACD(22) 는 하나의 엠-비트(m-bit), 옵셋 바이너리 출력(offset binary output)을 만들어 내지만, DSP(19) 는 엔-비트, 2개 성분의 워드 포멧 과정을 필요로 한다.

도 7 에서 두개의 포멧 사이의 변환이 이루어지고, 이때 m은 예를 들어, 10이 되고, n 은 예를 들어, 16이 된다.

회로(29) 상에서의 ACD(22) 로부터 10 비트 옵셋 바이너리 출력은 or not으로 변환된, 궁극적으로 or(EX OR) 게이트(166) 으로 변환된 사인 비트를 가진다. 이것은 DSP(19) 로부터 프로그램 조정하에서 인가되는 11-비트 옵셋 수정값을 가지는 DC 옵셋 레지스터(167)로 부터 가장 중요한 비트(MSB)의 바이너리 상태에 대한응답으로 나타난다.

레지스터(167)로 부터 잔류하는 10 비트는 덧셈자(adder) (168)에 의해 데이터 비트와 결합하여 2개의 합성어를 형성한다. 덧셈자(168)로 부터 합성된 단어중 4개로 된 단어 그룹들은 즉, 옵셋-수정, 2개의 합성 데이타는 디멀티플렉싱(demultiplexing) 스위치(169)를 통하여 DSP(19) 로 향한 데이터 플로우의 선택적인 버퍼로 작동하는 하나 혹은 두개의 멀티워드(multi word) 쉬프트(shift) 레지스터(170) 과 (171)로 나아간다. 멀티플렉싱 스위치 (172) 는 하나의 등록된 단어 그룹들을 선택하여 변화과 사인 확장 게이트 네트웍(173) 에 적용된다. 하나의 리드(lead) 상에서의 읽기 스트로브 시그널은 하나의 새로운 ADC 샘플을 읽기 시작하여 DSP(19) 에 의해 수행된다. 그리고 시그널은 스위치(169)를조절하는 조절회로(177)을 통해, 그리고 변환기(178), 스위치(172)를 통해 중첩된다.

또한 회로 (177)은 회로 (179) 상에서 피포 기록기에 출력을 공급하고, 이것은 기록기 (170) 혹은 (171) 중 하나로 부터 단어가 읽혀지도록 하며 또한 잔류하는 단어들을 스테핑(stepping) 하되 기록기에 의한 다른 기록기내에서 수행된다.

FIFO 버퍼로부터의 출력은 위상이 변형되어 게이트 네트웍 (173) 내에서 사인으로 확장된다. 이는 10-비트 데이타를 DSP (19)의 수행과정에 사용되는 16-비트 포멧으로 변형시키기 위함이다.

(10)개의 데이타 비트들중 가장 중요한 비트는 네트웍 (173)의 서브셋 (186)의 4개의 게이트를 통해 DSP 에 의해 16-비트 단어 읽기중 4개의 가장 중요한 비트들로서 모사되어지는 데 적용된다.

ADC 샘플중 10개의 모든 비트들은 각각의 분리된 게이트들중 각각의 것들을 통해 중첩되는데, 하나의 게이트 (187)로 도식적으로 표현되지만, DSP 에 의한 읽로서 16-비트 단어의 그 중요성이 적은 열개의 비트들로 되어진다.

16-비트 DSP 단어의 두개의 중요도가 작은 비트들은 하나의 게이트 서브셋(188)의 두개의 게이트들 상에서 그라운드된 입력에 의해 0 의 상태가 된다. 조절회로(177)로부터의 회로 (180) 상에서의 DSP 읽기 스트로브(strobe) 시그널은또한 게이트(186∼188)들이 도 1 의 DSP 버스(42) 상을 데이터로 중첩되게 한다. 읽기 출력 신호는 회로(177) 로부터 신호 DSP(19) 로 새로운 신호가 없을 때 리드(181) 상에서 중첩된다. 리드(176) 신호는 리드(182∼183)상에서의 신호들을 따라 사용되어지며, 회로(30)를 통해 ADC(22)의 작동을 조절한다.

ADC(22) 는 루프백(1oop back) 작동을 위해 그리고 수용 시간 슬롯동안 파워 업 된다. 그리하여 상기 ADC(22) 는 루프백 작동의 끝부분에서 그리고 수용시간 슬롯 전의 시간 슬롯의 끝부분에서 파워 업 명령을 받으며, 또한 루프백 작동의 끝부분과 수용 시간 슬롯을 따르는 시간 슬롯 초기에 파워 다운 명령을 받는다.

조절 논리 회로(32)와 연결한 DSP(19)로 부터 연결되는 ADC(22) 에 대한 하나의 멀티비트 명령단어는 가입자 유니트(10)의 늦은 시간 슬롯 작동을 하는 동안 하나의 독립된 입력 리드 (190) 상에서의 DSP 읽기 신호에 응답하여 기록기(189)로 로딩된다.

상기 명령 단어는 ADC(22) 가 작동하는 몇가지 양상을 유도하게 되나, 여기서는 파워 소비 조정을 지시하는 비트들이 주요한 관심사이다. 기록기로부터 나오는 MSB 출력은 인버터 (191) 을 거쳐 AND 게이트 (192)로 연결된다.

수용 시간 슬롯에 선행되는 늦은 시간 슬롯의 말기에는, 리드(183) 상에서의프로세서가 게이트(192)를 활성화시킨다. 그리고 그것의 출력은 게이트(193)을 활성화시켜 기록기(189) 로부터 나온 명령 단어를 양-방향 회로에 중첩된다.

상기 명령에 있어서 파워의 조절은 ADC(22) 가 파워 업되게 한다.

수용 시간 슬롯을 따르는 늦은 시간 슬롯 초기에서의 유사한 작동으로 ADC(22) 가 파워 다운된다.

기록기로부터 나온 MSB 출력은 변화기(191)을 통해 중첩되어 ANS 게이트(192)로 들어간다. 수용 시간 슬롯을 앞서가는 늦은 시간의 끝부분에 리드(183)상에서의 프로세서 신호는 게이트(192)를 활성화하고, 그것의 출력은 기록기(189) 로부터 늦은 시간에 해당하는 양방향 회로(29)로 연결되게 한다. 상기한명령에 따른 파워 조절비트는 ADC(22) 를 파워 업 되도록 한다.

수용 시간 슬롯을 따르는 늦은 시간 슬롯의 초기에서의 유사한 작동은 ADC(22) 가 파워 다운 되도록 한다.

이와 유사하게 루프백 작동의 초기와 말기에서의 유사한 작동은 상기 각 시간별로 파워링 업 및 다운을 조절한다.

파워-온 리셋 신호는 정상적인 동작을 위한 준비로 기록기 (189)를 크리어(clear) 하기 위해 리드 (196) 에 적용된다.

도 8 은 도 1A 의 조절 논리 회로(32)의 일부분인 클럭 신호 선택 로직을 도시한다.

클럭 선택 로직은 파워 소비를 조절하기 위해 스브스크라이브 유니트의 몇가지 회로 성분에 대해 클럭 신호를 그리고 오프로 전화하는 데 사용된다.

아이들링(Idling) 동안, 예컨데 알에프-아이들(RF-Idle) 온-후크와 링 상태(163)과 (158) 그리고 도 6 에 도시된 RF-Idle 온-후크와 링 상태 (157) 동안, 조절 로직(32)에서의 타이밍 회로들이 프레임, 슬롯 그리고 비트 타이밍의 트랙을 유지하면서 스브스크라이브 유니트(10)의 많은 회로 성분들은 파워 다운된다.

본 발명과 관련한 상기의 클럭 신호조절의 두가지는 도 8 에 도시되어 있다.

리드(195) 상에서의 리셋 신호는 기록기(197) 를 파워 업 상태로 리셋시킨다.

회로(32) 내에서의 어드레스 디코더(미도시)로부터 CLK CTR N 어드레스비트는 기록기(197)을 회로(194)와 버스(42)로 부터 나온 데이타 단어들로 업데이터 된다.

단어들은 도 2 에 도시된 타이밍 및 조절 로직(16)으로부터 리드(123) 상에서 수용된 클럭 신호의 버젼으로 분할된 주파수의 사용을 조절함에 의해 출력 클럭 신호(194) 를 조절한다.

기록기(197)은 본 발명에서의 주요 사항인 7-비트 캐패시티, 비트 Q2∼Q5를 갖는다.

클럭 신호(예를 들어 43.52 MHz)는 도 2 의 타이밍 및 조절회로(16)으로부터 리드(123)상으로 송출된다. 상기 리드는 두개의 멀티플렉스(198)과 (199) 각각의입력으로 확장된다. 각 멀티플렉스는 기록기(197)의 출력으로부터 나온 한 쌍의 조절 리드상에서의 신호중 바이너리 신호상태에 의해 조절된다.

각 멀티플렉서 입력을 선택하는 조절 신호 조합은 상기 일력에 인접한 멀티플렉서상에 표시된다.

멀티플렉서(198)과 (199) 각각은 전기 회로 그라운드에 연결된 두개의 입력치를 갖는다. 리드(123)은 멀티플렉서(198)과 (199) 각각의 또 다른 입력에 대해 2개로 분할된 회로(200)를 통해 또한 연결된다.

하나의 리드 패어(pair)(201)은 기록기(197)의 비트 Q2와 Q3 를 FIR 영역 33 과 DDF ASIC(20) 의 INT 영역 34 양측 모두에 클럭 선호를 공급하는 멀티플렉서에 연결한다.

만약 두개의 비트가 00 이거나 혹은 01 일 경우, 하나의 그라운드(클럭이 아님)가 제공된다. 그리고 FIR 영역(33) 과 INT 영역(34) 는 앞에서 설명한 바와 같이 파워 다운된다.

만약 두개의 비트가 10 이라면, FIR 영역 클럭은 리드(123) 상에서의 클럭주파수에서 공급되어 FIR 영역(33) 과 INT 영역 (34) 를 파워 업 시킨다. 또한 만약 두개의 비트가(11) 이 될 경우, FIR 클럭은 보다 낮은 상태, 즉 두개로 분할된, 분할기(200)으로 부터 나온 클럭 주파수 상태에서 제공된다.

다음의 실시예에서의 FIR 과 INT 는 파워 업 되지만, 단지 절반에 해당하는 클럭 주파수에서는 작동하는 동안 보다 낮은 파워 소비로 작동된다.

프로그램에 의한 선택용으로 낮은 비율의 클럭의 유용성은 유연성에 매우 유리한데, 이는 다수의 나라에서 작동을 위해서 이와 같은 회로 부분들에 대한 보다 높은 비율의 클럭킹을 필요로하지 않기 때문이다.

이와 유사하게, 기록기(197)의 비트 Q4 와 Q5 는 조절 멀티플렉서에 연결되어 DDF ASIC(20)의 DIF 영역(36) 에 대한 클럭이 꺼지도록 하거나 또는 전비율(fu1l rate)로 켜지게 하거나 또는 절반의 비율(half rate)로 켜지도록 하여파워 소비의 수준을 조절하는 것 뿐 아니라 DIF 영역 동작으로 조절한다.

도 9 는 도 1A 의 조절 로직 회로 32 의 아이들 모드(id1e mode) 타이머와 웨이크-업(wake-up) 부분의 일 형태를 도시하고 있다.

이러한 회로는 미리 정해진 시간간격에 시간을 맞춤으로써 DSP 가 파워다운 모드 작동하에서 "슬리프(sleep)" 하는 동안에 DSP(19) 와 함께 동작한다.

앞에서 설명한 바와 같이 DSP(19) 는 상업적으로 사용될 수 있는 프로그램화할 수 있는 디지털 신호 프로세서이다. 상기 디지털 신호 프로세서는 아이들 지시(Idle instruction)의 실행으로 들어오게 하는 빌트-인(built-in) 파워 다운 모드를 포함하는 디지털 신호 프로세서이다. 예를 들면, 도 6 에서의 알에프-아이들 온-후크 상태의 초기에서 서브스크라이버 유니트가 적어도 세개의 연속적인 타임 슬롯에 대한 아이들 상태일 때에 해당할 것이다.

그 때는 DSP 프로그램은 데이터 부스 42 로써 조절 논리 회로(32)에 막 슬리프로 들어가려고 하는 하나의 주의 메세지를 송출한다. 그리고 그 메세지는 슬리프-길이 데이터 워드와 쓰기 스트로브 신호를 포함한다.

슬리프 혹은 아이들 모드 하에서, 예컨데 램(39) 에 있어서, DSP(19) 는 재출발에 필요한 프로그램 포인트 정보를 홀드시킬 수 있고, 또한 깨어남 (wake-up)을 방해하는 것에 응답할 수 있다.

주의 메세지는 전술한 리드(241) 상에서 쓰기 스트로브 신호를 따라 슬리프-길이 기록기(202) 에 적용되어 기록기가 메세지 단어를 로드하도록 한다.

상기 신호는 또한 일련의 D-타입 쌍안정(bistable)(예를 들어 플립-플롭) 회로(203, 206, 207, 208)가 작동 하도록 하는데, 이것은 AND 게이트(209, 210) 그리고 (211) 과 함께 하여 슬리프-길이 카운터(212)가 작동되게 하고, 또한 기록기(202)로 부터의 값을 로드하여 그 값으로 부터 카운터 업 한다.

카운터(212)는 높은 크럭 비율(예컨데 3.2MHz)에서 유도되어 DSP 에 슬리프 간격 동안에서의 높은 해상도 조절을 가능하게 한다. 회로(204)는 카운터(212) 와 clk 3- 2 입력치를 갖는 다른 회로 성분들에 대해 클럭 신호를 제공한다.

상기에서 언급한 플립-플롭과 연관된 게이트들은 카운팅의 스타트를 동기화시켜 16 kHz 가 수용된 후에 최초 3.2MHz 클럭 플스상에서 시작하거나, 또는 슬리프-길이 단어의 로딩을 수반하는 리드(242) 상에서의 클럭 펄스와 리드(247) 상에서의 타임-슬롯 신호의 출발을 선택한다.

풀-카운트(full-count) 상태가 달성되었을 때, 카운터 터미널 카운터 출력은 D-타입 플립-플롭(213) 을 야기시킨다. 그리고 그것을 변환된 출력은 OR 게이트(216)를 통해 AND 게이트(217) 의 입력으로 중첩된다. 플립-플롭(213) 의 변환된 출력은 AND 게이트(211)을 활성화하는데 연결되고, 이것은 플립-플롭(203, 206, 207, 208)을 리셋 시키기 위해 DSP-조절된 ASIC 기록기로부터 리드(222) 상의파워-업-리셋 신호에 의해 가능해져 왔다.

슬립 모드로 들어가기 전, DSP(19) 는 또한 리드(243) 상의 로드-인에이블 신호와 회로(244)와 (245) 상에서의 3-비트 워드를 3-비트 방해 제어 기록기(218)에 제공한다.

상기 단어, 그리고 두개의 OR 게이트(216, 219) 그리고 AND 게이트(217) 은 웨이크-업(wake-up) 타이머 차단과 하크 상태 차단의 하나 또는 그 이상 혹은 전혀 없는 것중 어느 하나를 선택하기 위해 상호 협력한다.

기록기(218) 내의 세개의 비트들에 의해 제시되는 정보는 웨이크-업 차단(ENA-WAKEUP-NMI-N)에 대한 하나의 인에이블, 오프-후크 디텍티드 인터럽(ENA-WAKEUP-NMI-N)에 대한 인에이블, 그리고 하나의 비트를 포함한다. 이때 상기 비트는 DSP ASIC(20)을 경우하여 SLIC 출력 리드(69) 로부터 리드(224) 상에서 후크-상태 신호를 변환할지 안할 지의 여부를 결정한다. 예를 들어 DSP 가 잠든(asleep) 상태인 경우이다.

상기 인버트 용량은 다른 SLIC 회로들에 사용할수 있는 동안 적응성을 위해 인버트된 또는 비인버트된 SLIC 출력들의 사용을 허락하고, 그리고 가입자 전화 셋트의 오프-훅 또는 온-훅 조건에 대응하는 훅 상태 단절을 발생시킬 수 있는 유연성을 제공한다. 상기 인에이블 웨이크-업 인터럽트 신호는 OR 게이트(216)를 통하여 앞서 언급된 AND 게이트(217)의 입력에 연결된다. 상기 인에이블 오프-훅 인터럽트 신호는 OR 게이트 (219)를 통하여 상기 AND 게이트(217)의 다른 입력에 연결된다. 리드 (224)로부터 상기 훅 상태 신호는 레지스터 (218)로 부터 상기 인버트콘트롤 비트와 동반하여 EX OR 게이트 (230)의 입력으로 공급된다. 또한, 상기 훅 상태 신호는 도9의 회로 출력으로 직접 공급되며, 그리고, 그곳으로부터 상기 DSP (19) 에 의해 읽을수 있는 DDF ASIC(20) 상태 레지스터로 집접 연결된다. 게이트 (230)의 출력은 디반운싱 회로(221)을 통하여 도9의 회로 출력 연결부 (225)와 OR 게이트 (219)를 경유하여 상기 게이트 (217)로 연결된다. 디바운싱 회로 (221)는 게이트 (220)로 부터 상기 신호의 급작스런 일시적인 간격을 비교할수 있는 기간(예를들어 1.5 ms)을 갖는 클락 신호를 리드 (236)에서 받아들인다. 상기 게이트 (217)의 출력은 웨이크-업 인터럽트 신호이며, 그리고, 이것은 도1에서 회로 (52)의 통로 옆에 DSP (19)로 다시 공급된다. 플립-플롭 (207)의 실제 출력은 상기 슬립-랭스 워드에 인가하기 위해 인에이블되어져 있을 카운터 (212) 인지 아닌지를 인지하기 위해 상기 DSP (19)에 의해 읽는데 유용한 리드 (246) 상의 슬립 상태 표시기로서 제공된다. 리드 (222)에서 상기 언급된 파우어-업 리셋 신호는 게이트 (211), 리셋 레지스터 (218), 카운터 (212), 및 플립 플롭 (213)을 인에이블 한다.

도10은 콘트롤 로직 회로 (32)의 일부분이며, 도11에서 프로그램에이블 링 회로를 제어하고 그리고 도 6에서 상기 벨 소리 펑션 루프등에 기초 국(base station)에 의해 제어되는 것과 같이 상기 고 및 저주파 신호들을 온 및 오프로 턴닝하기 위한 고주파 및 저주파 신호들을 생산하기 위한 회로이다. 그것은 벨소리가 시작될때 상기 기초 국을 감독한다; 그리고, 예를들어 이미 상술한 2-초-온-4-초-오프 리듬과 같이 링-온 과 링 오프 리듬(cadence)을 더 한층 감독한다. 앞으로 설명되어질 도10의 회로 구성을 제어하기 위해 상기 리듬 의 2-초-온 부분에 대하여자체의 RINGENA 신호 하이 를 만들기 위한 때에 상기 DSP(19)는 다음으로 콘트롤 로직 회로 (32)를 감독한다.

예를들어, 12-비트 레지스터 (231)은 상기 DSP (19) 로부터 둘다 리드 (227)에서 로드 신호와 12-비트 회로 (228)에서 로드 값을 받아들인다. 로드 입력에 대하여 자체의 출력 피드백에 의해 그리고 divide-by-32 회로 (249)로 부터 인에이블 입력에 의해 12-비트 카운터 (234)가 인에이블 될때 그것은 레지스터(231)의 상기 출력 값의 샘플들이다. 레지스터 (231)에서 상기 값은 원하는 궁극적인 벨소리 주파수 부분에서 결정된다. 그 값은 다음과 같이 예를들어 결정된다.

n = 2500/(2 * 링 주파수)에서 부하 값 = 4096 - n.

예를들어 20 Hz 링 주파수를 생산하기 위해

n = 2500/(2*20) = 62.5

부하값 = 4096 - 62.5 = 4033.5.

그와같이 인에블될때 카운터 (234) 는 상기 부하 값으로 부터 계산한다. 이후에 기술하기로 예정된 클록 신호들은 상기 카운터 (234)와 자체 데이타 입력에서 출력을 계산하는 상기 카운터 터미널을 시험하는 D-타입 플립 플롭 (237)을 구동하게 한다. 디바이드-바이-투(divide-by-two) 회로 (238)는 원하는 벨소리 주파수에 대응하여 플립 플롭 회로 (238) 의 출력 이하로 나누어진다. 디바이드 (238)의 출력은 AND 게이트 (239)의 입력의 하나로 공급된다.

도 11에서 상기 링 회로에 대한 선택적인 하이 콘트롤 주파수 프로그램하는 DSP에서 클록 신호는 클록 신호로 부터 제공되며 도 1A에서 콘트롤 로직 회로(32)의 리드 (240) 로부터 얻어진다. 이러한 클록 신호는 분배자(divider) (238)의 출력에서 링 신호 주파수보다 크기의 3 차수(orders) 정도의 주파수 보다 큰 적절한 주파수를 갖는다. 예를들어 설명하면, 리드 (240)에서 상기 클록 주파수는 리드 (240)로 부터 클륵 신호는 클록 카운터에 공급되며, 또한, 디바이드-바이-32 회로 (249)의 입력과 AND 게이트 (248)에 공급된다. 카운터 (234)는 예를들어 2500Hz 에서 디바이드-바이-32 회로 (249)의 출력에 의해 상기 시간의 1/32nd로 계산하기 위해 인에이블 된다. 상기 80 KHz 클락은 카운터 (234)의 터미날 출력에 일치시키기 위하여 플립 플롭 (237)을 또한 측정한다. ASIC 레지스터를 콘트롤하는 DSP로 부터 RINGENA 신호는 벨 소리 리듬 주파수에서 갑자기 일어나는 각각 80KHz 와 20Hz를 발생하는, 게이트와 마찬가지로 AND 게이트 (248)와 (239)를 인에블한다.

따라서, 게이트 (239) 로부터 상기 저 주파수 링 신호 출력은 설치되어질 가입자 유니트에서 쌍방 지역 요구에 의한 기능과 같이 상기 DSP 프로그램에 의해 그리고, 리드 (240)에 공급하는 상기 클록 주파수에 의해 결정되어지는 주파수를 갖는다.

도11은 상기 링 회로 (58)을 설명하는 것이다. 상기 회로의 목적은 (예를들어 5 볼트), 로직 신호 레벨에서 로직 신호 두개의 프로그램어블 -주파수 신호들, 링 콘트롤 신호 그리고 링 주파수 신호를 받아주는 것이고, (예를들어 100볼트) 각각의 고 전압 AC 벨 소리 신호로 부터 진행시키는 것이다. 예를들어 5볼트에서 80KHz 고 주파수, 저 전압, 링 콘트롤 신호 (도10의 게이트 (248)로부터)는 신호 전력이 중대된 곳에서 동작상의 증폭기 (251)의 입력으로 연결된다. 증폭기 (251)는 도10에서 상기 RINGENA 신호에 의해 상기 신호가 게이트 오프될때 보다 상기 리드(70)가 80KHz 입력 신호에 의해 드라이브 될때 실제적으로 더욱 전력을 소비한다. 상기 증폭기의 출력은 바이폴라와 같이 저 전압신호로 다른 단자가 접지된 고 주파수 스텝-업 트랜스 (253)의 감겨진 1차 코일의 일측 단부에 AC 가 연결된다. 고 주파수 신호와 트랜스의 사용은 상기 링 회로에 대하여 적절한 작은 흔적(footprint)을 발생시킨다. 트랜스 (253)은 20배 정도로 크게 되는 인자에 의해 상기 신호가 단계 별로 적절하게 증폭되고, 그리고 감겨진 2차 코일의 전압은 콘버터 (9)의 출력의 -48-볼트 레벨과 같이 전원으로 부터 부전압상에 첨가된다. 감겨진 2차 코일의 일측 단부는 -48 볼트 점(point)으로 연결된다; 그리고 또다른 2차 코일의 단부는 정류 다이오드 (257), (258)의 반대 극으로 분리시켜 접속된다. 상기 다이오드들은 두개의 광 도전 다이오드 스위치 (260) 중의 하나를 거쳐서, 일반적으로 오픈 스위치 (259) 와 일반적으로 닫힌 스위치 (260), 제각기 상기 릴 리드(도1A에서 레지스터 (63))와 접속되고, 그후에 가입자 전화기 셋트와 접속된다. 상기 스위치 (259)와 (261)의 발광 다이오드는 레지스터 (261)와 그리고 정 전압 공급기 (263)과 접지 사이 통로인 PNP 트랜지스터 (262) 콜렉터-에미터와 직렬로 분리되어 연결된다. 도10에서 게이트 (239)로부터 상기 링 신호는 레지스터 (266)를 통하여 트랜지스터 (262)의 베이스-에미터를 가로질러 공급된다. 상기 링 신호가 로우일때 트랜지스터 (262)가 비접속되고, 스위치 (260)은 일반적인 접속 상태이며, 다이오드 (258)은 도전 상태이다. 상기 링 신호가 하이일때 트랜지스터 (262)는 도전상태이고 스위치 (259)는 발광하여 접속되고, 스위치 (260)는 발광하여 비접속되며, 다이오드 (257)는 도전된다.

캐패시터 (268)은 트랜스 (253)으로 되돌리는 80KHz 주파수 합성과 같이 저역 스무싱(low pass smoothing) 필터로 기여하는 상기 링 리드와 부 전압 공급기 (256) 사이에 연결된다. 레지스터 (267)는 상기 캐패시터에 대하여 블리딩(bleeding) 레지스터와 같이 사용되도록 접속된다. 한편, 도 1A에 상기 가입자 루프의 상기 팁 리드는 접지되고, 도10으로 부터 트랜지스터 (262)는 상기 링 신호에 의해 전환되는 곳에서의 상기 주파수에서와 증폭기 (251)과 트랜스 253의 의해 구현되는 진폭에서 실제적인 직사각형 벨 소리 신호가 가입자 루프에 나타난다. 80KHz 5-볼트 신호를 증폭기 (251)에 인가하고 20Hz, 5-볼트 신호를 트랜지스터 (262)에 인가한 제 일실시예에서 도 11에서 상기 링 리드를 포함하는 상기 루프상에서 20Hz, 100 볼트 AC 벨소리 신호가 발생된다.

상기 벨 소리 신호 출력 주파수는 프로그램이 가능하다. 왜냐하면 도 1B에서 상기 DSP에서 도 10의 상기 레지스터 (231)로 제공되는 부하값이 변하는 것에 의해 상기 주파수는 변화되어 질수 있다. 벨 소리 리듬은 도 10 RINGENA 신호속으로 프로그램된 모든 것의 포멧을 따른다. 링 콘트롤 신호 주파수는 상기 고 주파수 트랜스 (253)의 효과적인 동작을 위해 단지 충분히 높은 것이 필요하다. 한편, 상기 링 콘트롤 신호는 도10과 함께 설명한 바와같이 상기 RINGENA 신호에 의해 턴온 및 턴오프되며, 상기 증폭기 (251)은 상기 벨소리 리듬의 각각 오프 영역 동안에 상기 간격내에 입력 신호의 부재에 의해 전력이 저하된다.

공공의 전화기 넷트 워크에 편리하게 연결되는 기초 국(base station)과 가입자 전화기 셋트 사이에 라디오 링크를 통해 통신을 제공하기 위한 가입자 유니트에서 동작 전력을 보존할수 있는 방법 및 시스템을 기술하였다. 보존은 여러가지 방법으로 달성되는데 가입자 유니트 동작의 각각 상태에서 TDMA 프레임의 각각 타임 슬롯에 대하여 한정하는 것이 그 하나이며, 보존은 상기 타임 슬롯에서 프로세싱하는 신호 그리고, 상기 타임 슬롯과 동작 상태가 각각 발생하는 동안 그 회로의 구성들의 전력 다운(down)시키는 신호에 대하여 불필요한 가입자 유니트 회로 구성들을 선택한다. 전력 다운하는 것은 여러가지 방법으로 성취되는데 상기 회로 전력 공급기의 온 및 오프를 실제적으로 전환하는 것, CM0S 회로 구성들에 대하여 클록 공급기 또는 입력 신호 공급기를 제어하는 것, 회로 구성 선택 신호를 제거하는 것, 또는 자체의 입력 신호가 하이일때 실제적인 전력이 소비되는 회로 구성에 대하여 입력 신호를 감소시키는 것에 의해 성취된다. 첨가로 회로 구성들이 제각기 고 전력을 소비하는 것에 의해 수행되는 선택된 오퍼레이팅 기능들은 저 전력을 위해 증대된 기회를 가지도록 하는 상기 고 전력 소비 회로를 인에이블시키기 위한 저전력 소비 회로로 각각 이동시킨다.

본 발명은 두드러진 실시예를 토대로 기술하였지만 당분야에서 이러한 기술에 대하여 명백하게 설명되어질 다른 실시예와 수정은 본 발명의 범위안에 포함된다.

Claims

상이한 신호 처리 기능을 갖는 소정의 복수의 협동적으로 연결된 회로 이루어지며, (a) 상이한 시간에 상이한 신호 처리 상태에서 작동시키고, (b) 반복되는 시간 프레임의 복수의 시간 간격 내에 작동시키는, 전력 보전을 위한 TDMA 라디오 가입자 유니트를 작동시키는 방법으로서,

상기 각각의 상태에서 상기 TDMA 라디오 가입자 유니트를 작동시키기 위하여 제 1 의 전력 소모 수준에서 전력이 인가될 필요가 없는 상기 회로 구성부의 각각의 것들을 확인하는 단계;

상기 각각의 상태에서, 상기 제 1 전력 소모 수준 보다 낮은 제 2 의 전력 소모 수준을 상기 각 회로 구성부에 할당하는 단계;

상기 복수의 시간 간격 중 둘 사이의 전환에 응답하여 상기 신호 처리 상태중 둘 간의 상기 가입자 유니트를 전환시키는 단계; 및

상기 각 회로 구성부를 상기 각 회로 구성부가 특정 상기 상태에서 상기 가입자 유니트가 작동되는 상기 시간 간격 중 하나 안에서 상기 제 2 의 전력 수준을 할당 받는지 여부에 따라서 상기 제 1 전력 소모 수준 및 상기 제 2 전력 소모 수준 중의 하나에서 상기 회로 구성부가 작동하는 단계로 이루어짐을 특징으로 하는 방법.
제 1 항에 있어서, 상기 작동 단계가

상기 적어도 하나의 회로 구성부의 전력 소모 수준을 변화시키기 위해 적어도 하나의 상기 회로 구성부의 전력 공급 리드를 개방 또는 폐쇄 절환시킴을 특징으로 하는 방법.
제 1 항에 있어서, 상기 복수의 회로 구성부의 제 1 부가 베이스밴드, IF, 및 RF 부분을 포함하는 전송 신호 경로에서 연결되며, 상기 회로 구성부의 제 2 부분이 RF, IF 및 베이스밴드 부분을 포함하는 수신 신호 경로에서 연결되며, 상기 작동 단계가 추가로,

적어도 상기 수신 경로 IF 부분이 상기 제 1 전력 소모 수준에서 작동되는 각 시간 간격에서, 대략적으로 그 제 1 전력 소모 수준에서도 작동시키기 위해 상기 IF 부분의 상기 전송 경로 회로 구성부 중의 적어도 하나를 제어하는 단계로 이루어짐을 특징으로 하는 방법.
제 1 항에 있어서, 상기 복수의 회로 구성부의 제 1 부가 베이스밴드, IF, 및 RF 부분을 포함하는 전송 신호 경로에서 연결되며, 상기 회로 구성부의 제 2 부분이 RF, IF 및 베이스밴드 부분을 포함하는 수신 신호 경로에서 연결되며, 디지탈 신호 프로세서가 상기 전송 및 수신 신호 경로 모두에 포함되며, 상기 작동 단계가 추가로,

상기 전송 및 수신 신호 경로중의 하나가 그 제 1 전력 소모 수준으로 작동되는 모든 시간 프레임중 적어도 일부 동안에 그 감소된 전력 소모수준에서 작동되도록 상기 디지탈 신호 프로세서를 제어하는 단계로 이루어짐을 특징으로 하는 방법.
제 1 항에 있어서, 상기 복수의 회로 구성부의 제 1 부가 베이스밴드, IF, 및 RF 부분을 포함하는 전송 신호 경로에서 연결되며, 상기 회로 구성부의 제 2 부분이 RF, IF 및 베이스밴드 부분을 포함하는 수신 신호 경로에서 연결되며, 상기 IF 부분의 적어도 일부분이 제공된 클록 신호에 응답하여 클록된 디지탈 신호 모드로 작동하고, 상기 작동 단계가 추가로,

상기 클로킹 신호를 켜고 끔으로써 상기 제 1 의 전력 소모 수준 또는 상기 제 2 의 절력 소모 수준에 있도록 상기 IF 부분의 적어도 상기 부분에서 전력 소모 수준을 제어하는 단계로 이루어짐을 특징으로 하는 방법.
제 1 항에 있어서, 상기 회로 구성부의 적어도 하나가 CM0S 회로이며 적어도 제 1 활성 상태와 제 2 활성 상태 사이에서 절환시키도록 제 1 의 소정의 속도로 클록되고 상기 작동 단계가

상기 활성 상태 사이의 절환 빈도를 감소시키고 상기 회로 구성부 중의 상기 적어도 하나에 의해 소모되는 전력을 감소시킴으로써 상기 제 1 소정의 속도로부터 상기 적어도 하나의 회로 성분의 클록킹 속도를 감소시키는 단계로 이루어짐을 특징으로 하는 방법.
a) 통신 신호 처리를 위한 제 1 수준 및 b) 소정의 감소된 제 2 의 수준간에 각각 전력 소모 수준을 변화시키는 복수의 협동적으로 상호연결된 회로 구성부를 포함하는 TDMA 라디오텔레폰 시스템 가입자 유니트에 있어서,

복수의 각각의 TDMA 시간 간격 동안 상기 가입자 유니트가 상기 복수의 상기 각각의 TDMA 시간 간격 동안에 작동하는 복수의 소정의 상태중의 하나에 있는 경우 상기 복수의 TDMA 시간 간격중의 상기 각각의 간격에서 신호 처리를 하는 데에 필요하지 않은 상기 복수의 회로 구성부중의 하나를 상기 제 2 의 수준으로 유지하는 단계;

상기 복수의 각각의 TDMA 시간 간격 동안 상기 가입자 유니트가 상기 복수의 상기 각각의 TDMA 시간 간격 동안에 작동하는 상기 복수의 소정의 상태중의 하나에 있는 경우 그러한 회로 구성부를 그 각각의 신호처리 전력 소모 수준으로 전력을 인가하기 위해, 상기 복수의 TDMA 시 전력 소모 수준으로 전력을 인가하기 위해, 상기 복수의 TDMA 시간 간격중의 상기 각각의 간격에서 통신 신호 처리를 하는 데에 필요한 다른 상기 회로 구성부를 상기 제 1 의 수준으로 유지하는 단계;

상기 복수의 TDMA 시간 간격중 두 간격간의 전환에 응답하는 상기 복수의 상태중 두두 상태 사이에 상기 가입자 유니트를 전환시키는 단계로 이루어짐을 특징으로 하여, 상기 가입자 유니트에서 전력 소모를 감소시키는 방법.
각 프레임이 소정 수의 시간 간격으로 이루어진 반복 시간 분할 프레임으로 전기적으로 전력이 인가되는 경우, 적어도 하나의 수신 및 전송 신호 처리를 위한협동적으로 연결된 복수의 회로 구성부;

상기 회로 구성부의 전력 소모 요구에 따라 공급하기 위해 상기 가입자 유니트에 전기적 전력을 연결하는 수단;

상기 복수의 시간 간격중 두 간격간의 전환에 응답하는 상기 소정의 복수의 상태중의 두 상태 사이에서 상기 가입자 유니트를 전환시키기 위한 수단; 및

상기 가입자 유니트가 상기 각 상기 시간 간격 동안 작동하는 소정의 복수의 상태 중의 하나에 상기 가입자 유니트가 있는 경우, 상기 신호 처리를 위한 상기 각 시간 간격 동안, 상기 구성부 각각에 의해 요구되는 각 시간 간격 동안의 소정의 복수의 상기 가입자 유니트 회로 구성부에 의해 소모된 전력을 제한하는 수단으로 이루어짐을 특징으로 하여, 가입자 루프 회로를 시간 분할 다중 억세스(TDMA) 라디오 텔레커뮤니케이션 시스템에 결합시키기 위한 가입자 유니트.
제 8 항에 있어서, 상기 가입자 루프 회로가 가입자 통신 장치를 포함하며

상기 구성부가 아날로그 신호용으로 상기 가입자 루프 회로와 상기 가입자 유니트를 인터페이싱하는 수단을 포함하며, 상기 인터페이싱 수단은 상기 인터페이싱 수단에 제 1 의 소정 전압의 전원을 연결시키는 수단, 및 상기 가입자 루프 회로의 길이에 의해 적어도 부분적으로 결정되는 제 2 소정의 전압에서의 실질적으로 일정한 소정 값의 전류를 상기 루프에 제공하며, 상기 제 2 소정 전압과는 상관없이 실질적으로 일정한 전력을 소모하는 수단으로 이루어지며,

상기 가입자 유니트와 상기 통신 장치간의 상기 가입자 루프 회로의 길이가상기 라디오 연결부의 길이보다 훨씬 짧음을 특징으로 하는 가입자 유니트.
제 8 항에 있어서, 상기 제한 수단이

회로 구성부가 상기 신호 처리에 참여하는 데에 불충분하게 에너지가 인가된 준비 작동을 위한 상기 신호 처리에 참여하기 위한 제 1 의 소정의 수준 또는 제 2 의 더 낮은 소정 수준 중의 하나로 상기 회로 구성부 각각을 전력 인가시키기 위하여, 각 시간 간격 동안에 작동하는 수단으로 이루어짐을 특징으로 하는 가입자 유니트.
제 10 항에 있어서,

상기 회로 구성부의 적어도 하나가 직렬의 전류 운반 회로를 통해 전력을 수신하는 증폭 회로이며;

상기 전력 인가 수단이

상기 전류 운반 회로에 직렬로 연결된 절환 수단, 및

상기 하나의 구성부중 적어도 하나가 상기 신호 처리에 참여할 필요가 없는 경우 상기 각각의 시간 간격들 중에서 상기 전류 운반 회로를 개방하기 위한 상기 절환 수단을 작동시키는 수단으로 이루어짐을 특징으로 하는 가입자 유니트.
제 10 항에 있어서,

상기 회로 구성부중 적어도 하나가 바이어스 전류 입력 연결부를 갖는 증폭회로이며;

상기 전력 인가 수단이

상기 바이어스 전류 입력 연결부에 상기 전류를 공급하기 위해 연결된 절환할 수 있는 일정한-전류원, 및

상기 적어도 하나의 구성부가 상기 신호 처리에 참여할 필요가 없는 상기 각 시간 간격에 상기 전류를 감소시키기 위해 상기 절환할 수 있는 일정한-전류원을 작동시키는 수단으로 이루어짐을 특징으로 하는 가입자 유니트.
제 10 항에 있어서,

상기 전류 구성부중의 적어도 하나가 클록될 때보다 클록되지 않을때 실질적으로 더 적은 전력을 소모하는 반도체 회로로 이루어지며;

상기 전력 인가 수단이 상기 신호 처리에 참여할 필요가 없는 상기 각 시간 간격안에 상기 클록된 신호 처리 회로의 클로킹을 차단하는 수단으로 이루어짐을 특징으로 하는 가입자 유니트.
제 10 항에 있어서,

상기 회로 구성부중의 적어도 하나가 내장된 파워링 다운 모드의 작동을 가지는 집적 회로 칩이며;

상기 전력 인가 수단이 상기 적어도 하나의 회로가 상기 신호 처리에 참여할 필요가 없는 상기 각 시간 간격에서 상기 파워링 다운 모드를 활성화시키는 수단으로 이루어짐을 특징으로 하는 가입자 유니트.
제 9 항에 있어서,

상기 회로 구성부 중의 적어도 하나가 전력 소모가 증폭되는 신호의 증폭량에 대략적으로 비례하며, 증폭되는 신호가 사용될 입력부를 갖는 증폭회로이며;

상기 회로 구성부의 다른 하나가 증폭을 위해 상기 증폭 회로 입력부에 신호를 제공하는 신호 처리 경로에 연결되고;

상기 제한 수단이 상기 또 다른 회로 내에 선택된 시간 간격내에 상기 증폭 회로 입력부에 제공되는 상기 신호의 증폭량을 감소시킴으로써 상기 증폭 회로를 파워링 다운하기 위한 수단을 포함함을 특징으로 하는 가입자 유니트.
제 8 항에 있어서,

상기 회로 구성부 중의 적어도 하나가 상기 가입자 유니트가 상기 가입자 루프 회로와 인터페이싱하기 위해 상기 가입자 유니트의 베이스밴드부에 연결된 라인 인터페이스 유니트이며,

상기 가입자 유니트는 상기 회로 구성부의 협동적 작동을 제어하는 디지탈 신호 프로세서 (DSP), 그 제어를 하기 위한 상기 회로 구성부중 적어도 몇개와 상기 DSP 사이의 뻗어 있는 데이터 및 어드래스 버스, 및 상기 DSP 와 상기 라인 인터폐이스 유니트 사이의 제 1 통신 신호 인터페이스 회로를 포함하며,

팽창 헤더가 또 다른 가입자 루프 회로와 인터페이싱하는 회로를 포함하는회로 카드를 플러그 접속식으로 갖추도록 제공되며, 상기 팽창 헤더는 전원 접속부를 갖고,

상기 팽창 헤더에 상기 데이터 및 어드래스 버스를 접속시키기 위한 수단이 제공되며,

상기 통신 신호 인터페이스 회로는 상기 DSP 및 상기 팽창 헤더 사이에 접속됨을 특징으로 하는 가입자 유니트.
제 8 항에 있어서, 상기 회로가

소정 주파수의 클로킹 신호를 제공하는 수단,

복수의 소정 링 주파수중의 선택 가능한 하나의 주파수를 나타내는 데이터 워드를 만들기 위한 수단을 포함하는 디지탈 신호 프로세서,

상기 선택 가능한 하나의 주파수에서 낮은 증폭 신호를 발생시키기 위해 상기 데이터 워드 및 상기 클록 신호에 응답하는 수단,

상기 클록 신호에 응답하여, 상기 선택 가능한 하나의 주파수 신호의 증폭도보다 큰 증폭도를 갖고 상기 선택 가능한 하나의 주파수 신호의 주파수 보다 훨씬 큰 주파수를 갖는 신호를 만들며, 상기 더 큰 증폭 신호가 각 주파수 사이클에서 정 및 부의 극성부를 모두 갖는 수단,

상기 정 및 부의 극성부 각각을 별도로 반파장 정류하기 위한 수단,

상기 선택 가능한 하나의 주파수에 응답하여, 상기 별도로 정류된 정 및 부부의 극성부를 교대로 샘플링하기 위한 수단, 및

상기 더 큰 증폭도 및 상기 선택 가능한 하나의 주파수에서 링 신호를 발생시키기 위해 상기 샘플링 수단의 출력을 로우 패스 필터링하기 위한 수단을 포함함을 특징으로 하는 가입자 유니트.
제 17 항에 있어서,

게이팅 수단이 링 신호 발생 동안 상기 선택가능한 하나의 주파수의 주파수 보다 적은 주파수로 상기 링 신호 제네레이터를 주기적으로 파워링 다운시키기 위해 상기 클록 신호를 상기 발생 수단에 선택적으로 결합시키고 상기 선택 가능한 하나의 주파수에 해당하는 주파수 신호를 상기 교번 샘플링 수단에 선택적으로 결합시키기 위해 제공됨을 특징으로 하는 가입자 유니트.
제 8 항에 있어서, 상기 구성부중의 하나가 멀티비트 양-방향 출력부를 가지며, 상기 출력부에 수신된 전력 소모 수준 제어 명령에 응답하여, 컨버터의 전력 소모를 제어하기 위한 수단을 갖는 디지탈 컨버터와 동종물이며, 상기 제한 수단은

파워-업 명령 및 파워-다운 명령을 제공하는 수단;

상기 파우어-업 및 파워-다운 명령을 등록하기위한 수단;

상기 시간 간격중 소정의 간격의 시작과 끝에서 인에이블링 신호를 발생시키는 수단; 및

상기 인에이블링 신호에 응답하여, 상기 시간 간격 중 소정의 간격이 시작되기 직전에 상기 컨버터 출력 포트에 상기 파워-업 명령을 결합시키며 상기 소정의시간 간격중 상기 소정의 간격이 끝난 직후에 상기 컨버터 출력 포트에 파워-다운 명령을 결합시키기 위한 수단으로 이루어짐을 특징으로 하는 가입자 유니트.
제 8 항에 있어서,

상기 가입자 루프 회로가 통신 장치를 포함하며;

상기 회로 구성부가 제어 로직 수단 및 디지탈 신호 프로세서를 포함하고;

상기 디지탈 신호 프로세서가 정지 상태 지시의 수행에 응답하여 파워링 다운된 상기 제어 로직 수단을 나타내는 지시 신호를 출력하고 그것이 적어도 처리 상태 정보를 유지하는 수준으로 그 자체를 파워링 다운하기 위한 수단을 포함하며 적어도 소정의 간섭 신호에 응답할 수 있고, 상기 지시신호는 상기 디지탈 신호 프로세서가 다시 파워링 업된 후에 디지탈 신호 프로세서 파워링 다운 간격의 기간을 나타내는 값을 포함하고;

상기 제어 로직 수단은

상기 통신 장치의 후크 상태의 변화의 수신을 검출하기 위해 상기 지시 신호에 응답하는 수단,

상기 지시 신호가 수신된 후의 상기 간격을 타이밍하기 위한 수단, 및

후크 상태의 상기 변화를 검출하거나 상기 간격의 타이밍 아웃시 상기 DSP 로 웨이크-업 간섭 신호를 보내기위한 수단을 포함함을 특징으로 하는 가입자 유니트.
제 8 항에 있어서,

상기 가입자 유니트가 적어도 소정의 오프-후크, 온-후크, 및 링 기능중에서 작동시키며,

상기 회로 구성부가 디지탈 신호 프로세서, 아날로그 신호에 대하여 상기 가입자 유니트와 상기 가입자 루프 회로를 인터페이싱하기 위한 수단, 및 상기 인터페이싱 수단으로부터의 아날로그 신호를 상기 디지털 신호 프로세서에 제공되는 베이스밴드 디지탈 신호로 변환시키고 상기 프로세서로부터의 베이스밴드 디지탈 신호를 상기 인터페이싱 수단에 제공되는 아날로그 신호로 변환시키기 위한 수단을 포함하며,

상기 제한 수단은 상기 가입자 유니트의 상기 오프-후크 기능의 경우를 제외한 모든 작동 시간 간격 동안 상기 변환 수단 및 상기 오프-후크 기능 및 상기 링 기능의 전송 및 수신의 시간 간격의 경우를 제외한 모든 작동시간 간격 안에 상기 인터페이싱 수단에 파워 다운 명링 신호를 제공하기 위한 수단을 상기 디지탈 신호 프로세서 안에 포함함을 특징으로 하는 가입자 유니트.
제 8 항에 있어서,

상기 가입자 유니트가 적어도 소정의 루프백, 온-후크, 링 및 오프-후크 기능 중에서 작동시키며, 상기 루프백, 온-후크, 링 및 오프-후크 기능 각각은 수신을 위한 신호 처리 프레임당 적어도 하나의 시간 간격을 포함하고,

상기 구성부가 디지탈 신호 프로세서, 명령 신호 결합 수단, 및 아날로그 대디지탈 변환 수단을 포함하고, 상기 변환 수단은 아날로그 중간 주파수 신호를 수신하기 위한 입력 연결부를 가지며 그것을 해당 중간 주파수 디지탈 신호에 제공하는 양방향 출력 연결부를 가지며,

상기 제한 수단은, 상기 루프백 기능을 제외한 모든 작동 시간 간격, 상기 링 기능의 수신 시간 간격, 및 상기 온-후크 및 오프-후크 기능의 수신시간 간격 동안 상기 변환 수단을 파워링 다운하기 위하여 상기 명령 신호 결합 수단에 의해 상기 출력 연결부에 파워 다운 명령 신호를 제공하기 위한 수단을 상기 디지탈 신호 프로세서 안에 포함함을 특징으로 하는 가입자 유니트.
제 22 항에 있어서, 상기 디지탈 신호가 m-비트 바이너리 오프셋 포멧이며 상기 프로세서가 n 은 m 보다 큰, n-비트 2 의 컴플리멘트 신호에서 작동하며 상기 디지탈 신호를 상기 디지탈 신호 프로세서에 결합시키기 위하여

상기 바이너리 오프셋 디지탈 신호를 2 의 컴플리멘트 디지탈 신호로 변환시키기 위한 수단,

상기 2 의 컴플리멘트 디지탈 신호를 n-비트 2 의 컴플리멘트 디지탈 신호로 이동 및 사인 확장시키기 위한 수단,

상기 이동 및 사인 연장 수단으로부터의 상기 n-비트 2 의 컴플리멘트 디지탈 신호를 상기 프로세서에 결합시키기 위한 수단으로 이루어진 수단들이 제공됨을 특징으로 하는 가입자 유니트.
제 8 항에 있어서,

상기 가입자 유니트가 루프백 상태, 온-후크 상태, 링 상태 및 오프-후크 상태를 포함하는 소정의 상태 중에서 작동하며,

상기 구성부가 디지탈 신호 프로세서, 명령 신호 결합 수단, 및 클록 제어된 CM0S 디지탈을 아날로그로 변환시키는 수단을 포함하며, 상기 변환 수단은 디지탈 중간 주파수 신호를 수신하기 위한 입력 연결부를 가지며 그것이 해당 아날로그 중간 주파수 신호를 제공하는 출력 연결부를 갖고,

상기 제한 수단은 소정 주파수의 클록 신호를 발생시키기 위한 수단, 상기 루프백 상태 동안 및 상기 가입자 유니트가 전송되고 상기 링 상태 및 상기 오프-후크 상태중의 하나에 있는 시간 간격에서 변환 수단 작동을 인에이블 시키기 위하여 상기 클록 신호를 상기 변환 수단에 결합시키는 수단으로 이루어짐을 특징으로 하는 가입자 유니트.
제 8 항에 있어서, 클록 신호를 상기 변환 수단에 결합시키기 위한 상기 수단이

소정의 주파수의 적어도 하나의 클록 신호를 제공하기 위한 수단,

상기 디지탈 신호 프로세싱 수단으로부터 바이너리 코드된 멀티비워드를 수신하기 위한 수신 수단,

복수의 입력 연결부를 가지며 그중 적어도, 하나가 접지부에 연결되는 제어 가능한, 신호 선별 멀티플렉서,

상기 멀티비트 워드 중의 적어도 하나의 비트에 응답하여 상기 클록 신호 또는 그라운드중의 하나를 선별하기 위하여 상기 멀티플렉서를 제어하기 위한 수단, 및

상기 클록 신호에 응답하여 상기 변환 수단을 클록하기 위해 또는 선별된 접지에 응답하여 상기 변환 수단을 파워 다운하기 위하여 상기 멀티플렉서의 출력부를 결합시키기 위한 수단으로 이루어짐을 특징으로 하는 가입자 유니트.
제 8 항에 있어서,

상기 가입자 유니트가 루프백 상태, 온-후크 상태, 링 상태 및 오프-후크 상태를 포함하는 소정의 상태 중에서 작동하며,

상기 구성부가 디지탈 신호 프로세서, 및 클록 제어된 CM0S 디지탈 중간 주파수 처리(DIF) 수단을 포함하며, 상기 DIF 수단은 베이스밴드 디지탈 신호를 수신하기 위한 입력 연결부를 가지며 해당 디지탈 산호를 중간 주파수로 상향 변환시킨 것이 제공되는 출력 연결부를 갖고,

상기 제한 수단은 소정 주파수의 클록 신호를 만드는 수단, 및 상기 루프백 기능 동안 및 상기 가입자 유니트가 전송되고 상기 링 상태 및 상기 오프-후크 상태 중의 하나에 있는 시간 간격 내에서만 DIF 수단 작동을 인에이블시키기 위하여 상기 클록 신호를 상기 DIF 수단에 결합시키기 위한 수단으로 이루어짐을 특징으로 하는 가입자 유니트.
제 26 항에 있어서, 클록 신호를 상기 DIF 수단에 결합시키기 위한 상기 수단이

적어도 하나의 소정 주파수의 클록 신호를 제공하기 위한 수단,

상기 디지탈 신호 처리 수단으로부터의 바이너리 코드된 멀티비트 워드를 수신하기 위한 수신 수단,

복수의 입력 연결부를 가지며, 그중 적어도 하나가 접지부에 연결되는 제어 가능한, 신호 선별 멀티플렉서,

상기 멀티비트 워드 중의 적어도 하나의 비트에 응답하여 상기 클록 신호 또는 그라운드 중의 하나를 선별하기 위하여 상기 멀티플렉서를 제어하기 위한 수단, 및

상기 클록 신호에 응답하여 상기 DIF 수단을 클록하기 위해 또는 선별된 접지에 응답하여 상기 DIF 수단을 파워 다운하기 위하여 상기 멀티플렉서의 출력부를 결합시키기 위한 수단으로 이루어짐을 특징으로 하는 가입자 유니트.
제 8 항에 있어서,

상기 가입자 유니트가 루프백 상태, 온-후크 상태, 링 상태 및 오프-후크 상태를 포함하는 소정의 상태 중에서 작동하며,

상기 구성부가 디지탈 신호 프로세서, 명령 신호·결합 수단, 클록 제어된 CMOS 피니트 임펄스 응답(FIR) 처리 수단, 및 CMOS 샘플 속도 인터폴레이션 (INT) 처리 수단을 포함하며, 상기 FIR 처리 수단은 복소수, 베이스밴드, 디지탈 신호 샘플을 제 1 샘플 속도로 수신하기 위한 입력 연결부를 가지며 해당 펄스 형태의 샘플이 제 2 의 더 낮은 샘플 속도로 제공되는 출력 연결부를 갖고, 상기 INT 처리 수단은 상기 복소수 샘플을 상기 제 2 의 샘플 속도로 수신하기 위한 입력 연결부를 가지며 해당 샘플이 상기 제 1 의 샘플 속도 보다 빠른 제 3 의 샘플 속도로 제공되는 출력 연결부를 가지고,

상기 제한 수단은 소정 주파수의 클륵 신호를 만드는 수단, 및 상기 루프백 기능 동안 및 상기 가입자 유니트가 상기 링 상태 및 상기 오프-호크 상태 중의 하나로 전송되는 시간 간격 내에서만 그들의 작동을 인에이블시키기 위하여 상기 FIR 처리 수단 및 INT 처리 수단에 상기 클록 신호를 결합시키기 위한 수단으로 이루어짐을 특징으로 하는 가입자 유니트.
제 28 항에 있어서, 클록 신호를 상기 FIR 수단 및 상기 INT 수단에 결합시키기 위한 상기 수단이

적어도 하나의 소정 주파수의 클록 신호를 제공하기 위한 수단,

상기 디지탈 신호 처리 수단으로부터의 바이너리 코드된 멀티비트 워드를 수신하기 위한 수신 수단.

복수의 입력 연결부를 가지며, 그중 적어도 하나가 접지부에 연결되는 제어 가능한, 신호 선별 멀티플렉서,

상기 멀티비트 워드 중의 적어도 하나의 비트에 응답하여 상기 클록 신호 또는 그라운드중의 하나를 선별하기 위하여 상기 멀티플렉서를 제어하기 위한 수단,및

상기 클륵 신호에 응답하여 상기 FIR 처리 수단 및 상기 INT 처리수단을 클록하기 위해 또는 선별된 접지에 응답하여 상기 FIR 처리 수단 및 상기 INT 처리 수단을 파워 다운하기 위하여 상기 멀티플렉서의 출력부를 결합시키기 위한 수단으로 이루어짐을 특징으로 하는 가입자 유니트.
제 8 항에 있어서,

상기 가입자 유니트가 루프백 상태, 온-후크 상태, 링 상태 및 오프-후크 상태를 포함하는 소정의 상태 중에서 작동하며,

상기 구성부가 디지탈 신호 프로세서, 및 아날로그 라디오 주파수신호를 수신하기 위한 입력 연결부를 가지며 아날로그 중간 주파수 신호가 제공되는 출력 연결부를 갖는 수신부를 포함하고, 추가로 아날로그 중간 주파수신호를 수신하기 위한 입력 연결부를 가지며 해당 아날로그 라디오 주파수 신호가 제공되는 출력 연결부를 갖는 전송부를 포함하며, 상기 전송 및 수신경로에 로컬 오실레이터 주파수 신호를 제공하기 위한 타이밍 및 제어 로직부를 포함하는 라디오 주파수, RF, 섹션을 포함하고,

상기 제한 수단은

상기 타이밍 및 제어 로직부 내에서 전력 소모 수준 제어 신호를 상기 전송부 및 상기 수신부에 제공하기 위한 수단,

상기 가입자 유니트가 전송되고 상기 링 상태, 상기 오프-후크 상태, 및 상기 온-후크 상태중의 하나에 있는 시간 간격을 제외한 상기 시간간격 중의 하나 간격에서 상기 전송부의 적어도 하나의 구획을 파워 다운시키기 위해 상기 전력 소모 수준 제어 신호를 상기 전송부에 결합시키는 수단,

상기 가입자 유니트가 수신되고 상기 오프-후크 상태 및 중간 오프-후크 상태중의 하나에 있는 시간 간격을 제외한 상기 시간 간격 중의 하나 간격에서 상기 수신부의 적어도 하나의 구획을 파워 다운시키기 위해 상기 파워 소모 수준 제어 신호를 상기 수신부에 결합시키는 수단으로 이루어짐을 특징으로 하는 가입자 유니트.
제 30 항에 있어서,

상기 RF 섹션의 상기 전송부의 상기 구획이 제 1 IF 구획, 적어도 하나의 증폭기를 포함하는 제 2 IF 구획, 상기 제 2 의 IF 구획의 신호를 라디오 주파수로 올리며 증폭기를 포함하는 로칼 오실레이터 입력부를 포함하는 업 컨버팅 믹서, 및 적어도 하나의 라디오 주파수 증폭기 및 하나의 전력 증폭기를 포함하는 라디오 주파수 구획으로 이루어지며,

상기 전력 소모 수준 제어 신호는 상기 모든 증폭기를 파워 다운시키기 위해 상기 전송부에 적용됨을 특징으로 하는 가입자 유니트.
제 30 항에 있어서,

상기 RF 섹션의 상기 수신부의 상기 구획이 적어도 하나의 증폭기를 포함하는 RF 구획, 라디오 주파수 신호를 IF 신호로 감소시키며 증폭기를 포함하는 로칼 오실레이터 입력부를 포함하는 제 1 의 다운 컨버팅 믹서, 및 적어도 하나의 IF 증폭기 및 자동 게인 제어 증폭기를 포함하는 IF 구획, 및 상기 IF 신호를 베이스밴드 신호로 감소시키고 증폭기를 포함하는 로칼 오실레이터 입력부를 포함하는 제 2 의 다운 컨버팅 믹서로 이루어지며,

상기 전력 소모 수준 제어 신호는 상기 모든 증폭기 및 상기 제 2 의 다운 컨버팅 믹서를 파워 다운시키기 위해 상기 수신부에 적용됨을 특징으로 하는 가입자 유니트.
제 8 항에 있어서,

상기 가입자 유니트가 루프백 상태, 온-후크 상태, 링 상태 및 오프-후크 상태를 포함하는 소정의 상태 중에서 작동하며,

상기 구성부가 디지탈 신호 프로세서, 및 아날로그 라디오 주파수 신호를 수신하기 위한 엽력 연결부를 가지며 아날로그 중간 주파수 신호가 제공되는 출력 연결부를 갖는 수신부를 포함하고, 추가로 아날로그 중간 주파수 신호를 수신하기 위한 입력 연결부를 가지며 해당 아날로그 라디오 주파수 신호가 제공되는 출력 연결부를 갖는 전송부를 포함하며, 상기 전송 및 수신 경로에 로컬 오실레이터 주파수 신호를 제공하기 위한 타이밍 및 제어 로직부를 포함하는 라디오 주파수 섹션을 포함하고,

상기 수신부가 라디오 주파수 신호를 수신 및 증폭시키는 라디오 주파수 구획, 상기 라디오 주파수 로부터의 증폭된 라디오 주파수 신호의 주파수를 중간 주파수 신호로 감소시키기 위한 제 1 의 다운 컨버팅 믹서, 상기 IF 신호를 증폭시키기 위한 중간 주파수 구획, 증폭된 중간 주파수 신호의 주파수를 베이스밴드 신호로 증폭시키기 위한 제 2 의 다운 컨버팅 믹서를 포함하며,

선별 가능한 루프백 연결부는 상기 전송부의 출력부를 상기 중간 주파수 구획의 입력부에 연결시킴으로써 상기 가입자 유니트를 루프백 상태에 놓기위해 제공되며,

상기 제한 수단은

상기 전력 소모 수준 제어 신호들 상기 전송부 및 상기 수신부에 제공하는 수단으로서, 상기 제어 신호 중의 하나가 루프백 신호인 수단, 및

상기 루프백 연결부를 선택하고 상기 중간 주파수 구획, 상기 제 2 의 다운 컨버팅 믹서, 및 그 로컬 오실레이터 입력 증폭기만을 상기 루프백 상태에서만 상기 수신부에서 파워업하기 위해 상기 수송부에 상기 루프백 전력 소모 수준 제어 신호를 결합시키는 수단으로 이루어짐을 특징으로 하는 가입자 유니트.
제 8 항에 있어서, 상기 복수의 회로 구성부의 제 1 군이 상기 가입자 유니트를 통해 수신 신호 경로에 연결되고 상기 복수의 회로 구성부의 제 2 군이 상기 가입자 유니트를 통해 송신 신호 경로에 연결되며, 상기 가입자 유니트는 상기 수신자 유니트로 향하는 제어 메시지를 수신하여 상기 채널 상에서 응답 메시지를 전송하기 위한 TDMA 시스템 라디오채널을 모니터하는 작동 준비 모드를 가지며, 상기제한 수단이

수신 경로 회로 구성부의 적어도 상기 일 군을 n 미 적어도 하나인, 상기 각 n 번째 프레임의 제 1 의 시간 간격에서 상기 각 n 번재 프레임 중의 하나에서 상기 가입자 유니트로 향하는 제어 메시지를 수신하도록 파워링 업하는, 상기 TDMA 프레임 중의 각 n 번째 것에서 한번 활성화되는 수단, 및

상기 제어 메시지의 수신에 응답하여, 상기 제어 메시지에 대한 응답을 인에이블하기 위한 상기 각 n 번째 프레인중의 상기 하나의 제 2 의 시간간격에서 전송 경로 회로 구성부의 적어도 상기 군의 일부를 파워링 업하기 위한 수단으로 이루어짐을 특징으로 하는 가입자 유니트.

상기 게이팅 신호 온-타임에 응답하여, 상기 링 신호 제네레이터를 상기 게이팅 신호의 상기 오프-타임 동안 주기적으로 파워링 다운함으로써 상기 온-타임 동안에만 상기 클록 신호를 상기 발생 수단에 선택적으로 결합시키고 상기 선택 가능한 하나의 주파수 신호를 상기 교번 샘플링 수단에 선택적으로 결합시키는 수단으로 이루어짐을 특징으로 하는 링 신호 발생 제네레이터.
제 1 항에 있어서, 추가로 상기 가입자 유니트가 오프-후크 상태, 온-후크 상태 및 링 상태중의 하나로 들어가는 것을 검출하는 데에 응답하여 상기 신호 처리 상태중의 두 상태 사이에 상기 가입자 유니트를 전환시키는 단계로 이루어짐을 특징으로 하는 방법.

복수의 소정의 링 신호 주파수중의 선택 가능한 하나를 나타내는 데이터 워드를 등록하기 위한 수단;
소정 주파수에 응답하는 디지탈 값을 수신하고 여기에 응답하여, 상기 소정 주파수의 상기 링 신호에 응답하는 주파수를 갗는 링 주파수 신호를 발생시키는 수단;

상기 링 신호의 카덴스를 나타내는 링 제어 신호를 발생시키기 위한 수단; 및

상기 링 주파수 신호에 기초하여 상기 링 신호를 발생시키고 상기 링 제어 신호에 기초하여 상기 링 신호 온 및 오프를 순환시키는 수단으로 이루어짐을 특징으로 하여, 소정 주파수를 갖는 링 신호를 발생시키는 장치.
제 36 항에 있어서, 링 주파수 신호를 발생시키는 상기 수단이 상기 링 주파수 신호를 발생시키기 위하여 상기 디지탈 값으로부터 계수하는 카운터를 포함함을 특징으로 하는 장치.
제 36 항에 있어서, 추가로 a) 상기 카운터를 활성화시키고 b) 상기 카운터에 의해 발생된 출력 신호를 샘플링하기 위해 클록 신호를 사용하는 수단을 추가로 포함함을 특징으로 하는 장치.
제 36 항에 있어서, 추가로 복수의 링 신호값중의 하나를 발생시키고 상기링 주파수 신호를 상기 디지탈 값으로 발생시키는 수단에 상기 복수의 링 신호 값 중의 상기 하나를 전송하는 수단으로 이루어지며, 상기 링 신호값 각각이 상기 복수의 주파수의 링 신호의 각각의 주파수에 해당하며, 상기 복수의 주파수중 특정 값은 상기 소정 주파수임을 특징으로 하는 장치.
제 36 항에 있어서, 상기 링 신호를 발생시키는 상기 수단이 상기 링 주파수 신호 및 상기 링 제어 신호의 각 전압보다 높은 전압으로 상기 링 신호를 발생시킴을 특징으로 하는 장치.
제 36 항에 있어서, 추가로 상기 링 주파수 신호를 정류하고 상기 링 신호를 발생시키기 위해 상기 링 제어 신호에 기초하는 상기 정류된 링 주파수 신호를 샘플링하는 수단으로 이루어짐을 특징으로 하는 장치.
제 36 항에 있어서, 추가로 a) 상기 링 주파수 신호를 수신하여 상기 링 주파수 신호를 증폭시키는 증폭 수단 및 b) 상기 링 주파수 신호를 상기 증폭 수단에 결합시키고 상기 링 주파수 신호를 상기 증폭 수단으로부터의 분리하는 결합 수단으로 이루어지며, 상기 증폭기 수단은 상기 링 주파수 신호가 그로부터 분리되는 경우에 감소된 전력으로 작동함을 특징으로 하는 장치.