JP4256546B2 - ストリーム多重分離装置 - Google Patents
ストリーム多重分離装置 Download PDFInfo
- Publication number
- JP4256546B2 JP4256546B2 JP23756399A JP23756399A JP4256546B2 JP 4256546 B2 JP4256546 B2 JP 4256546B2 JP 23756399 A JP23756399 A JP 23756399A JP 23756399 A JP23756399 A JP 23756399A JP 4256546 B2 JP4256546 B2 JP 4256546B2
- Authority
- JP
- Japan
- Prior art keywords
- stream
- processing unit
- unit
- main body
- header
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04H—BROADCAST COMMUNICATION
- H04H40/00—Arrangements specially adapted for receiving broadcast information
- H04H40/18—Arrangements characterised by circuits or components specially adapted for receiving
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/04—Distributors combined with modulators or demodulators
- H04J3/047—Distributors with transistors or integrated circuits
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Networks & Wireless Communication (AREA)
- Television Systems (AREA)
- Time-Division Multiplex Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、放送波に重畳されているトランスポートストリームに含まれる複数のエレメンタリストリームに対して多重分離処理を行うストリーム多重分離装置に関する。
【０００２】
【従来の技術】
半導体市場において、近い将来幅広い需要が見込まれるものに、セットトップボックス向けのワンチップLSIがある。
ここでセットトップボックスとは、衛星放送、地上波、有線の何れかから伝送されてくる放送波を受信して、これに重畳されているトランスポートストリームの多重分離を行い、更にこれを復号して映像信号、音声信号等を出力する装置であり、テレビジョン受像機やパーソナルコンピュータ等と組み合わせて一般家庭内で用いられる。一般家庭のエンドユーザは、このセットトップボックスを介して衛星放送、地上波、有線を用いてプロバイダから提供される多様な情報サービスを享受することができるので、セットトップボックスは、来るべきマルチメディア社会の必需品になるといわれている。
【０００３】
一方、セットトップボックス向けのワンチップLSIとは、放送波を介して伝送されるトランスポートストリームを多重分離して、MPEG規格に規定されたビデオストリーム、オーディオストリーム等のエレメンタリストリームを得るトランスポートストリームパケットデコーダ（該当する1チップLSIには、松下電器産業(株)製MN88461Aがある。）と、多重分離されたビデオストリーム及びオーディオストリームを復号するAVデコーダ（該当する1チップLSIには、松下電器産業(株)製MN67750,MN67751がある。）と、セットトップボックスにおける入出力制御を行うマイコン（該当する1チップLSIには、松下電器産業(株)製MN103002Aがある。）とをワンチップに集積したワンチップLSIである。このようなワンチップLSIがセットトップボックスに実装されれば、セットトップボックスが行うべき処理のうち基盤的なものが全てこのワンチップLSIにより実現されるので、セットトップボックス内の基盤配線をシンプルにすることができ、セットトップボックスをローコストで製造することができる。
【０００４】
【発明が解決しようとする課題】
ところで、セットトップボックス用のワンチップLSIにおいて、トランスポートストリームの多重分離は、ワンチップSTB-LSIにおける最上流の処理に相当するので、トランスポートデコーダに対しては、多重分離処理の高速化が強く求められる。ここでトランスポートストリームには、複数のエレメンタリストリームが時分割多重され、その分割部分が膨大な数のトランスポートパケットに格納されて転送されるので、トランスポートデコーダの内部では、トランスポートパケットを転送したり、転送されたトランスポートパケットをラッチする機会が非常に多い。
【０００５】
トランスポートパケットの転送やラッチを行う機会が多ければ、トランスポートデコーダを含むセットトップボックス用のワンチップLSIには、何千、何万といった数のフリップフロップ回路が集積されることになる。膨大な数のフリップフロップ回路が集積され、それらのフリップフロップ回路のクロック端子に、同期制御を行うための同期クロック信号が供給されれば、それらクロック端子に接続されているフリップフロップ回路内部のロジック素子は、クロック信号から供給される同期クロック信号に応じて電荷の充放電（チャージ・ディスチャージ）を繰り返すことになる。ワンチップLSIはMOS（Metal Oxyde semiconductor金属酸化膜半導体）型LSIにて構成されることが一般的だが、フリップフロップ回路のクロック端子と接続されたロジック素子が同期クロック信号に応じて電荷の充放電（チャージ・ディスチャージ）を繰り返せば、セットトップボックス用のLSIでは多大な電力が各クロック端子で消費されてしまう。
【０００６】
本発明の目的は、消費電力を抑制しつつも、トランスポートストリームに対する多重分離を高速に行うことができるストリーム多重分離装置を提供することである。
【０００７】
【課題を解決するための手段】
上記目的を達成するために本発明は、複数のエレメンタリストリームが時分割多重されたトランスポートストリームに対して多重分離を行うストリーム多重分離装置であって、トランスポートストリームは、複数のトランスポートパケットを含み、各トランスポートパケットは、複数のエレメンタリストリームを時分割して得られた分割部分を格納した本体フィールドを有しており、前記ストリーム多重分離装置は、同期クロック信号を供給する信号供給部と、装置外部からトランスポートストリームを取り込むと共に、信号供給部により供給された同期クロック信号に同期にして、取り込んだトランスポートストリームに含まれるトランスポートパケットを順次転送するストリーム前処理部と、ストリーム前処理部がトランスポートパケットの同期転送を開始すれば、信号供給部により供給された同期クロック信号に基づいたラッチ動作を行いながら、同期転送されたトランスポートパケットに含まれる本体フィールドを取り込んでゆき、本体フィールドの取り込みが完了すれば、当該本体フィールドに格納されている分割部分をトランスポートパケットから分離する本体データ処理部と、本体データ処理部による分離処理が完了すれば、その完了時点において、本体データ処理部への前記同期クロック信号の供給を停止させ、後続するトランスポートパケットの同期転送がストリーム前処理部により開始されれば、その同期転送の開始時点から所定期間の経過後に本体データ処理部への前記同期クロック信号の供給を再開させる供給制御部とを備えることを特徴としている。
【０００８】
【発明の実施の形態】
（第１実施形態）
図１は、セットトップボックスの内部構成を示す図である。本図に示すように、セットトップボックスは衛星放送アンテナが受信した放送波に対してIQ検波を行うチューナユニット部１と、地上波アンテナが受信した放送波に対してダウンコンバートを行うチューナユニット部２と、ケーブルを介して伝送されてくる放送波に対してダウンコンバートを行うチューナユニット部３と、チューナユニット部１がIQ検波を行った放送波に対してQPSK復調を行うQPSK復調ワンチップLSI４と、チューナユニット部２がダウンコンバートした放送波に対してVSB復調を行うVSB復調LSI５と、チューナユニット部３がダウンコンバートした放送波に対してQAM復調を行うQAM復調ワンチップLSI６と、ワンチップSTB-LSI７とを備える。ワンチップSTB-LSI７は、トランスポートデコーダと、AVデコーダと、マイコンとを集積している。
【０００９】
これらの構成要素のうち、本実施形態の主眼となるのは、トランスポートストリームデコードを行うトランスポートデコーダ（明細書におけるストリーム多重分離装置は、このトランスポートデコーダに該当する。）である。ここでトランスポートストリームとは、ビデオストリーム、オーディオストリーム、プライベートストリーム等MPEG規格に規定されている複数のエレメンタリストリームを時分割多重した伝送用ストリームであり、MPEG規格に規定されたビデオストリーム、オーディオストリーム等のエレメンタリストリームは、このトランスポートストリームに時分割に多重化されることにより伝送される。
【００１０】
トランスポートストリームは、複数のトランスポートストリームトランスポートパケット(TSP、以下の説明では、トランスポートパケットと略して使用する。)を含むストリーム形式のデータである。図２（ａ）は、トランスポートパケットのデータフォーマットを示す図である。本図の上段に示すように、トランスポートパケットは、188バイトであり、4バイトのヘッダが記述されるフィールドと、184バイトの本体データが記述される本体フィールドとからなる。各ヘッダは、複数のトランスポートパケットに分割される前のエレメンタリストリームの属性を識別するための情報であり、同期バイト、トランスポートエラーインジケータ、ペイロードユニット開始インジケータ、トランスポート優先度、パケット識別子(PID)、トランスポートスクランブル制御情報、アダプティーションフィールド制御情報、連続性指標を含む。
【００１１】
トランスポートストリームに時分割多重されたエレメンタリストリームは、時分割されて、トランスポートパケットの本体データとして、本体フィールドに格納される。図２（ｂ）は、ビデオストリーム、オーディオストリーム、プライベートストリーム等、MPEG規格に規定されたエレメンタリストリームが、どのように各トランスポートパケットの本体フィールドに本体データとして格納されるかを示す図である。本図の第１段目は、トランスポートパケット列を示し、第２段目はこれらトランスポートパケットに含まれる本体フィールド（本体データ）を示す。第３段目、第４段目、第５段目は、ビデオストリーム、オーディオストリーム、プライベートストリームを示す。この第３段目〜第５段目を参照すれば、これらのビデオストリーム、オーディオストリーム、プライベートストリームは、複数のビデオパケット、オーディオパケット、プライベートトランスポートパケットからなることを示す。これらビデオストリーム、オーディオストリーム、プライベートストリームを構成するトランスポートパケット列は、上述した184バイト毎に分割されて、矢印c1,c2,c3,c4・・・・・c6に示すように、各トランスポートパケットの本体フィールドに格納される。
【００１２】
複数のトランスポートパケットの本体フィールドに格納されている分割部分を取り出して、取り出された分割部分の統合を行い、ビデオストリーム、オーディオストリーム、プライベートストリーム等のエレメンタリストリームを得ることを「多重分離（又はトランスポートデコード）」という。
尚、一般にビデオストリームとは、MPEG規格に従って、映像信号を圧縮してなるストリームであり、オーディオストリームとは、MPEG規格に従って圧縮された映像信号と同期させながら再生させるよう、音声信号を圧縮してなるストリームである。
【００１３】
プライベートストリームとは、放送番組の番組表等、MPEG規格に規定されていないデータ、プログラム等を放送業者が送信する場合、それらデータやプログラムを送信するために用いられるストリームである。具体的にいうと、ビデオストリームとオーディオストリームとの間の同期を確立するためのPCR(Program Clock Reference)ストリーム、プログラムアソシエーションテーブル（Program Association Table(PAT)）ストリーム、プログラムマップテーブル（Program Map Table(PMT)）ストリーム、トランスポートストリームがどの衛星により中継されて転送されているか（どのネットワークに属するか）を示すネットワーク情報テーブル（Network Information Table）ストリーム、このトランスポートストリームがどのようなサービスに属するかを示すサービス記述テーブル系統（Service Description Table）ストリーム、その組みがどのようなイベントに属するかを示すイベント情報テーブル（Event Information Table）ストリーム等も、プライベートストリームとして伝送される。
【００１４】
尚、図２（ｂ）は、模式的に記載しているため、ビデオパケット、オーディオパケット、プライベートパケットが、そのまま本体データとしてトランスポートパケットに格納されるような印象を受けるが、実際、トランスポートパケットのサイズが184バイトであるのに対して、ビデオパケット、オーディオパケット、プライベートパケットのサイズは約2Kバイトなので、これらビデオパケット、オーディオパケット、プライベートパケットは、更に細かい単位(184バイト)に分割されて、トランスポートパケットの本体フィールドに格納されている点に留意されたい。また、ビデオパケット、オーディオパケット、プライベートパケットがトランスポートパケットに分割格納される際の格納順序は、ビデオパケット、オーディオパケット、プライベートパケットに付与されたタイムスタンプ情報に基づいて定められるが、その詳細については、本願の主眼ではないのでその説明を省略する。ここで留意すべきは、放送業者が何十種類というエレメンタリストリームをトランスポートストリームに多重化させている場合であっても、それらは一律に分割されて、図２（ａ）に示すトランスポートパケットの本体フィールドに格納されて伝送されるという点である。
【００１５】
以上の情報の詳細については、ETS 300 468規格（DVB-SI規格）、ISO/IEC 13818 -1(MPEG2システム規格)に詳細が記載されているので、これらを記載した文献を参照されたい。
続いて、多重分離（トランスポートデコード）を行うべく構成されたストリーム多重分離装置の内部構成について図３を参照しながら説明する。図３は、ストリーム多重分離装置に含まれる構成要素を示し、それらの構成要素と図２に示したQPSK復調ワンチップLSI４〜QAM復調ワンチップLSI６、AVデコーダ２２、SD-RAM１９との接続関係を示す図である。
【００１６】
図３において、ストリーム多重分離装置は、ストリーム前処理部１０（チャネルデータプロセッサ１１）、外部インターフェイス１２、ヘッダ処理部１３（TSPヘッダプロセッサ１４）、高速インターフェイス１５、本体データ処理部１６（フォーマット部１７及びフィルタ部１８を含む）、AVデコーダインターフェイス２１、及びI/Oバスインターフェイス２４を備えている。図３を参照すれば、図３に示した構成要素のうち、ストリーム前処理部１０は、QPSK復調ワンチップLSI４〜QAM復調ワンチップLSI６に含まれる誤り訂正部８と接続され、クロック供給制御部２５はクロック発生器９と接続されている。フィルタ部１８は、DMAマネージャ２０−SD-RAM１９−AVデコーダ２２と接続され、I/Oバスインターフェイス２４は、マイコン２３と接続されていることがわかる。
【００１７】
図３において、トランスポートパケットは、ストリーム前処理部１０（チャネルデータプロセッサ１１）→ヘッダ処理部１３（TSPヘッダプロセッサ１４）→本体データ処理部１６（フォーマット部１７及びフィルタ部１８）→DMAマネージャ２０→SD-RAM１９という経路で転送されてゆく。この際、ストリーム前処理部１０（チャネルデータプロセッサ１１）−ヘッダ処理部１３（TSPヘッダプロセッサ１４）−本体データ処理部１６（フォーマット部１７及びフィルタ部１８）間のトランスポートパケットの入出力は、クロック発生器９が発生した同期クロック信号に同期した同期転送により実現される。即ち、この同期転送の送り手側は、同期クロック信号に同期にして、トランスポートパケットを1バイトずつ出力させてゆく。一方、同期転送の受け手側は、同期クロック信号に同期したラッチ動作を行いながら、1バイトずつ出力されたトランスポートパケットを取り込んでゆく。ストリーム前処理部１０（チャネルデータプロセッサ１１）、ヘッダ処理部１３（TSPヘッダプロセッサ１４）、本体データ処理部１６（フォーマット部１７及びフィルタ部１８）は、何れもこのような同期転送の送り手側、受け手側になるので、トランスポートパケット、ヘッダ、本体データの何れかをラッチするためのフリップフロップ回路がその内部に集積されている。
【００１８】
上記の経路でトランスポートパケットの同期転送が行われる際、チャネルデータプロセッサ１１−TSPヘッダプロセッサ１４−フォーマット部１７−フィルタ部１８におけるトランスポートパケット（ヘッダ−本体データ）の入出力タイミングは、図５に示すように図示される。図５は、チャネルデータプロセッサ１１−TSPヘッダプロセッサ１４−フォーマット部１７−フィルタ部１８におけるトランスポートパケット（ヘッダ−本体データ）の入出力タイミングを示すタイミングチャートであり、TSPヘッダプロセッサ１４がトランスポートパケットのヘッダの入力を開始するタイミングと、フォーマット部１７がトランスポートパケットの本体データの入力を開始するタイミングとの間には、4+5クロックの遅延時間があることが示されている。また、フィルタ部１８がトランスポートパケットの本体データの入力を開始するタイミングと、フォーマット部１７がトランスポートパケットの本体データの入力を開始するタイミングとの間には、1クロックの遅延時間があり、更にフィルタ部１８がトランスポートパケットの本体データの入力を開始するタイミングと、フィルタ部１８が本体データの出力を開始するタイミングとの間には、1〜25クロックの遅延時間があることがわかる。これらの遅延時間は、前段の構成要素が処理を行うのに要する処理期間に基づくものであり、その意味合いについては、チャネルデータプロセッサ１１−TSPヘッダプロセッサ１４−フォーマット部１７−フィルタ部１８のそれぞれの処理内容の詳細について触れながら順次説明してゆく。
【００１９】
図３において誤り訂正部８は、QPSK復調ワンチップLSI４〜QAM復調ワンチップLSI６に含まれるものであり、放送波に含まれている複数の未訂正トランスポートパケットと、その未訂正トランスポートパケットについてのパリティ符号とを取り出して誤り訂正ブロックを形成することにより、誤り訂正を行う。そして、誤り訂正結果として、訂正済みトランスポートパケットと、無効データとをストリーム前処理部１０（チャネルデータプロセッサ）に順次出力してゆく。ここで未訂正トランスポートパケットとは、放送波による伝送の途中で、ビット誤りを起こしている可能性があるトランスポートパケットのことをいい、そのパリティ符号とは、リードソロモン形式のパリティ符号をいう。誤り訂正部８が、形成された誤り訂正ブロックに対してリードソロモン形式のパリティ符号を用いて誤り訂正処理を行うことにより、放送波に含まれるトランスポートパケットがビット誤りは、高い確率で訂正される。
【００２０】
図４は、誤り訂正部８の入出力を示す図である。本図における第１段目は、放送波に含まれる未訂正トランスポートパケットがパリティ符号が付与された状態でクロック発生器９に入力されてくる様子を示している。第２段目は、パリティ符号が付与された状態で入力されてきた未訂正トランスポートパケットを複数蓄積することにより、誤り訂正部８が誤り訂正ブロックを形成する様子を示している。第３段目は、誤り訂正部８が誤り訂正処理を行った後、訂正済みデータと、無効データとの組みが誤り訂正部８から出力されてゆく様子を示している。ここで本図における第３段目と、第１段目とを対比すれば、第１段目では、複数トランスポートパケット間にパリティ符号が挿入されていたが、第３段目では、複数トランスポートパケット間に挿入されたパリティ符号に代えて、無効データが挿入されていることがわかる。第４段目は、第３段目に示した訂正済みトランスポートパケットの内部構成を示す図であり、誤り訂正部８は誤り訂正処理の処理結果として、このトランスポートパケットと無効データとをストリーム多重分離装置内のストリーム前処理部１０に出力するが、これと共に、パケット開始信号と、有効区間信号とをストリーム多重分離装置内のストリーム前処理部１０に出力する。パケット開始信号は、トランスポートパケットの入力が開始する時点を示す信号であり、有効区間信号は、トランスポートパケットが入力されてくる期間のみハイレベルとなり、無効データが入力されてくる期間においてロウレベルとなる信号である。
【００２１】
クロック発生器９は、トランスポートストリームに対してストリーム多重分離装置内の複数の構成要素が各種処理を行う際の同期をとるための同期クロック信号を発生する。
ストリーム前処理部１０は、チャネルデータプロセッサ１１とも呼ばれ、当該有効区間信号がハイレベルになっている期間に入力されてくるストリームの一部分を当該トランスポートパケットとして、当該トランスポートパケットのみをクロック発生器９が発生する同期クロック信号に従って、1バイトずつバッファに取り込んでゆく。一方、当該有効区間信号がロウレベルになっている期間に入力されてくるストリームの一部分は無効データとして、バッファに取り込まずそのまま廃棄する。このようにバッファに取り込んだトランスポートパケットを1バイトずつ、クロック発生器９が発生する同期クロック信号に従ってヘッダ処理部１３及び本体データ処理部１６にそれぞれ出力してゆく。この際、ストリーム前処理部１０は、トランスポートパケットと共にパケット開始信号及び有効区間信号をヘッダ処理部１３、本体データ処理部１６及びクロック供給制御部２５に出力する。
【００２２】
外部インターフェイス１２は、ヘッダ処理部１３から出力されたトランスポートパケット及び無効データを高速インターフェイス１５を介してセットトップボックス外部に接続されているデジタルAV機器やパーソナルコンピュータに出力すると共に、装置外部に接続されているデジタルAV機器やパーソナルコンピュータが出力したトランスポートパケット及び無効データをストリーム前処理部１０（チャネルデータプロセッサ１１）に出力する。
【００２３】
ヘッダ処理部１３は、TSPヘッダプロセッサ１４とも呼ばれ、複数種類の識別子が予め設定されており、ストリーム前処理部１０から出力されたトランスポートパケットに付与されている識別子が、設定された複数種類の識別子のうち、何れかと一致するなら、その識別子を示す番号を本体データ処理部１６に通知する。ストリーム前処理部１０から出力されたトランスポートパケットに付与されている識別子が、その本体データの処理が不要な旨を示すものならば、本体データに対しての処理が不要な旨を示す本体処理要否信号を本体データ処理部１６に通知する。図５は、図３に示したストリーム多重分離装置の内部構成において、トランスポートパケットの入出力がどのように行われるかを示すタイミングチャートである。図５の第２段目は、TSPヘッダプロセッサ１４へのデータ入力がどのように行われるかを示している。この第２段目に示すように、ヘッダが4クロックを費やして入力されることがわかる（ヘッダ入力期間）。この時点から5クロックを費やしてヘッダ処理が行われる（ヘッダ処理期間）。ヘッダ処理を終えると、ストリーム前処理部１０はその旨を示すヘッダ処理終了信号をクロック供給制御部２５に出力する。
【００２４】
高速インターフェイス１５は、ヘッダ処理部１３が出力したトランスポートパケットと、無効データとを外部インターフェイスを介してセットトップボックス外部に接続されているパーソナルコンピュータやデジタルAV機器に出力する。
本体データ処理部１６は、フォーマット部１７及びフィルタ部１８を含んでおり、ヘッダ処理部１３（TSPヘッダプロセッサ１４）から出力されたトランスポートパケットの本体フィールドに格納されている分割部分を取り出して、メモリ装置に格納されているエレメンタリストリームの末尾に追加させるよう、当該分割部分の転送を行う。
【００２５】
ここでフォーマット部１７により行われるフォーマット処理とは、トランスポートパケットそのもの(1)、トランスポートパケットの本体データ(2)、トランスポートパケットに含まれるPESパケット(3)、トランスポートパケットに含まれるPESストリーム(4)、トランスポートパケットに含まれるセクション(5)、トランスポートパケットの廃棄(5)、トランスポートパケットに含まれるアダプテーションフィールド(6)といった(1)から(6)までの6通りのデータ形式のうち、何れかのものを抽出する機能をいう。図５の第３段目は、フォーマット部１７へのデータ入力を示している。この第３段目では、トランスポートパケットのうちヘッダを破線で示しており、本体データを実線で示している。この実線に示す本体データのフォーマット部１７への入力は、第２段目に示したヘッダ入力期間である4クロックと、ヘッダ処理期間である5クロックとが経過した9クロック後から開始していることがわかる。またフォーマット部１７は、この9クロックの経過後、1クロック遅れて（図中のフォーマット処理期間参照）、フォーマット処理の処理結果をフィルタ部１８に出力していることがわかる。
【００２６】
フィルタ部１８は、予め複数種類のパケット識別子が設定されており、ストリーム前処理部１０から出力されたトランスポートパケットヘッダに、予め設定された複数種類のパケット識別子が付与されていれば、そのトランスポートパケットをSD-RAM１９に格納されている何れかのトランスポートパケット列の末尾に追加させるよう、そのトランスポートパケットをDMAマネージャ２０に出力し、ストリーム前処理部１０から出力されたパケッのヘッダに、予め設定された複数種類のパケット識別子が付与されていなければ、そのトランスポートパケットの出力を禁止ずる。図５の第４段目は、フィルタ部１８へのトランスポートパケット入力を示している。この第４段目では、トランスポートパケットのうちヘッダを破線で示しており、本体データを実線で示している。この実線に示す本体データのフィルタ部１８への入力は、第２段目に示したヘッダ入力期間(4クロック)と、ヘッダ処理期間(5クロック)と、第３段目に示したフォーマット処理期間が経過した1クロック後から開始していることがわかる。またフィルタ部１８は、この10(=4+5+1)クロックの経過後、1〜25クロック遅れて（図中のフィルタリング処理期間参照）、フィルタリング処理の処理結果の出力が開始していることがわかる。図５の第５段目は、フィルタ部１８の出力結果を示す。本図において、実線に示した部位は、フォーマット部１７及びフィルタ部１８の処理により出力された部位であり、フォーマット部１７により指定された形式の部位のみが出力されていることがわかる。
【００２７】
ヘッダ処理部１３（TSPヘッダプロセッサ１４）にトランスポートパケットの入力が完了する時点８１６から、フィルタ部１８にトランスポートパケットの入力が完了する時点８１７までには、10〜30クロックの遅延がある。ヘッダ処理部１３（TSPヘッダプロセッサ１４）へのヘッダ入力が開始する時点をヘッダ入力開始時点８０１といい、TSPヘッダプロセッサ１４へのヘッダ入力が完了する時点をヘッダ入力終了時点８０２という。また、図５において、フィルタ部１８への入力が完了する時点を本体処理終了時点８０４という。この本体処理終了時点８０４を通知するべく、本体データ処理部１６は、以上のフォーマット処理、フィルタリング処理を終えた時点で本体データが終了した旨を示す本体処理終了信号をクロック供給制御部２５に出力する。また、フォーマット処理及びフィルタリング処理は常時行われるのではなく、ヘッダ処理部１３が本体データの処理が不要である旨を示す本体処理要否信号を出力した場合には、これらのフォーマット処理、フィルタリング処理を行わない。
【００２８】
SD-RAM１９は、同じ識別子をもつものと解析された分割部分を、同一の識別子を有するもの毎に格納するための記憶領域を複数有している。
DMAマネージャ２０は、フォーマット部１７及びフィルタ部１８のフォーマット処理及びフィルタリング処理によって抽出されたデータをDMA転送にてSD-RAM１９に書き込んでゆく。これによりSD-RAM１９には、同じパケット識別子が付与されたもの同士配列されてゆく。このような配列により、SD-RAM１９にはMPEG2規格に規定されたビデオストリーム、オーディオストリーム等、各種エレメンタリストリームが蓄積されることになる。エレメンタリストリームが蓄積された後、AVデコーダ２２からこれらストリームを読み出す旨の要求が発せられると、DMAマネージャ２０はエレメンタリストリームをSD-RAM１９から読み出して、AVデコーダインターフェイス２１を介してAVデコーダ２２に出力する。
【００２９】
図６（ａ）は、トランスポートストリームに含まれる複数のトランスポートパケットに対してフォーマット部１７−フィルタ部１８がフォーマット処理、フィルタリング処理を行うことにより、エレメンタリストリームの分割部分が各トランスポートパケットの本体フィールドから取り出されて、SD-RAM１９内でビデオストリーム、オーディオストリーム、プライベートストリームに統合される様子を示す図である。
【００３０】
本図の第１段目は、トランスポートパケットを示し、第２段目はこれらトランスポートパケットに含まれる本体フィールド（本体データ）を示す。第３段目、第４段目、第５段目は、ビデオストリーム、オーディオストリーム、プライベートストリームは、複数のビデオパケット、オーディオパケット、プライベートトランスポートパケットからなることを示す。トランスポートパケットの本体フィールドに格納されたエレメンタリストリームの分割部分は、参照符号e1,e2,e3,e4,e5・・・・・で指示されているように、取り出されて、SD-RAM１９内でビデオストリーム、オーディオストリーム、プライベートストリームを形成するようSD-RAM１９に転送される。
【００３１】
AVデコーダ２２は、DMAマネージャ２０に読み出し要求を発して、SD-RAM１９からエレメンタリストリームを読み出させ、当該エレメンタリストリームに応じたデコード処理を行う。読み出されたエレメンタリストリームがビデオストリームなら、当該ビデオストリームをデコードしてビデオ信号として出力し、読み出されたエレメンタリストリームがオーディオストリームなら、当該オーディオストリームをデコードしてオーディオ信号として出力する。
【００３２】
図６（ｂ）は、SD-RAM１９内で統合されたビデオストリーム、オーディオストリーム、プライベートストリームをAVデコーダ２２がSD-RAM１９から読み出す様子を示す図である。図６（ｂ）における読み出しは、AVデコーダ２２がDMA転送をDMAマネージャ２０に要求し、DMAマネージャ２０が図中の参照符号f1,f2,f3で指示されているように、DMA転送を行うことにより行われる。参照符号f1,f2,f3で指示されているようにビデオストリーム、オーディオストリーム、プライベートストリームをSD-RAM１９から読み出せば、AVデコーダ２２はビデオストリーム−オーディオストリームに対して復号処理を行い、それぞれ動画再生、音声再生等を行う。
【００３３】
マイコン２３は、セットトップボックスにおける入出力制御を行い、I/Oバスインターフェイス２４を介して、TSPヘッダプロセッサ１４、フォーマット部１７、フィルタ部１８に各種パラメータを設定する。
クロック供給制御部２５は、クロック発生器９が発生した同期クロック信号のヘッダ処理部１３、本体データ処理部１６への供給を制御する専用回路であり、本実施形態の主眼となる構成要素である。このクロック供給制御部２５と、ストリーム前処理部１０と、ヘッダ処理部１３と、本体データ処理部１６との接続関係のみをより単純に書き直せば、ストリーム多重分離装置の内部構成は、図７に示すものとなる。図７は、図３に示した構成要素のうち、特に本実施形態の主眼となる構成要素のみをピックアップした図である。本図において、ストリーム前処理部１０はクロック供給制御部２５にパケット開始信号を出力しており、クロック供給制御部２５はストリーム前処理部１０に同期クロック信号を供給していることがわかる。また、ヘッダ処理部１３は、クロック供給制御部２５にヘッダ処理終了信号及び本体処理要否信号を出力しており、クロック発生器９はストリーム前処理部１０に同期クロック信号を供給していることがわかる。更に本体データ処理部１６は、本体処理終了信号を出力しており、クロック供給制御部２５は同期クロック信号を本体データ処理部１６に供給していることがわかる。
【００３４】
これらの同期クロック信号の供給制御は、専らストリーム多重分離装置の電力消費を軽減させる目的で行われる。ここでクロック供給制御部２５が同期クロック信号の制御対象としてヘッダ処理部１３、本体データ処理部１６を選んだ理由について説明する。図１に示したAVデコーダ２２、ストリーム多重分離装置、マイコン２３のうち、AVデコーダ２２は、ビデオストリーム−オーディオストリームの復号という負荷が大きい処理を行うので、この部位での電力消費は軽視できない。しかし上述したように、AVデコーダ２２はSD-RAM１９にビデオストリーム、オーディオストリームが格納されなければ復号を行うことができず、SD-RAM１９にビデオストリーム、オーディオストリームの蓄積が完了する時期はまちまちであり、AVデコーダ２２が復号処理を開始できる時期は規則的ではない。即ち、AVデコーダ２２が処理を行う時期と、処理を行わない時期とが不規則に現れるので、ビデオストリーム、オーディオストリームが何時読み込まれても良いように、AVデコーダ２２に対しては、同期クロック信号の供給を常時行っておく必要がある。また、マイコン２３が入出力制御や、パラメータ制御を行う期間もこれといって規則性がある訳ではなく、マイコン２３への同期クロック信号供給は常時行わねばならない。
【００３５】
そうすると、同期クロック信号の供給制限の対象となるのは、ストリーム多重分離装置に絞られてしまう。しかし、ストリーム多重分離装置の全ての構成要素に対しての同期クロック信号供給が制限できる訳ではない。特に、ストリーム多重分離装置内のストリーム前処理部１０に対しては、QPSK復調ワンチップLSI４〜QAM復調ワンチップLSI６からのトランスポートパケット及び無効データの入力が跡絶えることなく行われているので、ストリーム前処理部１０に対しても、同期クロック信号の供給を常時行っておく必要がある。
【００３６】
ところが、ヘッダ処理部１３、本体データ処理部１６に対しては、ヘッダ−本体データ−無効データ、ヘッダ−本体データ−無効データというように、ヘッダ−本体データ−無効データの組みが繰り返し入力されているので、ヘッダ処理部１３にヘッダ−無効データが入力されている期間において、本体データ処理部１６は処理を行う必要はない。一方、本体データ処理部１６に本体データが入力されている期間において、ヘッダ処理部１３は処理を行う必要はない。このようにヘッダ処理部１３−本体データ処理部１６のデータ入力期間、データ処理期間は、ストリーム前処理部１０からのヘッダ−本体データ−無効データの入力期間に依存しているので、ヘッダ処理部１３への同期クロック信号供給は、ヘッダ処理部１３がヘッダを入力するのに要する期間と、その入力されたヘッダをヘッダ処理部１３が処理するのに要する期間とに行なえばよい。一方、本体データ処理部１６への同期クロック信号供給は、本体データ処理部１６が本体データを入力するのに要する期間と、その入力された本体データを本体データ処理部１６が処理するのに要する期間とに行なえばよい。
【００３７】
クロック供給制御部２５は、以上の内容に鑑みてストリーム前処理部１０からのヘッダの入力期間と、その処理期間とにおいてのみヘッダ処理部１３に同期クロック信号を供給し、本体データの入力期間と、その処理期間とにおいてのみ本体データ処理部１６に同期クロック信号を供給する。続いて、クロック供給制御部２５の内部構成について説明する。図８は、クロック供給制御部２５の内部構成を示す図であり、本図に示すようにクロック供給制御部２５は、T型フリップフロップ30、ANDゲート３１、カウンタ３２、ANDゲート３３、ORゲート３４、T型フリップフロップ35、ANDゲート３６からなる。図９（ａ）は、T型フリップフロップ30の入出力を示すタイミングチャートであり、図９（ｂ）は、T型フリップフロップ35の入出力を示すタイミングチャートである。
【００３８】
T型フリップフロップ30は、T端子に入力されてくる有効区間信号がハイレベルに立ち上がることによって、Q端子がハイレベルになり、CLR端子に入力されてくるヘッダ処理終了信号がハイレベルに立ち上がることによって、Q端子がロウレベルになる。T型フリップフロップ30のQ端子における時間的遷移は、図９（ａ）の第１段目〜第３段目に示されている。参照符号y1で示されているパケット開始信号の立ち上がりから、参照符号y2で指示されているヘッダ処理終了信号の立ち上がりまでの期間のみ、図９（ａ）の第３段目に示すようにT型フリップフロップ30のQ端子は、ハイレベルになっていることがわかる。
【００３９】
ANDゲート３１は、その出力が通常ロウレベルになっており、T型フリップフロップ30のQ端子がハイレベルになった期間のみ、クロック供給制御部２５が発生した同期クロック信号をヘッダ処理部１３に供給する。ANDゲート３１による同期クロック信号供給の時間的遷移は、図９（ａ）の第４段目に示されている。この第４段目に示すように、パケット開始信号の立ち上がりに対応するヘッダ入力開始時点８０１から、ヘッダ処理終了信号の立ち上がりに対応するヘッダ処理終了時点８０３までの期間のみ、T型フリップフロップ30は、同期クロック信号をヘッダ処理部１３に供給していることがわかる。
【００４０】
カウンタ３２は、パケット開始信号が立ち上がることによって、カウント処理を開始し、同期クロック信号に含まれているパルス波の波数に応じた計数値を出力する。当該計数値は、ORゲート３４がハイレベルを出力した時点でリセットされる。
ANDゲート３３は、カウンタ３２から出力された計数値が閾値"9(=1001)"に達した場合のみその出力がハイレベルになる。カウンタ３２、ANDゲート３３の出力端子における時間的遷移は、図９（ｂ）の第３段目、第４段目に示されている。第３段目に示すように、カウンタ３２の計数値が"1","2"とインクリメントしてゆき、計数値が"9"に達すると、第４段目の参照符号y3に指示されているように、ANDゲート３３の出力が立ち上がることがわかる。この"9"という計数値は、図５に示したヘッダ入力期間と、ヘッダ処理期間とが経過するまでに、クロック発生器９から出力される同期クロック信号に含まれるパルス波の数であり、ANDゲート３３がこの"9"をカウントすれば、図５におけるヘッダ入力期間と、ヘッダ処理期間とが経過したことになる。
【００４１】
ORゲート３４は、本体処理要否信号及び本体処理終了信号の何れか一方がハイレベルになれば、その出力がハイレベルになる。
T型フリップフロップ35は、T端子への入力が立ち上がることによって、Q端子がハイレベルになり、CLR端子への入力が立ち上がることによって、Q端子がロウレベルになる。T型フリップフロップ35のQ端子における時間的遷移は、図９（ｂ）の第６段目に示されている。参照符号y3で指示されているANDゲート３３の出力信号の立ち上がりから、参照符号y4で指示されている本体処理終了信号の立ち上がりまでの期間のみ、T型フリップフロップ35のQ端子は、ハイレベルになっていることがわかる。
【００４２】
ANDゲート３６は、通常ロウレベルの信号を出力しており、T型フリップフロップ35のQ端子がハイレベルになる期間のみ、同期クロック信号を本体データ処理部１６に供給する。ANDゲート３６の出力端子における時間的遷移は、図９（ｂ）の第７段目に示されている。参照符号y3で指示されているT型フリップフロップ35のQ端子の立ち上がりに等しいヘッダ処理終了時点８０３から、参照符号y4で指示されているORゲート３４の出力信号の立ち上がりに等しい本体処理終了時点８０４までの期間のみ、ANDゲート３６は、同期クロック信号を出力していることがわかる。
【００４３】
クロック供給制御部２５が、上記のような制御を行うことにより、ヘッダ処理部１３及び本体データ処理部１６への同期クロック信号の供給は図１０に示すものとなる。図１０は、クロック供給制御部２５の制御によって、ヘッダ処理部１３及び本体データ処理部１６への同期クロック信号供給がどのように行われるかを示すタイミングチャートである。
【００４４】
ヘッダ入力開始時点８０１においてANDゲート３１がヘッダ処理部１３への同期クロック信号の供給を開始することにより、ヘッダ処理部への動作クロックの供給が開始される。このクロック供給は、ANDゲート３１の出力がロウレベルになるヘッダ処理終了時点８０３まで継続して行われる。ヘッダ処理終了時点８０３においてヘッダ処理が終了すると、次のトランスポートパケットのヘッダの受信が開始される時点８１１まで、ヘッダ処理部へのクロック供給は停止される。
【００４５】
同様に、ヘッダ処理終了時点８０３の経過時にANDゲート３３の出力がハイレベルになり、T型フリップフロップ35のT端子がハイレベルになることにより、ヘッダ処理部への動作クロック供給が開始する。このクロック供給は、T型フリップフロップ35のCLR端子がハイレベルに立ち上がる本体処理終了時点８０４まで継続して行われる。本体処理終了時点８０４においてヘッダ処理が終了すると、次トランスポートパケットのヘッダ処理が完了する時点８１３まで、ヘッダ処理部へのクロック供給は停止される。
【００４６】
ここで1クロック当たりにヘッダ処理部１３、本体データ処理部１６が取り込むことができるデータサイズが1バイトである場合、ヘッダのデータ長が4バイトなので、ヘッダの入力に要する期間p1は4クロックとなり、本体データの入力に要する期間h1は184クロック、トランスポートパケット及び無効データの入力に要する期間Lは、204クロックとなる。また、ヘッダの処理に要する期間p2を最大3クロックと仮定し、本体データの処理に要する期間h2は5クロック5なので、ヘッダ処理部１３への同期クロック信号の供給期間の削減率p1+p2/Lは、約4.4%(=(4+5)/204)となり、本体データ処理部１６への同期クロック信号の供給期間の削減率h1+h2/Lは、約90%(=184/204)となる。
【００４７】
このように、クロック供給制御部２５は、ヘッダ−本体データ−無効データの組みの入力が繰り返されている限り、上記の割合で定常的に電力消費が削減されることになる。クロック供給制御部２５による電力消費削減は、このような定常的な同期クロック信号の供給制御を中心にしてなされるが、この他にも、ヘッダ処理部１３によるヘッダ解析結果に応じて、同期クロック信号の供給制御を行う。
【００４８】
尚、第１実施形態では、クロック供給制御部２５はフィルタ部１８への同期クロック信号の供給をフィルタ部１８がトランスポートパケットの出力を終了した本体処理終了時点８０４に停止したが、図５においてフィルタ部１８が、フィルタリング結果の転送を完了した時点に同期クロック信号の供給を停止してもよい。
【００４９】
ヘッダ処理部１３の解析結果に基づく供給制御を説明するため、初めに、ヘッダ処理部１３の内部構成について説明する。図１１は、ヘッダ処理部１３の内部構成を示す図であり、本図に示すように、ヘッダ処理部１３は、ヘッダ記憶部４０、m個の期待値保持装置４１、m個の比較器４２、番号変換器４３、チューニング条件記憶部４４、比較器４５からなる。
【００５０】
ヘッダ記憶部４０には、トランスポートパケットに含まれるヘッダを記憶する。
m個の期待値保持装置４１は、ヘッダ記憶部４０に格納されているヘッダと比較すべき値である期待値を記憶している。
m個の比較器４２は、シリアルデータ格納装置に格納されているシリアルデータのうち、nビット長のフィールドと、期待値との比較をクロック発生器９が発生する同期クロック信号に従って行う。
【００５１】
番号変換器４３は、m個の比較器４２から出力される一致検出出力を受け付けて、m個の期待値保持装置４１に記憶されている複数の識別子のうち、ヘッダと一致したものはどれかを示す一致識別子番号を出力し、ヘッダ処理が終了した旨を示すヘッダ処理終了信号を立ち上げる。
チューニング条件記憶部４４は、m個の期待値保持装置４１に記憶されている複数の識別子のうち、何れか1つの識別子番号を記憶する。この識別子は、本体データに対する処理を行う必要があるトランスポートパケットに付与されているヘッダの内容であり、チューニング識別子という。ここでチューニングとは、視聴を希望した放送番組を操作者がセットトップボックスに設定する操作をいい、チューニング識別子は、セットトップボックスに対して操作者によりなされたチューニング操作により設定されたものを示す。
【００５２】
比較器４５は、チューニング条件記憶部４４に記憶されているチューニング識別子と、番号変換器４３により変換された識別子番号とが一致するか否かを判定し、もし一致しないなら、本体データに対する処理が不要な旨を示す本体データ処理要否信号をハイレベルに立ち上げる。ここでチューニング条件記憶部４４に記憶されているチューニング識別子は、操作者が視聴を希望した放送番組についての識別子なので、操作者が視聴を希望した放送番組を構成しないトランスポートパケットが誤り訂正部８から入力されてきた場合は、比較器４５がチューニング識別子との不一致を判定した時点で、即座に本体処理要否信号がハイレベルに立ち上がることになる。
【００５３】
このように本体処理要否信号を立ち上げることにより、本体データ処理部１６への本体データの供給は、図１２及び図１３に示すものとなる。
図１２は、比較器４５がチューニング識別子との不一致を判定した場合のタイミングチャートである。本図の第１、第２、第３、第４段目は、図９（ｂ）と同一であるが、第５段目以降が図９（ｂ）と異なる。即ち、図９（ｂ）の第５段目は、本体データが終了した時点で、立ち上がる本体処理終了信号が記載されていたが、図１２の第５段目では、本体処理要否信号が記載されている。本体処理要否信号は、ヘッダとチューニング識別子との不一致が判定されるので、本体処理終了信号の立ち上がりタイミングと比較して、立ち上がり時期がはやくなっている。一方、図７に示したORゲート３４では、本体処理終了信号及び本体処理要否信号の何れか一方がハイレベルになった場合にハイレベルを出力するので、図１２では、本体処理要否信号がハイレベルになったタイミングにおいて、T型フリップフロップ35のCLR端子がハイレベルになり、T型フリップフロップ35のQ端子がロウレベルに設定される。T型フリップフロップ35のQ端子がロウレベルに設定されれば、同期クロック信号の供給が停止される。
【００５４】
図１３は、図１２に示すような動作がクロック供給制御部２５内で行われることによる同期クロック信号の供給を示す図である。本図の左半分において、本体処理終了信号により同期クロック信号の供給が停止する場合は、図中の本体入力開始時点８０１から本体処理終了時点８０４までの期間のみ、同期クロック信号は供給される。一方、本図の右半分において、本体処理要否信号により同期クロック信号の供給が停止する場合は、本体データ処理部１６への同期クロック信号の供給は、一切行われていないことがわかる（時点８１３〜時点８１４間の期間９０２参照）。
【００５５】
以上のように本実施形態によれば、ヘッダ及び本体データがヘッダ処理部１３及び本体データ処理部１６に入力される期間と、ヘッダ処理部１３及び本体データ処理部１６が実際に処理を行う期間とに同期クロック信号を供給し、その他の期間において同期クロック信号の供給を停止して、同期クロック信号供給期間を削減するので、ストリーム多重分離装置における電力消費を抑制することができる。
【００５６】
（第２実施形態）
第２実施形態は、図３に示したフィルタ部１８に代えて、セクションフィルタを設けた実施形態である。
セクションフィルタは、セクションを選択するためのパラメータが複数登録され、このパラメータを用いてストリーム前処理部１０から入力されてくるトランスポートパケットに対してセクションフィルタリングを行う。ここでセクションフィルタリングとは、ストリーム前処理部１０からトランスポートパケットが転送されると、転送された本体フィールドに格納されている識別子を取り出して、取り出された識別子が、複数登録されたパラメータの何れに対応するか否かを判定し、もし対応すれば、そのトランスポートパケットのみを出力し、それ以外のパラメータに対応するトランスポートパケットの出力を禁ずる処理をいう。
【００５７】
ここで操作者からジャンル入力を受け付けており、受け付けられたジャンルに対応するセクションパラメータがセクションフィルタにおいて登録されている場合、ストリーム前処理部１０から入力されてくるトランスポートパケットのうち、登録されたセクションパラメータに対応するトランスポートパケットのみが出力され、それ以外のトランスポートパケットの出力は禁ぜられる。これにより、例えば操作者がスポーツ番組というジャンルを入力すれば、スポーツ番組というジャンルに対応するセクションパラメータがセクションフィルタに登録され、ストリーム前処理部１０から入力されてくるトランスポートパケットのうち、スポーツ番組に対応するものがそのまま出力されることになる。逆に映画等、他のジャンルに対応するトランスポートパケットの出力は禁じられることになる。
【００５８】
本体データ処理部１６から入力されてくるトランスポートパケットが登録されたパラメータ以外のトランスポートパケットであり、当該トランスポートパケットの出力を禁じる場合、セクションフィルタは、トランスポートパケットに対する処理を行うことなく、その時点で当該トランスポートパケットの処理が不要である旨の本体処理要否信号をクロック供給制御部２５に出力する。例えば操作者がスポーツ番組というジャンルを入力しており、映画等、他のジャンルに対応するトランスポートパケットの出力が禁じられている状態において、本体処理要否信号が出力される。このように本体処理要否信号が出力されると、ORゲート３４がハイレベルとなり、ORゲート３４の出力が立ち上がることによって、Q端子がロウレベルになり、ANDゲート３６がロウレベルに設定される。
【００５９】
図１４は、セクションフィルタがセクションフィルタリングを行ったために、本体処理終了時点８０４の経過を待たず、本体処理要否信号の通知時点９０４で本体処理要否信号が出力された場合を想定している。このように本体処理要否信号の通知時点９０４の時点で本体処理要否信号が出力されたので、本体データ処理部１６への同期クロック信号の供給は、期間９０５だけ早めに打ち切られていることがわかる。
【００６０】
以上のように本実施形態によれば、入力されてくるトランスポートパケットが登録されたパラメータ以外のトランスポートパケットである場合、トランスポートパケットに対する処理を行うことなく、その時点で当該トランスポートパケットの処理が不要である旨の本体処理要否信号をクロック供給制御部２５に出力することにより、本体データ処理部１６への同期クロック信号の供給は、期間９０５だけ早めに打ち切ることができ、電力消費をより抑制することができる。
【００６１】
（第３実施形態）
第３実施形態は、入力されてくるトランスポートパケット列に複数種類のストリームが多重化されており、送信されるべきエレメンタリストリームの盗用や改変を防ぐ目的のため、何れかのエレメンタリストリームが暗号化されている場合の改良に関する。
【００６２】
図１５は、第３実施形態に係るストリーム多重分離装置の内部構成を示す図である。本図と図７とを対比すれば、５０番台の参照符号が付された暗号解読部５１と、信号選択部５２とが新たに追加されていることがわかる。
暗号解読部５１は、デスクランブル対象となるパケット識別子と、当該パケット識別子に対応する復号鍵とが登録され、暗号解読を行う。ここで暗号解読部５１による暗号解読は、ヘッダ処理部１３から一致が通知された識別子がデスクランブル対象となるパケット識別子と一致している場合にのみ行われ、一致していない場合には行われない。暗号解読部５１による暗号解読は、暗号解読部５１がパケット全体を読み込んだ後に行われるのでは無く、パケットの8バイト〜10バイト長の一部分を読み込む度に行われる。この8バイト〜10バイト長の一部分の解読が済めば、この一部分の解読結果を本体データ処理部１６に出力すると共に、パケットの次の一部分を読み込んで、この一部分を解読する。このような、一部分の読み込みと、解読処理と、解読結果の出力とを複数回繰り返せば、1つのパケットに対する暗号解読が終了する。以上の過程を経て暗号解読処理が完了すれば、解読処理終了信号を出力する。
【００６３】
信号選択部５２は、ヘッダ処理部１３から一致が通知された識別子と、デスクランブル対象となるパケット識別子とが一致している場合に、暗号解読部５１の出力を選択的に本体データ処理部１６に出力し、一致していない場合、ストリーム前処理部１０の出力を本体データ処理部１６に選択的に出力する。
図１６は、第３実施形態におけるストリーム多重分離装置に係るタイミングチャートである。本図は、図７に示した第１実施形態に係るタイミングチャートと比較して、第３段目に暗号解読部５１への入力が追加され、フォーマット部１７への入力、フィルタ部１８への入力、フィルタ部１８からの出力を示す段が1段ずつ繰り下がっている。
【００６４】
第１実施形態〜第２実施形態において、本体データ処理部１６に対しては、図５に示したように、時点８０３において、本体データの入力が開始され、時点８０４において、本体データに対しての処理が完了していた。これに対して第３実施形態では、ヘッダ処理部１３と本体データ処理部１６との間に暗号解読部５１が挿入されているため、本体データの入力開始時点及び本体データの処理終了時点がそれぞれズレていることになる。即ち、本体入力開始時点８０５において、フォーマット部１７への本体データの入力が開始され、本体入力終了時点８０７において、フィルタ部１８による本体データに対する本体データ処理が完了していることがわかる。
【００６５】
暗号解読部５１は、4クロックのヘッダ入力期間と、5クロックのヘッダ処理期間とが経過した本体入力開始時点８０３において、暗号解読を開始し、その結果を順次フォーマット部１７に出力してゆき、暗号解読終了時点８０６にて暗号解読処理を終える。この暗号解読時点８０６において、暗号解読部５１は、暗号解読を終えた旨の解読処理終了信号を出力する。
【００６６】
続いて、第３実施形態におけるクロック供給制御部２５について説明する。
図１７は、第３実施形態におけるクロック供給制御部２５の内部構成を示す図である。本図におけるクロック供給制御部２５が図７に示したクロック供給制御部２５と異なるのは、図７におけるT型フリップフロップ30〜ANDゲート３６がT型フリップフロップ30ａ〜ANDゲート３６ａ及びT型フリップフロップ30ｂ〜ANDゲート３６ｂに置き換えられており、識別子比較回路３７をその内部に備えている点である。
【００６７】
このうちT型フリップフロップ30ａ〜ANDゲート３６ａは、カウンタ３２ａを除き、第１実施形態と同様、本体データ処理部１６への同期クロック信号の供給を行うものであり、T型フリップフロップ30ｂ〜ANDゲート３６ｂは、上記暗号解読部５１に同期クロック信号を供給するものである。ここで暗号解読部５１に同期クロック信号を供給しているといっても、カウンタ３２ｂ、ORゲート３４ｂを除き、T型フリップフロップ30ｂ〜ANDゲート３６ｂは、T型フリップフロップ30ａ〜ANDゲート３６ａと同一機能を有している。以下、カウンタ３２ａと、カウンタ３２ｂと、ORゲート３４ｂと、識別子比較回路３７とについて順次説明してゆく。
【００６８】
第３実施形態におけるカウンタ３２ａは、ヘッダ処理部１３と本体データ処理部１６との間に暗号解読部５１が挿入されたため、12〜19クロック（=4クロック(ヘッダ入力期間)+5クロック(=ヘッダ処理期間)+3〜10クロック(=暗号解読期間)）に相当する期間経過の監視を行うべく、カウント処理を行う。
第１実施形態においてカウンタ３２は、ヘッダ入力期間と、ヘッダ処理期間との和である9クロックをカウントしていたが、第３実施形態では、ヘッダ処理部１３の後段に暗号解読部５１が接続されたので、カウンタ３２ｂは、ヘッダ入力期間と、ヘッダ処理期間との和である9クロックをカウントしている。
【００６９】
尚、暗号解読部５１が解読処理終了信号を、T型フリップフロップ35ｂのT端子に出力すれば、カウンタ３２ｂを設けなくとも、暗号解読期間の経過を検出することができる。この場合、暗号解読期間が固定期間でなく、可変期間であっても、暗号解読期間の経過を検出することができる。
ORゲート３４ｂは、ヘッダ処理部１３、識別子比較回路３７、本体データ処理部１６の何れかが本体処理要否信号、解読処理要否信号、解読処理終了信号を出力した時点において、T型フリップフロップ35ｂのCLR端子をハイレベルにする。ここで暗号解読部５１がクロック供給制御部２５に解読処理終了信号を出力すれば、これによりT型フリップフロップ35ｂのCLR端子がハイレベルとなり、T型フリップフロップ35ｂのQ端子がロウレベルになって、ANDゲート３６ｂによる同期クロック信号の供給が停止される。
【００７０】
図１８は、暗号解読部５１への同期クロック信号の供給がどのように行われるかを示す図である。本図において下半分h1は、図１０に示した本体データ処理部１６への同期クロック信号の供給と同一内容を示している。一方、図１８の左上半分h2は、暗号解読部５１への同期クロック信号の供給を示している。この左上半分h2内の第３段目〜第５段目は、図９（ｂ）に示したものと同一であり、T型フリップフロップ30ｂ〜ANDゲート３６ｂが第１実施形態に示した処理を行うことにより、ヘッダ処理終了時点８０３において暗号解読部５１に対する同期クロック信号の供給が開始される様子を示している。その後、暗号解読部５１からのトランスポートパケット出力が完了すれば、暗号解読終了時点８０６において、参照符号y51で指示されているように、解読処理終了信号が暗号解読部５１から出力されるので、これによりANDゲート３６ｂが同期クロック信号の供給を停止する。よって、ヘッダ入力終了時点８０３から解読処理終了時点８０６においてのみ、暗号解読部５１には、同期クロック信号が供給されることになる。
【００７１】
識別子比較回路３７は、暗号解読部５１同様デスクランブル対象となるパケット識別子が登録されており、ヘッダ処理部１３から一致が通知された識別子がデスクランブル対象となるパケット識別子と一致していない場合、解読処理要否信号をハイレベルにしてORゲート３４ｂに出力する。一方、ORゲート３４ｂでは、解読処理要否信号、解読処理終了信号及び本体処理要否信号の何れか一つがハイレベルになった場合にハイレベルを出力するので、解読処理要否信号がハイレベルになったタイミングにおいて、T型フリップフロップ35ｂのQ端子がロウレベルになる。T型フリップフロップ35ｂのQ端子がロウレベルに設定されれば、同期クロック信号の出力を停止する。
【００７２】
図１８の右上半分h3は、識別子比較回路３７が不一致を判定した場合に、どのように同期クロック信号の供給が停止されるかを示している。本図の左上半分h2に示したように、解読処理終了信号により同期クロック信号の供給が停止する場合は、図中の暗号解読終了時点８０６で同期クロック信号の供給が停止するが、識別子比較回路３７が識別子不一致と判定し、参照符号y21で指示されているように、解読処理要否信号の出力により同期クロック信号の供給が停止する場合は、図１８の右上半分h3に示すように同期クロック信号が供給されることはない。
【００７３】
以上のように本実施形態によれば、暗号解読部５１の同期クロック信号供給期間を短縮することができ、電力消費を軽減することができる。特に暗号解読部５１では、暗号化を解読するために多くのフリップフロップを集積しており、ここに同期クロック信号の供給期間を短縮することにより、電力消費は大きく軽減される。
【００７４】
（第４実施形態）
第１実施形態では、本体データに対する処理を行う本体データ処理部１６は唯一つであったが、第４実施形態では、この本体データ処理部１６を、n個の本体データ処理部に置き換えた実施形態である。図１９は、本体データ処理部１６が、n個の本体データ処理部に置き換えられたストリーム多重分離装置の内部構成を示す図である。本図に示すように、図７に示した本体データ処理部１６は、本体データ第１処理部５３〜本体データ第ｎ処理部５４に置き換えられている。これらn個の本体データ処理部は、ヘッダ処理部１３による識別子の解析結果に応じて選択的に起動される。また、ストリーム多重分離装置には、新規な構成要素として、信号選択部５５が追加されている。これらn個の本体データ処理部は、それぞれ排他的な関係にあり、n個の本体データ処理部のうち、何れかの本体データ処理部１６が処理を行なっている期間においては、残りの本体データ処理部１６は処理を行う必要は無い。
【００７５】
また、信号選択部５５は、ヘッダ処理部１３による解析結果に応じて、本体データ第１処理部５３〜本体データ第ｎ処理部５４による処理結果を選択的に出力するものである。
第４実施形態において本体データ処理部１６がn個の本体データ処理部に置き換えられているため、クロック供給制御部２５の内部構成も、図２０に示すものとなる。図２０は、第１実施形態に示したT型フリップフロップ30〜ANDゲート３６が、n個のT型フリップフロップ30〜ANDゲート３６に置き換えられたクロック供給制御部の内部構成を示す図である。n個のT型フリップフロップ30〜ANDゲート３６のうち、第１番目のT型フリップフロップ30〜第１番目のANDゲート３６は、本体データ第１処理部５３への同期クロック信号の供給を行うものであり、第n番目のT型フリップフロップ30〜第n番目のANDゲート３６は、本体データ第ｎ処理部５４への同期クロック信号の供給を行うものである。また、第４実施形態に係るクロック供給制御部２５は、新規に識別子比較回路３８を追加している。
【００７６】
識別子比較回路３８は、ヘッダ処理部１３からヘッダ解析結果として一致識別子番号が通知されると、一致識別子番号に示された識別子がどの本体データ処理部１６に処理させるべきかを判定し、n個のT型フリップフロップ35のうち、入力されたトランスポートパケットを処理すべきではないものに本体処理要否信号を出力する。図２１は、識別子比較回路３８が入力されたトランスポートパケットを処理すべきではないものに本体処理要否信号を出力することにより、同期クロック信号の供給がどのように中断するかを示す図である。
【００７７】
図２１の第１段目は、ヘッダ−本体データ−無効データの組みを示し、第２段目は、ヘッダ処理部１３への同期クロック信号の供給を示す。第３段目は第１番目のANDゲート３３の出力、第４段目は第１番目のORゲート３４ａへの本体処理要否信号、本体処理終了信号の出力、第５段目は第１番目のT型フリップフロップ35への出力、第６段目は、本体データ第１処理部５３への同期クロック信号の供給を示す。第７段目はn番目のANDゲート３３の出力、第８段目は、n番目のORゲート３４への本体処理要否信号、本体処理終了信号の出力、第９段目はn番目のT型フリップフロップ35の出力、第１０段目は、本体データ第ｎ処理部５４への同期クロック信号の供給を示す。
【００７８】
本図における左側のトランスポートパケットが、本体データ第１処理部５３が処理すべきものである場合、識別子比較回路３８は、ヘッダ処理部１３から通知された識別子によりこれを判定し、時点８０３において参照符号y11で指示されているように、本体データ第ｎ処理部５４に本体処理要否信号を出力する。これによりn番目のT型フリップフロップ35のQ端子がロウレベルとなり、n番目のANDゲート３６の出力がロウレベルとなるので、参照符号y13で指示されているように、本体データ第ｎ処理部５４への同期クロック信号の供給は、本体処理要否信号の通知時点にて終了する。
【００７９】
後続する右側のトランスポートパケットが、本体データ第１処理部５３が処理すべきものである場合、識別子比較回路３８は、ヘッダ処理部１３から通知された識別子によりこれを判定して時点８１４において参照符号y14で指示されているように、本体データ第１処理部５３に本体処理要否信号を出力する。これにより、参照符号y15で指示されているように、T型フリップフロップ35のQ端子がロウレベルとなり、参照符号y16で指示されているように、第１番目のANDゲート３６の出力がロウレベルとなるので、本体データ第１処理部５３への同期クロック信号の供給は、本体処理要否信号の通知時点８１３にて終了する。
【００８０】
以上のように本実施形態によれば、本体データ処理部１６がn個必要であり、回路規模が増大している場合であっても入力されてくるトランスポートパケットを処理すべき本体データ処理部１６のみを動作させるので、n個の本体データ処理部による電力消費を1/nとすることができる。
尚、以上4つの実施形態に基づき説明を行ったが、以下の（ａ）（ｂ）・・・・・に示す変更実施が可能なことはいうまでも無い。
【００８１】
（ａ）クロック供給制御部２５は、同期クロック信号の供給制御を本体データ処理部１６をひとまとまりにして行っていたが、フォーマット部１７−フィルタ部１８のそれぞれについて、個別に供給してもよい。即ち、本体データがフォーマット部１７に入力されてくる期間と、フォーマット部１７が処理を行う期間とにのみ同期クロック信号を供給してもよい。また、本体データがフィルタ部１８に入力されてくる期間と、フィルタ部１８が処理を行う期間とにのみ同期クロック信号を供給してもよい。
【００８２】
（ｂ）クロック供給制御部２５は、パケット開始信号及び有効区間信号に基づいて、ヘッダの入力期間の開始時点を特定したが、ストリーム前処理部１０がヘッダの先頭に位置する同期コードを検出することにより、ヘッダの入力期間の開始時点を特定してもよい。
（ｃ）第１実施形態〜第４実施形態において、クロック供給制御部２５はヘッダ処理部１３及び本体データ処理部１６の双方に対して同期クロック信号の供給制限を行ったが、クロック供給制御部２５はヘッダ処理部１３及び本体データ処理部１６の何れか一方に対して同期クロック信号の供給制限を行ってもよい。
【００８３】
（ｄ）第４実施形態において、暗号解読部５１に対してのみ、同期クロック信号の供給制限を行ってもよい。特に、暗号解読部５１における電力消費はヘッダ処理部１３及び本体データ処理部１６と比較して大きいので、このような暗号解読部５１のみに対象を絞った同期クロック信号の供給制限でも、充分な効果が奏される。
【００８４】
（ｅ）第１実施形態〜第４実施形態において、ストリーム前処理部１０、ヘッダ処理部１３、本体データ処理部１６は、ストリーム前処理部１０→ヘッダ処理部１３→本体データ処理部１６の順でパケットの入出力が行われるように接続されていたが、ヘッダ処理部１３及び本体データ処理部１６が、ストリーム前処理部１０と直接接続されていてもよい。
【００８５】
この場合、本体データ処理部１６には、図１０に示したヘッダ処理終了時点８０３ではなく、ヘッダ入力終了時点８０２において、本体データが本体データ処理部１６に入力されることになり、クロック供給制御部２５が本体データ処理部１６に同期クロック信号の供給を開始する時期及び本体データに対する処理の終了時点が早まることになる。
【００８６】
（ｆ）第３実施形態において、ストリーム前処理部１０、ヘッダ処理部１３、暗号解読部５１、本体データ処理部１６は、ストリーム前処理部１０→ヘッダ処理部１３→暗号解読部５１→本体データ処理部１６の順でパケットが流れるように接続されていたが、暗号解読部５１が、ストリーム前処理部１０と直接接続されていてもよい。
【００８７】
この場合、暗号解読部５１には、図１０に示したヘッダ処理終了時点８０３ではなく、ヘッダ入力終了時点８０２において、本体データが暗号解読部５１に入力されることになり、クロック供給制御部２５が暗号解読部５１に同期クロック信号の供給を開始する時期及び本体データに対する処理の終了時点が早まることになる。
【００８８】
（ｇ）第４実施形態において、ストリーム前処理部１０、ヘッダ処理部１３、本体データ第１処理部５３〜本体データ第ｎ処理部５４は、ストリーム前処理部１０→ヘッダ処理部１３→暗号解読部５１→本体データ第１処理部５３〜本体データ第ｎ処理部５４の順でパケットが流れるように接続されていたが、本体データ第１処理部５３〜本体データ第ｎ処理部５４が、ストリーム前処理部１０と直接接続されていてもよい。
【００８９】
この場合、暗号解読部５１には、図１０に示したヘッダ処理終了時点８０３ではなく、ヘッダ入力終了時点８０２において、本体データが本体データ第１処理部５３〜本体データ第ｎ処理部５４に入力されることになり、クロック供給制御部２５が暗号解読部５１に同期クロック信号の供給を開始する時期及び本体データに対する処理の終了時点が早まることになる。
【００９０】
（ｈ）図５及び図１６における処理期間はあくまでも一例であり、その処理期間には、増減があることには留意されたい。これらの処理期間が変更する場合は、本体データの入力開始時点を通知するためのカウントするための、カウンタ３２のカウント値を、その都度変化して利用すればよい。
（ｉ）尚、第１実施形態〜第３実施形態において、カウンタ３２に、ヘッダ処理期間のカウントを行わせたが、ヘッダ処理部１３が発したヘッダ処理終了信号をカウンタ３２ａのT端子に入力させることにより、ヘッダ処理期間の経過を検出させてもよい（第１実施形態〜第４実施形態においてカウンタ３２を設けて、ヘッダ処理期間の経過をカウントさせたのは、ヘッダ処理終了信号の出力タイミングと、本体データの入力開始タイミングとが異なる場合でも対処できることを想定したハードウェアの技術開示を行うためである。）。
【００９１】
（ｊ）第１実施形態〜第４実施形態は、全て複数のトランスポートパケットからなるトランスポートストリームを対象として説明を行ったが、DVD-ROM,DVD-RAM等の光ディスクに記録されるシステムストリームに対して多重分離を行うシステムエンコーダに適用してもよい。このようなシステムストリームは、複数のパック列からなり、このパック列における各パックは、ヘッダフィールドと、本体フィールドとからなり、この本体フィールドにビデオストリーム、オーディオストリーム、プライベートストリームの分割部分を格納しているので、図３に示したストリーム前処理部１０、ヘッダ処理部１３、本体データ処理部１６を具備している。これらのシステムエンコーダ内のストリーム前処理部１０、ヘッダ処理部１３、本体データ処理部１６に対して、第１実施形態のクロック供給制御部２５による同期クロック信号の供給制御を行えば、ヘッダ処理部１３、本体データ処理部１６における電力消費を軽減することができる。
【００９２】
【発明の効果】
本発明は、複数のエレメンタリストリームが時分割多重されたトランスポートストリームに対して多重分離を行うストリーム多重分離装置であって、トランスポートストリームは、複数のトランスポートパケットを含み、各トランスポートパケットは、複数のエレメンタリストリームを時分割して得られた分割部分を格納した本体フィールドを有しており、前記ストリーム多重分離装置は、同期クロック信号を供給する信号供給部と、装置外部からトランスポートストリームを取り込むと共に、信号供給部により供給された同期クロック信号に同期にして、取り込んだトランスポートストリームに含まれるトランスポートパケットを順次転送するストリーム前処理部と、ストリーム前処理部がトランスポートパケットの同期転送を開始すれば、信号供給部により供給された同期クロック信号に基づいたラッチ動作を行いながら、同期転送されたトランスポートパケットに含まれる本体フィールドを取り込んでゆき、本体フィールドの取り込みが完了すれば、当該本体フィールドに格納されている分割部分をトランスポートパケットから分離する本体データ処理部と、本体データ処理部による分離処理が完了すれば、その完了時点において、本体データ処理部への前記同期クロック信号の供給を停止させ、後続するトランスポートパケットの同期転送がストリーム前処理部により開始されれば、その同期転送の開始時点から所定期間の経過後に本体データ処理部への前記同期クロック信号の供給を再開させる供給制御部とを備えているので、本体フィールドの入力に要する期間をp1、該当する本体フィールドの処理に要する期間をp2、トランスポートパケット全体の入力に要する期間をLと考えれば、ストリーム多重分離装置に含まれる本体データ処理部への同期クロック信号の供給期間は、P1+P2/Lとなる。このように供給期間がP1+P2/Lとなれば、この供給期間の削減率に応じて電力消費も軽減されるので、本体データ処理部に何千、何万といった数のフリップフロップ回路が集積されていたとしても、電力消費の増大化は抑制されることになり、より電力消費が少ないセットトップボックスのワンチップLSIを製造することができる。
【００９３】
ここで前記ストリーム多重分離装置は、トランスポートストリームに時分割多重されたエレメンタリストリームを系統毎に格納するための格納領域を複数有するメモリ装置が接続されており、前記本体データ処理部は、ストリーム前処理部から転送されたトランスポートパケットの本体フィールドのみを保持し、この本体フィールドに格納されている分割部分を取り出して、格納領域に系統毎に格納させるよう、当該分割部分の転送を行い、前記供給制御部は、本体データ処理部が分割部分の転送を完了した時点において、前記本体データ処理部への前記同期クロック信号の供給を停止させ、ストリーム前処理部が後続するトランスポートパケットの転送を開始すれば、所定期間経過後に各本体データ処理部に前記同期クロック信号の供給を再開させてもよい。トランスポートストリームに複数のエレメンタリストリームが時分割多重されており、これらのエレメンタリストリームを効率良く分離するため、高機能で回路規模の大きい本体データ処理部が備えられており、この本体データ処理部における電力消費の増大が危惧される場合であっても、この本体データ処理部への同期クロック信号の供給期間は、供給期間がP1+P2/Lとなるので、ストリーム多重分離装置における電力消費を軽減することができる。
【００９４】
また上記装置において、前記トランスポートパケットには、その本体フィールドに格納されている分割部分がどのエレメンタリストリームを分割して得られたものかを示す識別子が本体フィールドに格納されており、前記本体データ処理部は、ストリーム前処理部から転送されたトランスポートパケットに含まれる本体フィールドの所定部分を分割部分として抽出するフォーマット部と、複数の識別子が予め登録されており、本体フィールドに格納されている識別子が当該複数の識別子の何れかに一致するなら、メモリ装置の格納領域に格納させるよう当該分割部分の転送を行い、本体フィールドに格納されている識別子が当該複数の識別子の何れかに一致しないなら、当該分割部分を廃棄するフィルタリング部とを備え、前記供給制御部は更に、フィルタリング部が分割部分の転送を完了した時点において、前記本体データ処理部への前記同期クロック信号の供給を停止させてもよい。入力されてくるトランスポートパケット列に何十、何百といった複数番組を構成するオーディオストリーム、ビデオストリームが多重化されている場合、これらのうち、チューニングパターンに合致しないものが入力されている期間は、本体データ処理部への同期クロック信号の供給が早々に打ち切られるので、電力消費の軽減を一層向上させることができる。
【００９５】
また上記装置において、本体フィールドには、格納されている分割部分が暗号化されているものと、暗号化されていないものとがあり、前記ヘッダ処理部は、暗号解読を行うべき暗号解読対象の識別子を保持する保持部と、ヘッダフィールドに格納された識別子が前記暗号解読対象の識別子に一致するか否かを判定する判定部とを備え、前記ストリーム多重分離装置は更に、判定部が一致すると判定した場合のみ、暗号化された分割部分を解読する解読処理部を含み、前記供給制御部は更に、解読処理部が分割部分の解読を完了した時点において、前記本体データ処理部への前記同期クロック信号の供給を停止させ、後続するトランスポートパケットについて、ヘッダ処理部に含まれる判定部が暗号解読対象との識別子の一致を判定すれば、当該解読処理部に前記同期クロック信号の供給を再開させてもよい。入力されてくるトランスポートパケット列に複数種類のストリームが多重化されており、それらのストリームに、暗号化されているものと暗号化されていないものとがあり、ストリーム多重分離装置内に暗号解読のための解読処理部が設けられている場合、入力されてくるストリームが暗号化されている場合にのみ、暗号解読部に同期クロック信号の供給を行い、暗号化されていないストリームが入力されてくる期間において、同期クロック信号の供給を行わないので、暗号解読部の回路規模が膨大なものである場合でも、それらに同期クロック信号を供給するこれによる電力消費を抑制することができる。
【００９６】
また上記装置において、前記トランスポートパケットには、その本体フィールドに格納されている分割部分がどのエレメンタリストリームを分割して得られたものかを示す識別子が本体フィールドに格納されており、前記本体データ処理部は、ストリーム前処理部から転送されたトランスポートパケットの本体フィールドの所定部分を分割部分として抽出するフォーマット部と、複数の識別子が予め登録されており、本体フィールドに格納されている識別子が当該複数の識別子の何れかに一致するなら、メモリ装置の格納領域に格納させるよう当該分割部分の転送を行い、本体フィールドに格納されている識別子が当該複数の識別子の何れかに一致しないなら、当該分割部分を廃棄するフィルタリング部とを備え、前記供給制御部は、分割部分が予め登録されている複数の識別子の何れにも一致しないため、フィルタリング部が当該分割部分を廃棄した時点で、本体データ処理部への同期クロック信号の供給を停止させてもよい。近年のセットトップボックスに多く見られる番組検索サービスを、本体データ処理部が実現する場合に、検索パターンに一致しないトランスポートパケットが入力される期間において、同期クロック信号の供給が早々に打ち切られるので、電力消費の軽減を一層向上させることができる。
【００９７】
また上記装置において、前記本体データ処理部は、共通の本体データに対して相異なる処理を行う本体データ処理部を複数有しており、前記ヘッダ処理部は、ヘッダフィールドに格納された識別子に基づいて、複数の本体データ処理部のうち、何れのものに本体データを処理させるかを決定する決定部とを備え、前記供給制御部は、ヘッダ処理部内の決定部が何れかの本体データ処理部を決定すれば、決定されなかった本体データ処理部への前記本体データ処理部への前記同期クロック信号の供給を停止させ、決定された本体データ処理部が処理を完了すれば、当該選択部への同期クロック信号の供給を停止させて、ストリーム前処理部がストリーム前処理部が後続するトランスポートパケットの転送を開始すれば、各本体データ処理部に前記同期クロック信号の供給を再開させてもよい。入力されてくるトランスポートパケット列に複数種類のストリームが多重化されており、ストリーム多重分離装置内にそれらのストリーム毎の本体データ処理部が設けられている場合、それら複数の処理部のうち、入力されてくるストリームに対応するものみに同期クロック信号の供給が行われ、それ以外のものには、同期クロック信号が供給されないので、複数の本体データ処理部の実装が必要となる場合でも、それらに同期クロック信号を供給するために生じる電力消費を抑制することができる。
【図面の簡単な説明】
【図１】セットトップボックスの内部構成を示す図である。
【図２】（ａ）トランスポートパケットのデータフォーマットを示す図である。
（ｂ）ビデオストリーム、オーディオストリーム、プライベートストリーム等、MPEG規格に規定されたエレメンタリストリームが、どのように各トランスポートパケットの本体フィールドに格納されるかを示す図である。
【図３】ストリーム多重分離装置に含まれる構成要素を示し、それらの構成要素と図２に示したQPSK復調ワンチップLSI４〜QAM復調ワンチップLSI６、AVデコーダ２２、SD-RAM１９との接続関係を示す図である。
【図４】誤り訂正部８の入出力を示す図である。
【図５】図３に示したストリーム多重分離装置の内部構成において、トランスポートパケットの入出力がどのように行われるかを示すタイミングチャートである。
【図６】（ａ） トランスポートストリームに含まれる複数のトランスポートパケットに対してフォーマット部１７−フィルタ部１８がフォーマット処理、フィルタリング処理を行うことにより、エレメンタリストリームの分割部分が各トランスポートパケットの本体フィールドから取り出されて、SD-RAM１９内でビデオストリーム、オーディオストリーム、プライベートストリームに統合される様子を示す図である。
（ｂ） SD-RAM１９内で統合されたビデオストリーム、オーディオストリーム、プライベートストリームをAVデコーダ２２がSD-RAM１９から読み出す様子を示す図である。
【図７】図３に示した構成要素のうち、特に本実施形態の主眼となる構成要素のみをピックアップした図である。
【図８】クロック供給制御部２５の内部構成を示す図である。
【図９】（ａ）は、T型フリップフロップ30の入出力を示すタイミングチャートである。
（ｂ）は、T型フリップフロップ35の入出力を示すタイミングチャートである。
【図１０】クロック供給制御部２５の制御によって、ヘッダ処理部１３及び本体データ処理部１６への同期クロック信号供給がどのように行われるかを示すタイミングチャートである。
【図１１】ヘッダ処理部１３の内部構成を示す図である。
【図１２】比較器４５がチューニング識別子との不一致を判定した場合のタイミングチャートである。
【図１３】図１２に示すような動作がクロック供給制御部２５内で行われることによる同期クロック信号の供給を示す図である。
【図１４】セクションフィルタがセクションフィルタリングを行ったために、本体処理終了時点８０４の経過を待たず、本体処理要否信号の通知時点９０４で本体処理要否信号が出力された場合を想定した図である。
【図１５】第３実施形態に係るストリーム多重分離装置の内部構成を示す図である。
【図１６】第３実施形態におけるストリーム多重分離装置に係るタイミングチャートである。
【図１７】第３実施形態におけるクロック供給制御部２５の内部構成を示す図である。
【図１８】暗号解読部５１への同期クロック信号の供給がどのように行われるかを示す図である。
【図１９】第４実施形態に係るストリーム多重分離装置の内部構成を示す図である。
【図２０】第１実施形態に示したT型フリップフロップ30〜ANDゲート３６が第４実施形態においてn個のT型フリップフロップ30〜ANDゲート３６に置き換えられた図である。
【図２１】 n個の本体データ処理部への同期クロック信号の供給がどのように行われるかを示す図である。
【符号の説明】
８ 誤り訂正部
９ クロック発生器
１０ ストリーム前処理部
１１ チャネルデータプロセッサ
１２ 外部インターフェイス
１３ ヘッダ処理部
１４ ヘッダプロセッサ
１５ 高速インターフェイス
１６ 本体データ処理部
１７ フォーマット部
１８ フィルタ部
２０ DMAマネージャ
２１ AVデコーダインターフェイス
２２ AVデコーダ
２３ マイコン
２４ I/Oバスインターフェイス
２５ クロック供給制御部
５１ 暗号解読部
５３ 本体データ第1処理部
５４ 本体データ第n処理部
【発明の属する技術分野】
本発明は、放送波に重畳されているトランスポートストリームに含まれる複数のエレメンタリストリームに対して多重分離処理を行うストリーム多重分離装置に関する。
【０００２】
【従来の技術】
半導体市場において、近い将来幅広い需要が見込まれるものに、セットトップボックス向けのワンチップLSIがある。
ここでセットトップボックスとは、衛星放送、地上波、有線の何れかから伝送されてくる放送波を受信して、これに重畳されているトランスポートストリームの多重分離を行い、更にこれを復号して映像信号、音声信号等を出力する装置であり、テレビジョン受像機やパーソナルコンピュータ等と組み合わせて一般家庭内で用いられる。一般家庭のエンドユーザは、このセットトップボックスを介して衛星放送、地上波、有線を用いてプロバイダから提供される多様な情報サービスを享受することができるので、セットトップボックスは、来るべきマルチメディア社会の必需品になるといわれている。
【０００３】
一方、セットトップボックス向けのワンチップLSIとは、放送波を介して伝送されるトランスポートストリームを多重分離して、MPEG規格に規定されたビデオストリーム、オーディオストリーム等のエレメンタリストリームを得るトランスポートストリームパケットデコーダ（該当する1チップLSIには、松下電器産業(株)製MN88461Aがある。）と、多重分離されたビデオストリーム及びオーディオストリームを復号するAVデコーダ（該当する1チップLSIには、松下電器産業(株)製MN67750,MN67751がある。）と、セットトップボックスにおける入出力制御を行うマイコン（該当する1チップLSIには、松下電器産業(株)製MN103002Aがある。）とをワンチップに集積したワンチップLSIである。このようなワンチップLSIがセットトップボックスに実装されれば、セットトップボックスが行うべき処理のうち基盤的なものが全てこのワンチップLSIにより実現されるので、セットトップボックス内の基盤配線をシンプルにすることができ、セットトップボックスをローコストで製造することができる。
【０００４】
【発明が解決しようとする課題】
ところで、セットトップボックス用のワンチップLSIにおいて、トランスポートストリームの多重分離は、ワンチップSTB-LSIにおける最上流の処理に相当するので、トランスポートデコーダに対しては、多重分離処理の高速化が強く求められる。ここでトランスポートストリームには、複数のエレメンタリストリームが時分割多重され、その分割部分が膨大な数のトランスポートパケットに格納されて転送されるので、トランスポートデコーダの内部では、トランスポートパケットを転送したり、転送されたトランスポートパケットをラッチする機会が非常に多い。
【０００５】
トランスポートパケットの転送やラッチを行う機会が多ければ、トランスポートデコーダを含むセットトップボックス用のワンチップLSIには、何千、何万といった数のフリップフロップ回路が集積されることになる。膨大な数のフリップフロップ回路が集積され、それらのフリップフロップ回路のクロック端子に、同期制御を行うための同期クロック信号が供給されれば、それらクロック端子に接続されているフリップフロップ回路内部のロジック素子は、クロック信号から供給される同期クロック信号に応じて電荷の充放電（チャージ・ディスチャージ）を繰り返すことになる。ワンチップLSIはMOS（Metal Oxyde semiconductor金属酸化膜半導体）型LSIにて構成されることが一般的だが、フリップフロップ回路のクロック端子と接続されたロジック素子が同期クロック信号に応じて電荷の充放電（チャージ・ディスチャージ）を繰り返せば、セットトップボックス用のLSIでは多大な電力が各クロック端子で消費されてしまう。
【０００６】
本発明の目的は、消費電力を抑制しつつも、トランスポートストリームに対する多重分離を高速に行うことができるストリーム多重分離装置を提供することである。
【０００７】
【課題を解決するための手段】
上記目的を達成するために本発明は、複数のエレメンタリストリームが時分割多重されたトランスポートストリームに対して多重分離を行うストリーム多重分離装置であって、トランスポートストリームは、複数のトランスポートパケットを含み、各トランスポートパケットは、複数のエレメンタリストリームを時分割して得られた分割部分を格納した本体フィールドを有しており、前記ストリーム多重分離装置は、同期クロック信号を供給する信号供給部と、装置外部からトランスポートストリームを取り込むと共に、信号供給部により供給された同期クロック信号に同期にして、取り込んだトランスポートストリームに含まれるトランスポートパケットを順次転送するストリーム前処理部と、ストリーム前処理部がトランスポートパケットの同期転送を開始すれば、信号供給部により供給された同期クロック信号に基づいたラッチ動作を行いながら、同期転送されたトランスポートパケットに含まれる本体フィールドを取り込んでゆき、本体フィールドの取り込みが完了すれば、当該本体フィールドに格納されている分割部分をトランスポートパケットから分離する本体データ処理部と、本体データ処理部による分離処理が完了すれば、その完了時点において、本体データ処理部への前記同期クロック信号の供給を停止させ、後続するトランスポートパケットの同期転送がストリーム前処理部により開始されれば、その同期転送の開始時点から所定期間の経過後に本体データ処理部への前記同期クロック信号の供給を再開させる供給制御部とを備えることを特徴としている。
【０００８】
【発明の実施の形態】
（第１実施形態）
図１は、セットトップボックスの内部構成を示す図である。本図に示すように、セットトップボックスは衛星放送アンテナが受信した放送波に対してIQ検波を行うチューナユニット部１と、地上波アンテナが受信した放送波に対してダウンコンバートを行うチューナユニット部２と、ケーブルを介して伝送されてくる放送波に対してダウンコンバートを行うチューナユニット部３と、チューナユニット部１がIQ検波を行った放送波に対してQPSK復調を行うQPSK復調ワンチップLSI４と、チューナユニット部２がダウンコンバートした放送波に対してVSB復調を行うVSB復調LSI５と、チューナユニット部３がダウンコンバートした放送波に対してQAM復調を行うQAM復調ワンチップLSI６と、ワンチップSTB-LSI７とを備える。ワンチップSTB-LSI７は、トランスポートデコーダと、AVデコーダと、マイコンとを集積している。
【０００９】
これらの構成要素のうち、本実施形態の主眼となるのは、トランスポートストリームデコードを行うトランスポートデコーダ（明細書におけるストリーム多重分離装置は、このトランスポートデコーダに該当する。）である。ここでトランスポートストリームとは、ビデオストリーム、オーディオストリーム、プライベートストリーム等MPEG規格に規定されている複数のエレメンタリストリームを時分割多重した伝送用ストリームであり、MPEG規格に規定されたビデオストリーム、オーディオストリーム等のエレメンタリストリームは、このトランスポートストリームに時分割に多重化されることにより伝送される。
【００１０】
トランスポートストリームは、複数のトランスポートストリームトランスポートパケット(TSP、以下の説明では、トランスポートパケットと略して使用する。)を含むストリーム形式のデータである。図２（ａ）は、トランスポートパケットのデータフォーマットを示す図である。本図の上段に示すように、トランスポートパケットは、188バイトであり、4バイトのヘッダが記述されるフィールドと、184バイトの本体データが記述される本体フィールドとからなる。各ヘッダは、複数のトランスポートパケットに分割される前のエレメンタリストリームの属性を識別するための情報であり、同期バイト、トランスポートエラーインジケータ、ペイロードユニット開始インジケータ、トランスポート優先度、パケット識別子(PID)、トランスポートスクランブル制御情報、アダプティーションフィールド制御情報、連続性指標を含む。
【００１１】
トランスポートストリームに時分割多重されたエレメンタリストリームは、時分割されて、トランスポートパケットの本体データとして、本体フィールドに格納される。図２（ｂ）は、ビデオストリーム、オーディオストリーム、プライベートストリーム等、MPEG規格に規定されたエレメンタリストリームが、どのように各トランスポートパケットの本体フィールドに本体データとして格納されるかを示す図である。本図の第１段目は、トランスポートパケット列を示し、第２段目はこれらトランスポートパケットに含まれる本体フィールド（本体データ）を示す。第３段目、第４段目、第５段目は、ビデオストリーム、オーディオストリーム、プライベートストリームを示す。この第３段目〜第５段目を参照すれば、これらのビデオストリーム、オーディオストリーム、プライベートストリームは、複数のビデオパケット、オーディオパケット、プライベートトランスポートパケットからなることを示す。これらビデオストリーム、オーディオストリーム、プライベートストリームを構成するトランスポートパケット列は、上述した184バイト毎に分割されて、矢印c1,c2,c3,c4・・・・・c6に示すように、各トランスポートパケットの本体フィールドに格納される。
【００１２】
複数のトランスポートパケットの本体フィールドに格納されている分割部分を取り出して、取り出された分割部分の統合を行い、ビデオストリーム、オーディオストリーム、プライベートストリーム等のエレメンタリストリームを得ることを「多重分離（又はトランスポートデコード）」という。
尚、一般にビデオストリームとは、MPEG規格に従って、映像信号を圧縮してなるストリームであり、オーディオストリームとは、MPEG規格に従って圧縮された映像信号と同期させながら再生させるよう、音声信号を圧縮してなるストリームである。
【００１３】
プライベートストリームとは、放送番組の番組表等、MPEG規格に規定されていないデータ、プログラム等を放送業者が送信する場合、それらデータやプログラムを送信するために用いられるストリームである。具体的にいうと、ビデオストリームとオーディオストリームとの間の同期を確立するためのPCR(Program Clock Reference)ストリーム、プログラムアソシエーションテーブル（Program Association Table(PAT)）ストリーム、プログラムマップテーブル（Program Map Table(PMT)）ストリーム、トランスポートストリームがどの衛星により中継されて転送されているか（どのネットワークに属するか）を示すネットワーク情報テーブル（Network Information Table）ストリーム、このトランスポートストリームがどのようなサービスに属するかを示すサービス記述テーブル系統（Service Description Table）ストリーム、その組みがどのようなイベントに属するかを示すイベント情報テーブル（Event Information Table）ストリーム等も、プライベートストリームとして伝送される。
【００１４】
尚、図２（ｂ）は、模式的に記載しているため、ビデオパケット、オーディオパケット、プライベートパケットが、そのまま本体データとしてトランスポートパケットに格納されるような印象を受けるが、実際、トランスポートパケットのサイズが184バイトであるのに対して、ビデオパケット、オーディオパケット、プライベートパケットのサイズは約2Kバイトなので、これらビデオパケット、オーディオパケット、プライベートパケットは、更に細かい単位(184バイト)に分割されて、トランスポートパケットの本体フィールドに格納されている点に留意されたい。また、ビデオパケット、オーディオパケット、プライベートパケットがトランスポートパケットに分割格納される際の格納順序は、ビデオパケット、オーディオパケット、プライベートパケットに付与されたタイムスタンプ情報に基づいて定められるが、その詳細については、本願の主眼ではないのでその説明を省略する。ここで留意すべきは、放送業者が何十種類というエレメンタリストリームをトランスポートストリームに多重化させている場合であっても、それらは一律に分割されて、図２（ａ）に示すトランスポートパケットの本体フィールドに格納されて伝送されるという点である。
【００１５】
以上の情報の詳細については、ETS 300 468規格（DVB-SI規格）、ISO/IEC 13818 -1(MPEG2システム規格)に詳細が記載されているので、これらを記載した文献を参照されたい。
続いて、多重分離（トランスポートデコード）を行うべく構成されたストリーム多重分離装置の内部構成について図３を参照しながら説明する。図３は、ストリーム多重分離装置に含まれる構成要素を示し、それらの構成要素と図２に示したQPSK復調ワンチップLSI４〜QAM復調ワンチップLSI６、AVデコーダ２２、SD-RAM１９との接続関係を示す図である。
【００１６】
図３において、ストリーム多重分離装置は、ストリーム前処理部１０（チャネルデータプロセッサ１１）、外部インターフェイス１２、ヘッダ処理部１３（TSPヘッダプロセッサ１４）、高速インターフェイス１５、本体データ処理部１６（フォーマット部１７及びフィルタ部１８を含む）、AVデコーダインターフェイス２１、及びI/Oバスインターフェイス２４を備えている。図３を参照すれば、図３に示した構成要素のうち、ストリーム前処理部１０は、QPSK復調ワンチップLSI４〜QAM復調ワンチップLSI６に含まれる誤り訂正部８と接続され、クロック供給制御部２５はクロック発生器９と接続されている。フィルタ部１８は、DMAマネージャ２０−SD-RAM１９−AVデコーダ２２と接続され、I/Oバスインターフェイス２４は、マイコン２３と接続されていることがわかる。
【００１７】
図３において、トランスポートパケットは、ストリーム前処理部１０（チャネルデータプロセッサ１１）→ヘッダ処理部１３（TSPヘッダプロセッサ１４）→本体データ処理部１６（フォーマット部１７及びフィルタ部１８）→DMAマネージャ２０→SD-RAM１９という経路で転送されてゆく。この際、ストリーム前処理部１０（チャネルデータプロセッサ１１）−ヘッダ処理部１３（TSPヘッダプロセッサ１４）−本体データ処理部１６（フォーマット部１７及びフィルタ部１８）間のトランスポートパケットの入出力は、クロック発生器９が発生した同期クロック信号に同期した同期転送により実現される。即ち、この同期転送の送り手側は、同期クロック信号に同期にして、トランスポートパケットを1バイトずつ出力させてゆく。一方、同期転送の受け手側は、同期クロック信号に同期したラッチ動作を行いながら、1バイトずつ出力されたトランスポートパケットを取り込んでゆく。ストリーム前処理部１０（チャネルデータプロセッサ１１）、ヘッダ処理部１３（TSPヘッダプロセッサ１４）、本体データ処理部１６（フォーマット部１７及びフィルタ部１８）は、何れもこのような同期転送の送り手側、受け手側になるので、トランスポートパケット、ヘッダ、本体データの何れかをラッチするためのフリップフロップ回路がその内部に集積されている。
【００１８】
上記の経路でトランスポートパケットの同期転送が行われる際、チャネルデータプロセッサ１１−TSPヘッダプロセッサ１４−フォーマット部１７−フィルタ部１８におけるトランスポートパケット（ヘッダ−本体データ）の入出力タイミングは、図５に示すように図示される。図５は、チャネルデータプロセッサ１１−TSPヘッダプロセッサ１４−フォーマット部１７−フィルタ部１８におけるトランスポートパケット（ヘッダ−本体データ）の入出力タイミングを示すタイミングチャートであり、TSPヘッダプロセッサ１４がトランスポートパケットのヘッダの入力を開始するタイミングと、フォーマット部１７がトランスポートパケットの本体データの入力を開始するタイミングとの間には、4+5クロックの遅延時間があることが示されている。また、フィルタ部１８がトランスポートパケットの本体データの入力を開始するタイミングと、フォーマット部１７がトランスポートパケットの本体データの入力を開始するタイミングとの間には、1クロックの遅延時間があり、更にフィルタ部１８がトランスポートパケットの本体データの入力を開始するタイミングと、フィルタ部１８が本体データの出力を開始するタイミングとの間には、1〜25クロックの遅延時間があることがわかる。これらの遅延時間は、前段の構成要素が処理を行うのに要する処理期間に基づくものであり、その意味合いについては、チャネルデータプロセッサ１１−TSPヘッダプロセッサ１４−フォーマット部１７−フィルタ部１８のそれぞれの処理内容の詳細について触れながら順次説明してゆく。
【００１９】
図３において誤り訂正部８は、QPSK復調ワンチップLSI４〜QAM復調ワンチップLSI６に含まれるものであり、放送波に含まれている複数の未訂正トランスポートパケットと、その未訂正トランスポートパケットについてのパリティ符号とを取り出して誤り訂正ブロックを形成することにより、誤り訂正を行う。そして、誤り訂正結果として、訂正済みトランスポートパケットと、無効データとをストリーム前処理部１０（チャネルデータプロセッサ）に順次出力してゆく。ここで未訂正トランスポートパケットとは、放送波による伝送の途中で、ビット誤りを起こしている可能性があるトランスポートパケットのことをいい、そのパリティ符号とは、リードソロモン形式のパリティ符号をいう。誤り訂正部８が、形成された誤り訂正ブロックに対してリードソロモン形式のパリティ符号を用いて誤り訂正処理を行うことにより、放送波に含まれるトランスポートパケットがビット誤りは、高い確率で訂正される。
【００２０】
図４は、誤り訂正部８の入出力を示す図である。本図における第１段目は、放送波に含まれる未訂正トランスポートパケットがパリティ符号が付与された状態でクロック発生器９に入力されてくる様子を示している。第２段目は、パリティ符号が付与された状態で入力されてきた未訂正トランスポートパケットを複数蓄積することにより、誤り訂正部８が誤り訂正ブロックを形成する様子を示している。第３段目は、誤り訂正部８が誤り訂正処理を行った後、訂正済みデータと、無効データとの組みが誤り訂正部８から出力されてゆく様子を示している。ここで本図における第３段目と、第１段目とを対比すれば、第１段目では、複数トランスポートパケット間にパリティ符号が挿入されていたが、第３段目では、複数トランスポートパケット間に挿入されたパリティ符号に代えて、無効データが挿入されていることがわかる。第４段目は、第３段目に示した訂正済みトランスポートパケットの内部構成を示す図であり、誤り訂正部８は誤り訂正処理の処理結果として、このトランスポートパケットと無効データとをストリーム多重分離装置内のストリーム前処理部１０に出力するが、これと共に、パケット開始信号と、有効区間信号とをストリーム多重分離装置内のストリーム前処理部１０に出力する。パケット開始信号は、トランスポートパケットの入力が開始する時点を示す信号であり、有効区間信号は、トランスポートパケットが入力されてくる期間のみハイレベルとなり、無効データが入力されてくる期間においてロウレベルとなる信号である。
【００２１】
クロック発生器９は、トランスポートストリームに対してストリーム多重分離装置内の複数の構成要素が各種処理を行う際の同期をとるための同期クロック信号を発生する。
ストリーム前処理部１０は、チャネルデータプロセッサ１１とも呼ばれ、当該有効区間信号がハイレベルになっている期間に入力されてくるストリームの一部分を当該トランスポートパケットとして、当該トランスポートパケットのみをクロック発生器９が発生する同期クロック信号に従って、1バイトずつバッファに取り込んでゆく。一方、当該有効区間信号がロウレベルになっている期間に入力されてくるストリームの一部分は無効データとして、バッファに取り込まずそのまま廃棄する。このようにバッファに取り込んだトランスポートパケットを1バイトずつ、クロック発生器９が発生する同期クロック信号に従ってヘッダ処理部１３及び本体データ処理部１６にそれぞれ出力してゆく。この際、ストリーム前処理部１０は、トランスポートパケットと共にパケット開始信号及び有効区間信号をヘッダ処理部１３、本体データ処理部１６及びクロック供給制御部２５に出力する。
【００２２】
外部インターフェイス１２は、ヘッダ処理部１３から出力されたトランスポートパケット及び無効データを高速インターフェイス１５を介してセットトップボックス外部に接続されているデジタルAV機器やパーソナルコンピュータに出力すると共に、装置外部に接続されているデジタルAV機器やパーソナルコンピュータが出力したトランスポートパケット及び無効データをストリーム前処理部１０（チャネルデータプロセッサ１１）に出力する。
【００２３】
ヘッダ処理部１３は、TSPヘッダプロセッサ１４とも呼ばれ、複数種類の識別子が予め設定されており、ストリーム前処理部１０から出力されたトランスポートパケットに付与されている識別子が、設定された複数種類の識別子のうち、何れかと一致するなら、その識別子を示す番号を本体データ処理部１６に通知する。ストリーム前処理部１０から出力されたトランスポートパケットに付与されている識別子が、その本体データの処理が不要な旨を示すものならば、本体データに対しての処理が不要な旨を示す本体処理要否信号を本体データ処理部１６に通知する。図５は、図３に示したストリーム多重分離装置の内部構成において、トランスポートパケットの入出力がどのように行われるかを示すタイミングチャートである。図５の第２段目は、TSPヘッダプロセッサ１４へのデータ入力がどのように行われるかを示している。この第２段目に示すように、ヘッダが4クロックを費やして入力されることがわかる（ヘッダ入力期間）。この時点から5クロックを費やしてヘッダ処理が行われる（ヘッダ処理期間）。ヘッダ処理を終えると、ストリーム前処理部１０はその旨を示すヘッダ処理終了信号をクロック供給制御部２５に出力する。
【００２４】
高速インターフェイス１５は、ヘッダ処理部１３が出力したトランスポートパケットと、無効データとを外部インターフェイスを介してセットトップボックス外部に接続されているパーソナルコンピュータやデジタルAV機器に出力する。
本体データ処理部１６は、フォーマット部１７及びフィルタ部１８を含んでおり、ヘッダ処理部１３（TSPヘッダプロセッサ１４）から出力されたトランスポートパケットの本体フィールドに格納されている分割部分を取り出して、メモリ装置に格納されているエレメンタリストリームの末尾に追加させるよう、当該分割部分の転送を行う。
【００２５】
ここでフォーマット部１７により行われるフォーマット処理とは、トランスポートパケットそのもの(1)、トランスポートパケットの本体データ(2)、トランスポートパケットに含まれるPESパケット(3)、トランスポートパケットに含まれるPESストリーム(4)、トランスポートパケットに含まれるセクション(5)、トランスポートパケットの廃棄(5)、トランスポートパケットに含まれるアダプテーションフィールド(6)といった(1)から(6)までの6通りのデータ形式のうち、何れかのものを抽出する機能をいう。図５の第３段目は、フォーマット部１７へのデータ入力を示している。この第３段目では、トランスポートパケットのうちヘッダを破線で示しており、本体データを実線で示している。この実線に示す本体データのフォーマット部１７への入力は、第２段目に示したヘッダ入力期間である4クロックと、ヘッダ処理期間である5クロックとが経過した9クロック後から開始していることがわかる。またフォーマット部１７は、この9クロックの経過後、1クロック遅れて（図中のフォーマット処理期間参照）、フォーマット処理の処理結果をフィルタ部１８に出力していることがわかる。
【００２６】
フィルタ部１８は、予め複数種類のパケット識別子が設定されており、ストリーム前処理部１０から出力されたトランスポートパケットヘッダに、予め設定された複数種類のパケット識別子が付与されていれば、そのトランスポートパケットをSD-RAM１９に格納されている何れかのトランスポートパケット列の末尾に追加させるよう、そのトランスポートパケットをDMAマネージャ２０に出力し、ストリーム前処理部１０から出力されたパケッのヘッダに、予め設定された複数種類のパケット識別子が付与されていなければ、そのトランスポートパケットの出力を禁止ずる。図５の第４段目は、フィルタ部１８へのトランスポートパケット入力を示している。この第４段目では、トランスポートパケットのうちヘッダを破線で示しており、本体データを実線で示している。この実線に示す本体データのフィルタ部１８への入力は、第２段目に示したヘッダ入力期間(4クロック)と、ヘッダ処理期間(5クロック)と、第３段目に示したフォーマット処理期間が経過した1クロック後から開始していることがわかる。またフィルタ部１８は、この10(=4+5+1)クロックの経過後、1〜25クロック遅れて（図中のフィルタリング処理期間参照）、フィルタリング処理の処理結果の出力が開始していることがわかる。図５の第５段目は、フィルタ部１８の出力結果を示す。本図において、実線に示した部位は、フォーマット部１７及びフィルタ部１８の処理により出力された部位であり、フォーマット部１７により指定された形式の部位のみが出力されていることがわかる。
【００２７】
ヘッダ処理部１３（TSPヘッダプロセッサ１４）にトランスポートパケットの入力が完了する時点８１６から、フィルタ部１８にトランスポートパケットの入力が完了する時点８１７までには、10〜30クロックの遅延がある。ヘッダ処理部１３（TSPヘッダプロセッサ１４）へのヘッダ入力が開始する時点をヘッダ入力開始時点８０１といい、TSPヘッダプロセッサ１４へのヘッダ入力が完了する時点をヘッダ入力終了時点８０２という。また、図５において、フィルタ部１８への入力が完了する時点を本体処理終了時点８０４という。この本体処理終了時点８０４を通知するべく、本体データ処理部１６は、以上のフォーマット処理、フィルタリング処理を終えた時点で本体データが終了した旨を示す本体処理終了信号をクロック供給制御部２５に出力する。また、フォーマット処理及びフィルタリング処理は常時行われるのではなく、ヘッダ処理部１３が本体データの処理が不要である旨を示す本体処理要否信号を出力した場合には、これらのフォーマット処理、フィルタリング処理を行わない。
【００２８】
SD-RAM１９は、同じ識別子をもつものと解析された分割部分を、同一の識別子を有するもの毎に格納するための記憶領域を複数有している。
DMAマネージャ２０は、フォーマット部１７及びフィルタ部１８のフォーマット処理及びフィルタリング処理によって抽出されたデータをDMA転送にてSD-RAM１９に書き込んでゆく。これによりSD-RAM１９には、同じパケット識別子が付与されたもの同士配列されてゆく。このような配列により、SD-RAM１９にはMPEG2規格に規定されたビデオストリーム、オーディオストリーム等、各種エレメンタリストリームが蓄積されることになる。エレメンタリストリームが蓄積された後、AVデコーダ２２からこれらストリームを読み出す旨の要求が発せられると、DMAマネージャ２０はエレメンタリストリームをSD-RAM１９から読み出して、AVデコーダインターフェイス２１を介してAVデコーダ２２に出力する。
【００２９】
図６（ａ）は、トランスポートストリームに含まれる複数のトランスポートパケットに対してフォーマット部１７−フィルタ部１８がフォーマット処理、フィルタリング処理を行うことにより、エレメンタリストリームの分割部分が各トランスポートパケットの本体フィールドから取り出されて、SD-RAM１９内でビデオストリーム、オーディオストリーム、プライベートストリームに統合される様子を示す図である。
【００３０】
本図の第１段目は、トランスポートパケットを示し、第２段目はこれらトランスポートパケットに含まれる本体フィールド（本体データ）を示す。第３段目、第４段目、第５段目は、ビデオストリーム、オーディオストリーム、プライベートストリームは、複数のビデオパケット、オーディオパケット、プライベートトランスポートパケットからなることを示す。トランスポートパケットの本体フィールドに格納されたエレメンタリストリームの分割部分は、参照符号e1,e2,e3,e4,e5・・・・・で指示されているように、取り出されて、SD-RAM１９内でビデオストリーム、オーディオストリーム、プライベートストリームを形成するようSD-RAM１９に転送される。
【００３１】
AVデコーダ２２は、DMAマネージャ２０に読み出し要求を発して、SD-RAM１９からエレメンタリストリームを読み出させ、当該エレメンタリストリームに応じたデコード処理を行う。読み出されたエレメンタリストリームがビデオストリームなら、当該ビデオストリームをデコードしてビデオ信号として出力し、読み出されたエレメンタリストリームがオーディオストリームなら、当該オーディオストリームをデコードしてオーディオ信号として出力する。
【００３２】
図６（ｂ）は、SD-RAM１９内で統合されたビデオストリーム、オーディオストリーム、プライベートストリームをAVデコーダ２２がSD-RAM１９から読み出す様子を示す図である。図６（ｂ）における読み出しは、AVデコーダ２２がDMA転送をDMAマネージャ２０に要求し、DMAマネージャ２０が図中の参照符号f1,f2,f3で指示されているように、DMA転送を行うことにより行われる。参照符号f1,f2,f3で指示されているようにビデオストリーム、オーディオストリーム、プライベートストリームをSD-RAM１９から読み出せば、AVデコーダ２２はビデオストリーム−オーディオストリームに対して復号処理を行い、それぞれ動画再生、音声再生等を行う。
【００３３】
マイコン２３は、セットトップボックスにおける入出力制御を行い、I/Oバスインターフェイス２４を介して、TSPヘッダプロセッサ１４、フォーマット部１７、フィルタ部１８に各種パラメータを設定する。
クロック供給制御部２５は、クロック発生器９が発生した同期クロック信号のヘッダ処理部１３、本体データ処理部１６への供給を制御する専用回路であり、本実施形態の主眼となる構成要素である。このクロック供給制御部２５と、ストリーム前処理部１０と、ヘッダ処理部１３と、本体データ処理部１６との接続関係のみをより単純に書き直せば、ストリーム多重分離装置の内部構成は、図７に示すものとなる。図７は、図３に示した構成要素のうち、特に本実施形態の主眼となる構成要素のみをピックアップした図である。本図において、ストリーム前処理部１０はクロック供給制御部２５にパケット開始信号を出力しており、クロック供給制御部２５はストリーム前処理部１０に同期クロック信号を供給していることがわかる。また、ヘッダ処理部１３は、クロック供給制御部２５にヘッダ処理終了信号及び本体処理要否信号を出力しており、クロック発生器９はストリーム前処理部１０に同期クロック信号を供給していることがわかる。更に本体データ処理部１６は、本体処理終了信号を出力しており、クロック供給制御部２５は同期クロック信号を本体データ処理部１６に供給していることがわかる。
【００３４】
これらの同期クロック信号の供給制御は、専らストリーム多重分離装置の電力消費を軽減させる目的で行われる。ここでクロック供給制御部２５が同期クロック信号の制御対象としてヘッダ処理部１３、本体データ処理部１６を選んだ理由について説明する。図１に示したAVデコーダ２２、ストリーム多重分離装置、マイコン２３のうち、AVデコーダ２２は、ビデオストリーム−オーディオストリームの復号という負荷が大きい処理を行うので、この部位での電力消費は軽視できない。しかし上述したように、AVデコーダ２２はSD-RAM１９にビデオストリーム、オーディオストリームが格納されなければ復号を行うことができず、SD-RAM１９にビデオストリーム、オーディオストリームの蓄積が完了する時期はまちまちであり、AVデコーダ２２が復号処理を開始できる時期は規則的ではない。即ち、AVデコーダ２２が処理を行う時期と、処理を行わない時期とが不規則に現れるので、ビデオストリーム、オーディオストリームが何時読み込まれても良いように、AVデコーダ２２に対しては、同期クロック信号の供給を常時行っておく必要がある。また、マイコン２３が入出力制御や、パラメータ制御を行う期間もこれといって規則性がある訳ではなく、マイコン２３への同期クロック信号供給は常時行わねばならない。
【００３５】
そうすると、同期クロック信号の供給制限の対象となるのは、ストリーム多重分離装置に絞られてしまう。しかし、ストリーム多重分離装置の全ての構成要素に対しての同期クロック信号供給が制限できる訳ではない。特に、ストリーム多重分離装置内のストリーム前処理部１０に対しては、QPSK復調ワンチップLSI４〜QAM復調ワンチップLSI６からのトランスポートパケット及び無効データの入力が跡絶えることなく行われているので、ストリーム前処理部１０に対しても、同期クロック信号の供給を常時行っておく必要がある。
【００３６】
ところが、ヘッダ処理部１３、本体データ処理部１６に対しては、ヘッダ−本体データ−無効データ、ヘッダ−本体データ−無効データというように、ヘッダ−本体データ−無効データの組みが繰り返し入力されているので、ヘッダ処理部１３にヘッダ−無効データが入力されている期間において、本体データ処理部１６は処理を行う必要はない。一方、本体データ処理部１６に本体データが入力されている期間において、ヘッダ処理部１３は処理を行う必要はない。このようにヘッダ処理部１３−本体データ処理部１６のデータ入力期間、データ処理期間は、ストリーム前処理部１０からのヘッダ−本体データ−無効データの入力期間に依存しているので、ヘッダ処理部１３への同期クロック信号供給は、ヘッダ処理部１３がヘッダを入力するのに要する期間と、その入力されたヘッダをヘッダ処理部１３が処理するのに要する期間とに行なえばよい。一方、本体データ処理部１６への同期クロック信号供給は、本体データ処理部１６が本体データを入力するのに要する期間と、その入力された本体データを本体データ処理部１６が処理するのに要する期間とに行なえばよい。
【００３７】
クロック供給制御部２５は、以上の内容に鑑みてストリーム前処理部１０からのヘッダの入力期間と、その処理期間とにおいてのみヘッダ処理部１３に同期クロック信号を供給し、本体データの入力期間と、その処理期間とにおいてのみ本体データ処理部１６に同期クロック信号を供給する。続いて、クロック供給制御部２５の内部構成について説明する。図８は、クロック供給制御部２５の内部構成を示す図であり、本図に示すようにクロック供給制御部２５は、T型フリップフロップ30、ANDゲート３１、カウンタ３２、ANDゲート３３、ORゲート３４、T型フリップフロップ35、ANDゲート３６からなる。図９（ａ）は、T型フリップフロップ30の入出力を示すタイミングチャートであり、図９（ｂ）は、T型フリップフロップ35の入出力を示すタイミングチャートである。
【００３８】
T型フリップフロップ30は、T端子に入力されてくる有効区間信号がハイレベルに立ち上がることによって、Q端子がハイレベルになり、CLR端子に入力されてくるヘッダ処理終了信号がハイレベルに立ち上がることによって、Q端子がロウレベルになる。T型フリップフロップ30のQ端子における時間的遷移は、図９（ａ）の第１段目〜第３段目に示されている。参照符号y1で示されているパケット開始信号の立ち上がりから、参照符号y2で指示されているヘッダ処理終了信号の立ち上がりまでの期間のみ、図９（ａ）の第３段目に示すようにT型フリップフロップ30のQ端子は、ハイレベルになっていることがわかる。
【００３９】
ANDゲート３１は、その出力が通常ロウレベルになっており、T型フリップフロップ30のQ端子がハイレベルになった期間のみ、クロック供給制御部２５が発生した同期クロック信号をヘッダ処理部１３に供給する。ANDゲート３１による同期クロック信号供給の時間的遷移は、図９（ａ）の第４段目に示されている。この第４段目に示すように、パケット開始信号の立ち上がりに対応するヘッダ入力開始時点８０１から、ヘッダ処理終了信号の立ち上がりに対応するヘッダ処理終了時点８０３までの期間のみ、T型フリップフロップ30は、同期クロック信号をヘッダ処理部１３に供給していることがわかる。
【００４０】
カウンタ３２は、パケット開始信号が立ち上がることによって、カウント処理を開始し、同期クロック信号に含まれているパルス波の波数に応じた計数値を出力する。当該計数値は、ORゲート３４がハイレベルを出力した時点でリセットされる。
ANDゲート３３は、カウンタ３２から出力された計数値が閾値"9(=1001)"に達した場合のみその出力がハイレベルになる。カウンタ３２、ANDゲート３３の出力端子における時間的遷移は、図９（ｂ）の第３段目、第４段目に示されている。第３段目に示すように、カウンタ３２の計数値が"1","2"とインクリメントしてゆき、計数値が"9"に達すると、第４段目の参照符号y3に指示されているように、ANDゲート３３の出力が立ち上がることがわかる。この"9"という計数値は、図５に示したヘッダ入力期間と、ヘッダ処理期間とが経過するまでに、クロック発生器９から出力される同期クロック信号に含まれるパルス波の数であり、ANDゲート３３がこの"9"をカウントすれば、図５におけるヘッダ入力期間と、ヘッダ処理期間とが経過したことになる。
【００４１】
ORゲート３４は、本体処理要否信号及び本体処理終了信号の何れか一方がハイレベルになれば、その出力がハイレベルになる。
T型フリップフロップ35は、T端子への入力が立ち上がることによって、Q端子がハイレベルになり、CLR端子への入力が立ち上がることによって、Q端子がロウレベルになる。T型フリップフロップ35のQ端子における時間的遷移は、図９（ｂ）の第６段目に示されている。参照符号y3で指示されているANDゲート３３の出力信号の立ち上がりから、参照符号y4で指示されている本体処理終了信号の立ち上がりまでの期間のみ、T型フリップフロップ35のQ端子は、ハイレベルになっていることがわかる。
【００４２】
ANDゲート３６は、通常ロウレベルの信号を出力しており、T型フリップフロップ35のQ端子がハイレベルになる期間のみ、同期クロック信号を本体データ処理部１６に供給する。ANDゲート３６の出力端子における時間的遷移は、図９（ｂ）の第７段目に示されている。参照符号y3で指示されているT型フリップフロップ35のQ端子の立ち上がりに等しいヘッダ処理終了時点８０３から、参照符号y4で指示されているORゲート３４の出力信号の立ち上がりに等しい本体処理終了時点８０４までの期間のみ、ANDゲート３６は、同期クロック信号を出力していることがわかる。
【００４３】
クロック供給制御部２５が、上記のような制御を行うことにより、ヘッダ処理部１３及び本体データ処理部１６への同期クロック信号の供給は図１０に示すものとなる。図１０は、クロック供給制御部２５の制御によって、ヘッダ処理部１３及び本体データ処理部１６への同期クロック信号供給がどのように行われるかを示すタイミングチャートである。
【００４４】
ヘッダ入力開始時点８０１においてANDゲート３１がヘッダ処理部１３への同期クロック信号の供給を開始することにより、ヘッダ処理部への動作クロックの供給が開始される。このクロック供給は、ANDゲート３１の出力がロウレベルになるヘッダ処理終了時点８０３まで継続して行われる。ヘッダ処理終了時点８０３においてヘッダ処理が終了すると、次のトランスポートパケットのヘッダの受信が開始される時点８１１まで、ヘッダ処理部へのクロック供給は停止される。
【００４５】
同様に、ヘッダ処理終了時点８０３の経過時にANDゲート３３の出力がハイレベルになり、T型フリップフロップ35のT端子がハイレベルになることにより、ヘッダ処理部への動作クロック供給が開始する。このクロック供給は、T型フリップフロップ35のCLR端子がハイレベルに立ち上がる本体処理終了時点８０４まで継続して行われる。本体処理終了時点８０４においてヘッダ処理が終了すると、次トランスポートパケットのヘッダ処理が完了する時点８１３まで、ヘッダ処理部へのクロック供給は停止される。
【００４６】
ここで1クロック当たりにヘッダ処理部１３、本体データ処理部１６が取り込むことができるデータサイズが1バイトである場合、ヘッダのデータ長が4バイトなので、ヘッダの入力に要する期間p1は4クロックとなり、本体データの入力に要する期間h1は184クロック、トランスポートパケット及び無効データの入力に要する期間Lは、204クロックとなる。また、ヘッダの処理に要する期間p2を最大3クロックと仮定し、本体データの処理に要する期間h2は5クロック5なので、ヘッダ処理部１３への同期クロック信号の供給期間の削減率p1+p2/Lは、約4.4%(=(4+5)/204)となり、本体データ処理部１６への同期クロック信号の供給期間の削減率h1+h2/Lは、約90%(=184/204)となる。
【００４７】
このように、クロック供給制御部２５は、ヘッダ−本体データ−無効データの組みの入力が繰り返されている限り、上記の割合で定常的に電力消費が削減されることになる。クロック供給制御部２５による電力消費削減は、このような定常的な同期クロック信号の供給制御を中心にしてなされるが、この他にも、ヘッダ処理部１３によるヘッダ解析結果に応じて、同期クロック信号の供給制御を行う。
【００４８】
尚、第１実施形態では、クロック供給制御部２５はフィルタ部１８への同期クロック信号の供給をフィルタ部１８がトランスポートパケットの出力を終了した本体処理終了時点８０４に停止したが、図５においてフィルタ部１８が、フィルタリング結果の転送を完了した時点に同期クロック信号の供給を停止してもよい。
【００４９】
ヘッダ処理部１３の解析結果に基づく供給制御を説明するため、初めに、ヘッダ処理部１３の内部構成について説明する。図１１は、ヘッダ処理部１３の内部構成を示す図であり、本図に示すように、ヘッダ処理部１３は、ヘッダ記憶部４０、m個の期待値保持装置４１、m個の比較器４２、番号変換器４３、チューニング条件記憶部４４、比較器４５からなる。
【００５０】
ヘッダ記憶部４０には、トランスポートパケットに含まれるヘッダを記憶する。
m個の期待値保持装置４１は、ヘッダ記憶部４０に格納されているヘッダと比較すべき値である期待値を記憶している。
m個の比較器４２は、シリアルデータ格納装置に格納されているシリアルデータのうち、nビット長のフィールドと、期待値との比較をクロック発生器９が発生する同期クロック信号に従って行う。
【００５１】
番号変換器４３は、m個の比較器４２から出力される一致検出出力を受け付けて、m個の期待値保持装置４１に記憶されている複数の識別子のうち、ヘッダと一致したものはどれかを示す一致識別子番号を出力し、ヘッダ処理が終了した旨を示すヘッダ処理終了信号を立ち上げる。
チューニング条件記憶部４４は、m個の期待値保持装置４１に記憶されている複数の識別子のうち、何れか1つの識別子番号を記憶する。この識別子は、本体データに対する処理を行う必要があるトランスポートパケットに付与されているヘッダの内容であり、チューニング識別子という。ここでチューニングとは、視聴を希望した放送番組を操作者がセットトップボックスに設定する操作をいい、チューニング識別子は、セットトップボックスに対して操作者によりなされたチューニング操作により設定されたものを示す。
【００５２】
比較器４５は、チューニング条件記憶部４４に記憶されているチューニング識別子と、番号変換器４３により変換された識別子番号とが一致するか否かを判定し、もし一致しないなら、本体データに対する処理が不要な旨を示す本体データ処理要否信号をハイレベルに立ち上げる。ここでチューニング条件記憶部４４に記憶されているチューニング識別子は、操作者が視聴を希望した放送番組についての識別子なので、操作者が視聴を希望した放送番組を構成しないトランスポートパケットが誤り訂正部８から入力されてきた場合は、比較器４５がチューニング識別子との不一致を判定した時点で、即座に本体処理要否信号がハイレベルに立ち上がることになる。
【００５３】
このように本体処理要否信号を立ち上げることにより、本体データ処理部１６への本体データの供給は、図１２及び図１３に示すものとなる。
図１２は、比較器４５がチューニング識別子との不一致を判定した場合のタイミングチャートである。本図の第１、第２、第３、第４段目は、図９（ｂ）と同一であるが、第５段目以降が図９（ｂ）と異なる。即ち、図９（ｂ）の第５段目は、本体データが終了した時点で、立ち上がる本体処理終了信号が記載されていたが、図１２の第５段目では、本体処理要否信号が記載されている。本体処理要否信号は、ヘッダとチューニング識別子との不一致が判定されるので、本体処理終了信号の立ち上がりタイミングと比較して、立ち上がり時期がはやくなっている。一方、図７に示したORゲート３４では、本体処理終了信号及び本体処理要否信号の何れか一方がハイレベルになった場合にハイレベルを出力するので、図１２では、本体処理要否信号がハイレベルになったタイミングにおいて、T型フリップフロップ35のCLR端子がハイレベルになり、T型フリップフロップ35のQ端子がロウレベルに設定される。T型フリップフロップ35のQ端子がロウレベルに設定されれば、同期クロック信号の供給が停止される。
【００５４】
図１３は、図１２に示すような動作がクロック供給制御部２５内で行われることによる同期クロック信号の供給を示す図である。本図の左半分において、本体処理終了信号により同期クロック信号の供給が停止する場合は、図中の本体入力開始時点８０１から本体処理終了時点８０４までの期間のみ、同期クロック信号は供給される。一方、本図の右半分において、本体処理要否信号により同期クロック信号の供給が停止する場合は、本体データ処理部１６への同期クロック信号の供給は、一切行われていないことがわかる（時点８１３〜時点８１４間の期間９０２参照）。
【００５５】
以上のように本実施形態によれば、ヘッダ及び本体データがヘッダ処理部１３及び本体データ処理部１６に入力される期間と、ヘッダ処理部１３及び本体データ処理部１６が実際に処理を行う期間とに同期クロック信号を供給し、その他の期間において同期クロック信号の供給を停止して、同期クロック信号供給期間を削減するので、ストリーム多重分離装置における電力消費を抑制することができる。
【００５６】
（第２実施形態）
第２実施形態は、図３に示したフィルタ部１８に代えて、セクションフィルタを設けた実施形態である。
セクションフィルタは、セクションを選択するためのパラメータが複数登録され、このパラメータを用いてストリーム前処理部１０から入力されてくるトランスポートパケットに対してセクションフィルタリングを行う。ここでセクションフィルタリングとは、ストリーム前処理部１０からトランスポートパケットが転送されると、転送された本体フィールドに格納されている識別子を取り出して、取り出された識別子が、複数登録されたパラメータの何れに対応するか否かを判定し、もし対応すれば、そのトランスポートパケットのみを出力し、それ以外のパラメータに対応するトランスポートパケットの出力を禁ずる処理をいう。
【００５７】
ここで操作者からジャンル入力を受け付けており、受け付けられたジャンルに対応するセクションパラメータがセクションフィルタにおいて登録されている場合、ストリーム前処理部１０から入力されてくるトランスポートパケットのうち、登録されたセクションパラメータに対応するトランスポートパケットのみが出力され、それ以外のトランスポートパケットの出力は禁ぜられる。これにより、例えば操作者がスポーツ番組というジャンルを入力すれば、スポーツ番組というジャンルに対応するセクションパラメータがセクションフィルタに登録され、ストリーム前処理部１０から入力されてくるトランスポートパケットのうち、スポーツ番組に対応するものがそのまま出力されることになる。逆に映画等、他のジャンルに対応するトランスポートパケットの出力は禁じられることになる。
【００５８】
本体データ処理部１６から入力されてくるトランスポートパケットが登録されたパラメータ以外のトランスポートパケットであり、当該トランスポートパケットの出力を禁じる場合、セクションフィルタは、トランスポートパケットに対する処理を行うことなく、その時点で当該トランスポートパケットの処理が不要である旨の本体処理要否信号をクロック供給制御部２５に出力する。例えば操作者がスポーツ番組というジャンルを入力しており、映画等、他のジャンルに対応するトランスポートパケットの出力が禁じられている状態において、本体処理要否信号が出力される。このように本体処理要否信号が出力されると、ORゲート３４がハイレベルとなり、ORゲート３４の出力が立ち上がることによって、Q端子がロウレベルになり、ANDゲート３６がロウレベルに設定される。
【００５９】
図１４は、セクションフィルタがセクションフィルタリングを行ったために、本体処理終了時点８０４の経過を待たず、本体処理要否信号の通知時点９０４で本体処理要否信号が出力された場合を想定している。このように本体処理要否信号の通知時点９０４の時点で本体処理要否信号が出力されたので、本体データ処理部１６への同期クロック信号の供給は、期間９０５だけ早めに打ち切られていることがわかる。
【００６０】
以上のように本実施形態によれば、入力されてくるトランスポートパケットが登録されたパラメータ以外のトランスポートパケットである場合、トランスポートパケットに対する処理を行うことなく、その時点で当該トランスポートパケットの処理が不要である旨の本体処理要否信号をクロック供給制御部２５に出力することにより、本体データ処理部１６への同期クロック信号の供給は、期間９０５だけ早めに打ち切ることができ、電力消費をより抑制することができる。
【００６１】
（第３実施形態）
第３実施形態は、入力されてくるトランスポートパケット列に複数種類のストリームが多重化されており、送信されるべきエレメンタリストリームの盗用や改変を防ぐ目的のため、何れかのエレメンタリストリームが暗号化されている場合の改良に関する。
【００６２】
図１５は、第３実施形態に係るストリーム多重分離装置の内部構成を示す図である。本図と図７とを対比すれば、５０番台の参照符号が付された暗号解読部５１と、信号選択部５２とが新たに追加されていることがわかる。
暗号解読部５１は、デスクランブル対象となるパケット識別子と、当該パケット識別子に対応する復号鍵とが登録され、暗号解読を行う。ここで暗号解読部５１による暗号解読は、ヘッダ処理部１３から一致が通知された識別子がデスクランブル対象となるパケット識別子と一致している場合にのみ行われ、一致していない場合には行われない。暗号解読部５１による暗号解読は、暗号解読部５１がパケット全体を読み込んだ後に行われるのでは無く、パケットの8バイト〜10バイト長の一部分を読み込む度に行われる。この8バイト〜10バイト長の一部分の解読が済めば、この一部分の解読結果を本体データ処理部１６に出力すると共に、パケットの次の一部分を読み込んで、この一部分を解読する。このような、一部分の読み込みと、解読処理と、解読結果の出力とを複数回繰り返せば、1つのパケットに対する暗号解読が終了する。以上の過程を経て暗号解読処理が完了すれば、解読処理終了信号を出力する。
【００６３】
信号選択部５２は、ヘッダ処理部１３から一致が通知された識別子と、デスクランブル対象となるパケット識別子とが一致している場合に、暗号解読部５１の出力を選択的に本体データ処理部１６に出力し、一致していない場合、ストリーム前処理部１０の出力を本体データ処理部１６に選択的に出力する。
図１６は、第３実施形態におけるストリーム多重分離装置に係るタイミングチャートである。本図は、図７に示した第１実施形態に係るタイミングチャートと比較して、第３段目に暗号解読部５１への入力が追加され、フォーマット部１７への入力、フィルタ部１８への入力、フィルタ部１８からの出力を示す段が1段ずつ繰り下がっている。
【００６４】
第１実施形態〜第２実施形態において、本体データ処理部１６に対しては、図５に示したように、時点８０３において、本体データの入力が開始され、時点８０４において、本体データに対しての処理が完了していた。これに対して第３実施形態では、ヘッダ処理部１３と本体データ処理部１６との間に暗号解読部５１が挿入されているため、本体データの入力開始時点及び本体データの処理終了時点がそれぞれズレていることになる。即ち、本体入力開始時点８０５において、フォーマット部１７への本体データの入力が開始され、本体入力終了時点８０７において、フィルタ部１８による本体データに対する本体データ処理が完了していることがわかる。
【００６５】
暗号解読部５１は、4クロックのヘッダ入力期間と、5クロックのヘッダ処理期間とが経過した本体入力開始時点８０３において、暗号解読を開始し、その結果を順次フォーマット部１７に出力してゆき、暗号解読終了時点８０６にて暗号解読処理を終える。この暗号解読時点８０６において、暗号解読部５１は、暗号解読を終えた旨の解読処理終了信号を出力する。
【００６６】
続いて、第３実施形態におけるクロック供給制御部２５について説明する。
図１７は、第３実施形態におけるクロック供給制御部２５の内部構成を示す図である。本図におけるクロック供給制御部２５が図７に示したクロック供給制御部２５と異なるのは、図７におけるT型フリップフロップ30〜ANDゲート３６がT型フリップフロップ30ａ〜ANDゲート３６ａ及びT型フリップフロップ30ｂ〜ANDゲート３６ｂに置き換えられており、識別子比較回路３７をその内部に備えている点である。
【００６７】
このうちT型フリップフロップ30ａ〜ANDゲート３６ａは、カウンタ３２ａを除き、第１実施形態と同様、本体データ処理部１６への同期クロック信号の供給を行うものであり、T型フリップフロップ30ｂ〜ANDゲート３６ｂは、上記暗号解読部５１に同期クロック信号を供給するものである。ここで暗号解読部５１に同期クロック信号を供給しているといっても、カウンタ３２ｂ、ORゲート３４ｂを除き、T型フリップフロップ30ｂ〜ANDゲート３６ｂは、T型フリップフロップ30ａ〜ANDゲート３６ａと同一機能を有している。以下、カウンタ３２ａと、カウンタ３２ｂと、ORゲート３４ｂと、識別子比較回路３７とについて順次説明してゆく。
【００６８】
第３実施形態におけるカウンタ３２ａは、ヘッダ処理部１３と本体データ処理部１６との間に暗号解読部５１が挿入されたため、12〜19クロック（=4クロック(ヘッダ入力期間)+5クロック(=ヘッダ処理期間)+3〜10クロック(=暗号解読期間)）に相当する期間経過の監視を行うべく、カウント処理を行う。
第１実施形態においてカウンタ３２は、ヘッダ入力期間と、ヘッダ処理期間との和である9クロックをカウントしていたが、第３実施形態では、ヘッダ処理部１３の後段に暗号解読部５１が接続されたので、カウンタ３２ｂは、ヘッダ入力期間と、ヘッダ処理期間との和である9クロックをカウントしている。
【００６９】
尚、暗号解読部５１が解読処理終了信号を、T型フリップフロップ35ｂのT端子に出力すれば、カウンタ３２ｂを設けなくとも、暗号解読期間の経過を検出することができる。この場合、暗号解読期間が固定期間でなく、可変期間であっても、暗号解読期間の経過を検出することができる。
ORゲート３４ｂは、ヘッダ処理部１３、識別子比較回路３７、本体データ処理部１６の何れかが本体処理要否信号、解読処理要否信号、解読処理終了信号を出力した時点において、T型フリップフロップ35ｂのCLR端子をハイレベルにする。ここで暗号解読部５１がクロック供給制御部２５に解読処理終了信号を出力すれば、これによりT型フリップフロップ35ｂのCLR端子がハイレベルとなり、T型フリップフロップ35ｂのQ端子がロウレベルになって、ANDゲート３６ｂによる同期クロック信号の供給が停止される。
【００７０】
図１８は、暗号解読部５１への同期クロック信号の供給がどのように行われるかを示す図である。本図において下半分h1は、図１０に示した本体データ処理部１６への同期クロック信号の供給と同一内容を示している。一方、図１８の左上半分h2は、暗号解読部５１への同期クロック信号の供給を示している。この左上半分h2内の第３段目〜第５段目は、図９（ｂ）に示したものと同一であり、T型フリップフロップ30ｂ〜ANDゲート３６ｂが第１実施形態に示した処理を行うことにより、ヘッダ処理終了時点８０３において暗号解読部５１に対する同期クロック信号の供給が開始される様子を示している。その後、暗号解読部５１からのトランスポートパケット出力が完了すれば、暗号解読終了時点８０６において、参照符号y51で指示されているように、解読処理終了信号が暗号解読部５１から出力されるので、これによりANDゲート３６ｂが同期クロック信号の供給を停止する。よって、ヘッダ入力終了時点８０３から解読処理終了時点８０６においてのみ、暗号解読部５１には、同期クロック信号が供給されることになる。
【００７１】
識別子比較回路３７は、暗号解読部５１同様デスクランブル対象となるパケット識別子が登録されており、ヘッダ処理部１３から一致が通知された識別子がデスクランブル対象となるパケット識別子と一致していない場合、解読処理要否信号をハイレベルにしてORゲート３４ｂに出力する。一方、ORゲート３４ｂでは、解読処理要否信号、解読処理終了信号及び本体処理要否信号の何れか一つがハイレベルになった場合にハイレベルを出力するので、解読処理要否信号がハイレベルになったタイミングにおいて、T型フリップフロップ35ｂのQ端子がロウレベルになる。T型フリップフロップ35ｂのQ端子がロウレベルに設定されれば、同期クロック信号の出力を停止する。
【００７２】
図１８の右上半分h3は、識別子比較回路３７が不一致を判定した場合に、どのように同期クロック信号の供給が停止されるかを示している。本図の左上半分h2に示したように、解読処理終了信号により同期クロック信号の供給が停止する場合は、図中の暗号解読終了時点８０６で同期クロック信号の供給が停止するが、識別子比較回路３７が識別子不一致と判定し、参照符号y21で指示されているように、解読処理要否信号の出力により同期クロック信号の供給が停止する場合は、図１８の右上半分h3に示すように同期クロック信号が供給されることはない。
【００７３】
以上のように本実施形態によれば、暗号解読部５１の同期クロック信号供給期間を短縮することができ、電力消費を軽減することができる。特に暗号解読部５１では、暗号化を解読するために多くのフリップフロップを集積しており、ここに同期クロック信号の供給期間を短縮することにより、電力消費は大きく軽減される。
【００７４】
（第４実施形態）
第１実施形態では、本体データに対する処理を行う本体データ処理部１６は唯一つであったが、第４実施形態では、この本体データ処理部１６を、n個の本体データ処理部に置き換えた実施形態である。図１９は、本体データ処理部１６が、n個の本体データ処理部に置き換えられたストリーム多重分離装置の内部構成を示す図である。本図に示すように、図７に示した本体データ処理部１６は、本体データ第１処理部５３〜本体データ第ｎ処理部５４に置き換えられている。これらn個の本体データ処理部は、ヘッダ処理部１３による識別子の解析結果に応じて選択的に起動される。また、ストリーム多重分離装置には、新規な構成要素として、信号選択部５５が追加されている。これらn個の本体データ処理部は、それぞれ排他的な関係にあり、n個の本体データ処理部のうち、何れかの本体データ処理部１６が処理を行なっている期間においては、残りの本体データ処理部１６は処理を行う必要は無い。
【００７５】
また、信号選択部５５は、ヘッダ処理部１３による解析結果に応じて、本体データ第１処理部５３〜本体データ第ｎ処理部５４による処理結果を選択的に出力するものである。
第４実施形態において本体データ処理部１６がn個の本体データ処理部に置き換えられているため、クロック供給制御部２５の内部構成も、図２０に示すものとなる。図２０は、第１実施形態に示したT型フリップフロップ30〜ANDゲート３６が、n個のT型フリップフロップ30〜ANDゲート３６に置き換えられたクロック供給制御部の内部構成を示す図である。n個のT型フリップフロップ30〜ANDゲート３６のうち、第１番目のT型フリップフロップ30〜第１番目のANDゲート３６は、本体データ第１処理部５３への同期クロック信号の供給を行うものであり、第n番目のT型フリップフロップ30〜第n番目のANDゲート３６は、本体データ第ｎ処理部５４への同期クロック信号の供給を行うものである。また、第４実施形態に係るクロック供給制御部２５は、新規に識別子比較回路３８を追加している。
【００７６】
識別子比較回路３８は、ヘッダ処理部１３からヘッダ解析結果として一致識別子番号が通知されると、一致識別子番号に示された識別子がどの本体データ処理部１６に処理させるべきかを判定し、n個のT型フリップフロップ35のうち、入力されたトランスポートパケットを処理すべきではないものに本体処理要否信号を出力する。図２１は、識別子比較回路３８が入力されたトランスポートパケットを処理すべきではないものに本体処理要否信号を出力することにより、同期クロック信号の供給がどのように中断するかを示す図である。
【００７７】
図２１の第１段目は、ヘッダ−本体データ−無効データの組みを示し、第２段目は、ヘッダ処理部１３への同期クロック信号の供給を示す。第３段目は第１番目のANDゲート３３の出力、第４段目は第１番目のORゲート３４ａへの本体処理要否信号、本体処理終了信号の出力、第５段目は第１番目のT型フリップフロップ35への出力、第６段目は、本体データ第１処理部５３への同期クロック信号の供給を示す。第７段目はn番目のANDゲート３３の出力、第８段目は、n番目のORゲート３４への本体処理要否信号、本体処理終了信号の出力、第９段目はn番目のT型フリップフロップ35の出力、第１０段目は、本体データ第ｎ処理部５４への同期クロック信号の供給を示す。
【００７８】
本図における左側のトランスポートパケットが、本体データ第１処理部５３が処理すべきものである場合、識別子比較回路３８は、ヘッダ処理部１３から通知された識別子によりこれを判定し、時点８０３において参照符号y11で指示されているように、本体データ第ｎ処理部５４に本体処理要否信号を出力する。これによりn番目のT型フリップフロップ35のQ端子がロウレベルとなり、n番目のANDゲート３６の出力がロウレベルとなるので、参照符号y13で指示されているように、本体データ第ｎ処理部５４への同期クロック信号の供給は、本体処理要否信号の通知時点にて終了する。
【００７９】
後続する右側のトランスポートパケットが、本体データ第１処理部５３が処理すべきものである場合、識別子比較回路３８は、ヘッダ処理部１３から通知された識別子によりこれを判定して時点８１４において参照符号y14で指示されているように、本体データ第１処理部５３に本体処理要否信号を出力する。これにより、参照符号y15で指示されているように、T型フリップフロップ35のQ端子がロウレベルとなり、参照符号y16で指示されているように、第１番目のANDゲート３６の出力がロウレベルとなるので、本体データ第１処理部５３への同期クロック信号の供給は、本体処理要否信号の通知時点８１３にて終了する。
【００８０】
以上のように本実施形態によれば、本体データ処理部１６がn個必要であり、回路規模が増大している場合であっても入力されてくるトランスポートパケットを処理すべき本体データ処理部１６のみを動作させるので、n個の本体データ処理部による電力消費を1/nとすることができる。
尚、以上4つの実施形態に基づき説明を行ったが、以下の（ａ）（ｂ）・・・・・に示す変更実施が可能なことはいうまでも無い。
【００８１】
（ａ）クロック供給制御部２５は、同期クロック信号の供給制御を本体データ処理部１６をひとまとまりにして行っていたが、フォーマット部１７−フィルタ部１８のそれぞれについて、個別に供給してもよい。即ち、本体データがフォーマット部１７に入力されてくる期間と、フォーマット部１７が処理を行う期間とにのみ同期クロック信号を供給してもよい。また、本体データがフィルタ部１８に入力されてくる期間と、フィルタ部１８が処理を行う期間とにのみ同期クロック信号を供給してもよい。
【００８２】
（ｂ）クロック供給制御部２５は、パケット開始信号及び有効区間信号に基づいて、ヘッダの入力期間の開始時点を特定したが、ストリーム前処理部１０がヘッダの先頭に位置する同期コードを検出することにより、ヘッダの入力期間の開始時点を特定してもよい。
（ｃ）第１実施形態〜第４実施形態において、クロック供給制御部２５はヘッダ処理部１３及び本体データ処理部１６の双方に対して同期クロック信号の供給制限を行ったが、クロック供給制御部２５はヘッダ処理部１３及び本体データ処理部１６の何れか一方に対して同期クロック信号の供給制限を行ってもよい。
【００８３】
（ｄ）第４実施形態において、暗号解読部５１に対してのみ、同期クロック信号の供給制限を行ってもよい。特に、暗号解読部５１における電力消費はヘッダ処理部１３及び本体データ処理部１６と比較して大きいので、このような暗号解読部５１のみに対象を絞った同期クロック信号の供給制限でも、充分な効果が奏される。
【００８４】
（ｅ）第１実施形態〜第４実施形態において、ストリーム前処理部１０、ヘッダ処理部１３、本体データ処理部１６は、ストリーム前処理部１０→ヘッダ処理部１３→本体データ処理部１６の順でパケットの入出力が行われるように接続されていたが、ヘッダ処理部１３及び本体データ処理部１６が、ストリーム前処理部１０と直接接続されていてもよい。
【００８５】
この場合、本体データ処理部１６には、図１０に示したヘッダ処理終了時点８０３ではなく、ヘッダ入力終了時点８０２において、本体データが本体データ処理部１６に入力されることになり、クロック供給制御部２５が本体データ処理部１６に同期クロック信号の供給を開始する時期及び本体データに対する処理の終了時点が早まることになる。
【００８６】
（ｆ）第３実施形態において、ストリーム前処理部１０、ヘッダ処理部１３、暗号解読部５１、本体データ処理部１６は、ストリーム前処理部１０→ヘッダ処理部１３→暗号解読部５１→本体データ処理部１６の順でパケットが流れるように接続されていたが、暗号解読部５１が、ストリーム前処理部１０と直接接続されていてもよい。
【００８７】
この場合、暗号解読部５１には、図１０に示したヘッダ処理終了時点８０３ではなく、ヘッダ入力終了時点８０２において、本体データが暗号解読部５１に入力されることになり、クロック供給制御部２５が暗号解読部５１に同期クロック信号の供給を開始する時期及び本体データに対する処理の終了時点が早まることになる。
【００８８】
（ｇ）第４実施形態において、ストリーム前処理部１０、ヘッダ処理部１３、本体データ第１処理部５３〜本体データ第ｎ処理部５４は、ストリーム前処理部１０→ヘッダ処理部１３→暗号解読部５１→本体データ第１処理部５３〜本体データ第ｎ処理部５４の順でパケットが流れるように接続されていたが、本体データ第１処理部５３〜本体データ第ｎ処理部５４が、ストリーム前処理部１０と直接接続されていてもよい。
【００８９】
この場合、暗号解読部５１には、図１０に示したヘッダ処理終了時点８０３ではなく、ヘッダ入力終了時点８０２において、本体データが本体データ第１処理部５３〜本体データ第ｎ処理部５４に入力されることになり、クロック供給制御部２５が暗号解読部５１に同期クロック信号の供給を開始する時期及び本体データに対する処理の終了時点が早まることになる。
【００９０】
（ｈ）図５及び図１６における処理期間はあくまでも一例であり、その処理期間には、増減があることには留意されたい。これらの処理期間が変更する場合は、本体データの入力開始時点を通知するためのカウントするための、カウンタ３２のカウント値を、その都度変化して利用すればよい。
（ｉ）尚、第１実施形態〜第３実施形態において、カウンタ３２に、ヘッダ処理期間のカウントを行わせたが、ヘッダ処理部１３が発したヘッダ処理終了信号をカウンタ３２ａのT端子に入力させることにより、ヘッダ処理期間の経過を検出させてもよい（第１実施形態〜第４実施形態においてカウンタ３２を設けて、ヘッダ処理期間の経過をカウントさせたのは、ヘッダ処理終了信号の出力タイミングと、本体データの入力開始タイミングとが異なる場合でも対処できることを想定したハードウェアの技術開示を行うためである。）。
【００９１】
（ｊ）第１実施形態〜第４実施形態は、全て複数のトランスポートパケットからなるトランスポートストリームを対象として説明を行ったが、DVD-ROM,DVD-RAM等の光ディスクに記録されるシステムストリームに対して多重分離を行うシステムエンコーダに適用してもよい。このようなシステムストリームは、複数のパック列からなり、このパック列における各パックは、ヘッダフィールドと、本体フィールドとからなり、この本体フィールドにビデオストリーム、オーディオストリーム、プライベートストリームの分割部分を格納しているので、図３に示したストリーム前処理部１０、ヘッダ処理部１３、本体データ処理部１６を具備している。これらのシステムエンコーダ内のストリーム前処理部１０、ヘッダ処理部１３、本体データ処理部１６に対して、第１実施形態のクロック供給制御部２５による同期クロック信号の供給制御を行えば、ヘッダ処理部１３、本体データ処理部１６における電力消費を軽減することができる。
【００９２】
【発明の効果】
本発明は、複数のエレメンタリストリームが時分割多重されたトランスポートストリームに対して多重分離を行うストリーム多重分離装置であって、トランスポートストリームは、複数のトランスポートパケットを含み、各トランスポートパケットは、複数のエレメンタリストリームを時分割して得られた分割部分を格納した本体フィールドを有しており、前記ストリーム多重分離装置は、同期クロック信号を供給する信号供給部と、装置外部からトランスポートストリームを取り込むと共に、信号供給部により供給された同期クロック信号に同期にして、取り込んだトランスポートストリームに含まれるトランスポートパケットを順次転送するストリーム前処理部と、ストリーム前処理部がトランスポートパケットの同期転送を開始すれば、信号供給部により供給された同期クロック信号に基づいたラッチ動作を行いながら、同期転送されたトランスポートパケットに含まれる本体フィールドを取り込んでゆき、本体フィールドの取り込みが完了すれば、当該本体フィールドに格納されている分割部分をトランスポートパケットから分離する本体データ処理部と、本体データ処理部による分離処理が完了すれば、その完了時点において、本体データ処理部への前記同期クロック信号の供給を停止させ、後続するトランスポートパケットの同期転送がストリーム前処理部により開始されれば、その同期転送の開始時点から所定期間の経過後に本体データ処理部への前記同期クロック信号の供給を再開させる供給制御部とを備えているので、本体フィールドの入力に要する期間をp1、該当する本体フィールドの処理に要する期間をp2、トランスポートパケット全体の入力に要する期間をLと考えれば、ストリーム多重分離装置に含まれる本体データ処理部への同期クロック信号の供給期間は、P1+P2/Lとなる。このように供給期間がP1+P2/Lとなれば、この供給期間の削減率に応じて電力消費も軽減されるので、本体データ処理部に何千、何万といった数のフリップフロップ回路が集積されていたとしても、電力消費の増大化は抑制されることになり、より電力消費が少ないセットトップボックスのワンチップLSIを製造することができる。
【００９３】
ここで前記ストリーム多重分離装置は、トランスポートストリームに時分割多重されたエレメンタリストリームを系統毎に格納するための格納領域を複数有するメモリ装置が接続されており、前記本体データ処理部は、ストリーム前処理部から転送されたトランスポートパケットの本体フィールドのみを保持し、この本体フィールドに格納されている分割部分を取り出して、格納領域に系統毎に格納させるよう、当該分割部分の転送を行い、前記供給制御部は、本体データ処理部が分割部分の転送を完了した時点において、前記本体データ処理部への前記同期クロック信号の供給を停止させ、ストリーム前処理部が後続するトランスポートパケットの転送を開始すれば、所定期間経過後に各本体データ処理部に前記同期クロック信号の供給を再開させてもよい。トランスポートストリームに複数のエレメンタリストリームが時分割多重されており、これらのエレメンタリストリームを効率良く分離するため、高機能で回路規模の大きい本体データ処理部が備えられており、この本体データ処理部における電力消費の増大が危惧される場合であっても、この本体データ処理部への同期クロック信号の供給期間は、供給期間がP1+P2/Lとなるので、ストリーム多重分離装置における電力消費を軽減することができる。
【００９４】
また上記装置において、前記トランスポートパケットには、その本体フィールドに格納されている分割部分がどのエレメンタリストリームを分割して得られたものかを示す識別子が本体フィールドに格納されており、前記本体データ処理部は、ストリーム前処理部から転送されたトランスポートパケットに含まれる本体フィールドの所定部分を分割部分として抽出するフォーマット部と、複数の識別子が予め登録されており、本体フィールドに格納されている識別子が当該複数の識別子の何れかに一致するなら、メモリ装置の格納領域に格納させるよう当該分割部分の転送を行い、本体フィールドに格納されている識別子が当該複数の識別子の何れかに一致しないなら、当該分割部分を廃棄するフィルタリング部とを備え、前記供給制御部は更に、フィルタリング部が分割部分の転送を完了した時点において、前記本体データ処理部への前記同期クロック信号の供給を停止させてもよい。入力されてくるトランスポートパケット列に何十、何百といった複数番組を構成するオーディオストリーム、ビデオストリームが多重化されている場合、これらのうち、チューニングパターンに合致しないものが入力されている期間は、本体データ処理部への同期クロック信号の供給が早々に打ち切られるので、電力消費の軽減を一層向上させることができる。
【００９５】
また上記装置において、本体フィールドには、格納されている分割部分が暗号化されているものと、暗号化されていないものとがあり、前記ヘッダ処理部は、暗号解読を行うべき暗号解読対象の識別子を保持する保持部と、ヘッダフィールドに格納された識別子が前記暗号解読対象の識別子に一致するか否かを判定する判定部とを備え、前記ストリーム多重分離装置は更に、判定部が一致すると判定した場合のみ、暗号化された分割部分を解読する解読処理部を含み、前記供給制御部は更に、解読処理部が分割部分の解読を完了した時点において、前記本体データ処理部への前記同期クロック信号の供給を停止させ、後続するトランスポートパケットについて、ヘッダ処理部に含まれる判定部が暗号解読対象との識別子の一致を判定すれば、当該解読処理部に前記同期クロック信号の供給を再開させてもよい。入力されてくるトランスポートパケット列に複数種類のストリームが多重化されており、それらのストリームに、暗号化されているものと暗号化されていないものとがあり、ストリーム多重分離装置内に暗号解読のための解読処理部が設けられている場合、入力されてくるストリームが暗号化されている場合にのみ、暗号解読部に同期クロック信号の供給を行い、暗号化されていないストリームが入力されてくる期間において、同期クロック信号の供給を行わないので、暗号解読部の回路規模が膨大なものである場合でも、それらに同期クロック信号を供給するこれによる電力消費を抑制することができる。
【００９６】
また上記装置において、前記トランスポートパケットには、その本体フィールドに格納されている分割部分がどのエレメンタリストリームを分割して得られたものかを示す識別子が本体フィールドに格納されており、前記本体データ処理部は、ストリーム前処理部から転送されたトランスポートパケットの本体フィールドの所定部分を分割部分として抽出するフォーマット部と、複数の識別子が予め登録されており、本体フィールドに格納されている識別子が当該複数の識別子の何れかに一致するなら、メモリ装置の格納領域に格納させるよう当該分割部分の転送を行い、本体フィールドに格納されている識別子が当該複数の識別子の何れかに一致しないなら、当該分割部分を廃棄するフィルタリング部とを備え、前記供給制御部は、分割部分が予め登録されている複数の識別子の何れにも一致しないため、フィルタリング部が当該分割部分を廃棄した時点で、本体データ処理部への同期クロック信号の供給を停止させてもよい。近年のセットトップボックスに多く見られる番組検索サービスを、本体データ処理部が実現する場合に、検索パターンに一致しないトランスポートパケットが入力される期間において、同期クロック信号の供給が早々に打ち切られるので、電力消費の軽減を一層向上させることができる。
【００９７】
また上記装置において、前記本体データ処理部は、共通の本体データに対して相異なる処理を行う本体データ処理部を複数有しており、前記ヘッダ処理部は、ヘッダフィールドに格納された識別子に基づいて、複数の本体データ処理部のうち、何れのものに本体データを処理させるかを決定する決定部とを備え、前記供給制御部は、ヘッダ処理部内の決定部が何れかの本体データ処理部を決定すれば、決定されなかった本体データ処理部への前記本体データ処理部への前記同期クロック信号の供給を停止させ、決定された本体データ処理部が処理を完了すれば、当該選択部への同期クロック信号の供給を停止させて、ストリーム前処理部がストリーム前処理部が後続するトランスポートパケットの転送を開始すれば、各本体データ処理部に前記同期クロック信号の供給を再開させてもよい。入力されてくるトランスポートパケット列に複数種類のストリームが多重化されており、ストリーム多重分離装置内にそれらのストリーム毎の本体データ処理部が設けられている場合、それら複数の処理部のうち、入力されてくるストリームに対応するものみに同期クロック信号の供給が行われ、それ以外のものには、同期クロック信号が供給されないので、複数の本体データ処理部の実装が必要となる場合でも、それらに同期クロック信号を供給するために生じる電力消費を抑制することができる。
【図面の簡単な説明】
【図１】セットトップボックスの内部構成を示す図である。
【図２】（ａ）トランスポートパケットのデータフォーマットを示す図である。
（ｂ）ビデオストリーム、オーディオストリーム、プライベートストリーム等、MPEG規格に規定されたエレメンタリストリームが、どのように各トランスポートパケットの本体フィールドに格納されるかを示す図である。
【図３】ストリーム多重分離装置に含まれる構成要素を示し、それらの構成要素と図２に示したQPSK復調ワンチップLSI４〜QAM復調ワンチップLSI６、AVデコーダ２２、SD-RAM１９との接続関係を示す図である。
【図４】誤り訂正部８の入出力を示す図である。
【図５】図３に示したストリーム多重分離装置の内部構成において、トランスポートパケットの入出力がどのように行われるかを示すタイミングチャートである。
【図６】（ａ） トランスポートストリームに含まれる複数のトランスポートパケットに対してフォーマット部１７−フィルタ部１８がフォーマット処理、フィルタリング処理を行うことにより、エレメンタリストリームの分割部分が各トランスポートパケットの本体フィールドから取り出されて、SD-RAM１９内でビデオストリーム、オーディオストリーム、プライベートストリームに統合される様子を示す図である。
（ｂ） SD-RAM１９内で統合されたビデオストリーム、オーディオストリーム、プライベートストリームをAVデコーダ２２がSD-RAM１９から読み出す様子を示す図である。
【図７】図３に示した構成要素のうち、特に本実施形態の主眼となる構成要素のみをピックアップした図である。
【図８】クロック供給制御部２５の内部構成を示す図である。
【図９】（ａ）は、T型フリップフロップ30の入出力を示すタイミングチャートである。
（ｂ）は、T型フリップフロップ35の入出力を示すタイミングチャートである。
【図１０】クロック供給制御部２５の制御によって、ヘッダ処理部１３及び本体データ処理部１６への同期クロック信号供給がどのように行われるかを示すタイミングチャートである。
【図１１】ヘッダ処理部１３の内部構成を示す図である。
【図１２】比較器４５がチューニング識別子との不一致を判定した場合のタイミングチャートである。
【図１３】図１２に示すような動作がクロック供給制御部２５内で行われることによる同期クロック信号の供給を示す図である。
【図１４】セクションフィルタがセクションフィルタリングを行ったために、本体処理終了時点８０４の経過を待たず、本体処理要否信号の通知時点９０４で本体処理要否信号が出力された場合を想定した図である。
【図１５】第３実施形態に係るストリーム多重分離装置の内部構成を示す図である。
【図１６】第３実施形態におけるストリーム多重分離装置に係るタイミングチャートである。
【図１７】第３実施形態におけるクロック供給制御部２５の内部構成を示す図である。
【図１８】暗号解読部５１への同期クロック信号の供給がどのように行われるかを示す図である。
【図１９】第４実施形態に係るストリーム多重分離装置の内部構成を示す図である。
【図２０】第１実施形態に示したT型フリップフロップ30〜ANDゲート３６が第４実施形態においてn個のT型フリップフロップ30〜ANDゲート３６に置き換えられた図である。
【図２１】 n個の本体データ処理部への同期クロック信号の供給がどのように行われるかを示す図である。
【符号の説明】
８ 誤り訂正部
９ クロック発生器
１０ ストリーム前処理部
１１ チャネルデータプロセッサ
１２ 外部インターフェイス
１３ ヘッダ処理部
１４ ヘッダプロセッサ
１５ 高速インターフェイス
１６ 本体データ処理部
１７ フォーマット部
１８ フィルタ部
２０ DMAマネージャ
２１ AVデコーダインターフェイス
２２ AVデコーダ
２３ マイコン
２４ I/Oバスインターフェイス
２５ クロック供給制御部
５１ 暗号解読部
５３ 本体データ第1処理部
５４ 本体データ第n処理部
Claims (24)
- 複数のエレメンタリストリームが時分割多重されたトランスポートストリームに対して多重分離を行うストリーム多重分離装置であって、
トランスポートストリームは、複数のトランスポートパケットを含み、
各トランスポートパケットは、複数のエレメンタリストリームを時分割して得られた分割部分を格納した本体フィールドを有しており、
前記ストリーム多重分離装置は、
同期クロック信号を供給する信号供給部と、
装置外部からトランスポートストリームを取り込むと共に、信号供給部により供給された同期クロック信号に同期にして、取り込んだトランスポートストリームに含まれるトランスポートパケットを順次転送するストリーム前処理部と、
ストリーム前処理部がトランスポートパケットの同期転送を開始すれば、信号供給部により供給された同期クロック信号に基づいたラッチ動作を行いながら、同期転送されたトランスポートパケットに含まれる本体フィールドを取り込んでゆき、本体フィールドの取り込みが完了すれば、当該本体フィールドに格納されている分割部分をトランスポートパケットから分離する本体データ処理部と、
本体データ処理部による分離処理が完了すれば、その完了時点において、本体データ処理部への前記同期クロック信号の供給を停止させ、後続するトランスポートパケットの同期転送がストリーム前処理部により開始されれば、その同期転送の開始時点から所定期間の経過後に本体データ処理部への前記同期クロック信号の供給を再開させる供給制御部と
を備えることを特徴とするストリーム多重分離装置。 - 前記ストリーム多重分離装置は、
トランスポートストリームに時分割多重されたエレメンタリストリームを系統毎に格納するための格納領域を複数有するメモリ装置が接続されており、
前記本体データ処理部は、
ストリーム前処理部から転送されたトランスポートパケットの本体フィールドのみを保持し、この本体フィールドに格納されている分割部分を取り出して、格納領域に系統毎に格納させるよう、当該分割部分の転送を行い、
前記供給制御部は、
本体データ処理部が分割部分の転送を完了した時点において、前記本体データ処理部への前記同期クロック信号の供給を停止させ、ストリーム前処理部が後続するトランスポートパケットの転送を開始すれば、所定期間経過後に本体データ処理部に前記同期クロック信号の供給を再開させる
ことを特徴とする請求項１記載のストリーム多重分離装置。 - トランスポートストリームに時分割多重された複数のエレメンタリストリームには、映像信号をエンコードして得られたビデオストリーム、音声信号をエンコードして得られたオーディオストリームがあり、
前記本体データ処理部が転送を行うことにより、前記メモリ装置に含まれる各格納領域には、前記ビデオストリーム及びオーディオストリームが形成され、
格納領域に形成されたビデオストリーム及びオーディオストリームは、専用のデコード装置を用いて再生される
ことを特徴とする請求項１又は２記載のストリーム多重分離装置。 - 前記トランスポートパケットは、その本体フィールドに格納されている分割部分がどのエレメンタリストリームを分割して得られたものかを示す識別子を格納したヘッダフィールドを有しており、
前記ストリーム多重分離装置は更に、
ストリーム前処理部からトランスポートパケットのヘッダフィールドが転送されれば、信号供給部により供給された同期クロック信号に基づいたラッチ動作を行いながら、同期転送されたトランスポートパケットに含まれるヘッダフィールドを取り込んでゆき、ヘッダフィールドの取り込みが完了すれば、当該ヘッダフィールドを解読して、当該トランスポートパケットの本体データに格納されている分割部分がどのエレメンタリストリームを分割して得られたものかを判定するヘッダ処理部を含み、
前記供給制御部は更に、
ヘッダ処理部が上記判定処理を完了した時点において、ヘッダ処理部への前記同期クロック信号の供給を停止させ、ストリーム前処理部が後続するトランスポートパケットの転送を開始すれば、ヘッダ処理部への前記同期クロック信号の供給を再開させる
ことを特徴とする請求項１〜３の何れかに記載のストリーム多重分離装置。 - 前記トランスポートパケットには、その本体フィールドに格納されている分割部分がどのエレメンタリストリームを分割して得られたものかを示す識別子が本体フィールドに格納されており、
前記本体データ処理部は、
ストリーム前処理部から転送されたトランスポートパケットに含まれる本体フィールドの所定部分を分割部分として抽出するフォーマット部と、
複数の識別子が予め登録されており、本体フィールドに格納されている識別子が当該複数の識別子の何れかに一致するなら、メモリ装置の格納領域に格納させるよう当該分割部分の転送を行い、本体フィールドに格納されている識別子が当該複数の識別子の何れかに一致しないなら、当該分割部分を廃棄するフィルタリング部とを備え、
前記供給制御部は更に、
フィルタリング部が分割部分の転送を完了した時点において、前記本体データ処理部への前記同期クロック信号の供給を停止させる
ことを特徴とする請求項１〜３の何れかに記載のストリーム多重分離装置 - 前記ヘッダ処理部は、前記本体データ処理部の前段に接続されており、
前記供給制御部が本体データ処理部に同期クロック信号の供給を再開する際の所定期間は、
ストリーム前処理部がトランスポートパケットの転送を開始する開始時点から、前段のヘッダ処理部が当該トランスポートパケットを取り込んで、当該トランスポートパケットのヘッダフィールドに対して判定処理を完了するまでの時間であり、
前記供給制御部は、
ストリーム前処理部がトランスポートパケットの転送を開始する開始時点において同期クロック信号に基づいたカウント処理を開始するカウンタを備え、
カウンタのカウント値を参照することにより、上記所定期間の経過を監視する
ことを特徴とする請求項５記載のストリーム多重分離装置。 - トランスポートストリームは、トランスポートパケット間に無効データが挿入された状態で、ストリーム前処理部に取り込まれ、
前記供給制御部は、
ヘッダ処理部がヘッダに対する処理を完了すれば、その完了時点において、ヘッダ処理部への前記同期クロック信号の供給を停止させ、ストリーム前処理部が無効データ及び本体フィールドを転送している期間において、ヘッダ処理部への同期クロック信号供給を停止しており、後続するトランスポートパケットの同期転送がストリーム前処理部により開始されれば、その同期転送の開始時点にヘッダ処理部への前記同期クロック信号の供給を再開させ、
本体データ処理部がトランスポートパケットに対する処理を完了すれば、その完了時点において、本体データ処理部への前記同期クロック信号の供給を停止させ、ストリーム前処理部が無効データを転送している期間において、本体データ処理部への同期クロック信号供給を停止しており、後続するトランスポートパケットの同期転送がストリーム前処理部により開始されれば、その開始時点から所定期間の経過後に本体データ処理部への前記同期クロック信号の供給を再開させる
ことを特徴とする請求項４〜６の何れかに記載のストリーム多重分離装置。 - トランスポートストリームは、各トランスポートパケット間にパリティ符号が挿入された状態で伝送され、
前記ストリーム多重分離装置は、
トランスポートパケット間に挿入されたパリティ符号を用いて誤り訂正処理を行い、誤り訂正処理結果としてパリティ符号が挿入されていた箇所に無効データが挿入されたトランスポートストリームを出力する誤り訂正処理装置と接続されており、
前記ストリーム前処理部は、
誤り訂正処理装置が出力した、誤り訂正処理結果であるトランスポートストリームを取り込む
ことを特徴とする請求項７記載のストリーム多重分離装置。 - 前記誤り訂正処理装置は、トランスポートストリームにおいてトランスポートパケットが現れている期間にアクティブ状態に設定され、ストリームにおいて無効データが現れている期間に非アクティブ状態に設定される有効区間信号と、トランスポートパケットの出力を開始したタイミングを示すパケット開始信号とを出力しており、
ストリーム前処理部は、
有効区間信号がアクティブ状態に設定されている期間のみ、前記ストリームを順次バッファに格納してゆき、
前記供給制御部は、
パケット開始信号及び有効区間信号に基づいて、ストリーム前処理部がトランスポートストリームの出力を開始する時点と、ヘッダ処理部及び本体データ処理部に同期クロック信号の供給を再開する時点とを特定し、ストリーム前処理部へのクロック供給を制御する
ことを特徴とする請求項８記載のストリーム多重分離装置。 - 前記ヘッダ処理部は更に、
所定のチューニングパターンを保持する保持部と、
トランスポートパケットのヘッダフィールドに格納された識別子が前記チューニングパターンに一致するか否かを判定し、一致する場合のみ本体データ処理部に、ヘッダフィールドに格納された識別子を通知する判定部とを備え、
前記供給制御部は、
識別子が前記チューニングパターンに一致しないと判定部が判定した時点で、本体データ処理部への同期クロック信号の供給を停止させる
ことを特徴とする請求項４記載のストリーム多重分離装置。 - 本体フィールドには、格納されている分割部分が暗号化されているものと、暗号化されていないものとがあり、
前記ヘッダ処理部は、
暗号解読を行うべき暗号解読対象の識別子を保持する保持部と、
ヘッダフィールドに格納された識別子が前記暗号解読対象の識別子に一致するか否かを判定する判定部とを備え、
前記ストリーム多重分離装置は更に、
判定部が一致すると判定した場合のみ、暗号化された分割部分を解読する解読処理部を含み、
前記供給制御部は更に、
分割部分の解読を完了した時点において、前記解読処理部への前記同期クロック信号の供給を停止させ、後続するトランスポートパケットについて、ヘッダ処理部に含まれる判定部が暗号解読対象との識別子の一致を判定すれば、当該解読処理部に前記同期クロック信号の供給を再開させる
ことを特徴とする請求項４記載のストリーム多重分離装置。 - 前記ヘッダ処理部は、前記解読処理部の前段に接続され、本体データ処理部は、前記解読処理部の前段に接続されており、
前記供給制御部が解読処理部に同期クロック信号の供給を再開するまでの所定期間は、
ストリーム前処理部がトランスポートパケットの転送を開始する開始時点から、前段のヘッダ処理部が当該トランスポートパケットを取り込んで、当該トランスポートパケットのヘッダフィールドに対して判定処理を完了するまでの時間であり、
前記供給制御部が本体データ処理部に同期クロック信号の供給を再開するまでの所定期間は、
ストリーム前処理部がトランスポートパケットの転送を開始する開始時点から、前々段のヘッダ処理部が当該トランスポートパケットを取り込んで、当該トランスポートパケットのヘッダフィールドに対して判定処理を完了し、前段の解読処理部が当該トランスポートパケットを取り込んで、当該トランスポートパケットのヘッダフィールドに対して解読処理を完了するまでの時間であり、
前記供給制御部は、
ストリーム前処理部がトランスポートパケットの転送を開始する開始時点において同期クロック信号に基づいたカウント処理を開始するカウンタを備え、
カウンタのカウント値を参照することにより、前記２つの所定期間の経過を監視する
ことを特徴とする請求項１１記載のストリーム多重分離装置。 - トランスポートストリームは、トランスポートパケット間に無効データが挿入された状態で、ストリーム前処理部に取り込まれ、
前記供給制御部は、
前記解読処理部が分割部分に対する解読処理を完了すれば、その完了時点において、解読処理部への前記同期クロック信号の供給を停止させ、ストリーム前処理部が無効データを転送している期間において、解読処理部への同期クロック信号供給を停止しており、後続するトランスポートパケットの同期転送がストリーム前処理部により開始されれば、その同期転送の開始時点に解読処理部への前記同期クロック信号の供給を再開させ、
本体データ処理部がトランスポートパケットに対する処理を完了すれば、その完了時点において、本体データ処理部への前記同期クロック信号の供給を停止させ、ストリーム前処理部が無効データを転送している期間において、本体データ処理部への同期クロック信号供給を停止しており、後続するトランスポートパケットの同期転送がストリーム前処理部により開始されれば、その開始時点から所定期間の経過後に本体データ処理部への前記同期クロック信号の供給を再開させる
ことを特徴とする請求項１２記載のストリーム多重分離装置。 - トランスポートストリームは、各トランスポートパケット間にパリティ符号が挿入された状態で伝送され、
前記ストリーム多重分離装置は、
トランスポートパケット間に挿入されたパリティ符号を用いて誤り訂正処理を行い、誤り訂正処理結果としてパリティ符号が挿入されていた箇所に無効データが挿入されたトランスポートストリームを出力する誤り訂正処理装置と接続されており、
前記ストリーム前処理部は、
誤り訂正処理装置が出力した、誤り訂正処理結果であるトランスポートストリームを取り込む
ことを特徴とする請求項１３記載のストリーム多重分離装置。 - 前記誤り訂正処理装置は、トランスポートストリームにおいてトランスポートパケットが現れている期間にアクティブ状態に設定され、ストリームにおいて無効データが現れている期間に非アクティブ状態に設定される有効区間信号と、トランスポートパケットの出力を開始したタイミングを示すパケット開始信号とを出力しており、
ストリーム前処理部は、
有効区間信号がアクティブ状態に設定されている期間のみ、前記ストリームを順次バッファに格納してゆき、
供給制御部は、
パケット開始信号及び有効区間信号に基づいて、ストリーム前処理部がトランスポートストリームの出力を開始する時点と、ヘッダ処理部、解読処理部及び本体データ処理部に同期クロック信号の供給を再開する時点とを特定し、ストリーム前処理部へのクロック供給を制御する
ことを特徴とする請求項１４記載のストリーム多重分離装置。 - 前記トランスポートパケットには、その本体フィールドに格納されている分割部分がどのエレメンタリストリームを分割して得られたものかを示す識別子が本体フィールドに格納されており、
前記本体データ処理部は、
ストリーム前処理部から転送されたトランスポートパケットの本体フィールドの所定部分を分割部分として抽出するフォーマット部と、
複数の識別子が予め登録されており、本体フィールドに格納されている識別子が当該複数の識別子の何れかに一致するなら、メモリ装置の格納領域に格納させるよう当該分割部分の転送を行い、本体フィールドに格納されている識別子が当該複数の識別子の何れかに一致しないなら、当該分割部分を廃棄するフィルタリング部とを備え、
前記供給制御部は、
分割部分が予め登録されている複数の識別子の何れにも一致しないため、フィルタリング部が当該分割部分を廃棄した時点で、本体データ処理部への同期クロック信号の供給を停止させる
ことを特徴とする請求項１〜３の何れかに記載のストリーム多重分離装置。 - 前記本体データ処理部は、
共通の本体データに対して相異なる処理を行う本体データ処理部を複数有しており、
前記ヘッダ処理部は、
ヘッダフィールドに格納された識別子に基づいて、複数の本体データ処理部のうち、何れのものに本体データを処理させるかを決定する決定部とを備え、
前記供給制御部は、
ヘッダ処理部内の決定部が何れかの本体データ処理部を決定すれば、決定されなかった本体データ処理部への前記本体データ処理部への前記同期クロック信号の供給を停止させ、決定された本体データ処理部が処理を完了すれば、当該選択部への同期クロック信号の供給を停止させて、ストリーム前処理部がストリーム前処理部が後続するトランスポートパケットの転送を開始すれば、各本体データ処理部に前記同期クロック信号の供給を再開させる
ことを特徴とする請求項４記載のストリーム多重分離装置。 - 複数のエレメンタリストリームが時分割多重されたトランスポートストリームに対して多重分離を行うストリーム多重分離装置であって、
トランスポートストリームは、複数のトランスポートパケットを含み、
各トランスポートパケットは、その本体フィールドに格納されている分割部分がどのエレメンタリストリームを分割して得られたものかを示す識別子を格納したヘッダフィールドと、複数のエレメンタリストリームを時分割して得られた分割部分を格納した本体フィールドとを有しており、
同期クロック信号を供給する信号供給部と、
装置外部からトランスポートストリームを取り込むと共に、信号供給部により供給された同期クロック信号に同期にして、取り込んだトランスポートストリームに含まれるトランスポートパケットを順次転送するストリーム前処理部と、
ストリーム前処理部が転送したトランスポートパケットのヘッダフィールドを判定することにより、本体フィールドに格納されている分割部分がどのエレメンタリストリームを分割して得られたものかを判定するヘッダ処理部と、
同じトランスポートパケットの本体フィールドに格納されている分割部分をトランスポートパケットから分離する本体データ処理部とを備え、
前記ヘッダ処理部又は本体データ処理部は、
ストリーム前処理部がトランスポートパケットの同期転送を開始すれば、信号供給部により供給された同期クロック信号に基づいたラッチ動作を行いながら、同期転送されたトランスポートパケットに含まれるヘッダフィールド又は本体フィールドを取り込んでゆき、ヘッダフィールド又は本体フィールドの取り込みが完了すれば、各自の処理を行い、
前記ストリーム多重分離装置は、
ヘッダ処理部又は本体データ処理部による分離処理が完了すれば、その完了時点において、ヘッダ処理部又は本体データ処理部への前記同期クロック信号の供給を停止させ、後続するトランスポートパケットの同期転送がストリーム前処理部により開始されれば、その同期転送の開始時点又はその同期転送の開始時点から所定期間の経過後にヘッダ処理部又は本体データ処理部への前記同期クロック信号の供給を再開させる供給制御部を
備えることを特徴とするストリーム多重分離装置。 - 前記ヘッダ処理部は、前記本体データ処理部の前段に接続されており、
前記供給制御部が本体データ処理部に同期クロック信号の供給を再開する際の所定期間は、
ストリーム前処理部がトランスポートパケットの転送を開始する開始時点から、前段のヘッダ処理部が当該トランスポートパケットを取り込んで、当該トランスポートパケットのヘッダフィールドに対して判定処理を完了するまでの時間であり、
前記供給制御部は、
ストリーム前処理部がトランスポートパケットの転送を開始する開始時点において同期クロック信号に基づいたカウント処理を開始するカウンタを備え、
カウンタのカウント値を参照することにより、上記所定期間の経過を監視する
ことを特徴とする請求項１８記載のストリーム多重分離装置。 - 前記ヘッダ処理部は更に、
所定のチューニングパターンを保持する保持部と、
トランスポートパケットのヘッダフィールドに格納された識別子が前記チューニングパターンに一致するか否かを判定し、一致する場合のみ本体データ処理部に、ヘッダフィールドに格納された識別子を通知する判定部とを備え、
前記供給制御部は、
識別子が前記チューニングパターンに一致しないと判定部が判定した時点で、本体データ処理部への同期クロック信号の供給を停止させる
ことを特徴とする請求項１８又は１９記載のストリーム多重分離装置。 - 複数のエレメンタリストリームが時分割多重されたトランスポートストリームに対して多重分離を行うストリーム多重分離装置であって、
トランスポートストリームは、複数のトランスポートパケットを含み、
各トランスポートパケットは、複数のエレメンタリストリームを時分割して得られた分割部分を格納した本体フィールドと、本体フィールドに格納されている分割部分が暗号化されているか否かを示す識別子を格納したヘッダフィールドとを有しており、
同期クロック信号を供給する信号供給部と、
装置外部からトランスポートストリームを取り込むと共に、信号供給部により供給された同期クロック信号に同期にして、取り込んだトランスポートストリームに含まれるトランスポートパケットを順次転送するストリーム前処理部と、
ストリーム前処理部が転送したトランスポートパケットのヘッダフィールドを解析して、本体フィールドに格納されている分割部分が暗号化されているか否かを判定するヘッダ処理部と、
ヘッダ処理部が暗号化されていると判定した場合のみ、暗号化された分割部分を解読する解読処理部と、
暗号化が解読された分割部分に対して多重分離処理を行う本体データ処理部とを備え、
前記解読処理部は、
ストリーム前処理部がトランスポートパケットの同期転送を開始すれば、信号供給部により供給された同期クロック信号に基づいたラッチ動作を行いながら、同期転送されたトランスポートパケットに含まれる本体フィールドを取り込んでゆき、本体フィールドの取り込みが完了すれば、前記解読処理を行い、
前記ストリーム多重分離装置は、
解読処理部による処理が完了すれば、その完了時点において、解読処理部への前記同期クロック信号の供給を停止させ、後続するトランスポートパケットについて、分割部分が暗号化されている旨をヘッダ処理部が判定すれば、当該解読処理部に前記同期クロック信号の供給を再開させる供給制御部
を備えることを特徴とするストリーム多重分離装置。 - 前記供給制御部は更に、
ヘッダ処理部又は本体データ処理部による分離処理が完了すれば、その完了時点において、ヘッダ処理部又は本体データ処理部への前記同期クロック信号の供給を停止させ、後続するトランスポートパケットの同期転送がストリーム前処理部により開始されれば、その同期転送の開始時点又は当該開始時点から所定期間の経過後にヘッダ処理部又は本体データ処理部への前記同期クロック信号の供給を再開させる
ことを特徴とする請求項２１記載のストリーム多重分離装置。 - 前記ヘッダ処理部は、前記解読処理部の前段に接続され、本体データ処理部は、前記解読処理部の前段に接続されており、
前記供給制御部が解読処理部に同期クロック信号の供給を再開するまでの所定期間は、
ストリーム前処理部がトランスポートパケットの転送を開始する開始時点から、前段のヘッダ処理部が当該トランスポートパケットを取り込んで、当該トランスポートパケットのヘッダフィールドに対して判定処理を完了するまでの時間であり、
前記供給制御部が本体データ処理部に同期クロック信号の供給を再開するまでの所定期間は、
ストリーム前処理部がトランスポートパケットの転送を開始する開始時点から、前々段のヘッダ処理部が当該トランスポートパケットを取り込んで、当該トランスポートパケットのヘッダフィールドに対して判定処理を完了し、前段の解読処理部が当該トランスポートパケットを取り込んで、当該トランスポートパケットのヘッダフィールドに対して解読処理を完了するまでの時間であり、
前記供給制御部は、
ストリーム前処理部がトランスポートパケットの転送を開始する開始時点において同期クロック信号に基づいたカウント処理を開始するカウンタを備え、
カウンタのカウント値を参照することにより、前記２つの所定期間の経過を監視する
ことを特徴とする請求項２２記載のストリーム多重分離装置。 - 複数のエレメンタリストリームが時分割多重されたトランスポートストリームに対して多重分離を行うストリーム多重分離装置であって、
トランスポートストリームは、複数のトランスポートパケットを含み、
各トランスポートパケットは、その本体フィールドに格納されている分割部分がどのエレメンタリストリームを分割して得られたものかを示す識別子を格納したヘッダフィールドと、複数のエレメンタリストリームを時分割して得られた分割部分を格納した本体フィールドとを有しており、
同期クロック信号を供給する信号供給部と、
装置外部からトランスポートストリームを取り込むと共に、信号供給部により供給された同期クロック信号に同期にして、取り込んだトランスポートストリームに含まれるトランスポートパケットを順次転送するストリーム前処理部と、
ストリーム前処理部が転送したトランスポートパケットのヘッダフィールドに格納されている分割部分がどのエレメンタリストリームを分割して得られたものかを判定する処理を行うヘッダ処理部と、
同じトランスポートパケットの本体フィールドに格納されている分割部分に対して、互いに相異なる多重分離処理を行う複数の本体データ処理部とからなり、
前記ヘッダ処理部及複数の本体データ処理部は、
ストリーム前処理部がトランスポートパケットの同期転送を開始すれば、信号供給部により供給された同期クロック信号に基づいたラッチ動作を行いながら、同期転送されたトランスポートパケットに含まれるヘッダフィールド又は本体フィールドを取り込んでゆき、ヘッダフィールド又は本体フィールドの取り込みが完了すれば、各自の処理を行い、
前記ヘッダ処理部は、
ヘッダフィールドに格納された識別子に基づいて、複数の本体データ処理部のうち、何れのものに本体データを処理させるかを決定する決定部を備え、
前記ストリーム多重分離装置は、
ヘッダ処理部内の決定部が何れかの本体データ処理部を決定すれば、決定されなかった本体データ処理部への前記本体データ処理部への前記同期クロック信号の供給を停止させ、決定された本体データ処理部が処理を完了すれば、当該本体データ処理部への同期クロック信号の供給を停止させて、ストリーム前処理部がストリーム前処理部が後続するトランスポートパケットの転送を開始すれば、各本体データ処理部に前記同期クロック信号の供給を再開させる前記供給制御部を備える
ことを特徴とするストリーム多重分離装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23756399A JP4256546B2 (ja) | 1999-08-24 | 1999-08-24 | ストリーム多重分離装置 |
| US09/649,072 US6728271B1 (en) | 1999-08-24 | 2000-08-22 | Stream demultiplexing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23756399A JP4256546B2 (ja) | 1999-08-24 | 1999-08-24 | ストリーム多重分離装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001069106A JP2001069106A (ja) | 2001-03-16 |
| JP4256546B2 true JP4256546B2 (ja) | 2009-04-22 |
Family
ID=17017178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23756399A Expired - Fee Related JP4256546B2 (ja) | 1999-08-24 | 1999-08-24 | ストリーム多重分離装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6728271B1 (ja) |
| JP (1) | JP4256546B2 (ja) |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7209900B2 (en) * | 1999-08-27 | 2007-04-24 | Charles Eric Hunter | Music distribution systems |
| US7647618B1 (en) * | 1999-08-27 | 2010-01-12 | Charles Eric Hunter | Video distribution system |
| US8090619B1 (en) | 1999-08-27 | 2012-01-03 | Ochoa Optics Llc | Method and system for music distribution |
| US6952685B1 (en) | 1999-08-27 | 2005-10-04 | Ochoa Optics Llc | Music distribution system and associated antipiracy protection |
| US8656423B2 (en) * | 1999-08-27 | 2014-02-18 | Ochoa Optics Llc | Video distribution system |
| US6647417B1 (en) | 2000-02-10 | 2003-11-11 | World Theatre, Inc. | Music distribution systems |
| US9252898B2 (en) | 2000-01-28 | 2016-02-02 | Zarbaña Digital Fund Llc | Music distribution systems |
| US7142934B2 (en) * | 2000-09-01 | 2006-11-28 | Universal Electronics Inc. | Audio converter device and method for using the same |
| JPWO2002023776A1 (ja) * | 2000-09-11 | 2004-01-29 | 松下電器産業株式会社 | ストリームデコード装置 |
| US20020040479A1 (en) * | 2000-10-04 | 2002-04-04 | Eric Ehrman | Method and apparatus for streaming content via a network |
| JP4548947B2 (ja) * | 2001-01-17 | 2010-09-22 | パナソニック株式会社 | 多重分離処理装置 |
| US8112311B2 (en) * | 2001-02-12 | 2012-02-07 | Ochoa Optics Llc | Systems and methods for distribution of entertainment and advertising content |
| US6981274B2 (en) * | 2001-03-30 | 2005-12-27 | Intel Corporation | Store and play of broadcast data from a multiplex data stream |
| FI20010760A0 (fi) * | 2001-04-11 | 2001-04-11 | Nokia Corp | Menetelmä radiotaajuisen (RF) signaalin vastaanottamiseksi ja RF-vastaanotin |
| JP3588597B2 (ja) * | 2001-06-15 | 2004-11-10 | シャープ株式会社 | 通信プロトコルに基づく受信装置 |
| US7960005B2 (en) | 2001-09-14 | 2011-06-14 | Ochoa Optics Llc | Broadcast distribution of content for storage on hardware protected optical storage media |
| JP4416361B2 (ja) | 2001-09-14 | 2010-02-17 | パナソニック株式会社 | マルチフォーマットトランスポートストリームデコーダ |
| US7120168B2 (en) * | 2001-11-20 | 2006-10-10 | Sony Corporation | System and method for effectively performing an audio/video synchronization procedure |
| US20030204602A1 (en) * | 2002-04-26 | 2003-10-30 | Hudson Michael D. | Mediated multi-source peer content delivery network architecture |
| US7315622B2 (en) * | 2002-06-27 | 2008-01-01 | Nxp B.V. | Robust method for achieving audio/video synchronization in MPEG decoders in personal video recording applications |
| JP2004078581A (ja) * | 2002-08-19 | 2004-03-11 | Nec Corp | 通信データ処理回路 |
| JP2004274099A (ja) * | 2003-03-05 | 2004-09-30 | Nec Corp | パケット処理回路 |
| JP4459590B2 (ja) * | 2003-10-10 | 2010-04-28 | パナソニック株式会社 | Ｄｔｖデータ処理装置 |
| EP1640844A1 (en) * | 2004-09-27 | 2006-03-29 | STMicroelectronics Limited | Secure OTP using external memory |
| JP4667108B2 (ja) | 2005-04-11 | 2011-04-06 | パナソニック株式会社 | データ処理装置 |
| EP1750454A1 (en) * | 2005-08-05 | 2007-02-07 | Dibcom | Method, device and program for receiving and verifying payload data of a transport stream |
| KR100661174B1 (ko) * | 2005-09-23 | 2006-12-26 | 삼성전자주식회사 | 절전을 위한 클럭의 자동 온/오프가 가능한 모듈장치 및 그클럭 자동 온/오프방법 |
| JP4688165B2 (ja) * | 2005-09-30 | 2011-05-25 | 株式会社リコー | 画像処理装置及び画像処理方法 |
| JPWO2007099659A1 (ja) | 2006-03-01 | 2009-07-16 | パナソニック株式会社 | データ転送装置及びデータ転送方法 |
| JP4962396B2 (ja) * | 2008-04-23 | 2012-06-27 | 日本電気株式会社 | パケット処理装置 |
| JP4971396B2 (ja) * | 2009-09-03 | 2012-07-11 | 日本電信電話株式会社 | 通信処理回路及び通信処理方法 |
| US20110302660A1 (en) * | 2010-06-02 | 2011-12-08 | Rupaka Mahalingaiah | Method and apparatus for securing digital devices with locking clock mechanism |
| US10082538B2 (en) | 2014-11-14 | 2018-09-25 | Cavium, Inc. | Testbench builder, system, device and method |
| US10282315B2 (en) | 2015-03-27 | 2019-05-07 | Cavium, Llc | Software assisted hardware configuration for software defined network system-on-chip |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2630280B1 (fr) | 1988-04-15 | 1990-07-27 | France Etat | Dispositif de reduction de consommation d'energie pour equipement a fonctionnement cyclique tel que commutateur temporel |
| MA23381A1 (fr) * | 1993-12-03 | 1995-07-01 | Scientific Atlanta | Architecture de recepteurs de donnees multi-services |
| US5583562A (en) * | 1993-12-03 | 1996-12-10 | Scientific-Atlanta, Inc. | System and method for transmitting a plurality of digital services including imaging services |
| ATE319229T1 (de) * | 1994-07-21 | 2006-03-15 | Interdigital Tech Corp | Schaltung und verfahren zur stromverbrauchsregelung für ein kommunikationsendgerät |
| US5640398A (en) * | 1995-11-01 | 1997-06-17 | Pmc-Sierra, Inc. | State machine architecture for concurrent processing of multiplexed data streams |
| CA2216573C (en) * | 1996-10-01 | 2006-03-14 | Sony Corporation | Digital tuner having ieee 1394 serial bus interface for providing a plurality of selected programs as a functional unit |
| JPH10213155A (ja) | 1997-01-31 | 1998-08-11 | Unisia Jecs Corp | クラッチの制御装置 |
| KR19980073528A (ko) * | 1997-03-15 | 1998-11-05 | 구자홍 | 엠펙시스템 복호기장치 |
| US6275507B1 (en) * | 1997-09-26 | 2001-08-14 | International Business Machines Corporation | Transport demultiplexor for an MPEG-2 compliant data stream |
-
1999
- 1999-08-24 JP JP23756399A patent/JP4256546B2/ja not_active Expired - Fee Related
-
2000
- 2000-08-22 US US09/649,072 patent/US6728271B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6728271B1 (en) | 2004-04-27 |
| JP2001069106A (ja) | 2001-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4256546B2 (ja) | ストリーム多重分離装置 | |
| KR101073288B1 (ko) | 방송 수신 장치 | |
| JP4838422B2 (ja) | 伝送システム | |
| KR100467298B1 (ko) | 디지털 비디오 데이터를 처리 및 디코딩하기 위한 시스템/방법, 저장 매체 및 삽입형 전자 스마트 카드 | |
| US7463737B2 (en) | System and method for conditional access key encryption | |
| US7310423B2 (en) | Processing multiple encrypted transport streams | |
| US20040181800A1 (en) | Thin DOCSIS in-band management for interactive HFC service delivery | |
| US20020116705A1 (en) | System and method for processing conditional access data | |
| US20020184637A1 (en) | System and method for improved multi-stream multimedia transmission and processing | |
| US7706412B2 (en) | Data processing apparatus and method, and digital broadcasting receiver | |
| US7035335B1 (en) | Transport stream parser | |
| KR20080074600A (ko) | 방송 신호 수신 장치 및 방송 신호 송수신 방법 | |
| US9032453B2 (en) | Method and system for multiplexed transport interface between demodulators (DEMODs) and set-top box (STB) system-on-chips (SoCs) | |
| KR100793133B1 (ko) | 데이터 수신방법 및 그것을 위한 데이터 수신장치 | |
| US7908639B2 (en) | Information transfer apparatus and method, information processing apparatus and method, and information processing system | |
| US20020064376A1 (en) | Content supply method and content data recording/reproducing method and apparatus | |
| JP4391610B2 (ja) | トランスポートストリーム処理装置 | |
| JP4576758B2 (ja) | データ処理装置 | |
| US20020114360A1 (en) | System and method for processing multiple broadcast multimedia streams | |
| US20120151296A1 (en) | Data processing device and data processing method | |
| Jung et al. | Design and implementation of a multi-stream cableCARD with a high-speed DVB-common descrambler | |
| JPH11308582A (ja) | データ受信装置及び方法、並びにデータ送信方法 | |
| US20230252110A1 (en) | Efficient media stream encryption providing full content protection | |
| JP2010130054A (ja) | デスクランブラ、デスクランブル方法、及び制御プログラム | |
| JP2007295179A (ja) | デジタル放送受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060602 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080912 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090106 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090130 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4256546 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130206 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130206 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140206 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |