JP4548947B2 - 多重分離処理装置 - Google Patents
多重分離処理装置 Download PDFInfo
- Publication number
- JP4548947B2 JP4548947B2 JP2001008462A JP2001008462A JP4548947B2 JP 4548947 B2 JP4548947 B2 JP 4548947B2 JP 2001008462 A JP2001008462 A JP 2001008462A JP 2001008462 A JP2001008462 A JP 2001008462A JP 4548947 B2 JP4548947 B2 JP 4548947B2
- Authority
- JP
- Japan
- Prior art keywords
- system clock
- demultiplexing
- packet
- control unit
- output interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 claims description 66
- 238000001914 filtration Methods 0.000 claims description 23
- 230000004044 response Effects 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 11
- 230000006870 function Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000003213 activating effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000007405 data analysis Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Power Sources (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、デジタル放送受信装置に用いられているMPEG２トランスポートストリームを多重分離する多重分離処理装置に関するものである。
【０００２】
【従来の技術】
近年、地球環境を守る意味から、電子機器の省電力化が強く求められるようになってきた。一方で、技術の進歩により非常に複雑な処理が小さな装置で実現できるようになり、デジタル情報家電と呼ばれる高技術を備えた家電製品が、一般家庭に広く普及してきた。これらの家電製品においても、省電力設計が不可欠となっている。
【０００３】
デジタル家電製品の代表として、デジタル放送受信機がある。デジタル放送受信機では、アンテナで受信した放送データをチューナにて選曲し、復調回路にて選局したデータを復調し、多重分離回路にて１つの番組を選んだ後、ＡＶデコーダにてアナログ画像に変換してテレビ画面に表示する、といった処理が必要になる。
【０００４】
ここで、多重分離回路について説明する。
多重分離回路は、復調回路から出力されるトランスポートストリームパケット（ＴＳパケット）をパケット識別子(パケットＩＤ：Packet Identification)によりフィルタリングを行って必要なＴＳパケットのみを抽出し、不必要なＴＳパケットは破棄する。さらに、視聴者を限定するために暗号化されているデータに対して暗号解除処理を施したり、また、必要に応じてＴＳパケットのヘッダ部やペイロードの情報を用いて、詳細にフィルタリングをすることもある。
【０００５】
ＴＳパケットのフォーマットはＭＰＥＧ２規格で決められているが、その処理方法や詳細フィルタリングのフォーマットが放送事業者によって異なることが多いが、複数の仕様に対応できるようにする１つの手段として、プロセッサ型の多重分離回路がある。
【０００６】
以下に、従来のプロセッサ型多重分離回路について図５を用いて説明する。
図５において、従来の多重分離回路は、マイクロコード命令に従って動作するプロセッサ１００と、マイクロコードとプロセッサ１００が動作中のデータを格納するメモリ１０１と、ＴＳパケットに対してフィルタリング処理を施すフィルタ１０２、ＴＳパケット同期をとる同期回路１０３、ＴＳパケットを一時的に記憶するＴＳパケットメモリ１０４、各種処理後のＴＳパケットを順次出力する出力インターフェース１０５とを具備するものである。さらに、暗号解除処理を行うデスクランブラ１０６を有するものもある。
【０００７】
１１０はＤＭＡ(Direct Memory Access)バスであり、ＴＳパケットを各機能ブロックに転送する。１１１はＣＰＵバスであり、プロセッサ１００から出力される命令を各機能ブロックへ伝達する。
【０００８】
このように構成された多重分離処理装置の動作について図３（ａ）を用いて説明する。
Ｓ４０１にて、ＴＳパケットが入力されているかどうかを判断する。ＴＳパケットが入力されていない場合、マイクロコードはＴＳパケット入力されたことを示すフラグをポーリングしながらアイドリング状態となる。
【０００９】
ＴＳパケットが多重分離回路に入力された場合、まず、同期回路１０３にてＴＳパケットの同期をとり、ＴＳパケットの先頭を認識し、ＤＭＡバス１１０を介してＴＳパケットメモリ１０４に一時的に記憶する。
【００１０】
次に、Ｓ４０２において、プロセッサ１００はメモリ１０１に格納されているマイクロコード命令に従って動作し、ＴＳパケットメモリ１０４に記憶されているＴＳパケットのエラーチェックやデータ解析処理を行い、再度ＴＳパケットメモリ１０４に記憶する。
【００１１】
次に、Ｓ４０３において、フィルタ１０２がＴＳパケットメモリ１０４に記憶されたＴＳパケットに対してパケットＩＤによりフィルタリング処理を施す。
【００１２】
次に、Ｓ４０８において、ＴＳパケットが暗号化されているかどうかを判断し、暗号化されていない場合はＳ４０５へ進む。暗号化されている場合はＳ４０４に進み、デスクランブラ１０６にて暗号解除処理を行い、再度ＴＳパケットメモリ１０４に記憶する。
【００１３】
次に、Ｓ４０５において、パケットＩＤによりフィルタリングされたＴＳパケットのセクションが再構成させる。
次に、Ｓ４０６において、再構成されたセクションに対してフィルタリング処理を施し、システム制御に必要な情報が抽出され、メモリ１０１に格納される。そして、プロセッサ１００は抽出したシステム制御情報を用いてメモリ１０１に格納されているマイクロコード命令を実行する。
次に、Ｓ４０７において、各種処理が施されたＴＳパケットが出力インターフェース回路１０５を介して順次出力される。
【００１４】
なお、プロセッサ１００にてフィルタリングやデスクランブル処理を行なうのではなく、各機能ブロックを使用するのは、処理量が多く、プロセッサ処理では性能不足となるからである。
【００１５】
【発明が解決しようとする課題】
しかしながら、上記従来の多重分離回路において、プロセッサ１００が直接ＴＳパケットを処理している間、フィルタ１０２やデスクランブラ１０６は機能していないにも関わらず、システムクロックが各機能ブロックへ供給されており、多重分離回路の動作中と同様の電力を消費している。
【００１６】
また、多重分離回路に入力されるデータが、チューナーあるいは復調回路からの出力ではなく、例えば録画機器からＩＥＥＥ１３９４を介して入力されたＴＳパケットの場合、ＴＳパケットの入力が間欠になる場合が多々ある。ＴＳパケットとＴＳパケットの間、すなわち次のＴＳパケット入力待ちの間、多重分離回路は動作を続けており、従来の多重分離回路はＴＳパケットが入力されるのをひたすら待っているだけである。この程度の処理に通常動作に必要な電力が消費されるのは非常に無駄である。
【００１７】
さらに、入力されるＴＳパケットの入力レートは、放送事業者や接続機器によって様々である。多重分離回路の性能としては、最大入力レートを想定しているが、最大入力レート未満のＴＳパケットが入力された場合には、処理性能に余裕ができてアイドリング時間が増えることになり、無駄な消費電力となる。
本発明は、上記問題点を解消するためになされたものであり、消費電力を低減可能な多重分離処理装置を提供することを目的とする。
【００１８】
【課題を解決するための手段】
上記課題を解決するために、本発明の多重分離処理装置は、パケット形式にて伝送されるデジタルデータを多重分離する多重分離処理装置において、入力されたトランスポートストリームパケットの同期をとり、前記トランスポートストリームパケットの先頭を認識する同期回路と、前記トランスポートストリームパケットが暗号化されている場合に、該トランスポートストリームパケットの暗号を解除するデスクランブラと、マイクロコード命令を格納するメモリと、前記マイクロコード命令に従って動作するプロセッサと、各機能ブロックから供給されるデータを一時的に記憶するＴＳパケットメモリと、トランスポートストリームパケットを多重分離するための条件を格納する条件テーブルと、前記条件テーブルに格納されている前記条件に基づいて前記トランスポートストリ
ームパケットの多重分離を行うフィルタと、前記多重分離処理が施されたトランスポートストリームパケットを順次出力する出力インターフェースと、を備え、前記各機能ブロックが前記マイクロコード命令により動作し、前記入力されたトランスポートストリームパケットに対して多重分離処理を施すことを特徴とするものである。
これにより、マイクロコード命令により各機能ブロックの動作を制御することができ、その結果、従来に比べて細かく電力を制御して消費電力を削減できる。
【００１９】
本発明の多重分離処理装置は、前記多重分離処理装置において、前記各機能ブロックへのシステムクロックの供給を、前記マイクロコード命令により制御し、トランスポートストリームパケットに対する多重分離処理の各操作に必要な機能ブロックのみを動作させる、複数のシステムクロック制御部を備え、前記各機能ブロックは、前記システムクロックが供給されると動作状態になり、前記システムクロックの供給が停止されると停止状態になることを特徴とするものである。
これにより、ＴＳパケットに対する多重分離処理の各操作に必要な機能ブロックのみにシステムクロックを供給して動作状態にすることができ、その結果、低消費電力の多重分離処理装置を実現できる。
【００２０】
本発明の多重分離処理装置は、前記多重分離処理装置において、第１のシステムクロック制御部は、前記デスクランブラの動作開始命令の入力により前記システムクロックの前記デスクランブラへの供給を開始し、前記デスクランブラの動作停止命令の入力により前記システムクロックの前記デスクランブラへの供給を停止することを特徴とするものである。
これにより、ＴＳパケットの暗号解除処理が必要な場合のみデスクランブラを動作させ、消費電力を低減できる。
【００２１】
本発明の多重分離処理装置は、前記多重分離処理装置において、第１のシステムクロック制御部は、前記デスクランブラの動作開始命令の入力により前記システムクロックの前記デスクランブラへの供給を開始し、前記デスクランブラは、処理終了後に前記第１のシステムクロック制御部からのシステムクロック供給を停止可能であることを特徴とするものである。
これにより、暗号解除処理が必要な場合のみデスクランブラを動作させて暗号解除処理を行い、処理終了後にプロセッサからの動作停止命令を待つことなくデスクランブラを停止状態にすることができ、その結果、より効率よく消費電力を低減できる。
【００２２】
本発明の多重分離処理装置は、前記多重分離処理装置において、第２のシステムクロック制御部は、前記フィルタの動作開始命令の入力により前記システムクロックの前記フィルタへの供給を開始し、前記フィルタの動作停止命令の入力により前記システムクロックの前記フィルタへの供給を停止することを特徴とするものである。
これにより、フィルタリング処理が必要な場合のみフィルタを動作させ、消費電力を低減できる。
【００２３】
本発明の多重分離処理装置は、前記多重分離処理装置において、第２のシステムクロック制御部は、前記フィルタの動作開始命令の入力により前記システムクロックの前記フィルタへの供給を開始し、前記フィルタは、処理終了後に前記第２のシステムクロック制御部からのシステムクロック供給を停止可能であることを特徴とするものである。
これにより、フィルタリング処理が必要な場合のみフィルタを動作させてフィルタリング処理を行い、処理終了後にプロセッサからの動作停止命令を待つことなくフィルタを停止状態にすることができ、その結果、より効率よく消費電力を低減できる。
【００２４】
本発明の多重分離処理装置は、前記多重分離処理装置において、第３のシステムクロック制御部は、前記出力インターフェースの動作開始命令の入力により前記システムクロックの前記出力インターフェースへの供給を開始し、前記出力インターフェースの動作停止命令の入力により前記システムクロックの前記出力インターフェースへの供給を停止することを特徴とするものである。
これにより、データ出力が必要な場合のみ出力インターフェースを動作させ、消費電力を低減できる。
【００２５】
本発明の多重分離処理装置は、前記多重分離処理装置において、第３のシステムクロック制御部は、前記出力インターフェースの動作開始命令の入力により前記システムクロックの前記出力インターフェースへの供給を開始し、前記出力インターフェースは、処理終了後に前記第３のシステムクロック制御部からのシステムクロック供給を停止可能であることを特徴とするものである。
これにより、データ出力が必要な場合のみ出力インターフェースを動作させ、処理終了後にプロセッサからの動作停止命令を待つことなく出力インターフェースを停止状態にすることができ、その結果、より効率よく消費電力を低減できる。
【００２６】
本発明の多重分離処理装置は、前記多重分離処理装置において、前記ＴＳパケットメモリは、前記各機能ブロックから供給されるデータを一時的に記憶するワークメモリと、前記プロセッサから前記ワークメモリへのアクセスを制御するメモリコントローラと、を具備することを特徴とするものである。
これにより、ワークメモリがオーバーフローしないように制御することができる。
【００２７】
本発明の多重分離処理装置は、前記多重分離処理装置において、第４のシステムクロック制御部は、前記ワークメモリへのアクセス開始命令の入力により前記システムクロックの前記メモリコントローラへの供給を開始し、前記ワークメモリへのアクセス停止命令の入力により前記システムクロックの前記メモリコントローラへの供給を停止することを特徴とするものである。
これにより、ワークメモリへアクセス要求された場合のみメモリコントローラを動作させ、消費電力を低減できる。
【００２８】
本発明の多重分離処理装置は、前記多重分離処理装置において、前記各機能ブロックの処理に用いられるマイクロコード命令群のうち、特定のマイクロコード命令実行時にシステムクロックの動作周波数を低下させることを特徴とするものである。
これにより、特定の命令実行時にクロック周波数を低下させて消費電力を低減できる。
【００２９】
本発明の多重分離処理装置は、前記多重分離処理装置において、前記同期回路に入力されたトランスポートストリームパケットデータの上限レートを設定可能なレジスタと、前記レジスタの設定値に基づいてシステムクロックの動作周波数を制御する動作周波数制御部と、を具備することを特徴とするものである。
これにより、各機能ブロックの処理動作に応じてシステムクロックの動作周波数を制御して、効率よく消費電力を低減できる。
【００３０】
本発明の多重分離処理装置は、前記多重分離処理装置において、複数の前記レジスタと、前記各レジスタが保持する値あるいはその一部のビットを加算する加算器と、を具備することを特徴とするものである。
これにより、複数の入力データを処理可能であり、かつ、複数の入力レートに応じてシステムクロックの動作周波数を最適化することが可能であり、その結果、より効率よく消費電力を低減できる。
【００３１】
【発明の実施の形態】
以下に、本実施の形態について図面を参照しながら説明する。なお、ここで示す実施の形態はあくまでも一例であって、必ずしもこの実施の形態に限定されるものではない。
【００３２】
（実施の形態１）
以下に本発明の実施の形態１に係る多重分離処理装置について図面を参照しながら説明する。
実施の形態１は、請求項１から請求項８に対応するものである。
図１は、実施の形態１に係る多重分離処理装置の構成を示すブロック図である。図１において、２０１はデスクランブラであり、ＴＳパケットが暗号化されている場合、ＴＳパケットの暗号を解除する。２０２はフィルタであり、条件テーブルに格納されている条件に基づいてＴＳパケットの多重分離を行う。２０３は出力インターフェースであり、ＴＳパケットメモリ２０９に記憶されている多重分離処理後のＴＳパケットを順次出力する。２０４はプロセッサであり、メモリ２０５に格納されているマイクロコード命令に従って動作する。２０５はメモリであり、システム制御を行うためのマイクロコードやプロセッサ２０４が動作中のデータを格納する。２０６は同期回路であり、入力されたＴＳパケットの同期をとり、ＴＳパケットの先頭を認識する。２０９はＴＳパケットメモリであり、ワークメモリ２０７とメモリコントローラ２０８とからなり、ワークメモリ２０７は各機能ブロックから供給されるデータを一時的に記憶し、メモリコントローラ２０８はプロセッサ２０４からワークメモリ２０７へのアクセスを制御する。２１１はＤＭＡバスであり、ＴＳパケットを各機能ブロックへ転送する。２１２はＣＰＵバスであり、マイクロコード命令を各機能ブロックへ伝達する。
【００３３】
このような構成の多重分離処理装置は、各機能ブロックへのシステムクロックの供給をマイクロコード命令により制御し、ＴＳパケットに対する多重分離処理の各操作に必要な機能ブロックのみを動作させる、複数のシステムクロック制御部を備え、各機能ブロックは、システムクロックが供給されると動作状態になり、システムクロックの供給が停止されると停止状態になるものである。なお、システムクロックの動作周波数は各機能ブロックにおける動作周波数に依存するため、各機能ブロック毎にシステムクロック制御部を設ける必要があり、本実施の形態１では、デスクランブラ２０１を制御する第１のシステムクロック制御部２１、フィルタ２０２を制御する第２のシステムクロック制御部２２、出力インターフェースを制御する第３のシステムクロック制御部２３、メモリコントローラ２０８を制御する第４のシステムクロック制御部２４を備えた場合について説明する。
【００３４】
以下に、実施の形態１に係る多重分離処理装置の動作について説明する。
初期状態において、デスクランブラ２０１、フィルタ２０２、出力インターフェース２０３、ＴＳパケットメモリ２０９などの各機能ブロックは、システムクロックが供給されず、停止状態である。
【００３５】
多重分離処理装置にＴＳパケットが入力されると、まず、同期回路２０６にてＴＳパケットの同期をとり、ＴＳパケットの先頭を認識する。そして、ＴＳパケットはＤＭＡバス２１１を介してＴＳパケットメモリ２０９に一時的に記憶される。
【００３６】
プロセッサ２０４は、フィルタ２０２の動作開始命令をＣＰＵバス２１２を介して第２のシステムクロック制御部２２へ伝達し、システムクロック制御部２２は動作開始命令が入力されるとシステムクロックのフィルタ２０２への供給を開始し、フィルタ２０２が起動する。
【００３７】
ＴＳパケットメモリ２０９に記憶されているＴＳパケットがＤＭＡバス２１１を介してフィルタ２０２へ転送され、条件テーブルに格納されている条件に基づいてパケットＩＤによりＴＳパケットのフィルタリング処理が行われる。
【００３８】
フィルタリング処理の結果、必要であると判定されたＴＳパケットは、ＤＭＡバス２１１を介して再度ＴＳパケットメモリ２０９に記憶され、不必要であると判定されたＴＳパケットは破棄される。
【００３９】
プロセッサ２０４はフィルタリングの結果を確認した後、フィルタ２０２の動作停止命令をＣＰＵバス２１２を介して第２のシステムクロック制御部２２へ伝達し、第２のシステムクロック制御部２２は動作停止命令が入力されるとシステムクロックのフィルタ２０２への供給を停止し、フィルタ２０２は停止状態になる。このように、フィルタリング処理が必要な場合のみフィルタ２０２を起動させて、消費電力を低減できる。
【００４０】
また、フィルタ２０２を停止状態にする方法として、フィルタ２０２がフィルタリング処理終了後、即座にみずからシステムクロック供給を停止させる方法もあり、この場合、フィルタ２０２は停止状態であるがフィルタ２０２の出力値は保持されたままであり、プロセッサ２０４が結果を確認できる。このように、プロセッサ２０４がフィルタ２０２から処理終了信号を受け取って、フィルタ２０２の動作停止命令を出力することなく、フィルタ２０２を停止状態にすることができ、その結果、より効率よく消費電力を低減できる。
【００４１】
暗号解除処理を必要とする場合、プロセッサ２０４は、デスクランブラ２０１の動作開始命令をＣＰＵバス２１２を介して第１のシステムクロック制御部２１へ伝達し、第１のシステムクロック制御部２１は動作開始命令が入力されるとシステムクロックのデスクランブラ２０１への供給を開始し、デスクランブラ２０１が起動する。
【００４２】
ＴＳパケットメモリ２０９に記憶されているＴＳパケットがＤＭＡバス２１１を介してデスクランブラ２０１へ転送され、ＴＳパケットの暗号解除処理が行われる。暗号解除されたＴＳパケットは、ＤＭＡバス２１１を介して再度ＴＳパケットメモリ２０９に記憶される。
【００４３】
暗号解除処理が終了すると、プロセッサ２０４はデスクランブラ２０１の動作停止命令をＣＰＵバス２１２を介して第１のシステムクロック制御部２１へ伝達し、第１のシステムクロック制御部２１は動作停止命令が入力されるとシステムクロックのデスクランブラ２０１への供給を停止し、デスクランブラ２０１は停止状態になる。このように、暗号解除処理を必要とする場合のみデスクランブラ２０１を起動させて、消費電力を低減できる。
【００４４】
また、デスクランブラ２０１を停止状態にする別の方法として、デスクランブラ２０１が暗号解除処理終了後にシステムクロックの供給を停止させることにより、デスクランブラ２０１が停止状態になる方法もある。これにより、プロセッサ２０４がデスクランブラ２０１から処理終了信号を受け取って、デスクランブラ２０１の動作停止命令を出力することなく、デスクランブラ２０１を停止状態にすることができ、その結果、より効率よく消費電力を低減できる。
【００４５】
ＴＳパケットのデータには暗号を解除するための鍵情報や番組表などを含むセクションと呼ばれるデータを有するものがあり、必要なセクションのみを抽出するためのフィルタリング処理が必要である場合、前述した方法により、フィルタ２０２にてＴＳパケットのフィルタリング処理が行われ、必要なデータを再びＴＳパケットメモリ２０９に記憶する。フィルタリング処理完了後、フィルタ２０２は停止状態になる。
【００４６】
各種処理終了後、プロセッサ２０４は、出力インターフェース２０３の動作開始命令を第３のシステムクロック制御部２３へＣＰＵバス２１２を介して伝達し、第３のシステムクロック制御部２３が動作開始命令が入力されるとシステムクロックの出力インターフェース２０３への供給を開始し、出力インターフェース２０３が起動する。
【００４７】
ＴＳパケットメモリ２０９に記憶されている各種処理後のＴＳパケットは、ＤＭＡバスを２１１を介して出力インターフェース２０３へ転送され、順次、出力インターフェース２０３から出力される。
【００４８】
出力インターフェース２０３の処理が終了すると、プロセッサ２０４は出力インターフェース２０３の動作停止命令をＣＰＵバス２１２を介して第３のシステムクロック制御部２３へ伝達し、第３のシステムクロック制御部２３は動作停止命令が入力されるとシステムクロックの出力インターフェース２０３への供給を停止し、出力インターフェース２０３が停止状態になる。このように、データ出力が必要な場合のみ出力インターフェース２０３を起動させて、消費電力を低減できる。
【００４９】
また、出力インターフェース２０３を停止状態にする別の方法として、出力インターフェース２０３が処理終了後に自らシステムクロックの供給を停止させることにより、出力インターフェース２０３が停止状態になる方法もある。このように、プロセッサ２０４が出力インターフェース２０３から処理終了信号を受け取って、出力インターフェース２０３の動作停止命令を出力することなく、出力インターフェース２０３を停止状態にすることができ、その結果、より効率よく消費電力を低減できる。
【００５０】
なお、各種処理完了の伝達方法としては、割り込みや一定周期でプロセッサがポーリング、一定の時間が経過したあと、処理完了したものとみなす方法などがある。
【００５１】
ここで、ＴＳパケットメモリ２０９について説明する。
ワークメモリ２０７へアクセスを要求する場合、プロセッサ２０４は、ワークメモリ２０８へのアクセス要求命令を第４のシステムクロック制御部２４へＣＰＵバス２１２を介して伝達し、第４のシステムクロック制御部２４はシステムクロックのメモリコントローラ２０８への供給を開始し、メモリコントローラ２０８が起動し、ワークメモリ２０７へアクセス可能となる。そして、ＤＭＡバス２１１を介して転送されたＴＳパケットをワークメモリ２０７へ記憶したり、ワークメモリ２０７に記憶されているＴＳパケットがＤＭＡバス２１１を介して各機能ブロックへ転送され、各種処理が行われる。
【００５２】
ワークメモリ２０７の処理終了後、プロセッサ２０４は、ワークメモリ２０８へのアクセス停止命令を第４のシステムクロック制御部２４へ伝達し、第４のシステムクロック制御部２４はシステムクロックのメモリコントローラ２０８への供給を停止し、メモリコントローラ２０８が停止状態になる。このように、ワークメモリ２０７へのアクセスが要求された場合のみメモリコントローラ２０８を動作させワークメモリ２０７へのアクセスを行い、消費電力を低減できる。
【００５３】
次に、システムクロック制御部について図２を用いて説明する。
図２(a)は、システムクロック制御部の構成を示すブロック図であり、図２(b)は各種信号の信号波形を示す図である。
図２(a)において、３１０はエッジトリガータイプのＲＳフリップフロップ（ＲＳ-ＦＦ）であり、非同期リセット信号Ｒが入力されるとＨレベル信号を出力し、セット信号Ｓが入力されるとＬレベル信号を出力する。３１１はディレイフリップフロップ（Ｄ-ＦＦ）であり、ＲＳ-ＦＦ３１０に接続され、反転クロック信号３０７が入力されると動作し、ＲＳ-ＦＦ３１０より出力された信号を信号ＡとしてＡＮＤゲート３１２へ出力する。３１２はＡＮＤゲートであり、出力信号ＡがＨレベルの場合にシステムクロック３０６が入力されると制御システムクロックＢを出力する。なお、制御システムクロックＢは、機能ブロック３１３とＲＳ-ＦＦ３１０に接続されている。３１３は機能ブロックであり、制御システムクロックＢの入力により動作する。３１４はインバータであり、システムクロック３０６を反転させ、反転クロック３０７として出力する。
【００５４】
以下に、システムクロック制御部の動作について説明する。
多重分離処理装置の初期状態において、システムクロック制御部２１〜２４は停止状態である。
【００５５】
プロセッサ２０４から機能ブロック３１３の動作開始命令がシステムクロック制御部２１〜２４に伝達された場合、非同期リセット信号ＲがＲＳ-ＦＦ３１０に入力され、ＲＳ-ＦＦ３１０はＨレベル信号を出力し、Ｄ-ＦＦ３１１を介してＡＮＤゲート３１２に入力される。そして、ＡＮＤゲート３１２は、システムクロック３０６を制御システムクロックＢとして機能ブロック３１３へ供給し、制御システムクロックＢの入力により機能ブロック３１３が動作状態になる。
【００５６】
機能ブロック３１３の処理が終了し、プロセッサ２０４から機能ブロック３１３の動作停止命令がシステムクロック制御部２１〜２４へ伝達された場合、ＲＳ-ＦＦ３１０にセット信号Ｓが入力され、ＲＳ-ＦＦ３１０はＬレベル信号を出力する。Ｌレベル信号はＤ-ＦＦ３１１を介してＡＮＤゲート３１２に入力され、制御システムクロックＢの機能ブロック３１３への供給が停止され、機能ブロック３１３は停止状態になる。機能ブロック３１３が停止状態の場合、Ｄ-ＦＦ３１１のみにクロックが供給され、システムクロック制御部２１〜２４の消費電力を大幅に削減できる。
【００５７】
このような実施の形態１に係る多重分離処理装置では、マイクロコード命令により各機能ブロックを動作させ、ＴＳパケットの多重分離処理が行われるようにしたので、従来に比べて細かく電力を制御して消費電力を削減できる。
【００５８】
また、各機能ブロックへのシステムクロックの供給をマイクロコード命令により制御し、ＴＳパケットに対する多重分離処理の各操作に必要な機能ブロックを動作させる、複数のシステムクロック制御部、例えば、デスクランブラ２０１、ＴＳパケットメモリ２０９、フィルタ２０２、出力インターフェース２０３の各機能ブロックにシステムクロック制御部２１〜２４を設けたことより、各操作に必要な機能ブロックのみを動作させることができ、その結果、低消費電力の多重分離処理装置を実現できる。
【００５９】
（実施の形態２）
以下に、実施の形態２に係る多重分離処理装置について図面を参照しながら説明する。
実施の形態２は、請求項１及び請求項９に対応するものである。
本実施の形態では、ＴＳパケット入力待ちの専用命令処理においてクロック周波数を低下させるようにした多重分離処理装置について図３を用いて説明する。
【００６０】
図３(a)はＴＳパケットの多重分離処理手順を示すフローチャート図であり、Ｓ４０２からＳ４０７までの処理については前記の従来の技術で述べたので、説明を省略する。
【００６１】
Ｓ４０１において、ＴＳパケットが多重分離処理装置に入力されていない場合、クロック周波数を低下させ、マイクロコードはＴＳパケットが入力されたことを示すフラグをポーリングしながらアイドリング状態となる。このように、ポーリング中はクロック周波数を低下させ、消費電力を低減できる。
【００６２】
なお、ポーリングは毎クロックする必要はないが、ＴＳパケットが入力されなければ他に処理することがないので、毎クロック繰り返すことになる。
【００６３】
次に、プロセッサの処理について図３(b)を用いて説明する。
まず、Ｓ４５１において、プログラムメモリから命令をフェッチする。次に、Ｓ４５２において、命令コードをデコードし、Ｓ４５３において、命令を実行し、演算、ロード、分岐判定などを行う。そして、Ｓ４５４において、書き戻しやステータスフラグ反映などの処理が行われる。
【００６４】
命令のフェッチ及びデコードの結果マイクロコード命令がＴＳパケット入力待ち専用命令であった場合、フラグを構成するレジスタの出力信号が通常与えられているクロックを低周波数のクロックに切り替え、命令実行後のステータスとしてクロック低下を示すフラグを立てる。このように、特定の命令、例えば、ＴＳパケット入力待ち専用命令実行中は低周波数クロックで動作させることができ、その結果、ポーリング中の消費電力を抑えることができる。
【００６５】
ＴＳパケットが多重分離処理装置に入力されると、Ｓ４０１のＴＳパケット待ち専用命令のループから抜け出し、次の処理に進むが、次の処理命令は、通常のクロック周波数で動作する命令であるため、クロック低下を示すステータスフラグは降ろされ、通常のクロックに切り替わり、以降の処理では通常のクロック周波数にて動作する。
【００６６】
なお、本実施例のようなクロック周波数を低下させる命令は、ＴＳパケット待ち専用命令に限らず、例えば、周波数を低下しても構わない（最大性能を要求しない）命令であった場合には、命令実行の結果、クロック低下を示すフラグを立てるようにしてもよい。
【００６７】
このような実施の形態２に係る多重分離処理装置では、マイクロコード命令により各機能ブロックを、例えば、各機能ブロックに用いられるマイクロコード命令群のうち、特定のマイクロコード命令実行時にシステムクロックの動作周波数を低下させて動作させ、ＴＳパケットの多重分離が行われるようにしたので、特定の命令実行時に周波数を低下させて消費電力を低減できる。
【００６８】
（実施の形態３）
以下に、実施の形態３に係る多重分離処理装置について説明する。
実施の形態３は、請求項１、請求項１０及び請求項１１に対応するものである。
図４は、実施の形態３に係る多重分離処理装置の構成を示すブロック図である。
【００６９】
図４において、５０１は同期回路であり、入力されたＴＳパケットの同期をとり、ＴＳパケットの先頭を認識する。５０２はレジスタであり、同期回路５０１に入力されたＴＳパケットの上限レートを設定可能である。５０３は動作周波数制御部であり、レジスタ５０２の設定値に基づいてシステムクロックの動作周波数を制御し、動作システムクロック５１１を出力する。５０４はプロセッサであり、メモリ５１２に格納されているマイクロコードに従って動作する。５０５は出力インターフェースであり、ＴＳパケットメモリ５０７に記憶されている多重分離処理後のＴＳパケットを順次出力する。５０６はデスクランブラであり、ＴＳパケットが暗号化されている場合、ＴＳパケットの暗号を解除する。５０７はＴＳパケットメモリであり、各機能ブロックから供給されるデータを一時的に記憶する。５０８はフィルタであり、条件テーブルに格納されている条件に基づいてＴＳパケットの多重分離を行う。５０９はＤＭＡバスであり、ＴＳパケットを各機能ブロックへ転送する。５１０はＣＰＵバスであり、マイクロコード命令を各機能ブロックへ伝達する。５１２はメモリであり、プロセッサを制御するためのマイクロコードやプロセッサ５０４が動作中のデータを格納する。
【００７０】
このような構成の多重分離処理装置の動作について説明する。
初期状態において、デスクランブラ５０６、フィルタ５０８、出力インターフェース５０５、及びＴＳパケットメモリ５０７の各機能ブロックは、システムクロックが供給されず、停止状態である。
【００７１】
多重分離処理装置にＴＳパケットが入力されると、まず、同期回路５０１にてＴＳパケットの同期をとり、ＴＳパケットの先頭を認識する。そして、ＴＳパケットはＤＭＡバス５０９を介してＴＳパケットメモリ５０７に一時的に記憶される。
【００７２】
プロセッサ５０４は、フィルタリング処理命令をフィルタ５０８へＣＰＵバス５１０を介して伝達する。ＴＳパケットメモリ５０７に記憶されているＴＳパケットがＤＭＡバス５０９を介してフィルタ５０８へ転送され、条件テーブルに格納されている条件に基づいてパケットＩＤによりＴＳパケットのフィルタリング処理が行われる。フィルタリング処理の結果、必要であると判定されたＴＳパケットは、ＤＭＡバス５０９を介して再度ＴＳパケットメモリ５０７に記憶され、不必要であると判定されたＴＳパケットは破棄される。
【００７３】
暗号解除処理を必要とする場合、プロセッサ５０４は、暗号解除処理命令をＣＰＵバス５１０を介してデスクランブラ５０６へ伝達する。そして、ＴＳパケットメモリ５０７に記憶されているＴＳパケットがＤＭＡバス５０９を介してデスクランブラ５０６へ転送され、ＴＳパケットの暗号解除処理が行われる。暗号解除されたＴＳパケットは、ＤＭＡバス５０９を介して再度ＴＳパケットメモリ５０７に記憶される。
【００７４】
ＴＳパケットのデータには暗号を解除するための鍵情報や番組表などを含むセクションと呼ばれるデータを有するものがあり、必要なセクションのみを抽出するためのフィルタリング処理が必要である場合、前述した方法により、フィルタ５０８にてＴＳパケットのフィルタリング処理が行われ、必要なデータを再びＴＳパケットメモリ５０７に記憶する。
【００７５】
各種処理終了後、プロセッサ２０４は、データ出力命令を出力インターフェース５０５へＣＰＵバス２１２を介して伝達する。そして、ＴＳパケットメモリ５０７に記憶されている各種処理後のＴＳパケットがＤＭＡバスを５０９を介して出力インターフェース５０５へ転送され、順次、出力インターフェース５０５から出力される。
【００７６】
なお、動作周波数制御部５０３は、上述した各種処理を行う各機能ブロックへＴＳパケットの入力ビットレートに最適なシステムクロックを供給するため、通常のシステムクロックが入力された場合と比較して多重分離処理装置の省電力化が可能である。
【００７７】
また、複数の前記レジスタを有し、複数の入力データを処理可能な同期回路と、前記各レジスタが保持する値あるいはその一部のビットを加算する加算器と、を具備するようにすれば、複数の入力レートに応じてシステムクロックの動作周波数を最適化することが可能であり、消費電力を低減できる。
【００７８】
次に、システムクロックの動作周波数の決定方法について説明する。
レジスタ５０２はＴＳパケットの入力ビットレートをカウントし、上限レートを決定する。また、複数のＴＳパケットの入力が可能な同期回路５０１に対してもカウントが可能であり、この場合、すべての上限レートを加算し、全ビットレートを上限レートとしてレジスタ５０２に記録する。
【００７９】
ＴＳパケットが入力されない間にレジスタ５０２の値を切り替え、プロセッサ５０４はこのレジスタ５０２の値を確認する。通常は確認した値によって動作周波数を切り替えるが、プロセッサ５０４のオーバーヘッドを削減するために、プロセッサ５０４はこのレジスタ５０２の上位ビットを確認し、２，３段階の動作周波数の切り替えのみを行うことも可能である。
【００８０】
上述した方法により最適なの動作周波数が決定した場合、プロセッサ５０４は動作周波数決定信号を周波数制御部５０３に送り、即座に最適な動作周波数の動作システムクロック５１１が供給される。
【００８１】
なお、システムクロックの制御方法としては、多重分離処理装置内に周波数分周回路を設け、プロセッサからの命令により最適なクロックを選択する方法、もしくは、外部の位相比較器(Phase Lock Loop）の周波数選択レジスタを切り替えて最適なシステムクロックを制御する行う方法、などがあげられる。
【００８２】
このような実施の形態３に係る多重分離処理装置では、入力されたＴＳパケットデータの上限レートを設定可能なレジスタ５０２と、レジスタ５０２の設定値に基づいてシステムクロックの動作周波数を制御する動作周波数制御部５０３とを具備したことより、各種処理に応じて動作周波数を切り替えて各機能ブロックを動作させることができ、その結果、低消費電力の多重分離処理装置を実現できる。
【００８３】
【発明の効果】
本発明の多重分離処理装置によれば、パケット形式にて伝送されるデジタルデータを多重分離する多重分離処理装置において、入力されたトランスポートストリームパケットの同期をとり、前記トランスポートストリームパケットの先頭を認識する同期回路と、前記トランスポートストリームパケットが暗号化されている場合に、該トランスポートストリームパケットの暗号を解除するデスクランブラと、マイクロコード命令を格納するメモリと、前記マイクロコード命令に従って動作するプロセッサと、各機能ブロックから供給されるデータを一時的に記憶するＴＳパケットメモリと、トランスポートストリームパケットを多重分離するための条件を格納する条件テーブルと、前記条件テーブルに格納されている前記条件に基づいて前記トランスポートストリームパケットの多重分離を行うフィルタと、前記多重分離処理が施されたトランスポートストリームパケットを順次出力する出力インターフェースと、を備え、前記各機能ブロックが前記マイクロコード命令により動作し、前記入力されたトランスポートストリームパケットに対して多重分離処理を施すようにしたので、マイクロコード命令により各機能ブロックの動作を制御することができ、その結果、従来に比べて細かく電力を制御して消費電力を削減できる。
【００８４】
本発明の多重分離処理装置によれば、前記多重分離処理装置において、前記各機能ブロックへのシステムクロックの供給を、前記マイクロコード命令により制御し、トランスポートストリームパケットに対する多重分離処理の各操作に必要な機能ブロックのみを動作させる、複数のシステムクロック制御部を備え、前記各機能ブロックは、前記システムクロックが供給されると動作状態になり、前記システムクロックの供給が停止されると停止状態になるようにしたので、ＴＳパケットに対する多重分離処理の各操作に必要な機能ブロックのみを動作させることができ、その結果、低消費電力の多重分離処理装置を実現できる。
【００８５】
本発明の多重分離処理装置によれば、前記多重分離処理装置において、第１のシステムクロック制御部は、前記デスクランブラの動作開始命令の入力により前記システムクロックの前記デスクランブラへの供給を開始し、前記デスクランブラの動作停止命令の入力により前記システムクロックの前記デスクランブラへの供給を停止するようにしたので、ＴＳパケットの暗号解除処理が必要な場合のみデスクランブラを動作させ、消費電力を低減できる。
【００８６】
本発明の多重分離処理装置によれば、前記多重分離処理装置において、第１のシステムクロック制御部は、前記デスクランブラの動作開始命令の入力により前記システムクロックの前記デスクランブラへの供給を開始し、前記デスクランブラは、処理終了後に前記第１のシステムクロック制御部からのシステムクロック供給を停止可能であるようにしたので、暗号解除処理が必要な場合のみデスクランブラを動作させて暗号解除処理を行い、処理終了後にプロセッサからの動作停止命令を待つことなくデスクランブラを停止状態にすることができ、その結果、より効率よく消費電力を低減できる。
【００８７】
本発明の多重分離処理装置によれば、前記多重分離処理装置において、第２のシステムクロック制御部は、前記フィルタの動作開始命令の入力により前記システムクロックの前記フィルタへの供給を開始し、前記フィルタの動作停止命令の入力により前記システムクロックの前記フィルタへの供給を停止するようにしたので、フィルタリング処理が必要な場合のみフィルタを動作させ、消費電力を低減できる。
【００８８】
本発明の多重分離処理装置によれば、前記多重分離処理装置において、第２のシステムクロック制御部は、前記フィルタの動作開始命令の入力により前記システムクロックの前記フィルタへの供給を開始し、前記フィルタは、処理終了後に前記第２のシステムクロック制御部からのシステムクロック供給を停止可能であるようにしたので、フィルタリング処理が必要な場合のみフィルタを動作させてフィルタリング処理を行い、処理終了後にプロセッサからの動作停止命令を待つことなくフィルタを停止状態にすることができ、その結果、より効率よく消費電力を低減できる。
【００８９】
本発明の多重分離処理装置によれば、前記多重分離処理装置において、第３のシステムクロック制御部は、前記出力インターフェースの動作開始命令の入力により前記システムクロックの前記出力インターフェースへの供給を開始し、前記出力インターフェースの動作停止命令の入力により前記システムクロックの前記出力インターフェースへの供給を停止するようにしたので、データ出力が必要な場合のみ出力インターフェースを動作させ、消費電力を低減できる。
【００９０】
本発明の多重分離処理装置によれば、前記多重分離処理装置において、第３のシステムクロック制御部は、前記出力インターフェースの動作開始命令の入力により前記システムクロックの前記出力インターフェースへの供給を開始し、前記出力インターフェースは、処理終了後に前記第３のシステムクロック制御部からのシステムクロック供給を停止可能であるようにしたので、データ出力が必要な場合のみ出力インターフェースを動作させ、処理終了後にプロセッサからの動作停止命令を待つことなく出力インターフェースを停止状態にすることができ、その結果、より効率よく消費電力を低減できる。
【００９１】
本発明の多重分離処理装置によれば、前記多重分離処理装置において、前記ＴＳパケットメモリは、前記各機能ブロックから供給されるデータを一時的に記憶するワークメモリと、前記プロセッサから前記ワークメモリへのアクセスを制御するメモリコントローラと、を具備することより、ワークメモリがオーバーフローしないように制御することができる。
【００９２】
本発明の多重分離処理装置によれば、前記多重分離処理装置において、第４のシステムクロック制御部は、前記ワークメモリへのアクセス開始命令の入力により前記システムクロックの前記メモリコントローラへの供給を開始し、前記ワークメモリへのアクセス停止命令の入力により前記システムクロックの前記メモリコントローラへの供給を停止するようにしたので、ワークメモリへアクセス要求された場合のみメモリコントローラを動作させ、消費電力を低減できる。
【００９３】
本発明の多重分離処理装置によれば、前記多重分離処理装置において、前記各機能ブロックの処理に用いられるマイクロコード命令群のうち、特定のマイクロコード命令実行時にシステムクロックの動作周波数を低下させるようにしたので、特定の命令実行時にクロック周波数を低下させて消費電力を低減できる。
【００９４】
本発明の多重分離処理装置によれば、前記多重分離処理装置において、前記同期回路に入力されたトランスポートストリームパケットデータの上限レートを設定可能なレジスタと、前記レジスタの設定値に基づいてシステムクロックの動作周波数を制御する動作周波数制御部と、を具備することより、各機能ブロックの処理動作に応じてシステムクロックの動作周波数を制御して効率よく消費電力を低減できる。
【００９５】
本発明の多重分離処理装置によれば、前記多重分離処理装置において、複数の前記レジスタと、前記各レジスタが保持する値あるいはその一部のビットを加算する加算器と、を具備することより、複数の入力データを処理可能であり、かつ、複数の入力レートに応じてシステムクロックの動作周波数を最適化することが可能であり、その結果、より効率よく消費電力を低減できる。
【図面の簡単な説明】
【図１】実施の形態１に係る多重分離処理装置の構成を示すブロック図である。
【図２】図２(ａ)はシステムクロック制御部の構成を示すブロック図であり、図２(ｂ)は各信号の信号波形を示す図である。
【図３】図３(a)は多重分離処理装置の処理手順を示す図であり、図３(b)はプロセッサの処理手順を示す図である。
【図４】実施の形態３に係る多重分離処理装置の構成を示すブロック図である。
【図５】従来の多重分離回路の構成を示すブロック図である。
【符号の説明】
１００ プロセッサ
１０１ メモリ
１０２ フィルタ
１０３ 同期回路
１０４ ＴＳパケットメモリ
１０５ 出力インターフェース
１０６ デスクランブラ
１１０ ＤＭＡバス
１１１ ＣＰＵバス
２０１ デスクランブラ
２０２ フィルタ
２０３ 出力インターフェース
２０４ プロセッサ
２０５ メモリ
２０６ 同期回路
２０７ ワークメモリ
２０８ メモリコントローラ
２０９ ＴＳパケットメモリ
２１１ ＤＭＡバス
２１２ ＣＰＵバス
２１〜２４ システムクロック制御部
３０６ システムクロック
３０７ 反転クロック
３１０ ＲＳフリップフロップ
３１１ ディレイフリップフロップ
３１２ ＡＮＤゲート
３１３ 機能ブロック
３１４ インバータ
５０１ 同期回路
５０２ レジスタ
５０３ 動作周波数制御部
５０４ プロセッサ
５０５ 出力インターフェース
５０６ デスクランブラ
５０７ ＴＳパケットメモリ
５０８ フィルタ
５０９ ＤＭＡバス
５１０ ＣＰＵバス
５１１ 動作システムクロック
５１２ メモリ
【発明の属する技術分野】
本発明は、デジタル放送受信装置に用いられているMPEG２トランスポートストリームを多重分離する多重分離処理装置に関するものである。
【０００２】
【従来の技術】
近年、地球環境を守る意味から、電子機器の省電力化が強く求められるようになってきた。一方で、技術の進歩により非常に複雑な処理が小さな装置で実現できるようになり、デジタル情報家電と呼ばれる高技術を備えた家電製品が、一般家庭に広く普及してきた。これらの家電製品においても、省電力設計が不可欠となっている。
【０００３】
デジタル家電製品の代表として、デジタル放送受信機がある。デジタル放送受信機では、アンテナで受信した放送データをチューナにて選曲し、復調回路にて選局したデータを復調し、多重分離回路にて１つの番組を選んだ後、ＡＶデコーダにてアナログ画像に変換してテレビ画面に表示する、といった処理が必要になる。
【０００４】
ここで、多重分離回路について説明する。
多重分離回路は、復調回路から出力されるトランスポートストリームパケット（ＴＳパケット）をパケット識別子(パケットＩＤ：Packet Identification)によりフィルタリングを行って必要なＴＳパケットのみを抽出し、不必要なＴＳパケットは破棄する。さらに、視聴者を限定するために暗号化されているデータに対して暗号解除処理を施したり、また、必要に応じてＴＳパケットのヘッダ部やペイロードの情報を用いて、詳細にフィルタリングをすることもある。
【０００５】
ＴＳパケットのフォーマットはＭＰＥＧ２規格で決められているが、その処理方法や詳細フィルタリングのフォーマットが放送事業者によって異なることが多いが、複数の仕様に対応できるようにする１つの手段として、プロセッサ型の多重分離回路がある。
【０００６】
以下に、従来のプロセッサ型多重分離回路について図５を用いて説明する。
図５において、従来の多重分離回路は、マイクロコード命令に従って動作するプロセッサ１００と、マイクロコードとプロセッサ１００が動作中のデータを格納するメモリ１０１と、ＴＳパケットに対してフィルタリング処理を施すフィルタ１０２、ＴＳパケット同期をとる同期回路１０３、ＴＳパケットを一時的に記憶するＴＳパケットメモリ１０４、各種処理後のＴＳパケットを順次出力する出力インターフェース１０５とを具備するものである。さらに、暗号解除処理を行うデスクランブラ１０６を有するものもある。
【０００７】
１１０はＤＭＡ(Direct Memory Access)バスであり、ＴＳパケットを各機能ブロックに転送する。１１１はＣＰＵバスであり、プロセッサ１００から出力される命令を各機能ブロックへ伝達する。
【０００８】
このように構成された多重分離処理装置の動作について図３（ａ）を用いて説明する。
Ｓ４０１にて、ＴＳパケットが入力されているかどうかを判断する。ＴＳパケットが入力されていない場合、マイクロコードはＴＳパケット入力されたことを示すフラグをポーリングしながらアイドリング状態となる。
【０００９】
ＴＳパケットが多重分離回路に入力された場合、まず、同期回路１０３にてＴＳパケットの同期をとり、ＴＳパケットの先頭を認識し、ＤＭＡバス１１０を介してＴＳパケットメモリ１０４に一時的に記憶する。
【００１０】
次に、Ｓ４０２において、プロセッサ１００はメモリ１０１に格納されているマイクロコード命令に従って動作し、ＴＳパケットメモリ１０４に記憶されているＴＳパケットのエラーチェックやデータ解析処理を行い、再度ＴＳパケットメモリ１０４に記憶する。
【００１１】
次に、Ｓ４０３において、フィルタ１０２がＴＳパケットメモリ１０４に記憶されたＴＳパケットに対してパケットＩＤによりフィルタリング処理を施す。
【００１２】
次に、Ｓ４０８において、ＴＳパケットが暗号化されているかどうかを判断し、暗号化されていない場合はＳ４０５へ進む。暗号化されている場合はＳ４０４に進み、デスクランブラ１０６にて暗号解除処理を行い、再度ＴＳパケットメモリ１０４に記憶する。
【００１３】
次に、Ｓ４０５において、パケットＩＤによりフィルタリングされたＴＳパケットのセクションが再構成させる。
次に、Ｓ４０６において、再構成されたセクションに対してフィルタリング処理を施し、システム制御に必要な情報が抽出され、メモリ１０１に格納される。そして、プロセッサ１００は抽出したシステム制御情報を用いてメモリ１０１に格納されているマイクロコード命令を実行する。
次に、Ｓ４０７において、各種処理が施されたＴＳパケットが出力インターフェース回路１０５を介して順次出力される。
【００１４】
なお、プロセッサ１００にてフィルタリングやデスクランブル処理を行なうのではなく、各機能ブロックを使用するのは、処理量が多く、プロセッサ処理では性能不足となるからである。
【００１５】
【発明が解決しようとする課題】
しかしながら、上記従来の多重分離回路において、プロセッサ１００が直接ＴＳパケットを処理している間、フィルタ１０２やデスクランブラ１０６は機能していないにも関わらず、システムクロックが各機能ブロックへ供給されており、多重分離回路の動作中と同様の電力を消費している。
【００１６】
また、多重分離回路に入力されるデータが、チューナーあるいは復調回路からの出力ではなく、例えば録画機器からＩＥＥＥ１３９４を介して入力されたＴＳパケットの場合、ＴＳパケットの入力が間欠になる場合が多々ある。ＴＳパケットとＴＳパケットの間、すなわち次のＴＳパケット入力待ちの間、多重分離回路は動作を続けており、従来の多重分離回路はＴＳパケットが入力されるのをひたすら待っているだけである。この程度の処理に通常動作に必要な電力が消費されるのは非常に無駄である。
【００１７】
さらに、入力されるＴＳパケットの入力レートは、放送事業者や接続機器によって様々である。多重分離回路の性能としては、最大入力レートを想定しているが、最大入力レート未満のＴＳパケットが入力された場合には、処理性能に余裕ができてアイドリング時間が増えることになり、無駄な消費電力となる。
本発明は、上記問題点を解消するためになされたものであり、消費電力を低減可能な多重分離処理装置を提供することを目的とする。
【００１８】
【課題を解決するための手段】
上記課題を解決するために、本発明の多重分離処理装置は、パケット形式にて伝送されるデジタルデータを多重分離する多重分離処理装置において、入力されたトランスポートストリームパケットの同期をとり、前記トランスポートストリームパケットの先頭を認識する同期回路と、前記トランスポートストリームパケットが暗号化されている場合に、該トランスポートストリームパケットの暗号を解除するデスクランブラと、マイクロコード命令を格納するメモリと、前記マイクロコード命令に従って動作するプロセッサと、各機能ブロックから供給されるデータを一時的に記憶するＴＳパケットメモリと、トランスポートストリームパケットを多重分離するための条件を格納する条件テーブルと、前記条件テーブルに格納されている前記条件に基づいて前記トランスポートストリ
ームパケットの多重分離を行うフィルタと、前記多重分離処理が施されたトランスポートストリームパケットを順次出力する出力インターフェースと、を備え、前記各機能ブロックが前記マイクロコード命令により動作し、前記入力されたトランスポートストリームパケットに対して多重分離処理を施すことを特徴とするものである。
これにより、マイクロコード命令により各機能ブロックの動作を制御することができ、その結果、従来に比べて細かく電力を制御して消費電力を削減できる。
【００１９】
本発明の多重分離処理装置は、前記多重分離処理装置において、前記各機能ブロックへのシステムクロックの供給を、前記マイクロコード命令により制御し、トランスポートストリームパケットに対する多重分離処理の各操作に必要な機能ブロックのみを動作させる、複数のシステムクロック制御部を備え、前記各機能ブロックは、前記システムクロックが供給されると動作状態になり、前記システムクロックの供給が停止されると停止状態になることを特徴とするものである。
これにより、ＴＳパケットに対する多重分離処理の各操作に必要な機能ブロックのみにシステムクロックを供給して動作状態にすることができ、その結果、低消費電力の多重分離処理装置を実現できる。
【００２０】
本発明の多重分離処理装置は、前記多重分離処理装置において、第１のシステムクロック制御部は、前記デスクランブラの動作開始命令の入力により前記システムクロックの前記デスクランブラへの供給を開始し、前記デスクランブラの動作停止命令の入力により前記システムクロックの前記デスクランブラへの供給を停止することを特徴とするものである。
これにより、ＴＳパケットの暗号解除処理が必要な場合のみデスクランブラを動作させ、消費電力を低減できる。
【００２１】
本発明の多重分離処理装置は、前記多重分離処理装置において、第１のシステムクロック制御部は、前記デスクランブラの動作開始命令の入力により前記システムクロックの前記デスクランブラへの供給を開始し、前記デスクランブラは、処理終了後に前記第１のシステムクロック制御部からのシステムクロック供給を停止可能であることを特徴とするものである。
これにより、暗号解除処理が必要な場合のみデスクランブラを動作させて暗号解除処理を行い、処理終了後にプロセッサからの動作停止命令を待つことなくデスクランブラを停止状態にすることができ、その結果、より効率よく消費電力を低減できる。
【００２２】
本発明の多重分離処理装置は、前記多重分離処理装置において、第２のシステムクロック制御部は、前記フィルタの動作開始命令の入力により前記システムクロックの前記フィルタへの供給を開始し、前記フィルタの動作停止命令の入力により前記システムクロックの前記フィルタへの供給を停止することを特徴とするものである。
これにより、フィルタリング処理が必要な場合のみフィルタを動作させ、消費電力を低減できる。
【００２３】
本発明の多重分離処理装置は、前記多重分離処理装置において、第２のシステムクロック制御部は、前記フィルタの動作開始命令の入力により前記システムクロックの前記フィルタへの供給を開始し、前記フィルタは、処理終了後に前記第２のシステムクロック制御部からのシステムクロック供給を停止可能であることを特徴とするものである。
これにより、フィルタリング処理が必要な場合のみフィルタを動作させてフィルタリング処理を行い、処理終了後にプロセッサからの動作停止命令を待つことなくフィルタを停止状態にすることができ、その結果、より効率よく消費電力を低減できる。
【００２４】
本発明の多重分離処理装置は、前記多重分離処理装置において、第３のシステムクロック制御部は、前記出力インターフェースの動作開始命令の入力により前記システムクロックの前記出力インターフェースへの供給を開始し、前記出力インターフェースの動作停止命令の入力により前記システムクロックの前記出力インターフェースへの供給を停止することを特徴とするものである。
これにより、データ出力が必要な場合のみ出力インターフェースを動作させ、消費電力を低減できる。
【００２５】
本発明の多重分離処理装置は、前記多重分離処理装置において、第３のシステムクロック制御部は、前記出力インターフェースの動作開始命令の入力により前記システムクロックの前記出力インターフェースへの供給を開始し、前記出力インターフェースは、処理終了後に前記第３のシステムクロック制御部からのシステムクロック供給を停止可能であることを特徴とするものである。
これにより、データ出力が必要な場合のみ出力インターフェースを動作させ、処理終了後にプロセッサからの動作停止命令を待つことなく出力インターフェースを停止状態にすることができ、その結果、より効率よく消費電力を低減できる。
【００２６】
本発明の多重分離処理装置は、前記多重分離処理装置において、前記ＴＳパケットメモリは、前記各機能ブロックから供給されるデータを一時的に記憶するワークメモリと、前記プロセッサから前記ワークメモリへのアクセスを制御するメモリコントローラと、を具備することを特徴とするものである。
これにより、ワークメモリがオーバーフローしないように制御することができる。
【００２７】
本発明の多重分離処理装置は、前記多重分離処理装置において、第４のシステムクロック制御部は、前記ワークメモリへのアクセス開始命令の入力により前記システムクロックの前記メモリコントローラへの供給を開始し、前記ワークメモリへのアクセス停止命令の入力により前記システムクロックの前記メモリコントローラへの供給を停止することを特徴とするものである。
これにより、ワークメモリへアクセス要求された場合のみメモリコントローラを動作させ、消費電力を低減できる。
【００２８】
本発明の多重分離処理装置は、前記多重分離処理装置において、前記各機能ブロックの処理に用いられるマイクロコード命令群のうち、特定のマイクロコード命令実行時にシステムクロックの動作周波数を低下させることを特徴とするものである。
これにより、特定の命令実行時にクロック周波数を低下させて消費電力を低減できる。
【００２９】
本発明の多重分離処理装置は、前記多重分離処理装置において、前記同期回路に入力されたトランスポートストリームパケットデータの上限レートを設定可能なレジスタと、前記レジスタの設定値に基づいてシステムクロックの動作周波数を制御する動作周波数制御部と、を具備することを特徴とするものである。
これにより、各機能ブロックの処理動作に応じてシステムクロックの動作周波数を制御して、効率よく消費電力を低減できる。
【００３０】
本発明の多重分離処理装置は、前記多重分離処理装置において、複数の前記レジスタと、前記各レジスタが保持する値あるいはその一部のビットを加算する加算器と、を具備することを特徴とするものである。
これにより、複数の入力データを処理可能であり、かつ、複数の入力レートに応じてシステムクロックの動作周波数を最適化することが可能であり、その結果、より効率よく消費電力を低減できる。
【００３１】
【発明の実施の形態】
以下に、本実施の形態について図面を参照しながら説明する。なお、ここで示す実施の形態はあくまでも一例であって、必ずしもこの実施の形態に限定されるものではない。
【００３２】
（実施の形態１）
以下に本発明の実施の形態１に係る多重分離処理装置について図面を参照しながら説明する。
実施の形態１は、請求項１から請求項８に対応するものである。
図１は、実施の形態１に係る多重分離処理装置の構成を示すブロック図である。図１において、２０１はデスクランブラであり、ＴＳパケットが暗号化されている場合、ＴＳパケットの暗号を解除する。２０２はフィルタであり、条件テーブルに格納されている条件に基づいてＴＳパケットの多重分離を行う。２０３は出力インターフェースであり、ＴＳパケットメモリ２０９に記憶されている多重分離処理後のＴＳパケットを順次出力する。２０４はプロセッサであり、メモリ２０５に格納されているマイクロコード命令に従って動作する。２０５はメモリであり、システム制御を行うためのマイクロコードやプロセッサ２０４が動作中のデータを格納する。２０６は同期回路であり、入力されたＴＳパケットの同期をとり、ＴＳパケットの先頭を認識する。２０９はＴＳパケットメモリであり、ワークメモリ２０７とメモリコントローラ２０８とからなり、ワークメモリ２０７は各機能ブロックから供給されるデータを一時的に記憶し、メモリコントローラ２０８はプロセッサ２０４からワークメモリ２０７へのアクセスを制御する。２１１はＤＭＡバスであり、ＴＳパケットを各機能ブロックへ転送する。２１２はＣＰＵバスであり、マイクロコード命令を各機能ブロックへ伝達する。
【００３３】
このような構成の多重分離処理装置は、各機能ブロックへのシステムクロックの供給をマイクロコード命令により制御し、ＴＳパケットに対する多重分離処理の各操作に必要な機能ブロックのみを動作させる、複数のシステムクロック制御部を備え、各機能ブロックは、システムクロックが供給されると動作状態になり、システムクロックの供給が停止されると停止状態になるものである。なお、システムクロックの動作周波数は各機能ブロックにおける動作周波数に依存するため、各機能ブロック毎にシステムクロック制御部を設ける必要があり、本実施の形態１では、デスクランブラ２０１を制御する第１のシステムクロック制御部２１、フィルタ２０２を制御する第２のシステムクロック制御部２２、出力インターフェースを制御する第３のシステムクロック制御部２３、メモリコントローラ２０８を制御する第４のシステムクロック制御部２４を備えた場合について説明する。
【００３４】
以下に、実施の形態１に係る多重分離処理装置の動作について説明する。
初期状態において、デスクランブラ２０１、フィルタ２０２、出力インターフェース２０３、ＴＳパケットメモリ２０９などの各機能ブロックは、システムクロックが供給されず、停止状態である。
【００３５】
多重分離処理装置にＴＳパケットが入力されると、まず、同期回路２０６にてＴＳパケットの同期をとり、ＴＳパケットの先頭を認識する。そして、ＴＳパケットはＤＭＡバス２１１を介してＴＳパケットメモリ２０９に一時的に記憶される。
【００３６】
プロセッサ２０４は、フィルタ２０２の動作開始命令をＣＰＵバス２１２を介して第２のシステムクロック制御部２２へ伝達し、システムクロック制御部２２は動作開始命令が入力されるとシステムクロックのフィルタ２０２への供給を開始し、フィルタ２０２が起動する。
【００３７】
ＴＳパケットメモリ２０９に記憶されているＴＳパケットがＤＭＡバス２１１を介してフィルタ２０２へ転送され、条件テーブルに格納されている条件に基づいてパケットＩＤによりＴＳパケットのフィルタリング処理が行われる。
【００３８】
フィルタリング処理の結果、必要であると判定されたＴＳパケットは、ＤＭＡバス２１１を介して再度ＴＳパケットメモリ２０９に記憶され、不必要であると判定されたＴＳパケットは破棄される。
【００３９】
プロセッサ２０４はフィルタリングの結果を確認した後、フィルタ２０２の動作停止命令をＣＰＵバス２１２を介して第２のシステムクロック制御部２２へ伝達し、第２のシステムクロック制御部２２は動作停止命令が入力されるとシステムクロックのフィルタ２０２への供給を停止し、フィルタ２０２は停止状態になる。このように、フィルタリング処理が必要な場合のみフィルタ２０２を起動させて、消費電力を低減できる。
【００４０】
また、フィルタ２０２を停止状態にする方法として、フィルタ２０２がフィルタリング処理終了後、即座にみずからシステムクロック供給を停止させる方法もあり、この場合、フィルタ２０２は停止状態であるがフィルタ２０２の出力値は保持されたままであり、プロセッサ２０４が結果を確認できる。このように、プロセッサ２０４がフィルタ２０２から処理終了信号を受け取って、フィルタ２０２の動作停止命令を出力することなく、フィルタ２０２を停止状態にすることができ、その結果、より効率よく消費電力を低減できる。
【００４１】
暗号解除処理を必要とする場合、プロセッサ２０４は、デスクランブラ２０１の動作開始命令をＣＰＵバス２１２を介して第１のシステムクロック制御部２１へ伝達し、第１のシステムクロック制御部２１は動作開始命令が入力されるとシステムクロックのデスクランブラ２０１への供給を開始し、デスクランブラ２０１が起動する。
【００４２】
ＴＳパケットメモリ２０９に記憶されているＴＳパケットがＤＭＡバス２１１を介してデスクランブラ２０１へ転送され、ＴＳパケットの暗号解除処理が行われる。暗号解除されたＴＳパケットは、ＤＭＡバス２１１を介して再度ＴＳパケットメモリ２０９に記憶される。
【００４３】
暗号解除処理が終了すると、プロセッサ２０４はデスクランブラ２０１の動作停止命令をＣＰＵバス２１２を介して第１のシステムクロック制御部２１へ伝達し、第１のシステムクロック制御部２１は動作停止命令が入力されるとシステムクロックのデスクランブラ２０１への供給を停止し、デスクランブラ２０１は停止状態になる。このように、暗号解除処理を必要とする場合のみデスクランブラ２０１を起動させて、消費電力を低減できる。
【００４４】
また、デスクランブラ２０１を停止状態にする別の方法として、デスクランブラ２０１が暗号解除処理終了後にシステムクロックの供給を停止させることにより、デスクランブラ２０１が停止状態になる方法もある。これにより、プロセッサ２０４がデスクランブラ２０１から処理終了信号を受け取って、デスクランブラ２０１の動作停止命令を出力することなく、デスクランブラ２０１を停止状態にすることができ、その結果、より効率よく消費電力を低減できる。
【００４５】
ＴＳパケットのデータには暗号を解除するための鍵情報や番組表などを含むセクションと呼ばれるデータを有するものがあり、必要なセクションのみを抽出するためのフィルタリング処理が必要である場合、前述した方法により、フィルタ２０２にてＴＳパケットのフィルタリング処理が行われ、必要なデータを再びＴＳパケットメモリ２０９に記憶する。フィルタリング処理完了後、フィルタ２０２は停止状態になる。
【００４６】
各種処理終了後、プロセッサ２０４は、出力インターフェース２０３の動作開始命令を第３のシステムクロック制御部２３へＣＰＵバス２１２を介して伝達し、第３のシステムクロック制御部２３が動作開始命令が入力されるとシステムクロックの出力インターフェース２０３への供給を開始し、出力インターフェース２０３が起動する。
【００４７】
ＴＳパケットメモリ２０９に記憶されている各種処理後のＴＳパケットは、ＤＭＡバスを２１１を介して出力インターフェース２０３へ転送され、順次、出力インターフェース２０３から出力される。
【００４８】
出力インターフェース２０３の処理が終了すると、プロセッサ２０４は出力インターフェース２０３の動作停止命令をＣＰＵバス２１２を介して第３のシステムクロック制御部２３へ伝達し、第３のシステムクロック制御部２３は動作停止命令が入力されるとシステムクロックの出力インターフェース２０３への供給を停止し、出力インターフェース２０３が停止状態になる。このように、データ出力が必要な場合のみ出力インターフェース２０３を起動させて、消費電力を低減できる。
【００４９】
また、出力インターフェース２０３を停止状態にする別の方法として、出力インターフェース２０３が処理終了後に自らシステムクロックの供給を停止させることにより、出力インターフェース２０３が停止状態になる方法もある。このように、プロセッサ２０４が出力インターフェース２０３から処理終了信号を受け取って、出力インターフェース２０３の動作停止命令を出力することなく、出力インターフェース２０３を停止状態にすることができ、その結果、より効率よく消費電力を低減できる。
【００５０】
なお、各種処理完了の伝達方法としては、割り込みや一定周期でプロセッサがポーリング、一定の時間が経過したあと、処理完了したものとみなす方法などがある。
【００５１】
ここで、ＴＳパケットメモリ２０９について説明する。
ワークメモリ２０７へアクセスを要求する場合、プロセッサ２０４は、ワークメモリ２０８へのアクセス要求命令を第４のシステムクロック制御部２４へＣＰＵバス２１２を介して伝達し、第４のシステムクロック制御部２４はシステムクロックのメモリコントローラ２０８への供給を開始し、メモリコントローラ２０８が起動し、ワークメモリ２０７へアクセス可能となる。そして、ＤＭＡバス２１１を介して転送されたＴＳパケットをワークメモリ２０７へ記憶したり、ワークメモリ２０７に記憶されているＴＳパケットがＤＭＡバス２１１を介して各機能ブロックへ転送され、各種処理が行われる。
【００５２】
ワークメモリ２０７の処理終了後、プロセッサ２０４は、ワークメモリ２０８へのアクセス停止命令を第４のシステムクロック制御部２４へ伝達し、第４のシステムクロック制御部２４はシステムクロックのメモリコントローラ２０８への供給を停止し、メモリコントローラ２０８が停止状態になる。このように、ワークメモリ２０７へのアクセスが要求された場合のみメモリコントローラ２０８を動作させワークメモリ２０７へのアクセスを行い、消費電力を低減できる。
【００５３】
次に、システムクロック制御部について図２を用いて説明する。
図２(a)は、システムクロック制御部の構成を示すブロック図であり、図２(b)は各種信号の信号波形を示す図である。
図２(a)において、３１０はエッジトリガータイプのＲＳフリップフロップ（ＲＳ-ＦＦ）であり、非同期リセット信号Ｒが入力されるとＨレベル信号を出力し、セット信号Ｓが入力されるとＬレベル信号を出力する。３１１はディレイフリップフロップ（Ｄ-ＦＦ）であり、ＲＳ-ＦＦ３１０に接続され、反転クロック信号３０７が入力されると動作し、ＲＳ-ＦＦ３１０より出力された信号を信号ＡとしてＡＮＤゲート３１２へ出力する。３１２はＡＮＤゲートであり、出力信号ＡがＨレベルの場合にシステムクロック３０６が入力されると制御システムクロックＢを出力する。なお、制御システムクロックＢは、機能ブロック３１３とＲＳ-ＦＦ３１０に接続されている。３１３は機能ブロックであり、制御システムクロックＢの入力により動作する。３１４はインバータであり、システムクロック３０６を反転させ、反転クロック３０７として出力する。
【００５４】
以下に、システムクロック制御部の動作について説明する。
多重分離処理装置の初期状態において、システムクロック制御部２１〜２４は停止状態である。
【００５５】
プロセッサ２０４から機能ブロック３１３の動作開始命令がシステムクロック制御部２１〜２４に伝達された場合、非同期リセット信号ＲがＲＳ-ＦＦ３１０に入力され、ＲＳ-ＦＦ３１０はＨレベル信号を出力し、Ｄ-ＦＦ３１１を介してＡＮＤゲート３１２に入力される。そして、ＡＮＤゲート３１２は、システムクロック３０６を制御システムクロックＢとして機能ブロック３１３へ供給し、制御システムクロックＢの入力により機能ブロック３１３が動作状態になる。
【００５６】
機能ブロック３１３の処理が終了し、プロセッサ２０４から機能ブロック３１３の動作停止命令がシステムクロック制御部２１〜２４へ伝達された場合、ＲＳ-ＦＦ３１０にセット信号Ｓが入力され、ＲＳ-ＦＦ３１０はＬレベル信号を出力する。Ｌレベル信号はＤ-ＦＦ３１１を介してＡＮＤゲート３１２に入力され、制御システムクロックＢの機能ブロック３１３への供給が停止され、機能ブロック３１３は停止状態になる。機能ブロック３１３が停止状態の場合、Ｄ-ＦＦ３１１のみにクロックが供給され、システムクロック制御部２１〜２４の消費電力を大幅に削減できる。
【００５７】
このような実施の形態１に係る多重分離処理装置では、マイクロコード命令により各機能ブロックを動作させ、ＴＳパケットの多重分離処理が行われるようにしたので、従来に比べて細かく電力を制御して消費電力を削減できる。
【００５８】
また、各機能ブロックへのシステムクロックの供給をマイクロコード命令により制御し、ＴＳパケットに対する多重分離処理の各操作に必要な機能ブロックを動作させる、複数のシステムクロック制御部、例えば、デスクランブラ２０１、ＴＳパケットメモリ２０９、フィルタ２０２、出力インターフェース２０３の各機能ブロックにシステムクロック制御部２１〜２４を設けたことより、各操作に必要な機能ブロックのみを動作させることができ、その結果、低消費電力の多重分離処理装置を実現できる。
【００５９】
（実施の形態２）
以下に、実施の形態２に係る多重分離処理装置について図面を参照しながら説明する。
実施の形態２は、請求項１及び請求項９に対応するものである。
本実施の形態では、ＴＳパケット入力待ちの専用命令処理においてクロック周波数を低下させるようにした多重分離処理装置について図３を用いて説明する。
【００６０】
図３(a)はＴＳパケットの多重分離処理手順を示すフローチャート図であり、Ｓ４０２からＳ４０７までの処理については前記の従来の技術で述べたので、説明を省略する。
【００６１】
Ｓ４０１において、ＴＳパケットが多重分離処理装置に入力されていない場合、クロック周波数を低下させ、マイクロコードはＴＳパケットが入力されたことを示すフラグをポーリングしながらアイドリング状態となる。このように、ポーリング中はクロック周波数を低下させ、消費電力を低減できる。
【００６２】
なお、ポーリングは毎クロックする必要はないが、ＴＳパケットが入力されなければ他に処理することがないので、毎クロック繰り返すことになる。
【００６３】
次に、プロセッサの処理について図３(b)を用いて説明する。
まず、Ｓ４５１において、プログラムメモリから命令をフェッチする。次に、Ｓ４５２において、命令コードをデコードし、Ｓ４５３において、命令を実行し、演算、ロード、分岐判定などを行う。そして、Ｓ４５４において、書き戻しやステータスフラグ反映などの処理が行われる。
【００６４】
命令のフェッチ及びデコードの結果マイクロコード命令がＴＳパケット入力待ち専用命令であった場合、フラグを構成するレジスタの出力信号が通常与えられているクロックを低周波数のクロックに切り替え、命令実行後のステータスとしてクロック低下を示すフラグを立てる。このように、特定の命令、例えば、ＴＳパケット入力待ち専用命令実行中は低周波数クロックで動作させることができ、その結果、ポーリング中の消費電力を抑えることができる。
【００６５】
ＴＳパケットが多重分離処理装置に入力されると、Ｓ４０１のＴＳパケット待ち専用命令のループから抜け出し、次の処理に進むが、次の処理命令は、通常のクロック周波数で動作する命令であるため、クロック低下を示すステータスフラグは降ろされ、通常のクロックに切り替わり、以降の処理では通常のクロック周波数にて動作する。
【００６６】
なお、本実施例のようなクロック周波数を低下させる命令は、ＴＳパケット待ち専用命令に限らず、例えば、周波数を低下しても構わない（最大性能を要求しない）命令であった場合には、命令実行の結果、クロック低下を示すフラグを立てるようにしてもよい。
【００６７】
このような実施の形態２に係る多重分離処理装置では、マイクロコード命令により各機能ブロックを、例えば、各機能ブロックに用いられるマイクロコード命令群のうち、特定のマイクロコード命令実行時にシステムクロックの動作周波数を低下させて動作させ、ＴＳパケットの多重分離が行われるようにしたので、特定の命令実行時に周波数を低下させて消費電力を低減できる。
【００６８】
（実施の形態３）
以下に、実施の形態３に係る多重分離処理装置について説明する。
実施の形態３は、請求項１、請求項１０及び請求項１１に対応するものである。
図４は、実施の形態３に係る多重分離処理装置の構成を示すブロック図である。
【００６９】
図４において、５０１は同期回路であり、入力されたＴＳパケットの同期をとり、ＴＳパケットの先頭を認識する。５０２はレジスタであり、同期回路５０１に入力されたＴＳパケットの上限レートを設定可能である。５０３は動作周波数制御部であり、レジスタ５０２の設定値に基づいてシステムクロックの動作周波数を制御し、動作システムクロック５１１を出力する。５０４はプロセッサであり、メモリ５１２に格納されているマイクロコードに従って動作する。５０５は出力インターフェースであり、ＴＳパケットメモリ５０７に記憶されている多重分離処理後のＴＳパケットを順次出力する。５０６はデスクランブラであり、ＴＳパケットが暗号化されている場合、ＴＳパケットの暗号を解除する。５０７はＴＳパケットメモリであり、各機能ブロックから供給されるデータを一時的に記憶する。５０８はフィルタであり、条件テーブルに格納されている条件に基づいてＴＳパケットの多重分離を行う。５０９はＤＭＡバスであり、ＴＳパケットを各機能ブロックへ転送する。５１０はＣＰＵバスであり、マイクロコード命令を各機能ブロックへ伝達する。５１２はメモリであり、プロセッサを制御するためのマイクロコードやプロセッサ５０４が動作中のデータを格納する。
【００７０】
このような構成の多重分離処理装置の動作について説明する。
初期状態において、デスクランブラ５０６、フィルタ５０８、出力インターフェース５０５、及びＴＳパケットメモリ５０７の各機能ブロックは、システムクロックが供給されず、停止状態である。
【００７１】
多重分離処理装置にＴＳパケットが入力されると、まず、同期回路５０１にてＴＳパケットの同期をとり、ＴＳパケットの先頭を認識する。そして、ＴＳパケットはＤＭＡバス５０９を介してＴＳパケットメモリ５０７に一時的に記憶される。
【００７２】
プロセッサ５０４は、フィルタリング処理命令をフィルタ５０８へＣＰＵバス５１０を介して伝達する。ＴＳパケットメモリ５０７に記憶されているＴＳパケットがＤＭＡバス５０９を介してフィルタ５０８へ転送され、条件テーブルに格納されている条件に基づいてパケットＩＤによりＴＳパケットのフィルタリング処理が行われる。フィルタリング処理の結果、必要であると判定されたＴＳパケットは、ＤＭＡバス５０９を介して再度ＴＳパケットメモリ５０７に記憶され、不必要であると判定されたＴＳパケットは破棄される。
【００７３】
暗号解除処理を必要とする場合、プロセッサ５０４は、暗号解除処理命令をＣＰＵバス５１０を介してデスクランブラ５０６へ伝達する。そして、ＴＳパケットメモリ５０７に記憶されているＴＳパケットがＤＭＡバス５０９を介してデスクランブラ５０６へ転送され、ＴＳパケットの暗号解除処理が行われる。暗号解除されたＴＳパケットは、ＤＭＡバス５０９を介して再度ＴＳパケットメモリ５０７に記憶される。
【００７４】
ＴＳパケットのデータには暗号を解除するための鍵情報や番組表などを含むセクションと呼ばれるデータを有するものがあり、必要なセクションのみを抽出するためのフィルタリング処理が必要である場合、前述した方法により、フィルタ５０８にてＴＳパケットのフィルタリング処理が行われ、必要なデータを再びＴＳパケットメモリ５０７に記憶する。
【００７５】
各種処理終了後、プロセッサ２０４は、データ出力命令を出力インターフェース５０５へＣＰＵバス２１２を介して伝達する。そして、ＴＳパケットメモリ５０７に記憶されている各種処理後のＴＳパケットがＤＭＡバスを５０９を介して出力インターフェース５０５へ転送され、順次、出力インターフェース５０５から出力される。
【００７６】
なお、動作周波数制御部５０３は、上述した各種処理を行う各機能ブロックへＴＳパケットの入力ビットレートに最適なシステムクロックを供給するため、通常のシステムクロックが入力された場合と比較して多重分離処理装置の省電力化が可能である。
【００７７】
また、複数の前記レジスタを有し、複数の入力データを処理可能な同期回路と、前記各レジスタが保持する値あるいはその一部のビットを加算する加算器と、を具備するようにすれば、複数の入力レートに応じてシステムクロックの動作周波数を最適化することが可能であり、消費電力を低減できる。
【００７８】
次に、システムクロックの動作周波数の決定方法について説明する。
レジスタ５０２はＴＳパケットの入力ビットレートをカウントし、上限レートを決定する。また、複数のＴＳパケットの入力が可能な同期回路５０１に対してもカウントが可能であり、この場合、すべての上限レートを加算し、全ビットレートを上限レートとしてレジスタ５０２に記録する。
【００７９】
ＴＳパケットが入力されない間にレジスタ５０２の値を切り替え、プロセッサ５０４はこのレジスタ５０２の値を確認する。通常は確認した値によって動作周波数を切り替えるが、プロセッサ５０４のオーバーヘッドを削減するために、プロセッサ５０４はこのレジスタ５０２の上位ビットを確認し、２，３段階の動作周波数の切り替えのみを行うことも可能である。
【００８０】
上述した方法により最適なの動作周波数が決定した場合、プロセッサ５０４は動作周波数決定信号を周波数制御部５０３に送り、即座に最適な動作周波数の動作システムクロック５１１が供給される。
【００８１】
なお、システムクロックの制御方法としては、多重分離処理装置内に周波数分周回路を設け、プロセッサからの命令により最適なクロックを選択する方法、もしくは、外部の位相比較器(Phase Lock Loop）の周波数選択レジスタを切り替えて最適なシステムクロックを制御する行う方法、などがあげられる。
【００８２】
このような実施の形態３に係る多重分離処理装置では、入力されたＴＳパケットデータの上限レートを設定可能なレジスタ５０２と、レジスタ５０２の設定値に基づいてシステムクロックの動作周波数を制御する動作周波数制御部５０３とを具備したことより、各種処理に応じて動作周波数を切り替えて各機能ブロックを動作させることができ、その結果、低消費電力の多重分離処理装置を実現できる。
【００８３】
【発明の効果】
本発明の多重分離処理装置によれば、パケット形式にて伝送されるデジタルデータを多重分離する多重分離処理装置において、入力されたトランスポートストリームパケットの同期をとり、前記トランスポートストリームパケットの先頭を認識する同期回路と、前記トランスポートストリームパケットが暗号化されている場合に、該トランスポートストリームパケットの暗号を解除するデスクランブラと、マイクロコード命令を格納するメモリと、前記マイクロコード命令に従って動作するプロセッサと、各機能ブロックから供給されるデータを一時的に記憶するＴＳパケットメモリと、トランスポートストリームパケットを多重分離するための条件を格納する条件テーブルと、前記条件テーブルに格納されている前記条件に基づいて前記トランスポートストリームパケットの多重分離を行うフィルタと、前記多重分離処理が施されたトランスポートストリームパケットを順次出力する出力インターフェースと、を備え、前記各機能ブロックが前記マイクロコード命令により動作し、前記入力されたトランスポートストリームパケットに対して多重分離処理を施すようにしたので、マイクロコード命令により各機能ブロックの動作を制御することができ、その結果、従来に比べて細かく電力を制御して消費電力を削減できる。
【００８４】
本発明の多重分離処理装置によれば、前記多重分離処理装置において、前記各機能ブロックへのシステムクロックの供給を、前記マイクロコード命令により制御し、トランスポートストリームパケットに対する多重分離処理の各操作に必要な機能ブロックのみを動作させる、複数のシステムクロック制御部を備え、前記各機能ブロックは、前記システムクロックが供給されると動作状態になり、前記システムクロックの供給が停止されると停止状態になるようにしたので、ＴＳパケットに対する多重分離処理の各操作に必要な機能ブロックのみを動作させることができ、その結果、低消費電力の多重分離処理装置を実現できる。
【００８５】
本発明の多重分離処理装置によれば、前記多重分離処理装置において、第１のシステムクロック制御部は、前記デスクランブラの動作開始命令の入力により前記システムクロックの前記デスクランブラへの供給を開始し、前記デスクランブラの動作停止命令の入力により前記システムクロックの前記デスクランブラへの供給を停止するようにしたので、ＴＳパケットの暗号解除処理が必要な場合のみデスクランブラを動作させ、消費電力を低減できる。
【００８６】
本発明の多重分離処理装置によれば、前記多重分離処理装置において、第１のシステムクロック制御部は、前記デスクランブラの動作開始命令の入力により前記システムクロックの前記デスクランブラへの供給を開始し、前記デスクランブラは、処理終了後に前記第１のシステムクロック制御部からのシステムクロック供給を停止可能であるようにしたので、暗号解除処理が必要な場合のみデスクランブラを動作させて暗号解除処理を行い、処理終了後にプロセッサからの動作停止命令を待つことなくデスクランブラを停止状態にすることができ、その結果、より効率よく消費電力を低減できる。
【００８７】
本発明の多重分離処理装置によれば、前記多重分離処理装置において、第２のシステムクロック制御部は、前記フィルタの動作開始命令の入力により前記システムクロックの前記フィルタへの供給を開始し、前記フィルタの動作停止命令の入力により前記システムクロックの前記フィルタへの供給を停止するようにしたので、フィルタリング処理が必要な場合のみフィルタを動作させ、消費電力を低減できる。
【００８８】
本発明の多重分離処理装置によれば、前記多重分離処理装置において、第２のシステムクロック制御部は、前記フィルタの動作開始命令の入力により前記システムクロックの前記フィルタへの供給を開始し、前記フィルタは、処理終了後に前記第２のシステムクロック制御部からのシステムクロック供給を停止可能であるようにしたので、フィルタリング処理が必要な場合のみフィルタを動作させてフィルタリング処理を行い、処理終了後にプロセッサからの動作停止命令を待つことなくフィルタを停止状態にすることができ、その結果、より効率よく消費電力を低減できる。
【００８９】
本発明の多重分離処理装置によれば、前記多重分離処理装置において、第３のシステムクロック制御部は、前記出力インターフェースの動作開始命令の入力により前記システムクロックの前記出力インターフェースへの供給を開始し、前記出力インターフェースの動作停止命令の入力により前記システムクロックの前記出力インターフェースへの供給を停止するようにしたので、データ出力が必要な場合のみ出力インターフェースを動作させ、消費電力を低減できる。
【００９０】
本発明の多重分離処理装置によれば、前記多重分離処理装置において、第３のシステムクロック制御部は、前記出力インターフェースの動作開始命令の入力により前記システムクロックの前記出力インターフェースへの供給を開始し、前記出力インターフェースは、処理終了後に前記第３のシステムクロック制御部からのシステムクロック供給を停止可能であるようにしたので、データ出力が必要な場合のみ出力インターフェースを動作させ、処理終了後にプロセッサからの動作停止命令を待つことなく出力インターフェースを停止状態にすることができ、その結果、より効率よく消費電力を低減できる。
【００９１】
本発明の多重分離処理装置によれば、前記多重分離処理装置において、前記ＴＳパケットメモリは、前記各機能ブロックから供給されるデータを一時的に記憶するワークメモリと、前記プロセッサから前記ワークメモリへのアクセスを制御するメモリコントローラと、を具備することより、ワークメモリがオーバーフローしないように制御することができる。
【００９２】
本発明の多重分離処理装置によれば、前記多重分離処理装置において、第４のシステムクロック制御部は、前記ワークメモリへのアクセス開始命令の入力により前記システムクロックの前記メモリコントローラへの供給を開始し、前記ワークメモリへのアクセス停止命令の入力により前記システムクロックの前記メモリコントローラへの供給を停止するようにしたので、ワークメモリへアクセス要求された場合のみメモリコントローラを動作させ、消費電力を低減できる。
【００９３】
本発明の多重分離処理装置によれば、前記多重分離処理装置において、前記各機能ブロックの処理に用いられるマイクロコード命令群のうち、特定のマイクロコード命令実行時にシステムクロックの動作周波数を低下させるようにしたので、特定の命令実行時にクロック周波数を低下させて消費電力を低減できる。
【００９４】
本発明の多重分離処理装置によれば、前記多重分離処理装置において、前記同期回路に入力されたトランスポートストリームパケットデータの上限レートを設定可能なレジスタと、前記レジスタの設定値に基づいてシステムクロックの動作周波数を制御する動作周波数制御部と、を具備することより、各機能ブロックの処理動作に応じてシステムクロックの動作周波数を制御して効率よく消費電力を低減できる。
【００９５】
本発明の多重分離処理装置によれば、前記多重分離処理装置において、複数の前記レジスタと、前記各レジスタが保持する値あるいはその一部のビットを加算する加算器と、を具備することより、複数の入力データを処理可能であり、かつ、複数の入力レートに応じてシステムクロックの動作周波数を最適化することが可能であり、その結果、より効率よく消費電力を低減できる。
【図面の簡単な説明】
【図１】実施の形態１に係る多重分離処理装置の構成を示すブロック図である。
【図２】図２(ａ)はシステムクロック制御部の構成を示すブロック図であり、図２(ｂ)は各信号の信号波形を示す図である。
【図３】図３(a)は多重分離処理装置の処理手順を示す図であり、図３(b)はプロセッサの処理手順を示す図である。
【図４】実施の形態３に係る多重分離処理装置の構成を示すブロック図である。
【図５】従来の多重分離回路の構成を示すブロック図である。
【符号の説明】
１００ プロセッサ
１０１ メモリ
１０２ フィルタ
１０３ 同期回路
１０４ ＴＳパケットメモリ
１０５ 出力インターフェース
１０６ デスクランブラ
１１０ ＤＭＡバス
１１１ ＣＰＵバス
２０１ デスクランブラ
２０２ フィルタ
２０３ 出力インターフェース
２０４ プロセッサ
２０５ メモリ
２０６ 同期回路
２０７ ワークメモリ
２０８ メモリコントローラ
２０９ ＴＳパケットメモリ
２１１ ＤＭＡバス
２１２ ＣＰＵバス
２１〜２４ システムクロック制御部
３０６ システムクロック
３０７ 反転クロック
３１０ ＲＳフリップフロップ
３１１ ディレイフリップフロップ
３１２ ＡＮＤゲート
３１３ 機能ブロック
３１４ インバータ
５０１ 同期回路
５０２ レジスタ
５０３ 動作周波数制御部
５０４ プロセッサ
５０５ 出力インターフェース
５０６ デスクランブラ
５０７ ＴＳパケットメモリ
５０８ フィルタ
５０９ ＤＭＡバス
５１０ ＣＰＵバス
５１１ 動作システムクロック
５１２ メモリ
Claims (11)
- パケット形式にて伝送されるデジタルデータを多重分離する多重分離処理装置において、
入力されたトランスポートストリームパケットの同期をとり、前記トランスポートストリームパケットの先頭を認識する同期回路と、
前記トランスポートストリームパケットが暗号化されている場合に、該トランスポートストリームパケットの暗号を解除するデスクランブラと、
マイクロコード命令を格納するメモリと、
前記マイクロコード命令に従って動作するプロセッサと、
各機能ブロックから供給されるデータを一時的に記憶するＴＳパケットメモリと、
トランスポートストリームパケットを多重分離するための条件を格納する条件テーブルと、
前記条件テーブルに格納されている前記条件に基づいて前記トランスポートストリームパケットの多重分離を行うフィルタと、
前記多重分離処理が施されたトランスポートストリームパケットを順次出力する出力インターフェースと、
前記各機能ブロックへのシステムクロックの供給を、前記マイクロコード命令により制御する複数のシステムクロック制御部と、を備え、
前記プロセッサは、前記フィルタの動作開始命令を第２のシステムクロック制御部へ伝達し、前記第２のシステムクロック制御部は前記フィルタの動作開始命令が入力されると前記システムクロックの前記フィルタへの供給を開始し、前記ＴＳパケットメモリに記憶されているＴＳパケットのフィルタリング処理が行われ、前記プロセッサはフィルタリングの結果を確認した後、前記フィルタの動作停止命令を前記第２のシステムクロック制御部へ伝達し、該第２のシステムクロック制御部は前記フィルタの動作停止命令が入力されると前記システムクロックの前記フィルタへの供給を停止し、
前記プロセッサは、前記出力インターフェースの動作開始命令を第３のシステムクロック制御部へ伝達し 、前記第３のシステムクロック制御部は前記出力インターフェースの動作開始命令が入力されるとシステムクロックの前記出力インターフェースへの供給を開始し、
前記ＴＳパケットメモリに記憶されている処理後のＴＳパケットは、前記出力インターフェースへ転送され、出力され、
前記出力インターフェースの処理が終了すると、前記プロセッサは前記出力インターフェースの動作停止命令を前記第３のシステムクロック制御部へ伝達し、前記第３のシステムクロック制御部は前記出力インターフェースの動作停止命令が入力されると前記システムクロックの前記出力インターフェースへの供給を停止する、
ことを特徴とする多重分離処理装置。 - 請求項１に記載の多重分離処理装置において、
前記各機能ブロックは、前記システムクロックが供給されると動作状態になり、前記システムクロックの供給が停止されると停止状態になる、
ことを特徴とする多重分離処理装置。 - 請求項２に記載の多重分離処理装置において、
第１のシステムクロック制御部は、前記デスクランブラの動作開始命令の入力により前記システムクロックの前記デスクランブラへの供給を開始し、前記デスクランブラの動作停止命令の入力により前記システムクロックの前記デスクランブラへの供給を停止する、
ことを特徴とする多重分離処理装置。 - 請求項２に記載の多重分離処理装置において、
第１のシステムクロック制御部は、前記デスクランブラの動作開始命令の入力により前記システムクロックの前記デスクランブラへの供給を開始し、
前記デスクランブラは、処理終了後に前記第１のシステムクロック制御部からのシステムクロック供給を停止可能である、
ことを特徴とする多重分離処理装置。 - 請求項２ないし請求項４のいずれかに記載の多重分離処理装置において、
第２のシステムクロック制御部は、前記フィルタの動作開始命令の入力により前記システムクロックの前記フィルタへの供給を開始し、
前記フィルタは、処理終了後に前記第２のシステムクロック制御部からのシステムクロック供給を停止可能である、
ことを特徴とする多重分離処理装置。 - 請求項２ないし請求項５のいずれかに記載の多重分離処理装置において、
第３のシステムクロック制御部は、前記出力インターフェースの動作開始命令の入力により前記システムクロックの前記出力インターフェースへの供給を開始し、
前記出力インターフェースは、処理終了後に前記第３のシステムクロック制御部からのシステムクロック供給を停止可能である、
ことを特徴とする多重分離処理装置。 - 請求項１ないし請求項６のいずれかに記載の多重分離処理装置において、
前記ＴＳパケットメモリは、前記各機能ブロックから供給されるデータを一時的に記憶するワークメモリと、前記プロセッサから前記ワークメモリへのアクセスを制御するメモリコントローラと、を具備する、
ことを特徴とする多重分離処理装置。 - 請求項７に記載の多重分離処理装置において、
第４のシステムクロック制御部は、前記ワークメモリへのアクセス開始命令の入力により前記システムクロックの前記メモリコントローラへの供給を開始し、前記ワークメモリへのアクセス停止命令の入力により前記システムクロックの前記メモリコントローラへの供給を停止する、
ことを特徴とする多重分離処理装置。 - 請求項１に記載の多重分離処理装置において、
前記各機能ブロックの処理に用いられるマイクロコード命令群のうち、特定のマイクロコード命令実行時にシステムクロックの動作周波数を低下させる、
ことを特徴とする多重分離処理装置。 - 請求項１に記載の多重分離処理装置において、
前記同期回路に入力されたトランスポートストリームパケットデータの上限レートを設定可能なレジスタと、前記レジスタの設定値に基づいてシステムクロックの動作周波数を制御する動作周波数制御部と、を具備する、
ことを特徴とする多重分離処理装置。 - 請求項１０に記載の多重分離処理装置において、
複数の前記レジスタと、前記各レジスタが保持する値あるいはその一部のビットを加算する加算器と、を具備する、
ことを特徴とする多重分離処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001008462A JP4548947B2 (ja) | 2001-01-17 | 2001-01-17 | 多重分離処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001008462A JP4548947B2 (ja) | 2001-01-17 | 2001-01-17 | 多重分離処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002217853A JP2002217853A (ja) | 2002-08-02 |
| JP4548947B2 true JP4548947B2 (ja) | 2010-09-22 |
Family
ID=18876076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001008462A Expired - Fee Related JP4548947B2 (ja) | 2001-01-17 | 2001-01-17 | 多重分離処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4548947B2 (ja) |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63126018A (ja) * | 1986-11-17 | 1988-05-30 | Hitachi Ltd | 半導体集積回路 |
| JPH04302014A (ja) * | 1991-03-28 | 1992-10-26 | Tokyo Electric Co Ltd | 論理回路駆動装置 |
| JPH0888838A (ja) * | 1994-09-19 | 1996-04-02 | Matsushita Electric Ind Co Ltd | テレビジョン受像機 |
| JPH10322671A (ja) * | 1997-05-16 | 1998-12-04 | Hitachi Ltd | パケット多重化された画像音声信号の分離装置 |
| JPH11122550A (ja) * | 1997-10-17 | 1999-04-30 | Nec Corp | 情報処理装置におけるデジタル放送受信システム |
| JPH11150564A (ja) * | 1997-11-17 | 1999-06-02 | Hitachi Ltd | 多重符号化画像音声データの受信装置 |
| JP2000332708A (ja) * | 1999-03-15 | 2000-11-30 | Matsushita Electric Ind Co Ltd | ディジタル放送受信装置及びディジタル放送送信装置 |
| JP2001069106A (ja) * | 1999-08-24 | 2001-03-16 | Matsushita Electric Ind Co Ltd | ストリーム多重分離装置 |
| JP2001094902A (ja) * | 1999-09-27 | 2001-04-06 | Sanyo Electric Co Ltd | デジタル放送復調復号装置 |
| JP2001257716A (ja) * | 2000-03-10 | 2001-09-21 | Matsushita Electric Ind Co Ltd | デジタル信号多重分離装置 |
| JP2002016571A (ja) * | 2000-06-29 | 2002-01-18 | Toshiba Corp | 多重・分離方法および多重・分離装置 |
-
2001
- 2001-01-17 JP JP2001008462A patent/JP4548947B2/ja not_active Expired - Fee Related
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63126018A (ja) * | 1986-11-17 | 1988-05-30 | Hitachi Ltd | 半導体集積回路 |
| JPH04302014A (ja) * | 1991-03-28 | 1992-10-26 | Tokyo Electric Co Ltd | 論理回路駆動装置 |
| JPH0888838A (ja) * | 1994-09-19 | 1996-04-02 | Matsushita Electric Ind Co Ltd | テレビジョン受像機 |
| JPH10322671A (ja) * | 1997-05-16 | 1998-12-04 | Hitachi Ltd | パケット多重化された画像音声信号の分離装置 |
| JPH11122550A (ja) * | 1997-10-17 | 1999-04-30 | Nec Corp | 情報処理装置におけるデジタル放送受信システム |
| JPH11150564A (ja) * | 1997-11-17 | 1999-06-02 | Hitachi Ltd | 多重符号化画像音声データの受信装置 |
| JP2000332708A (ja) * | 1999-03-15 | 2000-11-30 | Matsushita Electric Ind Co Ltd | ディジタル放送受信装置及びディジタル放送送信装置 |
| JP2001069106A (ja) * | 1999-08-24 | 2001-03-16 | Matsushita Electric Ind Co Ltd | ストリーム多重分離装置 |
| JP2001094902A (ja) * | 1999-09-27 | 2001-04-06 | Sanyo Electric Co Ltd | デジタル放送復調復号装置 |
| JP2001257716A (ja) * | 2000-03-10 | 2001-09-21 | Matsushita Electric Ind Co Ltd | デジタル信号多重分離装置 |
| JP2002016571A (ja) * | 2000-06-29 | 2002-01-18 | Toshiba Corp | 多重・分離方法および多重・分離装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002217853A (ja) | 2002-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100975967B1 (ko) | 채널 변경 지연을 감소시키기 위해 데이터 캐싱하기 위한 장치 및 방법, 및 디지털 통신 장치 | |
| CN1980320B (zh) | 控制数字电视的电源的方法及使用该方法的数字电视 | |
| JP4256546B2 (ja) | ストリーム多重分離装置 | |
| WO2010118696A1 (zh) | 电子设备和电子设备的电源管理装置 | |
| JP2008005327A (ja) | デジタル放送受信装置を搭載する情報処理装置 | |
| JP2002044638A (ja) | ディジタル放送受信装置およびディジタル放送受信方法 | |
| JP4548947B2 (ja) | 多重分離処理装置 | |
| US20020009160A1 (en) | Receiving apparatus and power control method | |
| CN108111907B (zh) | 电视节目播放方法 | |
| JP2008136026A (ja) | デジタル復調ｉｃ | |
| EP1028535B1 (en) | Broadcasting receiver | |
| JP2007329901A (ja) | 電力管理の方法及び機器 | |
| US7213161B2 (en) | System for controlling the clock to each of a plurality of protocol circuits of an interface control integrated circuit based on the type of data to be transmitted | |
| JP2005026777A (ja) | 情報記録装置、その方法、そのプログラム、および、そのプログラムを記録した記録媒体 | |
| JP2009521055A (ja) | 交互割り込みのための二重割り込みラインを有するａｖレンダリング周辺装置 | |
| US20110239012A1 (en) | Image processing device | |
| CN101539848B (zh) | 控制程序流程的装置及方法 | |
| JP2000332708A (ja) | ディジタル放送受信装置及びディジタル放送送信装置 | |
| JP2008091988A (ja) | 受信制御方法および受信装置 | |
| JP3296785B2 (ja) | デジタル放送受信機およびデジタル放送受信機における消費電力節減化方法 | |
| JP2001054038A (ja) | デジタル放送受信機 | |
| JP3277152B2 (ja) | デジタル放送受信装置 | |
| JP2001257716A (ja) | デジタル信号多重分離装置 | |
| JP2003196231A (ja) | バス制御装置 | |
| JP2004236078A (ja) | 受信装置、放送番組録画システム及び放送番組録画方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071227 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100202 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100329 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100608 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100706 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |