KR20020014534A - 저전력 오디오 프로세서 - Google Patents

저전력 오디오 프로세서 Download PDF

Info

Publication number
KR20020014534A
KR20020014534A KR1020000047869A KR20000047869A KR20020014534A KR 20020014534 A KR20020014534 A KR 20020014534A KR 1020000047869 A KR1020000047869 A KR 1020000047869A KR 20000047869 A KR20000047869 A KR 20000047869A KR 20020014534 A KR20020014534 A KR 20020014534A
Authority
KR
South Korea
Prior art keywords
unit
processing unit
processing
signal
power
Prior art date
Application number
KR1020000047869A
Other languages
English (en)
Inventor
임채덕
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000047869A priority Critical patent/KR20020014534A/ko
Priority to US09/805,963 priority patent/US6741961B2/en
Priority to GB0113527A priority patent/GB2367470B/en
Priority to JP2001208427A priority patent/JP4991058B2/ja
Publication of KR20020014534A publication Critical patent/KR20020014534A/ko
Priority to US10/829,635 priority patent/US20040199390A1/en

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04S—STEREOPHONIC SYSTEMS 
    • H04S1/00—Two-channel systems
    • H04S1/007—Two-channel systems in which the audio signals are in digital form
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/16—Sound input; Sound output

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Audiology, Speech & Language Pathology (AREA)
  • Health & Medical Sciences (AREA)
  • Acoustics & Sound (AREA)
  • General Health & Medical Sciences (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Power Sources (AREA)
  • Microcomputers (AREA)

Abstract

본 발명은 처리 유닛을 비트 스트림 프로세싱 유닛, 디지털 신호 프로세싱 유닛, 포스트 프로세싱 유닛, 호스트 인터페이스 유닛으로 세분화하고, 프로세싱 시 프로세싱에 직접 관여하는 해당 유닛만을 구동하여 전력 소모를 줄인 저전력 오디오 프로세서를 제공하기 위한 것으로, 이를 위해 본 발명은 저전력 오디오 프로세서에 있어서, 인가되는 오디오 스트림에 대한 비트 프로세싱을 수행하고, 디지털 신호 프로세싱에 응답된 포맷으로 디코딩하는 비트 스트림 프로세싱 유닛; 상기 비트 스트림 프로세싱 유닛으로부터 출력되는 디지털 신호 프로세싱 포맷으로 디코딩된 데이터를 입력받아 디지털 신호 프로세싱 알고리듬을 통해 디지털 신호 프로세싱을 수행하는 디지털 신호 프로세싱 유닛; 상기 디지털 신호 프로세싱 유닛으로부터 출력되는 오디오 데이터를 입력받아 추가의 포스트 프로세싱을 수행하여 오디오 데이터를 최종 출력하는 포스트 프로세싱 유닛; 외부 디바이스와의 인터페이스를 담당하며, 외부로부터 입력되는 오디오 패러렐 스트림을 상기 비트 스트림 프로세싱 유닛으로 제공하는 호스트 인터페이스 유닛; 외부로부터의 전력 다운 신호 및 소스 클럭에 응답하여 상기 비트 스트림 프로세싱 유닛, 상기 디지털 신호 프로세싱 유닛 및 상기 포스트 프로세싱 유닛 간의 요청 및 인지 신호를 통해 각 유닛의 유휴 상태를 결정하고, 결정된 전력 상태를 전력 모드 신호로 출력하는 전력 제어 유닛; 및 상기 전력 모드 신호에 응답하여 각 유닛의 클럭을 분리 생성한 후 각 유닛으로 출력하는 내부 클럭 신호 생성 수단을 포함한다.

Description

저전력 오디오 프로세서{Low Power Audio Processor}
본 발명은 오디오 신호 프로세서에 관한 것으로, 특히 오디오 신호 프로세서의 프로세싱 유닛(unit)을 다수의 세부 프로세싱 유닛으로 나누어 구동 시 프로세싱에 관여하는 유닛만을 구동시키는 오디오 신호 프로세서에 관한 것이다.
종래의 오디오 프로세서 또는 신호 프로세서는 디지털 신호 프로세싱 유닛을 사용해서 어플리케이션 프로그램(Application Program)을 처리함으로써 신호 프로세싱 유닛 전체가 프로그램의 모든 플로우에서 구동이 되어 프로세서의 소비 전력이 크며, 특히 높은 주파수로 동작하는 고성능의 복잡한 프로그램을 처리할 경우에는 구동이 불필요한 하드웨어가 높은 주파수에서 구동되어 전력 소모가 더욱 커진다.
본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로써, 처리 유닛을 비트 스트림 프로세싱 유닛, 디지털 신호 프로세싱 유닛, 포스트 프로세싱 유닛, 호스트 인터페이스 유닛으로 세분화하고, 프로세싱 시 프로세싱에 직접 관여하는 해당 유닛만을 구동하여 전력 소모를 줄인 저전력 오디오 프로세서를 제공하는데 그 목적이 있다.
도 1은 본 발명의 일실시예에 따른 오디오 프로세서의 블록도.
도 2는 PMU의 내부 상태 다이어그램도.
도 3은 본 발명의 일실시예에 따른 상기 내부 클럭 신호 생성부의 내부 블록도.
* 도면의 주요 부분에 대한 설명
100 : BSP 유닛 110 : DSP 유닛
120 : 포스트 프로세싱 유닛 130 : 호스트 인터페이스 유닛
140 : PMU 150 : 내부 클럭 신호 생성부
상기 목적을 달성하기 위한 본 발명은 저전력 오디오 프로세서에 있어서, 인가되는 오디오 스트림에 대한 비트 프로세싱을 수행하고, 디지털 신호 프로세싱에 응답된 포맷으로 디코딩하는 비트 스트림 프로세싱 유닛; 상기 비트 스트림 프로세싱 유닛으로부터 출력되는 디지털 신호 프로세싱 포맷으로 디코딩된 데이터를 입력받아 디지털 신호 프로세싱 알고리듬을 통해 디지털 신호 프로세싱을 수행하는 디지털 신호 프로세싱 유닛; 상기 디지털 신호 프로세싱 유닛으로부터 출력되는 오디오 데이터를 입력받아 추가의 포스트 프로세싱을 수행하여 오디오 데이터를 최종 출력하는 포스트 프로세싱 유닛; 외부 디바이스와의 인터페이스를 담당하며, 외부로부터 입력되는 오디오 패러렐 스트림을 상기 비트 스트림 프로세싱 유닛으로 제공하는 호스트 인터페이스 유닛; 외부로부터의 전력 다운 신호 및 소스 클럭에 응답하여 상기 비트 스트림 프로세싱 유닛, 상기 디지털 신호 프로세싱 유닛 및 상기 포스트 프로세싱 유닛 간의 요청 및 인지 신호를 통해 각 유닛의 유휴 상태를 결정하고, 결정된 전력 상태를 전력 모드 신호로 출력하는 전력 제어 유닛; 및 상기 전력 모드 신호에 응답하여 각 유닛의 클럭을 분리 생성한 후 각 유닛으로 출력하는 내부 클럭 신호 생성 수단을 포함하여 이루어진다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도 1은 본 발명의 일실시예에 따른 오디오 프로세서의 블록도이다.
도 1에 도시된 바와 같이, 본 발명의 오디오 프로세서는 오디오 스트림에 대한 비트 프로세싱을 수행하여 압축된 데이터를 디지털 신호 프로세싱에 응답된 포맷으로 디코딩하는 비트 스트림 프로세싱 유닛(BSP 유닛)(100), BSP 유닛(100)으로부터 출력되는 DSP 프로세싱 포맷으로 디코딩된 데이터를 입력받아 DSP 알고리듬을 통해 디지털 신호 프로세싱을 수행하는 디지털 신호 프로세싱 유닛(DSP유닛)(110), DSP 유닛(110)으로부터 출력되는 오디오 데이터를 입력받아 이퀄라이즈 프로세싱과 같은 포스트 프로세싱을 수행하여 오디오 데이터를 최종 출력하는 포스트 프로세싱 유닛(120), 패러렐(parallel) 및 시리얼(serial) 버스를 통해 외부 디바이스와 오디오 프로세서를 인터페이스하며, 패러렐 버스를 통해 입력되는 오디오 스트림을 BSP 유닛(100)으로 제공하는 호스트 인터페이스 유닛(130), 외부로부터의 전력 다운 신호(PwrDn) 및 소스 클럭(SourceClock)에 응답하여 BSP 유닛(100), DSP 유닛(110) 및 포스트 프로세싱 유닛(120) 간의 요청 및 인지 신호(Request/Ack)를 통해 각 유닛의 유휴(idle) 상태를 결정하고, 결정된 전력 상태를 전력 모드 신호(mode)로 출력하는 전력 제어 유닛(PMU)(140), PMU(140)로부터 출력되는 전력 모드 신호(mode)에 응답하여 각 유닛의 클럭을 분리 생성한 후 각 유닛으로 출력하는 내부 클럭 신호 생성부(150) 및 BSP 유닛(100), DSP 유닛(110), 포스트 프로세싱 유닛(120)의 프로그램 메모리(160)로 이루어지되, 프로그램 메모리(160)는 내부 클럭 신호 생성부(150)로부터 출력되는 메모리 클럭(mem_clk)에 응답하여 구동하며, 이 메모리 클럭(mem_clk)은 BSP 유닛(100), DSP 유닛(110), 포스트 프로세싱 유닛(120)이 프로세싱 동작할 때 구동된다.
도 1을 참조하여, 아래에 본 발명을 상세히 설명한다.
먼저, BSP 유닛(100)은 오디오 스트림에 대한 비트 프로세싱을 전담하며, 압축된 데이터를 분석해서 DSP 프로세싱을 위한 포맷으로 전환한다. 그리고, DSP 유닛(110)은 일반적인 오디오 알고리즘 프로세싱을 수행하고, 포스트 프로세싱 유닛(120)에서는 실시간 오디오 데이터를 출력한다. 이때, 이와 같이 오디오 프로세싱이 BSP 유닛(100), DSP 유닛(110), 포스트 프로세싱 유닛(120)의 순으로 순차적으로 이루어질 수 있도록 BSP 유닛(100)과 DSP 유닛(110), 그리고 DSP 유닛(110)과 포스트 프로세싱 유닛(120) 간에 요청 신호(Request) 및 인지 신호(Ack.)를 주고 받으면서 각 유닛의 프로세싱 시작 및 끝을 확인한다. 이때, 요청 신호(Request) 및 인지 신호(Ack.)는 PMU(140)의 입력으로 인가된다.
이러한 요청 및 인지 신호(Request/Ack.)로부터 각 유닛의 유휴 상태를 인식할 수 있으므로, PMU(140)는 요청 및 인지 신호(Request/Ack.)를 입력으로 해서 전력 상태를 규정하고, 규정된 전력 상태를 모드 신호(mode)로 출력한다.
그리고, 내부 클럭 신호 생성부(150)는 PMU(140)로부터 출력되는 모드 신호(mode)에 따라서 각 유닛으로 입력되는 클럭 신호(bsp_clk, dsp_clk, post_clk)를 생성하여 각 유닛으로 출력하고, 각 유닛으로 입력되는 클럭 신호(bsp_clk, dsp_clk, post_clk)에 응답하여 어느 한 유닛이 프로세싱 동작을 할 경우에 인에이블될 수 있도록 메모리 클럭(mem_clk)을 출력한다.
도 2는 PMU의 내부 상태 다이어그램도로서, 입력된 정보를 바탕으로 PMU의 내부 상태 천이를 보여준다.
도 2에 도시된 바와 같이, PMU는 스탠바이(standby) 상태, 런 상태 및 전원 오프 상태를 가진다.
스탠바이 상태는 리셋(Reset) 이후의 디폴트(default) 상태로서, 내부 클럭 신호 생성부(150)와 호스트 인터페이스 유닛(130)만이 소스 클럭(SourceClock)의 1/2인 프로그래머블 클럭으로 동작하고, 각 프로세싱 유닛은 스태틱 상태로 유지되는 상태이다.
런 상태는 호스트 인터페이스 유닛(130)에서의 런 커맨드(run command) 발생 시 호스트 인터페이스 유닛(130)이 런 커맨드 이전에 파라미터 셋업을 수행하고, 각 유닛의 상태를 모니터링하여 클럭 마스킹을 수행하는 상태이다. 이때, 기본 클럭은 소스 클럭(SourceClock)의 1/2를 유지하고, 전력 상태에 따라서 1분주, 2분주 및 4분주를 수행하는 상태이다.
마지막으로, 전원 오프 상태는 스탠바이 모드에서 외부의 전력 다운 핀을 엑티브시킴으로써 천이되는 상태로서, 소스 클럭(SourceClock)을 DC로 만든다.
다시 말해, 스탠바이, 즉 유휴 상태에서 프로세싱이 필요할 경우에 런 커맨드가 발생하여 런 상태로 천이되고, 이후, 프로세싱이 종료되면 스탠바이 커맨드가 발생해서 다시 스탠바이 상태로 천이된다. 그리고, 스탠바이 상태가 오래 유지되면 외부의 전력 다운 핀을 통해 전력을 모두 끊어버리는 전원 오프 상태로 천이할 수 있다. 이를 통해 전력 소모를 획기적으로 줄일 수 있다.
도 3은 본 발명의 일실시예에 따른 상기 내부 클럭 신호 생성부(150)의 내부 블록도로서, 전력 다운 신호(PwrDn)에 응답하여 DC 또는 소스 클럭(SourceClock)을 선택적으로 출력하는 멀티플렉서(200), PMU(140)로부터 출력되는 모드 신호(mode)에 응답하여 멀티플렉서(200)의 출력을 1배 또는 2배 또는 4배로 분주하는 분주기(210) 및 각 프로세싱 유닛의 유휴 상태에 응답하여 분주기(210)로부터 출력되는 클럭 신호 또는 DC를 선택적으로 각 프로세싱 유닛의 클럭 신호(220, 230, 240)로 출력하는 3개의 멀티플렉서(220, 230, 240)로 이루어진다.
도 3을 참조하면, PMU(140)에서 규정된 전력 상태에 따라서 내부 클럭 신호 생성부(150)는 각 유닛의 클럭을 분리시켜 공급한다.
먼저, 멀티플렉서(200)는 전력 다운 신호(PwrDn)에 따라 전원 오프 상태(전력 다운 상태) 일 때 소스 클럭(SourceClock) 대신 DC를 선택하여 출력함으로써 클럭 입력을 끊어버리고, 나머지 경우에는 소스 클럭(SourceClock)을 출력하여 분주기(210)에서 모드(mode)에 따라서 이 소스 클럭(SourceClock)을 분주하여 각 유닛으로 인가될 클럭 신호를 만든다.
그 후, 각 프로세싱 유닛의 유휴 상태에 따라 분주기(210)로부터 분주된 클럭 신호를 BSP 유닛(100), DSP 유닛(110) 및 포스트 프로세싱 유닛(120)으로 인가한다.
한편, 각 프로세싱 유닛에서 처리된 데이터는 일시적으로 메모리(160)에 저장되는데, 순차적으로 진행되는 플로우에서 BSP 유닛(100)에서 처리된 데이터는 DSP 유닛(110)의 입력이 되고, DSP 유닛(110)에서 디지털 신호 프로세싱된 데이터는 포스트 프로세싱 유닛(120)의 입력이 된다. 따라서, 메모리(160)는 하나의 프로세싱 유닛에 의해서만 구동되는 것이 아니라, 두 개의 프로세싱 유닛에 의해서 구동되고, 이 메모리(160)를 구동하는 클럭 신호(mem_clk)는 각 프로세싱 유닛의 클럭과 공통적으로 사용할 수 없기 때문에 도 3에 도시된 바와 같이 내부 클럭 신호 생성부(150)에서 BSP 유닛(100)의 클럭 신호(bsp_clk)와 DSP 유닛(110)의 클럭 신호(dsp_clk)와 포스트 프로세싱 유닛(120)의 클럭 신호(post_clk)를 논리합한 메모리 클럭(mem_clk)을 별도로 생성한다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상기와 같이 이루어지는 본 발명은, 오디오 신호 프로세싱을 위해서 오디오 프로세서를 기능별로 BSP 유닛, DSP 유닛 및 포스트 프로세싱 유닛으로 나누고, 전력 제어 유닛에서 각 유닛의 상태를 분석하여 전력 상태를 결정하고, 이 결정된 전력 상태에 따라서 내부 클럭 신호 생성부에서 3개의 프로세싱 유닛 중 하나의 프로세싱 유닛만을 동작할 수 있도록 클럭 신호를 생성함으로써 종래의 1/2∼1/3정도되는 구동 주파수로 동일한 어플리케이션 프로그램을 수행할 수가 있어 전체 오디오 프로세서의 전력 소모를 줄일 수 있다.

Claims (4)

  1. 저전력 오디오 프로세서에 있어서,
    인가되는 오디오 스트림에 대한 비트 프로세싱을 수행하고, 디지털 신호 프로세싱에 응답된 포맷으로 디코딩하는 비트 스트림 프로세싱 유닛;
    상기 비트 스트림 프로세싱 유닛으로부터 출력되는 디지털 신호 프로세싱 포맷으로 디코딩된 데이터를 입력받아 디지털 신호 프로세싱 알고리듬을 통해 디지털 신호 프로세싱을 수행하는 디지털 신호 프로세싱 유닛;
    상기 디지털 신호 프로세싱 유닛으로부터 출력되는 오디오 데이터를 입력받아 추가의 포스트 프로세싱을 수행하여 오디오 데이터를 최종 출력하는 포스트 프로세싱 유닛;
    외부 디바이스와의 인터페이스를 담당하며, 외부로부터 입력되는 오디오 패러렐 스트림을 상기 비트 스트림 프로세싱 유닛으로 제공하는 호스트 인터페이스 유닛;
    외부로부터의 전력 다운 신호 및 소스 클럭에 응답하여 상기 비트 스트림 프로세싱 유닛, 상기 디지털 신호 프로세싱 유닛 및 상기 포스트 프로세싱 유닛 간의 요청 및 인지 신호를 통해 각 유닛의 유휴 상태를 결정하고, 결정된 전력 상태를 전력 모드 신호로 출력하는 전력 제어 유닛; 및
    상기 전력 모드 신호에 응답하여 각 유닛의 클럭을 분리 생성한 후 각 유닛으로 출력하는 내부 클럭 신호 생성 수단
    을 포함하여 이루어지는 오디오 프로세서.
  2. 제 1 항에 있어서,
    상기 각 유닛에서 처리된 데이터를 일시적으로 저장하는 메모리
    를 더 포함하여 이루어지는 오디오 프로세서.
  3. 제 2 항에 있어서, 상기 내부 클럭 신호 생성 수단은,
    상기 전력 다운 신호에 응답하여 DC 레벨 또는 상기 소스 클럭을 선택적으로 출력하는 제1 선택 수단;
    상기 전력 모드 신호에 응답하여 상기 제1 선택 수단의 출력을 소정 크기로 분주하는 분주 수단; 및
    상기 각 프로세싱 유닛의 유휴 상태에 응답하여 상기 분주 수단으로부터 출력되는 클럭 신호 또는 DC 레벨을 선택하고, 선택된 신호를 상기 각 프로세싱 유닛의 클럭 신호로 출력하는 제2 내지 제4 선택 수단
    을 포함하여 이루어지는 오디오 프로세서.
  4. 제 3 항에 있어서, 상기 내부 클럭 신호 생성 수단은,
    상기 제2 내지 제4 선택 수단으로부터 각각 출력되는 신호를 논리합하여 상기 메모리를 구동하는 메모리 구동 클럭으로 출력하는 논리합 수단
    을 더 포함하여 이루어지는 오디오 프로세서.
KR1020000047869A 2000-08-18 2000-08-18 저전력 오디오 프로세서 KR20020014534A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020000047869A KR20020014534A (ko) 2000-08-18 2000-08-18 저전력 오디오 프로세서
US09/805,963 US6741961B2 (en) 2000-08-18 2001-03-14 Low power audio processor that multiplexes component distribution signals
GB0113527A GB2367470B (en) 2000-08-18 2001-06-04 Low power audio processor
JP2001208427A JP4991058B2 (ja) 2000-08-18 2001-07-09 低電力オーディオプロセッサ
US10/829,635 US20040199390A1 (en) 2000-08-18 2004-04-22 Signal processing system for reducing power consumption

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000047869A KR20020014534A (ko) 2000-08-18 2000-08-18 저전력 오디오 프로세서

Publications (1)

Publication Number Publication Date
KR20020014534A true KR20020014534A (ko) 2002-02-25

Family

ID=19683823

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000047869A KR20020014534A (ko) 2000-08-18 2000-08-18 저전력 오디오 프로세서

Country Status (4)

Country Link
US (2) US6741961B2 (ko)
JP (1) JP4991058B2 (ko)
KR (1) KR20020014534A (ko)
GB (1) GB2367470B (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100401514B1 (ko) * 2001-06-29 2003-10-17 주식회사 하이닉스반도체 데이터 처리 시스템
KR100682444B1 (ko) * 2003-10-29 2007-02-15 야마하 가부시키가이샤 오디오 신호 프로세서
US8010814B2 (en) 2006-12-04 2011-08-30 Electronics And Telecommunications Research Institute Apparatus for controlling power management of digital signal processor and power management system and method using the same
US8171316B2 (en) 2008-11-05 2012-05-01 Samsung Electronics Co., Ltd. Mobile system on chip (SoC) and a mobile terminal including the mobile SoC
US8930590B2 (en) 2011-03-24 2015-01-06 Samsung Electronics Co., Ltd Audio device and method of operating the same

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020014534A (ko) * 2000-08-18 2002-02-25 박종섭 저전력 오디오 프로세서
FI20010760A0 (fi) * 2001-04-11 2001-04-11 Nokia Corp Menetelmä radiotaajuisen (RF) signaalin vastaanottamiseksi ja RF-vastaanotin
US8086752B2 (en) 2006-11-22 2011-12-27 Sonos, Inc. Systems and methods for synchronizing operations among a plurality of independently clocked digital data processing devices that independently source digital data
US10613817B2 (en) 2003-07-28 2020-04-07 Sonos, Inc. Method and apparatus for displaying a list of tracks scheduled for playback by a synchrony group
US8234395B2 (en) 2003-07-28 2012-07-31 Sonos, Inc. System and method for synchronizing operations among a plurality of independently clocked digital data processing devices
US11650784B2 (en) 2003-07-28 2023-05-16 Sonos, Inc. Adjusting volume levels
US11106424B2 (en) 2003-07-28 2021-08-31 Sonos, Inc. Synchronizing operations among a plurality of independently clocked digital data processing devices
US11294618B2 (en) 2003-07-28 2022-04-05 Sonos, Inc. Media player system
US8290603B1 (en) 2004-06-05 2012-10-16 Sonos, Inc. User interfaces for controlling and manipulating groupings in a multi-zone media system
US11106425B2 (en) 2003-07-28 2021-08-31 Sonos, Inc. Synchronizing operations among a plurality of independently clocked digital data processing devices
US9977561B2 (en) 2004-04-01 2018-05-22 Sonos, Inc. Systems, methods, apparatus, and articles of manufacture to provide guest access
US8024055B1 (en) 2004-05-15 2011-09-20 Sonos, Inc. Method and system for controlling amplifiers
US8868698B2 (en) 2004-06-05 2014-10-21 Sonos, Inc. Establishing a secure wireless network with minimum human intervention
US8326951B1 (en) 2004-06-05 2012-12-04 Sonos, Inc. Establishing a secure wireless network with minimum human intervention
KR100598010B1 (ko) * 2004-08-06 2006-07-06 삼성전자주식회사 클럭 분배기, 클럭 분배기를 포함한 시스템, 클럭 분배방법 및 클럭 분배를 이용한 데이터 읽기 및 쓰기 방법
JP2006107127A (ja) * 2004-10-05 2006-04-20 Nec Electronics Corp 半導体集積回路装置
US9202509B2 (en) 2006-09-12 2015-12-01 Sonos, Inc. Controlling and grouping in a multi-zone media system
US8788080B1 (en) 2006-09-12 2014-07-22 Sonos, Inc. Multi-channel pairing in a media system
US8483853B1 (en) 2006-09-12 2013-07-09 Sonos, Inc. Controlling and manipulating groupings in a multi-zone media system
US20080107208A1 (en) * 2006-11-06 2008-05-08 Masaharu Kudou Mode switching method, mode switching program, and broadcast receiving terminal
US11265652B2 (en) 2011-01-25 2022-03-01 Sonos, Inc. Playback device pairing
US11429343B2 (en) 2011-01-25 2022-08-30 Sonos, Inc. Stereo playback configuration and control
US8938312B2 (en) 2011-04-18 2015-01-20 Sonos, Inc. Smart line-in processing
US9042556B2 (en) 2011-07-19 2015-05-26 Sonos, Inc Shaping sound responsive to speaker orientation
US9729115B2 (en) 2012-04-27 2017-08-08 Sonos, Inc. Intelligently increasing the sound level of player
KR101951171B1 (ko) 2012-08-09 2019-02-25 삼성전자 주식회사 멀티미디어 프로세싱 시스템 및 그 동작 방법
US9008330B2 (en) 2012-09-28 2015-04-14 Sonos, Inc. Crossover frequency adjustments for audio speakers
US9244516B2 (en) 2013-09-30 2016-01-26 Sonos, Inc. Media playback system using standby mode in a mesh network
US9226073B2 (en) 2014-02-06 2015-12-29 Sonos, Inc. Audio output balancing during synchronized playback
US9226087B2 (en) 2014-02-06 2015-12-29 Sonos, Inc. Audio output balancing during synchronized playback
US10248376B2 (en) 2015-06-11 2019-04-02 Sonos, Inc. Multiple groupings in a playback system
US10303422B1 (en) 2016-01-05 2019-05-28 Sonos, Inc. Multiple-device setup
US10712997B2 (en) 2016-10-17 2020-07-14 Sonos, Inc. Room association based on name

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06110916A (ja) * 1992-09-28 1994-04-22 Sharp Corp 信号処理回路
JPH07121195A (ja) * 1993-10-25 1995-05-12 Sony Corp 音声処理用ディジタルシグナルプロセッサ
JPH0895562A (ja) * 1994-09-21 1996-04-12 Yamaha Corp 信号処理装置の省電力化
WO2000043860A1 (en) * 1999-01-21 2000-07-27 Sony Computer Entertainment Inc. Method for reducing power consumption, and portable electronic device and entertainment system that employ the method

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB840195A (en) * 1957-11-12 1960-07-06 Res Interests Ltd Improvements in or relating to reclining chairs
JPH0642691B2 (ja) 1988-05-21 1994-06-01 富士通株式会社 移動電話端末
US5167024A (en) * 1989-09-08 1992-11-24 Apple Computer, Inc. Power management for a laptop computer with slow and sleep modes
JP3343346B2 (ja) * 1990-11-28 2002-11-11 株式会社日立製作所 消費電力制御方式、情報処理装置および複合部品
US5423045A (en) * 1992-04-15 1995-06-06 International Business Machines Corporation System for distributed power management in portable computers
US5689534A (en) * 1992-05-12 1997-11-18 Apple Computer, Inc. Audio functional unit and system and method for configuring the same
JP2507955B2 (ja) * 1993-05-11 1996-06-19 日本電気株式会社 同期式バスインタフェ―ス装置
JPH0764959A (ja) * 1993-08-28 1995-03-10 V M Technol Kk 集積回路マイクロプロセッサの消費電力抑制装置
JP3106818B2 (ja) 1993-11-29 2000-11-06 株式会社村田製作所 ディジタル無線受信方法および装置
JP3490131B2 (ja) * 1994-01-21 2004-01-26 株式会社ルネサステクノロジ データ転送制御方法、データプロセッサ及びデータ処理システム
US5557538A (en) * 1994-05-18 1996-09-17 Zoran Microelectronics Ltd. MPEG decoder
US5502496A (en) * 1994-06-09 1996-03-26 Thomson Consumer Electronics, Inc. Apparatus for providing audible instructions or status information for use in a digital television system
ATE319229T1 (de) * 1994-07-21 2006-03-15 Interdigital Tech Corp Schaltung und verfahren zur stromverbrauchsregelung für ein kommunikationsendgerät
US5530659A (en) * 1994-08-29 1996-06-25 Motorola Inc. Method and apparatus for decoding information within a processing device
US5675808A (en) * 1994-11-02 1997-10-07 Advanced Micro Devices, Inc. Power control of circuit modules within an integrated circuit
US5887179A (en) * 1996-06-11 1999-03-23 Motorola, Inc. System power saving means and method
US5903746A (en) * 1996-11-04 1999-05-11 Texas Instruments Incorporated Apparatus and method for automatically sequencing clocks in a data processing system when entering or leaving a low power state
US6369861B1 (en) * 1997-03-31 2002-04-09 Matsushita Electric Industrial Co., Ltd. Program selection system for a digital television receiver
US6081733A (en) * 1997-04-16 2000-06-27 Motorola, Inc. Communication control apparatus and method
US5995820A (en) 1997-06-17 1999-11-30 Lsi Logic Corporation Apparatus and method for calibration of sleep mode clock in wireless communications mobile station
JP3720986B2 (ja) * 1997-07-22 2005-11-30 株式会社東芝 デジタル放送受信装置
US5925134A (en) * 1997-09-30 1999-07-20 Intel Corporation Method and apparatus for power management
JP3857052B2 (ja) * 1998-07-02 2006-12-13 株式会社ルネサステクノロジ マイクロプロセッサ
JP2000148279A (ja) 1998-11-12 2000-05-26 Funai Electric Co Ltd 電子機器
JP2000196947A (ja) * 1998-12-28 2000-07-14 Canon Inc 固体撮像装置
JP3347086B2 (ja) * 1999-02-01 2002-11-20 シャープ株式会社 衛星放送受信ユニット
KR20020014534A (ko) * 2000-08-18 2002-02-25 박종섭 저전력 오디오 프로세서

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06110916A (ja) * 1992-09-28 1994-04-22 Sharp Corp 信号処理回路
JPH07121195A (ja) * 1993-10-25 1995-05-12 Sony Corp 音声処理用ディジタルシグナルプロセッサ
JPH0895562A (ja) * 1994-09-21 1996-04-12 Yamaha Corp 信号処理装置の省電力化
WO2000043860A1 (en) * 1999-01-21 2000-07-27 Sony Computer Entertainment Inc. Method for reducing power consumption, and portable electronic device and entertainment system that employ the method

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100401514B1 (ko) * 2001-06-29 2003-10-17 주식회사 하이닉스반도체 데이터 처리 시스템
KR100682444B1 (ko) * 2003-10-29 2007-02-15 야마하 가부시키가이샤 오디오 신호 프로세서
US8010814B2 (en) 2006-12-04 2011-08-30 Electronics And Telecommunications Research Institute Apparatus for controlling power management of digital signal processor and power management system and method using the same
US8171316B2 (en) 2008-11-05 2012-05-01 Samsung Electronics Co., Ltd. Mobile system on chip (SoC) and a mobile terminal including the mobile SoC
US8930590B2 (en) 2011-03-24 2015-01-06 Samsung Electronics Co., Ltd Audio device and method of operating the same

Also Published As

Publication number Publication date
US6741961B2 (en) 2004-05-25
US20020022958A1 (en) 2002-02-21
GB2367470A (en) 2002-04-03
JP2002091637A (ja) 2002-03-29
GB0113527D0 (en) 2001-07-25
GB2367470B (en) 2004-11-24
JP4991058B2 (ja) 2012-08-01
US20040199390A1 (en) 2004-10-07

Similar Documents

Publication Publication Date Title
KR20020014534A (ko) 저전력 오디오 프로세서
US6600345B1 (en) Glitch free clock select switch
CN1443319A (zh) 处理器控制电压的系统中提供决定开启电压的方法及装置
KR20070061086A (ko) 동적 전압 스케일링을 적용한 고효율 프로세서
KR20130087119A (ko) 디스플레이 드라이브 집적회로
JP2016045954A (ja) 不揮発制御によるｒｆモジュール初期化システム及び方法
US6684342B1 (en) Apparatus and method of dynamic and deterministic changes in clock frequency for lower power consumption while maintaining fast interrupt handling
US20060182149A1 (en) Method and system for mobile multimedia processor supporting rate adaptation and mode selection
US9146754B2 (en) Booting method and computer system thereof
JP4965161B2 (ja) メモリーカードコントローラ
EP1320048A2 (en) Rapid partial configuration of reconfigurable devices
JP2507955B2 (ja) 同期式バスインタフェ―ス装置
US20070106877A1 (en) Single-chip multiple-microcontroller architecture and timing control method for the same
JP5003211B2 (ja) クロック制御回路及びクロック制御方法
JP3189875B2 (ja) ステートマシン
JP2776785B2 (ja) シリアルデータ転送装置
CN117785297A (zh) 基于事件触发的降低fpga功耗的装置
CN117909275A (zh) 一种同时兼容多种接口的方法、电路、系统及存储介质
KR20010105939A (ko) 마이크로 컨트롤러를 위한 테스트 모드 선택 회로
CN116820569A (zh) 存储器接口模块和用于存储器接口模块的方法
JP2000029560A (ja) 電子装置
KR100833800B1 (ko) 멀티미디어 칩의 바이패스 모드 구현 방법
KR100186640B1 (ko) 시스템 전원제어장치
KR100401514B1 (ko) 데이터 처리 시스템
CN114519015A (zh) 一种基于Android的Tepy-C切换成OTG模式的方法、装置、设备及介质

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application