KR20130087119A - 디스플레이 드라이브 집적회로 - Google Patents

디스플레이 드라이브 집적회로 Download PDF

Info

Publication number
KR20130087119A
KR20130087119A KR1020120008139A KR20120008139A KR20130087119A KR 20130087119 A KR20130087119 A KR 20130087119A KR 1020120008139 A KR1020120008139 A KR 1020120008139A KR 20120008139 A KR20120008139 A KR 20120008139A KR 20130087119 A KR20130087119 A KR 20130087119A
Authority
KR
South Korea
Prior art keywords
mode
image data
display
frame memory
memory
Prior art date
Application number
KR1020120008139A
Other languages
English (en)
Inventor
엄판욱
박해운
양동훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120008139A priority Critical patent/KR20130087119A/ko
Priority to US13/614,014 priority patent/US9202445B2/en
Priority to CN2013100311523A priority patent/CN103226935A/zh
Publication of KR20130087119A publication Critical patent/KR20130087119A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G09G5/397—Arrangements specially adapted for transferring the contents of two or more bit-mapped memories to the screen simultaneously, e.g. for mixing or overlay
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/10—Special adaptations of display systems for operation with variable images
    • G09G2320/103—Detection of image changes, e.g. determination of an index representative of the image change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/16—Determination of a pixel data signal depending on the signal applied in the previous frame
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/001—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background
    • G09G3/003—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background to produce spatial visual effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

디스플레이 드라이브 집적회로는 하나의 풀 프레임 메모리, 모드 판별부 및 제어부를 포함한다. 모드 판별부는 화면표시품질의 노말모드와 증강모드를 판별한다. 제어부는 모드 판별부의 판별 결과에 응답하여 노말모드에서는 하나의 풀 프레임 메모리에 비압축 프레임 이미지 데이터를 저장하고, 표시품질 증강모드에서는 하나의 풀 프레임 메모리를 제1 및 제2 하프 프레임 메모리 영역들로 분리하고 제1 하프 프레임 메모리 영역에는 이전 프레임 이미지를 압축하여 저장하고, 제2 하프 프레임 메모리 영역에는 현재 프레임 이미지를 압축하여 저장한다. 따라서 집적회로는 추가 메모리 없이 하나의 풀 프레임 메모리만으로 화면표시품질을 개선하기 위한 증강모드를 구현할 수 있다.

Description

디스플레이 드라이브 집적회로{Display Drive IC}
본 발명은 반도체 집적회로에 관한 것으로서, 보다 상세하게는 화면 표시 품질을 개선할 수 있으며 모바일 폰에 적합한 디스플레이 드라이브 집적회로에 관한 것이다.
최근 모바일 폰(mobile phone)은 스마트 폰(smart phone) 시장이 확대되어 감에 따라 고해상도 디스플레이를 지원하고 있으며, 제품 개발시 화면표시품질(display quality) 개선에 많은 초점을 맞추고 있다.
따라서 화면표시품질(display quality)을 개선할 수 있는 다양한 알고리즘과 반도체 회로 설계 자산(IP)이 개발되고, 이를 디스플레이 드라이브 집적회로(DDI:Display Drive IC)에서 구현하려고 한다.
DDI에서 화면표시품질을 개선하기 위한 하나의 방편으로는 현재 프레임 이미지 데이터와 이전 프레임 이미지 데이터를 비교하고 연산해서 화면 표시 품질이 개선된 새로운 이미지 데이터를 만들어 표시하려는 시도이다.
이를 구현하기 위해서는 현재 프레임 이미지 데이터를 저장할 수 있는 풀 프레임 메모리와 이전 프레임 이미지 데이터를 저장할 수 있는 추가 프레임 메모리가 필요하다. 이와 같은 접근 방식은 추가 메모리의 필요로 집적회로 구현시 칩 사이즈가 증가할 수밖에 없다. 또한 추가 메모리의 구동에 따른 전류 증가로 소비전력이 증가된다. 이와 같이 DDI의 칩 사이즈 증가는 모바일 폰의 경박단소 설계를 곤란하게 하고 소비전력 증가로 배터리 사용시간을 단축시키며 제품 코스트를 상승시키는 원인으로 작용하게 된다.
상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은 추가 메모리 없이 하나의 풀 프레임 메모리만으로 화면표시품질 처리가 가능한 디스플레이 드라이브 집적회로를 제공하는 데 있다.
본 발명의 다른 목적은 자체적으로 디스플레이 화면표시품질모드를 판별할 수 있는 DDI를 제공하는 것이다.
상술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 집적회로는 디스플레이 드라이브 집적회로는 하나의 풀 프레임 메모리, 모드 판별부 및 제어부를 포함한다. 모드 판별부는 화면표시품질의 노말모드와 증강모드를 판별한다. 제어부는 모드 판별부의 판별 결과에 응답하여 노말모드에서는 하나의 풀 프레임 메모리에 비압축 프레임 이미지 데이터를 저장하고, 표시품질 증강모드에서는 하나의 풀 프레임 메모리를 제1 및 제2 하프 프레임 메모리 영역들로 분리하고 제1 하프 프레임 메모리 영역에는 이전 프레임 이미지를 압축하여 저장하고, 제2 하프 프레임 메모리 영역에는 현재 프레임 이미지를 압축하여 저장한다.
본 발명에서 제어부는 제1 하프 프레임 메모리에 저장할 프레임 이미지 데이터를 하프 프레임 이미지 데이터로 압축하는 제1인코더와, 제1 하프 프레임 메모리로부터 독출된 하프 프레임 이미지 데이터를 풀 프레임 이미지 데이터로 신장하는 제1디코더와, 제2 하프 프레임 메모리에 저장할 프레임 이미지 데이터를 하프 프레임 이미지 데이터로 압축하는 제2인코더와, 제2 하프 프레임 메모리로부터 독출된 하프 프레임 이미지 데이터를 풀 프레임 이미지 데이터로 신장하는 제2디코더를 포함한다.
또한 제어부는 증강모드 초기에는 제1 및 제2 하프 프레임 메모리영역들에 각각 현재 프레임 이미지 데이터를 압축하여 저장하고, 제1 하프 프레임 메모리 영역에 저장된 이미지 데이터를 독출하여 신장시켜 표시 데이터로 출력하고, 증강모드 종료시에는 제1하프 프레임 메모리 영역에 저장된 이미지 데이터를 독출하여 신장시켜 표시 데이터로 출력하는 이미지 표시 천이모드를 수행하는 것이 바람직하다.
본 발명에서 모드 판별부는 수직동기신호에 동기되어 프레임을 m씩 카운트하는 제1카운터와, m 프레임 범위 내에서 발생되는 메모리 기입명령의 발생횟수를 카운트하는 제2카운터와 m 프레임 범위 내에서 카운트된 메모리 기입명령 발생횟수가 설정된 횟수 이상이면 화면표시품질 증강모드로 판별하고, 미만이면 화면표시품질 노말모드로 판별하여 상태가 천이되는 모드 판별신호를 발생하는 신호 발생부를 포함하는 것이 바람직하다.
본 발명의 제2카운터는 제1카운터의 출력값이 m일 때 티어링 효과 출력신호(TE)에 동기되어 리셋되는 것이 티어링 발생을 차단시킬 수 있다.
본 발명에서 노말모드는 스틸 이미지 화면 표시모드이고 증강모드는 무빙 이미지 화면 표시 모드로 한다.
본 발명의 다른 실시예는 이미지 업데이트 속도를 측정하는 업데이트 속도 측정부와, 업데이트 속도 측정부에서 이미지 업데이트 속도가 일정 속도이상이면 무빙 이미지로 판단하고 무빙 이미지를 화면표시품질 증강모드로 처리하여 표시데이터로 출력하고, 미만이면 스틸 이미지로 판단하고 스틸 이미지를 화면표시품질 노말모드로 처리하여 표시데이터로 출력하는 제어부를 구비한 것을 특징으로 한다.
본 발명에서 업데이트 속도 측정부는 수직동기신호에 동기되어 프레임을 m씩 카운트하는 제1카운터와 m 프레임 범위 내에서 발생되는 메모리 기입명령의 발생횟수를 카운트하는 제2카운터와, m 프레임 범위 내에서 카운트된 메모리 기입명령 발생횟수가 설정된 횟수 이상이면 화면표시품질 증강모드로 판별하고, 미만이면 화면표시품질 노말모드로 판별하여 상태가 천이되는 모드 판별신호를 발생하는 신호 발생부를 포함하는 것이 바람직하다.
상기와 같은 본 발명의 실시예들에 따른 디스플레이 드라이브 집적회로에 있어서, 추가 메모리 없이 하나의 풀 프레임 메모리만으로 화면표시품질을 개선하기 위한 증강모드를 구현할 수 있으므로 증강모드 타입의 칩 사이즈를 줄일 수 있으며 전류소모량을 줄일 수 있어서 고해상도 화면표시를 위한 스마트 폰과 같은 모바일 장치에 적합하다.
본 발명의 효과는 상기에서 언급된 효과로 제한되는 것은 아니며, 상기에서 언급되지 않은 다른 효과들은 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명에 의한 바람직한 일 실시예의 DDI의 블록도.
도 2a는 본 발명에 의한 DDI의 바람직한 일 실시예의 레이아웃도.
도 2b는 도 2a의 DDI의 레이아웃과 비교하기 위한 종래의 DDI의 레이아웃도.
도 3은 본 발명에 의한 모드 판별부의 바람직한 일 실시예의 회로도.
도 4는 증강 초기 천이 표시를 설명하기 위한 타이밍도.
도 5는 증강 종료 천이 표시를 설명하기 위한 타이밍도.
도 6은 본 발명의 전체 동작을 설명하기 위한 타이밍도.
도 7 내지 도 10은 본 발명에 의한 제어부의 각 동작 모드에 대응하는 이미지 데이터의 처리 상태를 설명하기 위한 개념도들.
도 11은 본 발명에 의한 바람직한 다른 실시예의 DDI의 블록도.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 구성요소에 대해 사용하였다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시(說示)된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
한편, 어떤 실시예가 달리 구현 가능한 경우에 특정 블록 내에 명기된 기능 또는 동작이 순서도에 명기된 순서와 다르게 일어날 수도 있다. 예를 들어, 연속하는 두 블록이 실제로는 실질적으로 동시에 수행될 수도 있고, 관련된 기능 또는 동작에 따라서는 상기 블록들이 거꾸로 수행될 수도 있다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명에 의한 DDI의 블록도를 나타낸다.
도면을 참조하면 DDI(100)는 인터페이스부(110), 모드 판별부(120), 제어부(130), 구동부(140), 메모리(150)를 포함한다.
인터페이스부(110)는 호스트로부터 제공된 이미지 데이터 및 제어신호를 입력하고 DDI 제어상태신호를 호스트로 출력한다. 인터페이스부(110)는 CPU I/F, RGB I/F, SPI, MDDI 등의 인터페이스를 포함할 수 있다.
모드 판별부(120)는 DDI의 화면표시품질의 개선을 위한 동작모드, 즉 노말모드(normal mode)와 증강모드(enhance mode)를 판별하여 모드 판별신호를 발생한다. 본 발명에서 모드 판별부는 메모리 업데이트 속도를 측정하므로 업데이트 속도 측정부라 호칭하기도 한다. 상세 구성은 후술한다.
제어부(130)는 메모리(150)를 제어하여 입력된 이미지 데이터를 표시 데이터로 변환하여 구동부(140)에 제공한다. 제어부(130)는 모드 판별부(120)에서 발생된 모드 판별신호에 응답하여 표시 데이터의 표시품질을 개선하기 위한 증강모드로 동작할 것인지 아니면 노말모드로 동작할 것인지 결정한다.
구동부(140)는 표시 데이터를 LCD 또는 OLED와 같은 표시패널의 데이터 라인 또는 소스라인에 제공한다.
메모리(150)는 GRAM으로 풀 프레임 이미지 데이터를 저장하기 위한 저장용량을 가진다.
도 2a는 본 발명에 의한 DDI의 바람직한 일 실시예의 레이아웃도를 나타내고, 도 2b는 도 2a의 DDI의 레이아웃과 비교하기 위한 종래의 DDI의 레이아웃도를 나타낸다.
도면을 참조하면 DDI(100) 칩의 중앙에는 제어부(130) 영역이 배치되고 제어부(130) 영역의 좌우에 메모리(150) 영역이 배치되고 상단에는 구동부(140) 영역이 배치되고 하단에는 인터페이스부(110) 영역이 배치된다. 제어부(130) 영역과 인터페이스부(110) 영역 사이에는 모드 판별부(120) 영역이 배치되고, 메모리(150) 영역과 인터페이스부(110) 영역 사이에는 전원부(160) 영역이 배치된다.
구동부(140) 영역에는 표시패널의 소스라인과 연결되는 소스채널블록(142)을 포함하고 인터페이스부(110) 영역에는 입력패드(112)를 포함한다.
본 발명에서 풀 프레임 메모리(150) 영역 중 좌측 GDRAM 0, GDRAM 1은 증강모드에서 제1 하프 프레임 메모리(152a)로 제공되고 우측 GDRAM 2, GDRAM 3은 증강모드에서 제2 하프 프레임 메모리(152b)로 제공될 수 있다.
제어부(130)영역에는 제1인코더(134a), 제1디코더(134b), 제2인코더(134c), 제2 디코더(134d)를 포함한다. 제1인코더(134a)는 풀 프레임 이미지 데이터를 하프 프레임 이미지 데이터로 압축하며 제1디코더(134b)는 제1하프 프레임 메모리역(152a)에 압축 저장된 하프 프레임 이미지 데이터를 독출하여 풀 프레임 이미지 데이터로 신장시킨다. 제2인코더(134c)는 풀 프레임 이미지 데이터를 하프 프레임 이미지 데이터로 압축하며 제2디코더(134d)는 제2하프 프레임 메모리 영역(152b)에 압축 저장된 하프 프레임 이미지 데이터를 독출하여 풀 프레임 이미지 데이터로 신장시킨다.
상술한 본 발명의 일실시예의 DDI 레이아웃과 도 2b에 도시한 종래의 DDI 레이아웃을 비교하면 종래의 DDI(200) 칩에서는 메모리(250)에 풀 프레임 메모리(GRAM0~GRAM3)이외에 하프 프레임 메모리(GRAM H0~GRAM H3)가 더 포함되므로 추가된 하프 프레임 메모리(GRAM H0~GRAM H3)가 차지하는 면적만큼 DD1 칩 사이즈가 더 크다. 물론 본 발명의 제어부(130)와 비교하여 종래의 제어부(230) 내에 이미지 데이터를 처리하기 위한 인코더 및 디코더 구성이 없다.
전체적으로 본 발명에서 인코더 및 디코더를 포함하는 제어부(130)의 사이즈 증가 보다는 별도의 하프 메모리를 제거한 메모리(150)의 면적 감소 효과가 상대적으로 훨씬 더 크기 때문에 DDI 칩 사이즈 감소효과가 매우 크다.
도 3은 본 발명에 의한 모드 판별부의 바람직한 일 실시예의 회로도를 나타낸다. 도 4는 증강 초기 천이 표시를 설명하기 위한 타이밍도이고, 도 5는 증강 종료 천이 표시를 설명하기 위한 타이밍도이고, 도 6은 본 발명의 전체 동작을 설명하기 위한 타이밍도를 나타낸다.
도면을 참조하면, 모드 판별부(120)는 제1카운터(122), 제2카운터(124) 및 신호 발생부(126)를 포함한다. 모드 판별부(120)는 호스트와 별도로 디스플레이 드라이브 집적회로 자체에서 메모리 업데이트 속도를 측정하여 현재 표시되는 이미지 데이터가 스틸 이미지인지 아니면 무빙 이미지 인지를 독립적으로 판별하는 데 매우 유용하다. 이는 호스트와 인터페이스 오류로 인하여 관련 정보 제공이 없더라도 독자적으로 현재 표시될 이미지가 스틸 이미지인지 아니면 무빙 이미지인지를 판별하기 위함이다.
제1카운터(122)는 m진 카운터, 예컨대 6진 카운터(CNT1)로 구성되고 수직동기신호(Vsync)를 클럭 입력하여 6개 수직동기펄스마다 리셋되어 프레임 수를 1부터 6까지를 반복적으로 카운트한다.
제2카운터(124)는 n진 카운터, 예컨대 4진 카운터(CNT2)로 구성되고 메모리 기입 명령(MWC)신호를 클럭 입력하고 제1카운터(122)의 최상위 비트와 티어링 효과 출력신호(TE)를 앤드게이트(G1)로 조합한 리셋신호에 의해 리셋된다. 따라서 6 프레임기간 동안 메모리 기입명령신호의 발생횟수가 4회 이상이면 업데이트 속도가 무빙 이미지 업데이트 속도로 측정하고 4회 미만, 즉 3회이하이면 스틸 이미지 업데이트 속도로 측정한다. 여기서 티어링 효과 출력신호(TE)에 의해 제2카운터를 리셋시킴으로써 표시화면의 티어링 발생을 차단시킬 수 있다.
신호 발생부(126)는 앤드게이트(G3, G4, G7), 인버터(G2, G5, G6) 및 D 플립플롭(FF1, FF2)을 포함한다.
플립플롭(FF1)은 카운터(CNT1)의 최상위 비트값과 카운터(CNT2)의 최상위 비트값이 모두 하이상태, 논리"1"상태이면 클럭신호(CK)가 클럭입력단자에 인가되므로 정출력단자(D)에 하이상태신호가 래치된다(도 4 참조). 하이상태신호가 래치되면 인버터(G6)를 통해 앤드게이트(G3)가 닫치게 되므로 이후의 플립플롭(FF1)의 클럭입력이 차단되므로 정출력단자(D)의 출력신호상태는 하이상태로 유지된다(Moving On 검출).
한편 플립플롭(FF2)은 카운터(CNT1)의 최상위 비트값이 하이상태이고 카운터(CNT2)의 최상위 비트값이 로우상태이면 인버터(G2)를 통해 앤드게이트(G4)에 인가된다. 그러므로 앤드 게이트(G4)가 개방되어 클럭신호(CK)가 클럭입력단자에 인가되어 정출력단자(D)에 하이상태신호가 래치되고 부출력단자(DB)에 로우상태신호가 래치된다(도 5참조). 하이상태신호가 래치되면 인버터(G5)를 통해 앤드게이트(G4)에 인가되므로 앤드게이트(G4)를 통해 클럭입력이 차단된다. 따라서 플립플롭(FF2)의 클럭입력에 클럭신호 입력이 없게 되므로 정출력단자(D)의 출력신호상태는 하이상태로 유지된다(Moving Off 검출).
플립플롭(FF2)의 정출력신호가 하이상태로 되면 플립플롭(FF1)의 리셋단자(R)에 인가되면 플립플롭(FF1)은 리셋되므로 정출력단자(D)의 출력신호는 하이상태에서 로우상태로 리셋된다.
마찬가지로 플립플롭(FF1)의 정출력신호가 하이상태로 되면 플립플롭(FF2)의 리셋단자(R)에 인가되면 플립플롭(FF2)은 리셋되므로 정출력단자(D)의 출력신호는 하이상태에서 로우상태로 리셋된다.
그러므로 플립플롭(FF1,FF2)는 서로 상반된 상태로 토글동작된다. 앤드게이트(G6)를 통해 플립플롭(FF1)의 정출력신호와 플립플롭(FF2)의 부출력신호를 조합하여 최종 모드판별신호(Moving Enable)를 발생한다.
그러므로 도 6을 참조하면 모드판별신호(IP enable)에 응답하여 제어부(130)는 1-A(Normal Image Display), 1-B(증강모드 천이 표시), 1-C(Enhance Image Display), 1-D(노말모드 천이 표시), 1-A(Normal Image Display)로 표시제어상태를 제어한다.
메모리(150)는 노말모드, 즉 Display Enhance IP off 모드에서는 풀 프레임 메모리(GRAM0~GRAM3)로 동작하고, 1-B(증강모드 천이 표시), 1-C(Enhance Image Display), 1-D(노말모드 천이 표시)에 해당하는 증강모드, 즉 Display Enhance IP on 모드에서는 두 개의 하프 프레임 메모리(GRAM0, GRAM1)(152a), (GRAM2, GRAM3)(152B)로 각각 분리되어 동작한다.
도 7 내지 도 10은 제어부(130)의 각 동작 모드에 대응하는 이미지 데이터의 처리 상태를 나타낸 개념도들이다.
도 7을 참조하면, 제어부(130)는 노말모드, 즉 1-A 동작모드에서는 스틸 이미지 데이터들이 압축없이 메모리(150)에 풀 프레임 방식으로 저장하고 풀 프레임 이미지 데이터들이 화면표시품질의 처리없이 직접 구동부(140)를 통해 표시패널로 전달하여 표시한다.
도 8을 참조하면, 제어부(130)는 증강모드 초기, 1-B 증강모드 천이 표시 동작모드에서는 현재 풀 프레임 무빙 이미지 데이터를 제1인코더(134a) 및 제2인코더(134c)에 각각 공급하여 하프 프레임 무빙 이미지 데이터로 압축한 다음에 하프 프레임 메모리 영역(152a, 152b)에 각각 저장한다. 이어서 하프 프레임 메모리 영역(152a)에 저장된 압축된 이미지 데이터를 독출하여 제1디코더(134b)에서 신장시켜 원래의 풀 프레임 이미지 데이터로 복원시킨다. 복원된 풀 프레임 이미지 데이터는 증강처리부(134e)에서 화면표시품질 개선처리 없이 직접 구동부(140)를 통해 표시패널로 전달되어 표시된다.
도 9를 참조하면, 제어부(130)는 증강모드, 1-C 증강 이미지 표시 동작모드에서는 현재 풀 프레임 무빙 이미지 데이터를 제1인코더(134a) 공급하여 하프 프레임 무빙 이미지 데이터로 압축한 다음에 하프 프레임 메모리 영역(152a)에 저장한다. 이어서 하프 프레임 메모리 영역(152a)에 저장된 압축된 이미지 데이터를 독출하여 제1디코더(134b)에서 신장시켜 원래의 풀 프레임 이미지 데이터로 복원시킨다. 동시에 하프 프레임 메모리 영역(152b)에 저장된 압축된 이미지 데이터를 독출하여 제2디코더(134d)에서 신장시켜 원래의 풀 프레임 이미지 데이터로 복원시킨다. 복원된 현재 및 이전 풀 프레임 이미지 데이터들은 동일한 이미지 데이터이거나 각각 이전 및 현재 이미지 데이터일 수도 있다.
복원된 현재 및 이전 풀 프레임 이미지 데이터들은 증강 처리부(134e)에서 화면표시품질 개선 처리된 다음에 구동부(140)를 통해 표시패널로 전달하여 표시하고, 또한 제2인코더(134c)를 통해 하프 프레임 이미지로 압축시켜 이전 이미지 데이터로 하프 프레임 메모리 영역(152b)에 저장한다.
도 10을 참조하면, 제어부(130)는 증강모드 종료모드, 즉 1-D 증강 이미지 종료표시 동작모드에서는 제1하프 이미지 메모리 영역(152a)로부터 압축된 이미지 데이터를 독출하여 제1디코더(134b)에서 풀 프레임 이미지 데이터로 복원시키고 복원된 이미지 데이터를 화면표시품질 개선처리 없이 직접 구동부(140)를 통해 표시패널로 전달하여 표시한다.
도 11은 본 발명에 의한 바람직한 다른 실시예의 DDI의 블록도를 나타낸다.
도면을 참조하면, 다른 실시예의 DDI(300)는 인터페이스부(310), 업데이트 속도 측정부(320), 제어부(330), 구동부(340), 메모리(350)를 포함한다. 다른 실시예는 상술한 일실시예와 비교하여 속도 측정부(320)의 구성만 다르고 나머지 구성요소들, 즉 인터페이스부(310), 제어부(330), 구동부(340), 메모리(350)는 동일 구성이므로 구체적인 설명은 생략한다.
DDI(300)의 업데이트 속도 측정부(320)는 인터페이스부(310)를 통하여 호스트로부터 모드제어신호(MCS)를 공급받아 현재 입력되는 이미지 데이터가 무빙 이미지인지 아니면 스틸 이미지인지를 판별하는 업데이트 속도 측정신호(UDVS)를 생성하여 제어부(330)에 제공한다. 업데이트 속도 측정부(320)는 레지스터, 플립플롭, 래치회로 또는 로직 게이트 등으로 구성될 수 있다.
그러므로 제어부(330)는 업데이트 속도 측정부(310)를 통해 호스트로부터 제공된 모드 제어신호(MCS)에 의해 생성된 업데이트 속도 측정신호(UDVS)에 응답하여, 무빙 이미지 입력 모드이면 업데이트 속도를 무빙 이미지업데이트 속도로 판단하고 메모리(350)를 두 개의 하프 메모리로 분리하여 무빙 이미지를 화면표시품질 증강모드로 처리하여 표시데이터로 출력한다. 한편 업데이트 속도 측정신호(UDVS)에 의해 스틸 이미지 입력 모드이면 업데이트 속도를 스틸 이미지 업데이트 속도로 판단하고 메모리(350)를 하나의 풀 프레임 메모리로 사용하여 스틸이미지를 화면표시품질 노말모드로 처리하여 표시데이터로 출력한다.
그러므로 다른 실시예는 호스트로부터 업데이트 속도정보를 입력받아 처리하므로 업데이트 속도 측정부의 회로구성을 일실시예와 비교하여 간단하게 구성할 수 있다.
상기 블록도와 개념도에 나타난 각각의 블록 또는 블록의 집합들의 동작이나 기능들은 하드웨어 또는 소프트웨어 기반으로 다양한 형태로 구현될 수 있음을 이해하여야 한다. 상기 블록도와 개념도에 나타난 블록 또는 블록의 집합들의 동작이나 기능을 구현하기 위한 구조나 수단을 생성할 수 있도록, GPP(General Purpose Processor), SPP(Special Purpose Processor)를 탑재한 컴퓨터, 그 외 프로그램이 가능한 장치에 의해 소프트웨어 기반으로도 구현될 수 있음을 이해하여야 한다.
이상 본 발명의 실시예들에 따른 디스플레이 드라이브 집적회로에 대하여 설명의 편의를 위하여 구체적인 모드 판별부의 실시예를 들어 특정회로구성으로 제한하여 설명하였으나, 본 발명의 기술적 사상의 범위 내에서 다양한 로직회로 구성으로 변형될 수 있음을 이해하여야 할 것이다.
본 발명은 디스플레이 드라이브 집적회로를 포함하는 임의의 장치에 유용하게 이용될 수 있고, 특히 모바일 기기, 스마트 폰 또는 태블릿 피시등의 디스플레이 장치 등에 더욱 유용하게 이용될 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (10)

  1. 하나의 풀 프레임 메모리;
    화면표시품질의 노말모드와 증강모드를 판별하는 모드 판별부; 및
    상기 모드 판별부의 판별 결과에 응답하여 노말모드에서는 상기 하나의 풀 프레임 메모리에 비압축 프레임 이미지 데이터를 저장하고, 표시품질 증강모드에서는 상기 하나의 풀 프레임 메모리를 제1 및 제2 하프 프레임 메모리 영역들로 분리하고 상기 제1 하프 프레임 메모리 영역에는 이전 프레임 이미지를 압축하여 저장하고, 상기 제2 하프 프레임 메모리 영역에는 현재 프레임 이미지를 압축하여 저장하는 제어부를 구비한 것을 특징으로 하는 디스플레이 드라이브 집적회로.
  2. 제1항에 있어서, 상기 제어부는
    상기 제1 하프 프레임 메모리에 저장할 프레임 이미지 데이터를 하프 프레임 이미지 데이터로 압축하는 제1인코더;
    상기 제1 하프 프레임 메모리로부터 독출된 하프 프레임 이미지 데이터를 풀 프레임 이미지 데이터로 신장하는 제1디코더;
    상기 제2 하프 프레임 메모리에 저장할 프레임 이미지 데이터를 하프 프레임 이미지 데이터로 압축하는 제2인코더; 및
    상기 제2 하프 프레임 메모리로부터 독출된 하프 프레임 이미지 데이터를 풀 프레임 이미지 데이터로 신장하는 제2디코더를 구비한 것을 특징으로 하는 디스플레이 드라이브 집적회로.
  3. 제1항에 있어서, 상기 제어부는
    증강모드 초기에는
    상기 제1 및 제2 하프 프레임 메모리영역들에 각각 현재 프레임 이미지 데이터를 압축하여 저장하고, 상기 제1 하프 프레임 메모리 영역에 저장된 이미지 데이터를 독출하여 신장시켜 표시 데이터로 출력하고,
    증강모드 종료시에는 제1하프 프레임 메모리 영역에 저장된 이미지 데이터를 독출하여 신장시켜 표시 데이터로 출력하는 이미지 표시 천이모드를 수행하는 것을 특징으로 하는 디스플레이 드라이브 집적회로.
  4. 제1항에 있어서, 상기 모드 판별부는
    수직동기신호에 동기되어 프레임을 m씩 카운트하는 제1카운터;
    상기 m 프레임 범위 내에서 발생되는 메모리 기입명령의 발생횟수를 카운트하는 제2카운터; 및
    상기 m 프레임 범위 내에서 카운트된 메모리 기입명령 발생횟수가 설정된 횟수 이상이면 화면표시품질 증강모드로 판별하고, 미만이면 화면표시품질 노말모드로 판별하여 상태가 천이되는 모드 판별신호를 발생하는 신호 발생부를 구비한 것을 특징으로 하는 디스플레이 드라이브 집적회로.
  5. 제4항에 있어서, 상기 제2카운터는
    상기 제1카운터의 출력값이 m일 때 티어링 효과 출력신호(TE)에 동기되어 리셋되는 것을 특징으로 하는 디스플레이 드라이브 집적회로.
  6. 제1항에 있어서, 상기 노말모드는 스틸 이미지 화면 표시모드이고 상기 증강모드는 무빙 이미지 화면 표시 모드인 것을 특징으로 하는 디스플레이 드라이브 집적회로.
  7. 제1항에 있어서, 상기 모드 판별부는 호스트로부터 제공된 모드제어신호에 응답하여 증강모드와 노말모드를 판별하는 것을 특징으로 하는 디스플레이 드라이브 집적회로.
  8. 이미지 업데이트 속도를 측정하여 업데이트 속도 측정신호를 발생하는 업데이트 속도 측정부;
    상기 업데이트 속도 측정신호에 응답하여, 무빙 이미지 업데이트 속도이면 풀 프레임 메모리를 두 개의 하프 메모리로 분리하여 무빙 이미지를 화면표시품질 증강모드로 처리하여 표시데이터로 출력하고, 스틸 이미지 업데이트 속도이면 풀 프레임 메모리를 하나의 풀 프레임 메모리로 사용하여 스틸이미지를 화면표시품질 노말모드로 처리하여 표시데이터로 출력하는 제어부를 디스플레이 드라이브 집적회로.
  9. 제8항에 있어서, 상기 업데이트 속도 측정부는
    수직동기신호에 동기되어 프레임을 m씩 카운트하는 제1카운터;
    상기 m 프레임 범위 내에서 발생되는 메모리 기입명령의 발생횟수를 카운트하는 제2카운터; 및
    상기 m 프레임 범위 내에서 카운트된 메모리 기입명령 발생횟수가 설정된 횟수 이상이면 화면표시품질 증강모드로 판별하고, 미만이면 화면표시품질 노말모드로 판별하여 상태가 천이되는 모드 판별신호를 발생하는 신호 발생부를 구비한 것을 특징으로 하는 디스플레이 드라이브 집적회로.
  10. 제8항에 있어서, 상기 업데이트 속도 측정부는 호스트로부터 제공된 모드제어신호를 입력하고 입력된 모드제어신호에 응답하여 상기 제어부에 업데이트 속도 판단신호를 제공하는 것을 특징으로 하는 디스플레이 드라이브 집적회로.
KR1020120008139A 2012-01-27 2012-01-27 디스플레이 드라이브 집적회로 KR20130087119A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120008139A KR20130087119A (ko) 2012-01-27 2012-01-27 디스플레이 드라이브 집적회로
US13/614,014 US9202445B2 (en) 2012-01-27 2012-09-13 Display drive integrated circuit
CN2013100311523A CN103226935A (zh) 2012-01-27 2013-01-28 显示驱动集成电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120008139A KR20130087119A (ko) 2012-01-27 2012-01-27 디스플레이 드라이브 집적회로

Publications (1)

Publication Number Publication Date
KR20130087119A true KR20130087119A (ko) 2013-08-06

Family

ID=48837358

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120008139A KR20130087119A (ko) 2012-01-27 2012-01-27 디스플레이 드라이브 집적회로

Country Status (3)

Country Link
US (1) US9202445B2 (ko)
KR (1) KR20130087119A (ko)
CN (1) CN103226935A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150028075A (ko) * 2013-09-05 2015-03-13 삼성디스플레이 주식회사 디스플레이 드라이버, 디스플레이 드라이버 구동방법 및 영상 표시 시스템
CN106057165A (zh) * 2016-08-12 2016-10-26 昆山龙腾光电有限公司 用于液晶显示装置的控制装置及控制方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9652070B2 (en) * 2013-09-25 2017-05-16 Lenovo (Singapore) Pte. Ltd. Integrating multiple different touch based inputs
KR20150082911A (ko) * 2014-01-08 2015-07-16 삼성전자주식회사 반도체 장치 및 그 제어 방법
KR102120865B1 (ko) * 2014-01-14 2020-06-17 삼성전자주식회사 디스플레이 장치, 디스플레이 장치의 드라이버, 이를 포함하는 전자 장치 및 디스플레이 시스템
CN108449488A (zh) * 2018-01-30 2018-08-24 努比亚技术有限公司 时间信息熄屏显示控制方法、电路及终端
CN108519807A (zh) * 2018-03-23 2018-09-11 维沃移动通信有限公司 一种应用处理器及移动终端
GB2575030B (en) * 2018-06-22 2020-10-21 Advanced Risc Mach Ltd Data processing systems
US11087721B2 (en) 2018-11-28 2021-08-10 Samsung Electronics Co., Ltd. Display driver, circuit sharing frame buffer, mobile device, and operating method thereof

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07152340A (ja) 1993-11-30 1995-06-16 Rohm Co Ltd ディスプレイ装置
KR100235344B1 (ko) * 1994-12-29 1999-12-15 전주범 영역 분할 부호화 방식의 전경/배경 화상 선택 장치
KR0155910B1 (ko) 1995-10-26 1998-11-16 김광호 프레임 메모리의 저장 장치 및 그 방법
KR19990041581A (ko) 1997-11-22 1999-06-15 구본준 디지탈 카메라
JP3024622B2 (ja) * 1997-12-24 2000-03-21 日本電気株式会社 画像処理装置
US7064784B2 (en) 2000-10-19 2006-06-20 Canon Kabushiki Kaisha Image pickup apparatus adapted to carry out parallel operations in a continuous image pickup mode, and a control method
KR100945577B1 (ko) 2003-03-11 2010-03-08 삼성전자주식회사 액정 표시 장치의 구동 장치 및 그 방법
JP4614261B2 (ja) * 2003-10-02 2011-01-19 ルネサスエレクトロニクス株式会社 コントローラドライバ，及びその動作方法
JP4885461B2 (ja) * 2005-02-24 2012-02-29 日立プラズマディスプレイ株式会社 表示パネルの表示制御装置及びそれを有する表示装置
JP4503507B2 (ja) 2005-07-21 2010-07-14 三菱電機株式会社 画像処理回路
JP2007279185A (ja) * 2006-04-04 2007-10-25 Matsushita Electric Ind Co Ltd 画像データ表示制御装置
US8120614B2 (en) * 2006-09-21 2012-02-21 Nvidia Corporation Screen compression for mobile applications
KR20090006997A (ko) 2007-07-13 2009-01-16 엘지디스플레이 주식회사 표시장치
KR20090036752A (ko) * 2007-10-10 2009-04-15 엘지디스플레이 주식회사 표시장치
US9053681B2 (en) * 2010-07-07 2015-06-09 Fotonation Limited Real-time video frame pre-processing hardware
WO2012005106A1 (ja) * 2010-07-08 2012-01-12 日本電気株式会社 映像復号装置、映像符号化装置、映像復号方法、映像符号化方法及びプログラム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150028075A (ko) * 2013-09-05 2015-03-13 삼성디스플레이 주식회사 디스플레이 드라이버, 디스플레이 드라이버 구동방법 및 영상 표시 시스템
CN106057165A (zh) * 2016-08-12 2016-10-26 昆山龙腾光电有限公司 用于液晶显示装置的控制装置及控制方法

Also Published As

Publication number Publication date
US9202445B2 (en) 2015-12-01
US20130194243A1 (en) 2013-08-01
CN103226935A (zh) 2013-07-31

Similar Documents

Publication Publication Date Title
KR20130087119A (ko) 디스플레이 드라이브 집적회로
EP2857930B1 (en) Techniques to transmit commands to a target device
US8730069B2 (en) Double data rate serial encoder
CN103871458B (zh) 集成电路及其数据处理方法、解码器、存储器
CN102097050B (zh) 一种实现显示信号无缝切换的装置和方法
US11151912B2 (en) Control method, controller, and liquid crystal panel drive device
JP2008522495A (ja) ２倍データレートのシリアル符号器
JP2001504244A (ja) セルラホンでのスプリット・スクリーンおよびデュアル・スクリーンのｌｃｄパネル設計の応用
US9761202B2 (en) Seamless video transitions
KR20140109152A (ko) 영상 데이터 구동 장치, 이를 포함하는 디스플레이 장치, 및 영상 데이터 구동 장치의 구동 방법
JP2018507440A (ja) 高速ディスプレイインターフェース
KR20130036783A (ko) 디스플레이 드라이버의 동작 방법, 상기 디스플레이 드라이버를 제어하기 위한 호스트, 및 이들을 포함하는 시스템
CN107624194A (zh) 用于操作显示器的定时控制器的设备和方法
US9082370B2 (en) Display control device and data processing system
CN111080761B (zh) 一种渲染任务的调度方法、装置及计算机存储介质
CN114817114B (zh) 一种mipi接口、及其控制方法、装置及介质
US9990248B2 (en) Display driver integrated circuit and display device having the same
US9542721B2 (en) Display control device and data processing system
US11169683B2 (en) System and method for efficient scrolling
CN113965702A (zh) 一种基于国产化平台的多通道视频无缝切换电路及其方法
KR20120105150A (ko) 이미지 디스플레이 시스템 및 이미지 데이터 처리 방법
US20070206718A1 (en) Register circuit, semiconductor device, and electric appliance
CN116097337A (zh) 自适应地配置图像数据传输时间
KR20000006349A (ko) 애니메이션회로를갖는스크린드라이버
JP2010054939A (ja) 情報処理装置および画像信号処理方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid