KR0155910B1 - 프레임 메모리의 저장 장치 및 그 방법 - Google Patents
프레임 메모리의 저장 장치 및 그 방법Info
- Publication number
- KR0155910B1 KR0155910B1 KR1019950037435A KR19950037435A KR0155910B1 KR 0155910 B1 KR0155910 B1 KR 0155910B1 KR 1019950037435 A KR1019950037435 A KR 1019950037435A KR 19950037435 A KR19950037435 A KR 19950037435A KR 0155910 B1 KR0155910 B1 KR 0155910B1
- Authority
- KR
- South Korea
- Prior art keywords
- frame memory
- field
- signal
- frame
- address
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/907—Television signal recording using static stores, e.g. storage tubes or semiconductor memories
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/06—Generation of synchronising signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Systems (AREA)
Abstract
본 발명은 하나의 화상 저장용 프레임 메모리에 두 개의 필드를 구분하여 저장할 수 있는 프레임 메모리 장치 및 그 방법에 관한 것으로서, 프레임 메모리의 필드를 구분하는 필드 구분 신호를 출력하는 동기 신호 발생부; 어드레스 신호를 출력하는 어드레스 발생부; 상기 어드레스 발생부로부터 출력되는 어드레스 신호와 상기 동기 신호 발생부로부터 발생되는 필드 구분 신호를 프레임 신호의 제어에 의해 출력하는 멀티플렉서; 및 상기 멀티플렉서로부터 출력된 신호를 필드 구분 신호에 의해 필드를 구분하여 저장하는 프레임 메모리를 포함한다.
따라서, 상술한 바와 같이 본 발명에 따른 프레임 메모리의 저장 방법은 필드 구분 신호를 최상위 비트가 제어되므로 프레임 메모리를 절반으로 나누어 사용함으로 프레임 메모리를 효율적으로 저장할 수 있는 효과를 갖는다.
Description
제1도는 종래의 프레임 메모리의 구성을 나타낸 도면이다.
제2도는 제1도의 프레임 메모리에 저장된 화상을 보이는 도면이다.
제3도는 종래의 기술에서 하나의 필드만을 저장할 때 발생되는 사용하지 않는 메모리 공간을 보이는 도면이다.
제4도는 본 발명에 의한 프레임 메모리 장치를 나타낸 블럭도이다.
제5도는 본 발명에 따른 프레임 메모리의 동작을 상세히 설명하기 위한 도면이다.
제6도는 본 발명에 따른 제5도에 도시된 멀티플렉서의 신호 관계를 설명하기 위한 도면이다.
제7a도 내지 제7b도는 본 발명에 따른 어드레스 발생부, 동기 신호 발생부 및 프레임 메모리의 신호관계를 설명하기 위한 도면이다.
제8도는 종래의 기술에서 하나의 프레임을 저장할 경우의 타이밍도이다.
제9도에 본 발명에 따른 하나의 프레임을 저장할 경우의 2체배수 타이밍도이다.
제10도는 종래기술에서 하나의 프레임을 저장할 경우를 나타낸 도면이다.
제11도는 본 발명에 따른 하나의 필드만을 저장할 경우를 나타낸 도면이다.
제12도는 본 발명을 실현하기 위한 방법을 설명하기 위한 흐름도이다.
본 발명은 화상데이터를 저장하기 위한 프레임 메모리의 저장 장치 및 그 방법에 관한 것으로서, 더욱 상세하게는 하나의 화상 저장용 프레임 메모리에 두 개의 필드를 구분하여 저장할 수 있는 프레임 메모리 장치 및 그 방법에 관한 것이다.
종래에는 영상처리보드에서 하나의 프레임 저장용 메모리에 하나의 프레임 데이터만을 저장한다.
첨부한 제1도는 종래의 프레임 메모리의 구성을 나타낸 도면으로서, 필드 신호를 구분하기 위한 동기 신호 발생부(10), 동기 신호 발생부(10)로부터 출력된 필드 신호를 바꾸어 주기 위한 점퍼 스위치(12), 어드레스 발생부(14), 버퍼(16), 프레임 메모리(18)로 구성된다.
제2도는 제1도의 프레임 메모리에 저장된 화상을 보이는 도면으로서, 제2도에 나타낸 바와 같이 NTSC 방식의 텔레비젼 주사 방식은 비월주사 방식을 사용한다. 이 비월 주사 방식은 짝수 필드와 홀수 필드로 구분되어 있고, 짝수 필드의 주사가 완료되면 짝수 필드의 주사선 사이에 위치하도록 홀수 필드가 주사됨으로써, 영상신호가 완성된다. 화상 저장용 프레임 메모리에서도 위와 같은 방식으로 영상 데이터가 저장된다.
또한 하나의 필드만을 저장하기 위해서는 제1도에 도시된 점퍼 스위치(12)에 의해 필드 구분 신호가 조정되거나 또는 원래의 신호가 메모리에 공급되게 된다. 이는 메모리의 어드레스를 제어하여 0으로 고정시켰을 경우 짝수 필드만이 프레임 메모리에 기록되고, 1로 고정시켰을 경우 홀수 필드만이 프레임 메모리에 기록된다.
또한, 메모리의 어드레스를 제어하여 1로 고정시켰을 경우 짝수 필드만이 프레임 메모리에 기록되고, 0으로 고정시켰을 경우 홀수 필드만이 프레임 메모리에 기록된다.
이와 같이 동작되는 종래 기술에서는 필드 신호를 고정하면 하나의 필드만 저장된다. 그러나 NTCS 방식에서의 비월주사방식은 하나의 주사선을 건너뛰어서 주사를 하기 때문에 하나의 필드만을 사용할 경우에도 하나의 필드만큼 사용하지 않는 메모리의 공간이 생기게 되는데, 첨부된 제3도는 하나의 필드만을 저장할 때 발생되는 사용하지 않는 메모리 공간을 보이는 도면이다. 제3도에서 보는 바와 같이 하나의 필드만을 저장하였을 때에도 프레임 메모리의 활용면에서 보면 비효율적이라는 것을 알 수 있다.
따라서, 본 발명은 상술한 문제점을 해결하기 위해 창출된 것으로서, 한 프레임의 영상데이터에서 짝수필드, 혹은 홀수 필드의 프레임중 하나의 필드만을 저장할 경우, 프레임 메모리를 반으로 나누어 짝수 필드와 홀수 필드를 구분하여 저장할 수 있는 프레임 메모리의 저장장치 및 그 방법을 제공하는 것을 그 목적으로 한다.
상기의 목적을 달성하는 본 발명에 따른 프레임 메모리에 화상데이터를 저장하는 장치는 프레임 메모리의 필드를 구분하는 필드 구분 신호를 출력하는 동기 신호 발생부; 어드레스 신호를 출력하는 어드레스 발생부; 상기 어드레스 발생부로부터 출력되는 어드레스 신호와 상기 동기 신호 발생부로부터 발생되는 필드 구분 신호를 프레임 신호의 제어에 의해 출력하는 멀티플렉서; 및 상기 멀티플렉서로부터 출력된 신호를 필드 구분 신호에 의해 필드를 구분하여 저장하는 프레임 메모리를 포함하는 것을 특징으로 한다.
또한 상기의 목적을 달성하는 본 발명에 따른 프레임 메모리에 화상데이터를 저장하는 방법은 하나의 필드만을 저장할 것인가를 판단하는 단계; 상기 판단단계의 결과로부터 하나의 필드만을 저장할 경우, 필드 구분 신호를 입력하여 하나의 프레임을 두 개로 분할하는 단계; 및 상기 두개로 분할된 단계의 결과로부터 두 개로 구분된 프레임 메모리에 짝수필드 혹은 홀수필드를 저장하는 단계를 포함하는 것을 특징으로 한다.
이하 첨부한 도면을 참조하여 본 발명을 보다 상세히 설명한다.
제4도는 본 발명에 의한 프레임 메모리 장치를 나타낸 블럭도로서, 프레임 메모리의 필드를 구분하는 필드 구분 신호를 출력하는 동기신호 발생부(40), 어드레스 신호를 출력하는 어드레스 발생부(42), 어드레스 발생부(42)로부터 출력되는 어드레스 신호와 동기 신호 발생부(40)로부터 발생되는 필드 구분 신호를 프레임 신호의 제어에 의해 출력하는 멀티플렉서(44), 멀티플렉서(44)로부터 출력된 신호를 필드 구분 신호에 의해 필드를 구분하여 저장하는 프레임 메모리(48)로 구성된다.
이와 같이 구성된 본 발명에 따른 프레임 메모리 장치의 개략적인 동작을 살펴보면 다음과 같다.
먼저, 동기 신호 발생부(42)로부터 필드구분신호(FLD)가 발생되고, 어드레스 발생부(40)로부터 수평어드레스 및 수직어드레스가 출력된다.
필드 구분 신호와 어드레스 신호는 멀티플렉서(44)에 입력되며, 멀티플렉서(44)는 프레임 제어신호 및 프레임 제어신호에 의해 제어되어 홀수 필드와 짝수 필드를 구분하여 프레임 메모리에 저장된다.
제5도는 본 발명에 따른 프레임 메모리의 동작을 상세히 설명하기 위한 도면이다.
정상적인 동작으로서 하나의 프레임 메모리에 짝수 필드와 홀수 필드를 모두 저장하기 위해서는 멀티플렉서에 프레임 제어신호가 로우(0)일 경우, 어드레스 발생부의 출력 단자(TT0 내지 TT7)는 멀티플렉서(44)의 입력단자(2A1 내지 2A8)와 연결되고, 동기 신호 발생부로부터 출력된 필드 구분 신호는 멀티플렉서의 입력단자(2A1)과 연결되고, 제7a도에 나타낸 바와 같이 프레임 메모리의 입력단자(GA10)와 연결된다.
이와 같이 필드 신호와 어드레스 신호는 NTSC 방식의 비월주사 방식에 맞게 제9도에 나타낸 2체배수 타이밍도에 따라 프레임 메모리에 저장되게 된다. 참고적으로 제8도는 종래의 기술에서 하나의 프레임을 저장할 경우의 타이밍도를 나타낸다.
또한, 홀수필드나 짝수필드 중 하나의 필드만을 저장할 경우, 프레임 제어시호가 로우(0)가 되며, 이때는 어드레스 발생부의 출력 단자(TT0 내지 TT7)는 멀티플렉서(44)의 입력단자(1A1 내지 1A8)와 연결되고, 동기신호발생부로부터 출력된 필드구분신호는 멀티플렉서의 입력단자(2A1)와 연결되고, 제7b도에 나타낸 바와같이 프레임 메모리의 입력단자(GA18)와 연결된다.
제6도는 본 발명에 따른 제5도에 도시된 멀티플렉서의 신호 관계를 설명하기 위한 도면으로서, 두개의 논리게이트(60,62)로 구성된다.
제7a도 내지 제7b도는 본 발명에 따른 어드레스 발생부, 동기 신호 발생부 및 프레임 메모리의 신호관계를 설명하기 위한 도면으로서, 제7a도는 한 프레임의 화상신호를 모두 저장할 경우 어드레스 발생부로부터 출력되는 어드레스 신호와 프레임 메모리의 입력단자와의 연결관계를 보이는 도면이고, 제7b도는 홀수 필드 혹은 짝수필드만을 저장할 경우 어드레스 발생부로부터 출력되는 어드레스 신호와 프레임 메모리의 입력단자와의 연결관계를 보이는 도면이다.
제6도와 제7a도 및 제7b도를 참조하여 설명한다.
제7a도에 보이는 바와 같이 한 프레임의 영상신호를 모두 저장하기 위해서 동기 신호 발생부로부터 출력되는 필드 신호(FLD)가 프레임 메모리의 GA10단자와 연결하고, 어드레스 발생부로부터 출력되는 어드레스 신호(TT0 내지 TT7D)는 멀티플렉서를 통해 선택된 출력신호가 프레임 메모리의 입력단자(GA11 내지 GA18)와 각각 연결되어 메모리에 저장된다.
또한, 제7b도에 보이는 바와 같이 홀수 필드 혹은 짝수 필드 중 하나의 필드만을 저장하기 위해서는 동기 신호 KFTOD부로부터 출력되는 필드 신호(FLD)가 프레임 메모리의 GA18단자와 연결하고, 어드레스 발생부로부터 출력되는 어드레스 신호(TT0 내지 TT7D)는 멀티플렉서를 통해 선택된 출력신호가 프레임 메모리의 입력다자(GA10 내지 GA17)와 각각 연결되어 메모리에 저장된다.
제6도에 보이는 도면에서 참조부호 60은 프레임 제어신호와 어드레스 발생신호(TT7)의 AND 연산에 의해 프레임 메모리의 입력 단자(GA18)와 연결됨을 나타내고, 참조부호 62은 프레임 제어신호와 동기신호발생부로부터 출력되는 필드 구분 신호(FLD)와 AND 연산에 의해 프레임 메모리의 입력 단자(GA18)과 연결됨을 나타낸다.
제10도는 하나의 프레임을 저장할 경우를 나타낸 도면이고, 제11도는 하나의 필드만을 저장할 경우를 나타낸 도면이다.
제12도는 본 발명을 실현하기 위한 방법을 설명하기 위한 흐름도이다.
먼저 하나의 필드만을 저장할 것인가를 판단한다(1200단계).
상기 판단단계(1200단계)의 결과 하나의 필드만을 저장할 경우 필드 구분 신호를 입력하여 하나의 프레임을 두 개로 구분한다(1400단계).
상기 1400단계의 결과로부터 두 개로 구분된 프레임 메모리에 짝수필드 혹은 홀수 필드를 저장한다(1600단계).
상술한 바와 같이 본 발명에 따른 프레임 메모리의 저장 방법은 필드 구분 신호를 최상위 비트가 제어되므로 프레임 메모리를 절반으로 나누어 사용함으로 프레임 메모리를 효율적으로 저장할 수 있는 효과를 갖는다.
Claims (2)
- 프레임 메모리에 화상데이터를 저장하는 장치에 있어서, 프레임 메모리의 필드를 구분하는 필드 구분 신호를 출력하는 동기 신호 발생부; 어드레스 신호를 출력하는 어드레스 발생부; 상기 어드레스 발생부로부터 출력되는 어드레스 신호와 상기 동기 신호 발생부로부터 발생되는 필드 구분 신호를 프레임 신호의 제어에 의해 출력하는 멀티플렉서; 및 상기 멀티플렉서로부터 출력된 신호를 필드 구분 신호에 의해 필드를 구분하여 저장하는 프레임 메모리를 포함하는 것을 특징으로 하는 프레임 메모리에 화상 데이터를 저장하는 장치.
- 프레임 메모리에 화상데이터를 저장하는 방법에 있어서, 하나의 필드만을 저장할 것인가를 판단하는 단계; 상기 판단단계의 결과로부터 하나의 필드만을 저장할 경우, 필드 구분 신호를 입력하여 하나의 프레임을 두 개로 분할하는 단계; 및 상기 두개로 분할된 단계의 결과로부터 두 개로 구분된 프레임 메모리에 짝수필드 혹은 홀수필드를 저장하는 단계를 포함하는 것을 특징으로 하는 프레임 메모리에 화상데이터를 저장하는 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950037435A KR0155910B1 (ko) | 1995-10-26 | 1995-10-26 | 프레임 메모리의 저장 장치 및 그 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950037435A KR0155910B1 (ko) | 1995-10-26 | 1995-10-26 | 프레임 메모리의 저장 장치 및 그 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970024893A KR970024893A (ko) | 1997-05-30 |
| KR0155910B1 true KR0155910B1 (ko) | 1998-11-16 |
Family
ID=19431505
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950037435A KR0155910B1 (ko) | 1995-10-26 | 1995-10-26 | 프레임 메모리의 저장 장치 및 그 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0155910B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9202445B2 (en) | 2012-01-27 | 2015-12-01 | Samsung Electronics Co., Ltd. | Display drive integrated circuit |
-
1995
- 1995-10-26 KR KR1019950037435A patent/KR0155910B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9202445B2 (en) | 2012-01-27 | 2015-12-01 | Samsung Electronics Co., Ltd. | Display drive integrated circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970024893A (ko) | 1997-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5231490A (en) | Apparatus for converting aspect ratio and number of scanning lines of a video signal | |
| KR880012090A (ko) | 픽처-인-픽처 비디오 신호 발생기 | |
| KR940005153A (ko) | 비비월 주사 비디오 신호를 갖는 비월 주사 비디오 신호의 디스플레이 장치 | |
| US6404458B1 (en) | Apparatus for converting screen aspect ratio | |
| KR100227529B1 (ko) | 화상데이터 처리장치 | |
| KR970064214A (ko) | 디스플레이 장치의 주사 방식 변환 장치 및 변환 방법 | |
| KR0155910B1 (ko) | 프레임 메모리의 저장 장치 및 그 방법 | |
| US5841445A (en) | Image displaying apparatus | |
| US5715019A (en) | Video signal processing apparatus for prompter | |
| US5355150A (en) | Sub-screen data storage control unit | |
| KR0131458B1 (ko) | 비디오 화상의 재생 화질 개선 방법 및 회로 장치 | |
| US5786802A (en) | Circuit and method for vertically expanding a display image | |
| KR100553691B1 (ko) | 영상처리장치 및 그 방법 | |
| EP1458189A2 (en) | Video signal processing apparatus | |
| WO1997008889A1 (en) | Caption moving | |
| KR0165295B1 (ko) | 개선된 픽쳐인픽쳐 시스템 및 이에 적합한 픽쳐인픽쳐신호 발생방법 | |
| JP2874971B2 (ja) | テレビジョン信号のライン補間回路 | |
| JPH06101844B2 (ja) | 画像処理装置 | |
| KR100208374B1 (ko) | 영상신호처리 시스템에서 유효화면크기 가변회로 | |
| US6104440A (en) | Prompter eliminating phase shift in sub-carriers | |
| KR910008430B1 (ko) | 비디오 프린터의 부분선택 프린팅장치 | |
| KR0159432B1 (ko) | 비동기 화면 처리장치 및 방법 | |
| JPH06292152A (ja) | 映像信号変換装置 | |
| JPH05127646A (ja) | 表示装置 | |
| JPH09312805A (ja) | プロンプター装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070628 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |