CN112666860A - 数字信号的扩展处理系统、其处理方法和处理器 - Google Patents

Abstract

本申请提供了一种数字信号的扩展处理系统、其处理方法和处理器，该数字信号的扩展处理系统包括自定义指令接口和处理元件，其中，自定义指令接口用于接收扩展指令；处理元件与自定义指令接口通信连接，处理元件用于根据扩展指令确定相关信息，且根据相关信息获取目标计算结果，其中，相关信息包括第一信息和第二信息，第一信息用于确定待启用的目标计算方式，第二信息用于确定与目标计算方式对应的待处理的目标数据。该数据信号处理系统计算过程简单，保证了算法的MIPS较快，从而保证了系统的运算速度较快，在现有技术的基础上可以完成更多的算法，同时也降低了一定的功耗。

Description

数字信号的扩展处理系统、其处理方法和处理器

技术领域

本申请涉及数字信号处理领域，具体而言，涉及一种数字信号的扩展处理系统、信号处理系统、数字信号的扩展处理系统的处理方法、计算机可读存储介质和处理器。

背景技术

随着语音智能技术的快速发展，语音识别技术得到飞速发展，已经成为很多设备的标配。得益于深度学习与人工神经网络的发展，语音识别取得了一系列突破性的进展。基于神经网络技术(循环神经网络、长短期记忆网络和深度神经网络等)的语音识别技术具有广阔的应用前景，近年来受到了人们的广泛重视。从浅层神经网络到深层神经网络的发展，隐藏层数变多了，能够提取的特征也越来越丰富、越来越复杂，模型的准确率也越来越高了。浅层的神经元能够检测一些简单的音调，然后较深的神经元能够检测出基本的音素，更深的神经元就能够检测出单词信息。如果神经网络够深，还能对短语以及句子进行检测。

语音识别和音频编解码一般是在DSP(Digital Signal Processing，数字信号处理)处理器上执行的，随着算法复杂度的增加，在不大幅提高DSP速度的情况下，就很难满足深层神经网络的大数据量的计算和高质量的音频编解码算法。而大幅度提高DSP速度，必将增加很大的功耗，这将减少便携式设备电池的使用时间。

因此，如何在不增加功耗的同时提高算法的运算速度，是现有技术中亟需解决的技术问题。

在背景技术部分中公开的以上信息只是用来加强对本文所描述技术的背景技术的理解，因此，背景技术中可能包含某些信息，这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。

发明内容

本申请的主要目的在于提供一种数字信号的扩展处理系统、信号处理系统、数字信号的扩展处理系统的处理方法、计算机可读存储介质和处理器，以解决现有技术中不增加数字信号的扩展处理系统的功耗的同时提高算法的运算速度的问题。

根据本发明实施例的一个方面，提供了一种数字信号的扩展处理系统，包括自定义指令接口和处理元件，其中，所述自定义指令接口用于接收扩展指令；所述处理元件与所述自定义指令接口通信连接，所述处理元件用于根据所述扩展指令确定相关信息，且根据所述相关信息获取目标计算结果，其中，所述相关信息包括第一信息和第二信息，所述第一信息用于确定待启用的目标计算方式，所述第二信息用于确定与所述目标计算方式对应的待处理的目标数据。

可选地，所述处理元件包括寄存器单元、多个算法控制单元和运算单元，其中，所述寄存器单元与所述自定义指令接口通信连接，所述寄存器单元用于接收所述扩展指令并根据所述扩展指令进行参数配置，得到所述相关信息并存储，所述第一信息包括算法选择信号以及算法启动信号；多个所述算法控制单元与所述寄存器单元通信连接，所述算法控制单元用于根据所述相关信息控制所述算法的计算过程；所述运算单元与预定算法控制单元通信连接，并在所述预定算法控制单元的控制下执行所述目标计算方式，得到所述目标计算结果，所述预定算法控制单元为所述算法选择信号对应选择的一个算法控制单元。

可选地，所述第二信息还包括目标数据的存储地址以及目标计算结果的存储地址。

可选地，所述算法控制单元执行以下步骤：根据所述目标数据的存储地址获取计算的目标数据；将所述目标数据分配到所述运算单元中进行计算；接收所述运算单元的最终计算结果，并将所述最终计算结果发送至所述目标计算结果的存储地址。

可选地，所述数字信号的扩展处理系统还包括输入/输出接口，所述输入/输出接口与各所述算法控制单元通信连接，所述输入/输出接口根据所述目标数据的存储地址获取所述目标数据并传输至对应的所述算法控制单元，所述输入/输出接口还用于接收所述算法控制单元的计算结果，将所述计算结果存入对应的所述目标计算结果的存储地址。

可选地，所述输入/输出接口包括X Memory接口或Y Memory接口。

可选地，所述数字信号的扩展处理系统还包括选择单元，所述选择单元用于根据所述算法选择信号，选择所述预定算法控制单元与所述运算单元通信连接。

可选地，所述选择单元包括选择器，所述选择器包括多个输入端、输出端和选择端，其中，所述输入端与所述算法控制单元一一对应电连接，所述选择端与所述寄存器单元电连接，所述输出端与所述运算单元电连接。

可选地，所述数字信号的扩展处理系统还包括内部存储单元，所述内部存储单元与各所述算法控制单元分别通信连接，所述内部存储单元用于存储所述运算单元计算得到的中间结果。

可选地，所述寄存器单元包括寄存器堆，所述相关信息还包括计算所需要的参数，所述运算单元还包括多个复数乘法器，所述算法控制单元包括交换机。

根据本发明实施例的另一方面，还提供了一种信号处理系统，包括第一处理子系统和第二处理子系统，其中，所述第一处理子系统为数字信号处理系统；所述第二处理子系统为任一种所述的数字信号的扩展处理系统，在所述第二处理子系统接收到扩展指令的情况下，所述第二处理子系统获得所述信号处理系统的控制权，在所述第二处理子系统根据所述扩展指令执行计算并获取所述目标计算结果后，所述第一处理子系统获得所述控制权。

可选地，所述第一处理子系统通过访问内存对目标任务中的部分进行处理，得到目标数据，所述第一处理子系统将所述目标数据缓存在所述内存中后，向所述第二处理子系统发送所述扩展指令，所述第二处理子系统获得所述内存的访问权限，所述第二处理子系统根据所述目标数据，对所述目标任务中的另一部分进行处理，得到所述目标计算结果，并将所述目标计算结果存放在所述内存中，所述第一处理子系统获得所述内存的访问权限，所述控制权包括所述内存的访问权限。

根据本发明实施例的另一方面，还提供了一种数字信号的扩展处理系统的处理方法，包括：接收扩展指令；根据所述扩展指令生成相关信息，所述相关信息包括第一信息和第二信息，所述第一信息用于确定待启用的目标计算方式，所述第二信息用于确定与所述目标计算方式对应的待处理的目标数据；根据所述相关信息控制所述目标计算方式的计算过程，得到目标计算结果；接收所述目标计算结果并将所述目标计算结果返回。

可选地，所述相关信息还包括目标数据的存储地址以及目标计算结果的存储地址，所述数字信号的扩展处理系统包括运算单元，根据所述相关信息控制所述目标计算方式的计算过程，得到目标计算结果，包括：根据所述目标数据的存储地址获取所述目标数据；将所述目标数据分配到所述运算单元中进行计算，得到所述目标计算结果；接收所述运算单元发送的目标计算结果，并将所述目标计算结果发送至所述目标计算结果的存储地址处。

可选地，所述数字信号的扩展处理系统还包括内部存储单元，根据所述相关信息控制所述目标计算方式的计算过程，得到目标计算结果，包括：接收所述运算单元的中间计算结果；将所述中间计算结果存入所述内部存储单元中存储。

根据本发明实施例的再一方面，还提供了一种计算机可读存储介质，所述存储介质包括存储的程序，所述程序执行任意一种所述的方法。

根据本发明实施例的又一方面，还提供了一种处理器，所述处理器用于运行程序，其中，所述程序运行时执行任意一种所述的方法。

本申请的数据信号处理系统，包括自定义指令接口和处理元件，所述处理元件与所述自定义指令接口通信连接，所述自定义指令接口用于接收扩展指令，所述处理元件用于根据所述扩展指令确定待启用的目标计算方式以及与所述目标计算方式对应的待处理的目标数据等相关信息，且根据所述相关信息获取目标计算结果。该数据信号处理系统，通过所述自定义指令接口接收一条或者几条扩展指令，并通过所述处理元件根据所述扩展指令执行相应算法，获取目标计算结果，计算过程简单，保证了算法的MIPS较快，从而保证了系统的运算速度较快，在现有技术的基础上可以完成更多的算法，同时也降低了一定的功耗。

附图说明

构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1示出了根据本申请的实施例的数字信号的扩展处理系统的示意图；

图2示出了根据本申请的实施例的数字信号的扩展处理系统的处理方法生成的流程示意图；

图3示出了根据本申请的实施例的数字信号的扩展处理系统的处理装置的示意图；

图4示出了根据本申请的实施例的信号处理系统的算法流程示意图。

其中，上述附图包括以下附图标记：

10、自定义指令接口；20、处理元件；200、寄存器单元；201、算法控制单元；202、运算单元；203、输入/输出接口；204、输入/输出单元；205、选择器；206、内部存储单元。

具体实施方式

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。

为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。

需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

应该理解的是，当元件(诸如层、膜、区域、或衬底)描述为在另一元件“上”时，该元件可直接在该另一元件上，或者也可存在中间元件。而且，在说明书以及权利要求书中，当描述有元件“连接”至另一元件时，该元件可“直接连接”至该另一元件，或者通过第三元件“连接”至该另一元件。

正如背景技术中所说的，现有技术中的无法做到不增加数字信号的扩展处理系统的功耗的同时提高算法的运算速度，为了解决上述问题，本申请的一种典型的实施方式中，提供了一种数字信号的扩展处理系统、信号处理系统、数字信号的扩展处理系统的处理方法、计算机可读存储介质和处理器。

根据本申请的一种典型的实施例，提供了一种数据信号处理系统，如图1所示，上述数据信号处理系统包括自定义指令接口10和处理元件20，其中，上述自定义指令接口10用于接收扩展指令；上述处理元件20与上述自定义指令接口10通信连接，上述处理元件20用于根据上述扩展指令确定相关信息，且根据上述相关信息获取目标计算结果，其中，上述相关信息包括第一信息和第二信息，上述第一信息用于确定待启用的目标计算方式，上述第二信息用于确定与上述目标计算方式对应的待处理的目标数据。

上述的数据信号处理系统，包括自定义指令接口和处理元件，上述处理元件与上述自定义指令接口通信连接，上述自定义指令接口用于接收扩展指令，上述处理元件用于根据上述扩展指令确定待启用的目标计算方式以及与上述目标计算方式对应的待处理的目标数据等相关信息，且根据上述相关信息获取目标计算结果。该数据信号处理系统，通过上述自定义指令接口接收一条或者几条扩展指令，并通过上述处理元件根据上述扩展指令执行相应算法，获取目标计算结果，计算过程简单，保证了算法的MIPS较快，从而保证了系统的运算速度较快，在现有技术的基础上可以完成更多的算法，同时也降低了一定的功耗。

为了进一步地保证算法的MIPS较快，进而保证系统的运算速度较快，同时进一步地保证系统功耗较低，根据本申请的一种具体的实施例，如图1所示，上述处理元件20包括寄存器单元200、多个算法控制单元201和运算单元202，其中，上述寄存器单元200与上述自定义指令接口10通信连接，上述寄存器单元200用于接收上述扩展指令并根据上述扩展指令进行参数配置，得到上述相关信息并存储，上述第一信息包括算法选择信号以及算法启动信号；多个上述算法控制单元201与上述寄存器单元200通信连接，上述算法控制单元201用于根据上述相关信息控制上述算法的计算过程；上述运算单元202与预定算法控制单元通信连接，并在上述预定算法控制单元的控制下执行上述目标计算方式，得到上述目标计算结果，上述预定算法控制单元为上述算法选择信号对应选择的一个算法控制单元201。上述处理元件包括多个上述算法控制单元，可以进行并行计算，使得上述数据信号处理系统具有了批量数据处理能力，这样进一步地保证了该系统的运算速度较快，同时也进一步地保证了系统的功耗较低。

在实际的应用过程中，本领域技术人员可以根据实际需要在每个上述算法控制单元中配置相同或不同的算法，比如FFT，复数矩阵乘法和复数矩阵逆变换等，这样可以使得上述算法控制单元能重复使用，保证了上述数据信号处理系统的复用性。并且，上述数据信号处理系统具有可扩展性，本领域技术人员可以根据实际情况选择上述算法控制单元的数量，来满足较多的运算需求。

在实际的应用过程中，上述第二信息还包括目标数据的存储地址以及目标计算结果的存储地址。这样便于后续调用上述目标数据和上述目标计算结果，保证了对上述目标数据和上述目标计算结果的高效调用，进一步地保证了系统的运算速度较快。

为了进一步地保证对上述目标数据和上述目标计算结果的高效调用，进一步地保证系统的运算速度较快，根据本申请的另一种具体的实施例，上述算法控制单元执行以下步骤：根据上述目标数据的存储地址获取计算的目标数据；将上述目标数据分配到上述运算单元中进行计算；接收上述运算单元的最终计算结果，并将上述最终计算结果发送至上述目标计算结果的存储地址处。

本申请的再一种具体的实施例中，上述数字信号的扩展处理系统还包括输入/输出接口203，上述输入/输出接口203与各上述算法控制单元201通信连接，上述输入/输出接口203根据上述目标数据的存储地址获取上述目标数据并传输至对应的上述算法控制单元201，上述输入/输出接口203还用于接收上述算法控制单元201的计算结果，将上述计算结果存入对应的上述目标计算结果的存储地址处。

在实际的应用过程中，上述输入/输出接口可以为现有技术中任意可行的输入/输出接口，一种具体的实施例中，上述输入/输出接口包括X Memory接口或Y Memory接口。

在实际的应用过程中，如图1所示，上述输入/输出接口203与输入/输出单元204通信连接，一种具体的实施例中，上述输入/输出接口203包括X Memory接口或Y Memory接口，上述输入/输出单元204包括X memory或Y memory，上述X memory接口或Y memory接口还与X memory或Y memory通信连接，上述X memory接口或Y memor接口主要采用DMA(DirectMemory Access，高速数据传输操作)方式实现数据搬移，当上述数字信号的扩展处理系统执行扩展指令后，首先会通过上述X memory接口或Y memor接口从X memory或Y memory获取数据，计算完后再将结果搬回X memory或Y memory。这样可以实现对数据大批量的计算，进一步地保证整个运算的速度。

为了进一步地保证上述数字信号的扩展处理系统的运算速度较快，同时进一步地保证系统功耗较低，本申请的又一种具体的实施例中，上述数字信号的扩展处理系统还包括选择单元，上述选择单元用于根据上述算法选择信号，选择上述预定算法控制单元与上述运算单元通信连接。

本申请的再一种具体的实施例中，如图1所示，上述选择单元包括选择器205，上述选择器205包括多个输入端、输出端和选择端，其中，上述输入端与上述算法控制单元201一一对应电连接，上述选择端与上述寄存器单元200电连接，上述输出端与上述运算单元202电连接。当然，上述选择单元还可以包括其他选择装置。

实际应用中，选择器的具体类型可以根据算法控制单元的数量来确定，本领域技术人员可以根据实际情况来选择。

在实际的应用过程中，上述数字信号的扩展处理系统还包括内部存储单元206，上述内部存储单元206与各上述算法控制单元201分别通信连接，上述内部存储单元206用于存储上述运算单元202计算得到的中间结果。通过上述内部存储单元存储上述运算单元计算得到的中间结果，保证了运算过程中数据丢失的风险较低，保证了运算过程的安全性。

本申请的一种具体的实施例中，上述内部存储单元还可以用于存储的数据的排序调整，比如矩阵的乘除法。为了便于计算，在根据上述目标数据的存储地址获取上述目标数据后，可以将上述目标数据按照一定的规则存储进上述内部存储单元中。

一种具体的实施例中，上述寄存器单元包括寄存器堆。当然，上述寄存器单元还可以包括其他装置，来接收上述扩展指令并根据上述扩展指令进行参数配置，得到上述相关信息并存储。

有些算法中，还需要一些参数，为了便于这些情况中的算法的运行，根据本申请的另一种具体的实施例中，上述相关信息还包括计算所需要的参数。

在实际的应用过程中，上述运算单元还包括多个复数乘法器。当然，上述运算单元还可以包括加法器等，上述运算单元还可以包括复数乘法器和加法器。

在本申请的又一种具体的实施例中，上述算法控制单元包括交换机。通过上述交换机，保证了上述算法控制单元有充足的连接端口，方便了上述算法控制单元与上述寄存器单元和上述运算单元等装置的连接。当然，具体的实现过程中，还可以选用其他具有对应功能的装置或者设备作为算法控制单元。

根据本申请的另一种典型的实施例，提供了一种信号处理系统，上述信号处理系统包括第一处理子系统和第二处理子系统，其中，上述第一处理子系统为数字信号处理系统；上述第二处理子系统为任一种上述的数字信号的扩展处理系统，在上述第二处理子系统接收到扩展指令的情况下，上述第二处理子系统获得上述信号处理系统的控制权，在上述第二处理子系统根据上述扩展指令执行计算并获取上述目标计算结果后，上述第一处理子系统获得上述控制权。

上述的信号处理系统，包括第一处理子系统和第二处理子系统，上述第二处理子系统为任一种上述的数字信号的扩展处理系统，在上述第二处理子系统接收到扩展指令的情况下，上述第二处理子系统获得上述信号处理系统的控制权，在上述第二处理子系统根据上述扩展指令执行计算并获取上述目标计算结果后，上述第一处理子系统获得上述控制权。上述信号处理系统，在现有的数字信号处理系统的基础上，增加了数字信号的扩展处理系统，在需要执行如FFT、复数矩阵乘法或者复数矩阵逆变换等较复杂算法时，由上述数字信号的扩展处理系统来执行，通过上述数字信号的扩展处理系统，保证了系统算法的MIPS较快，从而保证了系统的运算速度较快，在现有技术的基础上可以完成更多的算法，同时也降低了一定的功耗。

本申请的一种具体的实施例中，上述第一处理子系统通过访问内存对目标任务中的部分进行处理，得到目标数据，上述第一处理子系统将上述目标数据缓存在上述内存中后，向上述第二处理子系统发送上述扩展指令，上述第二处理子系统获得上述内存的访问权限，上述第二处理子系统根据上述目标数据，对上述目标任务中的另一部分进行处理，得到上述目标计算结果，并将上述目标计算结果存放在上述内存中，上述第一处理子系统获得上述内存的访问权限，上述控制权包括上述内存的访问权限。

在实际的应用过程中，上述控制权不仅包括内存的访问权限，还可以包括其他权限。一种具体的实施例中，上述控制权为上述内存的访问权限。所述目标任务可以是语音识别、音频编解码等任务，所述目标任务的另一部分是该目标任务中的一些复杂的主要算法，比如FFT(Fast Fourier Transform，快速傅里叶变换)/IFFT(Inverse Fast FourierTransform，快速傅里叶逆变换)、复数矩阵乘法、复数矩阵求逆等。

图4为根据本申请的一种具体的实施例的信号处理系统的算法流程图，当需要执行扩展指令时，先接收扩展指令，然后寄存器单元根据上述扩展指令进行参数配置，得到上述相关信息，上述相关信息包括算法选择信号和计算所需要的参数，上述算法选择信号可以为选择第i个算法功能，i值范围为0至15，当然i值范围还可以为其他范围；然后执行扩展指令，此时扩展指令获得数字信号的扩展处理系统的控制权，开始当前操作，直到当前操作结束，交还数字信号的扩展处理系统的控制权，当前操作包括根据上述相关信息获取目标计算结果并进行存储。如果继续重复当前操作，只需重新执行扩展指令，如果要开始新的算法功能或当前操作需要修改计算所需的参数后，再执行扩展指令，则需要回到配置寄存器单元操作。

根据本申请的另一种典型的实施例，提供了一种数字信号的扩展处理系统的处理方法。图2是根据本申请实施例的数字信号的扩展处理系统的处理方法的流程图。如图2所示，该方法包括以下步骤：

步骤S101，接收扩展指令；

步骤S102，根据上述扩展指令生成相关信息，上述相关信息包括第一信息和第二信息，上述第一信息用于确定待启用的目标计算方式，上述第二信息用于确定与上述目标计算方式对应的待处理的目标数据；

步骤S103，根据上述相关信息控制上述目标计算方式的计算过程，得到目标计算结果；

步骤S104，接收上述目标计算结果并将上述目标计算结果返回。

上述的数字信号的扩展处理系统的处理方法，首先接收扩展指令，然后根据上述扩展指令生成确定待启用的目标计算方式和确定与上述目标计算方式对应的待处理的目标数据等相关信息；之后根据上述相关信息控制上述目标计算方式的计算过程，得到目标计算结果；最后接收上述目标计算结果并将上述目标计算结果返回。该方法通过上述自定义指令接口接收一条或者几条扩展指令，并通过上述处理元件根据上述扩展指令执行相应算法，获取目标计算结果，计算过程简单，保证了算法的MIPS较快，从而保证了系统的运算速度较快，在现有技术的基础上可以完成更多的算法，同时也降低了一定的功耗。

需要说明的是，在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行，并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。

为了进一步地保证算法的运算速度较快，根据本申请的另一种具体的实施例，上述相关信息还包括目标数据的存储地址以及目标计算结果的存储地址，上述数字信号的扩展处理系统包括运算单元，根据上述相关信息控制上述目标计算方式的计算过程，得到目标计算结果，包括：根据上述目标数据的存储地址获取上述目标数据；将上述目标数据分配到上述运算单元中进行计算，得到上述目标计算结果；接收上述运算单元发送的目标计算结果，并将上述目标计算结果发送至上述目标计算结果的存储地址处。

本申请的又一种具体的实施例中，上述数字信号的扩展处理系统还包括内部存储单元，根据上述相关信息控制上述目标计算方式的计算过程，得到目标计算结果，包括：接收上述运算单元的中间计算结果；将上述中间计算结果存入上述内部存储单元中存储。这样保证了运算过程中数据丢失的风险较低，保证了运算过程的安全性。

本申请实施例还提供了一种数字信号的扩展处理系统的处理装置，需要说明的是，本申请实施例的数字信号的扩展处理系统的处理装置可以用于执行本申请实施例所提供的用于数字信号的扩展处理系统的处理方法。以下对本申请实施例提供的数字信号的扩展处理系统的处理装置进行介绍。

图3是根据本申请实施例的数字信号的扩展处理系统的处理装置的示意图。如图3所示，该装置包括第一接收单元30、生成单元40、得到单元50和第二接收单元60，其中，上述第一接收单元30用于接收扩展指令；上述生成单元40用于根据上述扩展指令生成相关信息，上述相关信息包括第一信息和第二信息，上述第一信息用于确定待启用的目标计算方式，上述第二信息用于确定与上述目标计算方式对应的待处理的目标数据；上述得到单元50用于根据上述相关信息控制上述目标计算方式的计算过程，得到目标计算结果；上述第二接收单元60用于接收上述目标计算结果并将上述目标计算结果返回。

上述的数字信号的扩展处理系统的处理装置，通过上述第一接收单元接收扩展指令，通过上述生成单元根据上述扩展指令生成确定待启用的目标计算方式和确定与上述目标计算方式对应的待处理的目标数据等相关信息，通过上述得到单元根据上述相关信息控制上述目标计算方式的计算过程，得到目标计算结果，通过上述第二接收单元接收上述目标计算结果并将上述目标计算结果返回。该装置通过上述自定义指令接口接收一条或者几条扩展指令，并通过上述处理元件根据上述扩展指令执行相应算法，获取目标计算结果，计算过程简单，保证了算法的MIPS较快，从而保证了系统的运算速度较快，在现有技术的基础上可以完成更多的算法，同时也降低了一定的功耗。

为了进一步地保证算法的运算速度较快，根据本申请的另一种具体的实施例，上述相关信息还包括目标数据的存储地址以及目标计算结果的存储地址，上述数字信号的扩展处理系统包括运算单元，上述得到单元包括获取模块、计算模块和第一接收模块，其中，上述获取模块用于根据上述目标数据的存储地址获取上述目标数据；上述计算模块用于将上述目标数据分配到上述运算单元中进行计算，得到上述目标计算结果；上述第一接收模块用于接收上述运算单元发送的目标计算结果，并将上述目标计算结果发送至上述目标计算结果的存储地址处。

本申请的又一种具体的实施例中，上述数字信号的扩展处理系统还包括内部存储单元，上述得到单元还包括第二接收模块和存储模块，其中，上述第二接收模块用于接收上述运算单元的中间计算结果；上述存储模块用于将上述中间计算结果存入上述内部存储单元中存储。这样保证了运算过程中数据丢失的风险较低，保证了运算过程的安全性。

上述数字信号的扩展处理系统的处理装置包括处理器和存储器，上述第一接收单元、生成单元、得到单元和第二接收单元等均作为程序单元存储在存储器中，由处理器执行存储在存储器中的上述程序单元来实现相应的功能。

处理器中包含内核，由内核去存储器中调取相应的程序单元。内核可以设置一个或以上，通过调整内核参数来解决现有技术中无法做到不增加数字信号的扩展处理系统的功耗的同时提高算法的运算速度的问题。

存储器可能包括计算机可读介质中的非永久性存储器，随机存取存储器(RAM)和/或非易失性内存等形式，如只读存储器(ROM)或闪存(flash RAM)，存储器包括至少一个存储芯片。

本发明实施例提供了一种存储介质，其上存储有程序，该程序被处理器执行时实现上述数字信号的扩展处理系统的处理方法。

本发明实施例提供了一种处理器，上述处理器用于运行程序，其中，上述程序运行时执行上述数字信号的扩展处理系统的处理方法。

本发明实施例提供了一种设备，设备包括处理器、存储器及存储在存储器上并可在处理器上运行的程序，处理器执行程序时实现至少以下步骤：

步骤S101，接收扩展指令；

步骤S102，根据上述扩展指令生成相关信息，上述相关信息包括第一信息和第二信息，上述第一信息用于确定待启用的目标计算方式，上述第二信息用于确定与上述目标计算方式对应的待处理的目标数据；

步骤S103，根据上述相关信息控制上述目标计算方式的计算过程，得到目标计算结果；

步骤S104，接收上述目标计算结果并将上述目标计算结果返回。

本文中的设备可以是服务器、PC、PAD、手机等。

本申请还提供了一种计算机程序产品，当在数据处理设备上执行时，适于执行初始化有至少如下方法步骤的程序：

步骤S101，接收扩展指令；

步骤S102，根据上述扩展指令生成相关信息，上述相关信息包括第一信息和第二信息，上述第一信息用于确定待启用的目标计算方式，上述第二信息用于确定与上述目标计算方式对应的待处理的目标数据；

步骤S103，根据上述相关信息控制上述目标计算方式的计算过程，得到目标计算结果；

步骤S104，接收上述目标计算结果并将上述目标计算结果返回。

在本发明的上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

在本申请所提供的几个实施例中，应该理解到，所揭露的技术内容，可通过其它的方式实现。其中，以上所描述的装置实施例仅仅是示意性的，例如上述单元的划分，可以为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，单元或模块的间接耦合或通信连接，可以是电性或其它的形式。

上述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。

上述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可为个人计算机、服务器或者网络设备等)执行本发明各个实施例上述方法的全部或部分步骤。而前述的存储介质包括：U盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。

从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果：

1)、本申请的数据信号处理系统，包括自定义指令接口和处理元件，上述处理元件与上述自定义指令接口通信连接，上述自定义指令接口用于接收扩展指令，上述处理元件用于根据上述扩展指令确定待启用的目标计算方式以及与上述目标计算方式对应的待处理的目标数据等相关信息，且根据上述相关信息获取目标计算结果。该数据信号处理系统，通过上述自定义指令接口接收一条或者几条扩展指令，并通过上述处理元件根据上述扩展指令执行相应算法，获取目标计算结果，计算过程简单，保证了算法的MIPS较快，从而保证了系统的运算速度较快，在现有技术的基础上可以完成更多的算法，同时也降低了一定的功耗。

2)、本申请的信号处理系统，包括第一处理子系统和第二处理子系统，上述第二处理子系统为任一种上述的数字信号的扩展处理系统，在上述第二处理子系统接收到扩展指令的情况下，上述第二处理子系统获得上述信号处理系统的控制权，在上述第二处理子系统根据上述扩展指令执行计算并获取上述目标计算结果后，上述第一处理子系统获得上述控制权。上述信号处理系统，在现有的数字信号处理系统的基础上，增加了数字信号的扩展处理系统，在需要执行如FFT、复数矩阵乘法或者复数矩阵逆变换等较复杂算法时，由上述数字信号的扩展处理系统来执行，通过上述数字信号的扩展处理系统，保证了系统算法的MIPS较快，从而保证了系统的运算速度较快，在现有技术的基础上可以完成更多的算法，同时也降低了一定的功耗。

3)、本申请的数字信号的扩展处理系统的处理方法，首先接收扩展指令，然后根据上述扩展指令生成确定待启用的目标计算方式和确定与上述目标计算方式对应的待处理的目标数据等相关信息；之后根据上述相关信息控制上述目标计算方式的计算过程，得到目标计算结果；最后接收上述目标计算结果并将上述目标计算结果返回。该方法通过上述自定义指令接口接收一条或者几条扩展指令，并通过上述处理元件根据上述扩展指令执行相应算法，获取目标计算结果，计算过程简单，保证了算法的MIPS较快，从而保证了系统的运算速度较快，在现有技术的基础上可以完成更多的算法，同时也降低了一定的功耗。

4)、本申请的数字信号的扩展处理系统的处理装置，通过上述第一接收单元接收扩展指令，通过上述生成单元根据上述扩展指令生成确定待启用的目标计算方式和确定与上述目标计算方式对应的待处理的目标数据等相关信息，通过上述得到单元根据上述相关信息控制上述目标计算方式的计算过程，得到目标计算结果，通过上述第二接收单元接收上述目标计算结果并将上述目标计算结果返回。该装置通过上述自定义指令接口接收一条或者几条扩展指令，并通过上述处理元件根据上述扩展指令执行相应算法，获取目标计算结果，计算过程简单，保证了算法的MIPS较快，从而保证了系统的运算速度较快，在现有技术的基础上可以完成更多的算法，同时也降低了一定的功耗。

以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (17)

1.一种数字信号的扩展处理系统，其特征在于，包括：

自定义指令接口，用于接收扩展指令；

处理元件，与所述自定义指令接口通信连接，所述处理元件用于根据所述扩展指令确定相关信息，且根据所述相关信息获取目标计算结果，其中，所述相关信息包括第一信息和第二信息，所述第一信息用于确定待启用的目标计算方式，所述第二信息用于确定与所述目标计算方式对应的待处理的目标数据。

2.根据权利要求1所述的数字信号的扩展处理系统，其特征在于，所述处理元件包括：

寄存器单元，与所述自定义指令接口通信连接，所述寄存器单元用于接收所述扩展指令并根据所述扩展指令进行参数配置，得到所述相关信息并存储，所述第一信息包括算法选择信号以及算法启动信号；

多个算法控制单元，与所述寄存器单元通信连接，所述算法控制单元用于根据所述相关信息控制所述算法的计算过程；

运算单元，所述运算单元与预定算法控制单元通信连接，并在所述预定算法控制单元的控制下执行所述目标计算方式，得到所述目标计算结果，所述预定算法控制单元为所述算法选择信号对应选择的一个算法控制单元。

3.根据权利要求2所述的数字信号的扩展处理系统，其特征在于，所述第二信息还包括目标数据的存储地址以及目标计算结果的存储地址。

4.根据权利要求3所述的数字信号的扩展处理系统，其特征在于，所述算法控制单元执行以下步骤：

根据所述目标数据的存储地址获取计算的目标数据；

将所述目标数据分配到所述运算单元中进行计算；

接收所述运算单元的最终计算结果，并将所述最终计算结果发送至所述目标计算结果的存储地址。

5.根据权利要求3所述的数字信号的扩展处理系统，其特征在于，所述数字信号的扩展处理系统还包括：

输入/输出接口，与各所述算法控制单元通信连接，所述输入/输出接口根据所述目标数据的存储地址获取所述目标数据并传输至对应的所述算法控制单元，所述输入/输出接口还用于接收所述算法控制单元的计算结果，将所述计算结果存入对应的所述目标计算结果的存储地址。

6.根据权利要求5所述的数字信号的扩展处理系统，其特征在于，所述输入/输出接口包括X Memory接口或Y Memory接口。

7.根据权利要求6所述的数字信号的扩展处理系统，其特征在于，所述数字信号的扩展处理系统还包括：

选择单元，用于根据所述算法选择信号，选择所述预定算法控制单元与所述运算单元通信连接。

8.根据权利要求7所述的数字信号的扩展处理系统，其特征在于，所述选择单元包括：

选择器，包括多个输入端、输出端和选择端，其中，所述输入端与所述算法控制单元一一对应电连接，所述选择端与所述寄存器单元电连接，所述输出端与所述运算单元电连接。

9.根据权利要求1至8中任一项所述的数字信号的扩展处理系统，其特征在于，所述数字信号的扩展处理系统还包括：

内部存储单元，与各所述算法控制单元分别通信连接，所述内部存储单元用于存储所述运算单元计算得到的中间结果。

10.根据权利要求2至8中任一项所述的数字信号的扩展处理系统，其特征在于，所述寄存器单元包括寄存器堆，所述相关信息还包括计算所需要的参数，所述运算单元还包括多个复数乘法器，所述算法控制单元包括交换机。

11.一种信号处理系统，其特征在于，包括：

第一处理子系统，为数字信号处理系统；

第二处理子系统，为权利要求1至10中任一项所述的数字信号的扩展处理系统，在所述第二处理子系统接收到扩展指令的情况下，所述第二处理子系统获得所述信号处理系统的控制权，在所述第二处理子系统根据所述扩展指令执行计算并获取所述目标计算结果后，所述第一处理子系统获得所述控制权。

12.根据权利要求11所述的信号处理系统，其特征在于，所述第一处理子系统通过访问内存对目标任务中的部分进行处理，得到目标数据，所述第一处理子系统将所述目标数据缓存在所述内存中后，向所述第二处理子系统发送所述扩展指令，所述第二处理子系统获得所述内存的访问权限，所述第二处理子系统根据所述目标数据，对所述目标任务中的另一部分进行处理，得到所述目标计算结果，并将所述目标计算结果存放在所述内存中，所述第一处理子系统获得所述内存的访问权限，所述控制权包括所述内存的访问权限。

13.一种数字信号的扩展处理系统的处理方法，其特征在于，包括：

接收扩展指令；

根据所述扩展指令生成相关信息，所述相关信息包括第一信息和第二信息，所述第一信息用于确定待启用的目标计算方式，所述第二信息用于确定与所述目标计算方式对应的待处理的目标数据；

根据所述相关信息控制所述目标计算方式的计算过程，得到目标计算结果；

接收所述目标计算结果并将所述目标计算结果返回。

14.根据权利要求13所述的方法，其特征在于，所述相关信息还包括目标数据的存储地址以及目标计算结果的存储地址，所述数字信号的扩展处理系统包括运算单元，

根据所述相关信息控制所述目标计算方式的计算过程，得到目标计算结果，包括：

根据所述目标数据的存储地址获取所述目标数据；

将所述目标数据分配到所述运算单元中进行计算，得到所述目标计算结果；

接收所述运算单元发送的目标计算结果，并将所述目标计算结果发送至所述目标计算结果的存储地址处。

15.根据权利要求14所述的方法，其特征在于，所述数字信号的扩展处理系统还包括内部存储单元，

根据所述相关信息控制所述目标计算方式的计算过程，得到目标计算结果，包括：

接收所述运算单元的中间计算结果；

将所述中间计算结果存入所述内部存储单元中存储。

16.一种计算机可读存储介质，其特征在于，所述存储介质包括存储的程序，其中，所述程序执行权利要求13至15中任意一项所述的方法。

17.一种处理器，其特征在于，所述处理器用于运行程序，其中，所述程序运行时执行权利要求13至15中任意一项所述的方法。

Images