KR940001862B1 - 페이징 수신기의 바이어스 안정화 회로 - Google Patents

페이징 수신기의 바이어스 안정화 회로 Download PDF

Info

Publication number
KR940001862B1
KR940001862B1 KR1019910004499A KR910004499A KR940001862B1 KR 940001862 B1 KR940001862 B1 KR 940001862B1 KR 1019910004499 A KR1019910004499 A KR 1019910004499A KR 910004499 A KR910004499 A KR 910004499A KR 940001862 B1 KR940001862 B1 KR 940001862B1
Authority
KR
South Korea
Prior art keywords
signal
period
oscillation
power
demodulation
Prior art date
Application number
KR1019910004499A
Other languages
English (en)
Other versions
KR920019113A (ko
Inventor
장종진
Original Assignee
삼성전자 주식회사
정용문
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 정용문 filed Critical 삼성전자 주식회사
Priority to KR1019910004499A priority Critical patent/KR940001862B1/ko
Priority to US07/737,377 priority patent/US5303420A/en
Priority to FR9114306A priority patent/FR2674388B1/fr
Priority to ITMI913176A priority patent/IT1252134B/it
Priority to GB9125616A priority patent/GB2254758B/en
Publication of KR920019113A publication Critical patent/KR920019113A/ko
Application granted granted Critical
Publication of KR940001862B1 publication Critical patent/KR940001862B1/ko
Priority to HK28497A priority patent/HK28497A/xx

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W88/00—Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
    • H04W88/02—Terminal devices
    • H04W88/022—Selective call receivers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/04—Modifications of control circuit to reduce distortion caused by control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03828—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/02—Power saving arrangements
    • H04W52/0209—Power saving arrangements in terminal devices
    • H04W52/0225—Power saving arrangements in terminal devices using monitoring of external events, e.g. the presence of a signal
    • H04W52/0229—Power saving arrangements in terminal devices using monitoring of external events, e.g. the presence of a signal where the received signal is a wanted signal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Circuits Of Receivers In General (AREA)
  • Superheterodyne Receivers (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

내용 없음.

Description

페이징 수신기의 바이어스 안정화 회로
제1도는 종래의 페이징 수신기의 구성도.
제2도는 제1도중 파형 정형회로의 구체회로도.
제3도는 제1도 및 제2도의 파형도.
제4도는 종래의 페이징 수신기의 바이어스 안정화 회로도.
제5도는 제4도의 피크 검출 회로도.
제6도는 제4도의 밸리 검출 회로도.
제7도는 제4도-제6도의 파형도.
제8도는 본 발명의 페이징 수신기 구성도.
제9도는 복조부의 복조 특성도.
제10도는 제8도의 제1실시예도.
제11도는 제10도의 각부 동작 파형도.
제12도는 제8도의 제2실시예도.
제13도는 제12도의 각부 동작 파형도.
제14도는 본 발명의 또다른 페이징 수신기의 블록 구성도.
* 도면의 주요부분에 대한 부호의 설명
100 : 안테나 101 : RF 수신부
102 : 복조부 103 : 파형 정형회로
104 : 제어부 105 : 전원스위치부
106 : 전원부 107 : 발진 스위치부
108 : 발진부
본 발명은 페이징 수신기에 관한 것으로, 특히 주기적으로 전원제어시 기준신호의 바이어스를 안정화시켜 데이터를 정확하게 수신할 수 있는 회로에 관한 것이다.
일반적으로 페이징 수신기는 페이징 시스템에서 송출되는 고역이 무선주파수(Radio Frequency : 이하 "RF" 라 칭함) 신호를 수신하여 중간주파수 대역으로 주파수 변환한후, 본래의 데이터 논리 레벨로 복조한다. 이때 상기 복조신호는 아날로그 형태로서 기준신호에 의해 디지털 형태로 파형 정형 되어 제어부로 인가 된다. 그러면 상기 제어부는 상기 디지털 데이터를 분석한 후, 자기데이터로 판명되면 스피커를 통해 경보음을 발생하여 자신이 호출 됐음을 알린다.
상기와 같은 페이징 수신기는 소형 시스템이며, 공급전원은 DC 전압용 베터리를 사용하게 되므로, 전원 소모를 최소화하여 베터리의 수명을 연장시켜야 한다. 이를 위하여 수신기에서는 주기적으로 RF 구성부들의 전원 공급을 제어함으로서 전원을 절약하게 된다. 여기서 상기 RF 구성부들은 RF수신부, 복조부 및 파형정형부등으로 구성되며, 상기 RF구성부들에 의해 대부분의 전원이 소모된다.
상기 페이징 시스템에서 송출되는 RF 신호는 일정한 데이터 형태의 코드이다. 여기서 상기 RF 신호의 코드 형태가 POCSAG코드라 가정하면, 상기 POCSAG코드의 형태는 프리앰블 신호, 워드싱크 및 프레임 데이터들로 구성된다. 그러면 제어부는 상기 RF 구성부측에 일정 주기로 전원을 공급하여 프리앰블 신호의 발생 유무를 검하한다(Preamble Search Mode). 상기 탐색 과정에서 프리앰블 신호가 검출되면, 상기 제어부는 전원을 계속 공급하여 워드싱크를 탐색하며, 상기 워드싱크가 검출되면 전원공급을 중단하고, 이후 자기 프레임 주기에서 다시 전원을 공급한다(address search mode).
그러나 상기 페이징 시스템에서 전원을 공급하는 탐색모드에서 모든 RF 구성부에 전원을 공급하면, 상기한 바와 같이 RF구성부들의 동작에 의해 전원의 소모가 커지게 된다. 즉, 전원 공급시 실제 목적하는 데이터의 수신시점 이전에 전원을 공급해야만, 기준신호의 전압 레벨이 설정되어 목적하는 데이터를 수신할 수 있게 된다. 따라서 상기 RF 구성부들에 전원을 차등적으로 공급하면 전원을 절약할 수 있게 된다.
상기와 같은 방식의 전원절약 장치는 제1도- 제3도에 도시되어 있으며, 이는 일본국의 일본전기 주식회사(Nippon Electric Co, Ltd.)에서 미합중국에 출원하여 1984년 10월 23일에 특허 등록된 USP 4,479,261호에 개시되어 있다. 상기 USP 4,479,261호는 제어부(13)내에 제1 및 제2타이머(34, 35)를 구비하고, 상기 제1 및 제2타이머(34, 35)를 통해 J주기 차를 갖는 전원 제어신호를 발생하면, 이에 따라 제1 및 제2스위치회로(16, 17)이 순차적으로 스위칭되어 파형정형회로(12) 및 수신부(11)로 베터리(15)의 전원이 공급된다.
먼저 제3도의 D1시점에서 상기 제1타이머(34)에 의해 제3D도와 같은 전원 제어신호가 발생되면, 제1스위치회로(16)가 온도어 파형정형부(12)로 전원이 인가된다. 그러면 제2도에 도시된 상기 파형정형부(12)의 저역여파기(21)의 출력전압이 전압비교기(25)의 기준단자(-)에 병렬접속된 캐패시터(24)에 기준신호로 충전된다. 이후 제3도의 D2시점에서 상기 제2타이머(35)에 의해 제3C와 같은 전원 제어신호가 J주기차를 갖고 발생되면, 제2스위치회로(17)가 온되어 전원이 수신부(11)로 인가된다. 그러면 안테나(10)를 통한 RF 신호가 수신부(11)를 통해 주파수 변환 및 복조된다. 따라서 RF 구성부들에서 파형정형부(12)와 수신부(11)의 전원공급을 J주기차를 갖고 제어함으로써 수신부(11)에 의해 소모되는 전원을 절약할 수 있게 된다.
그러나 상기와 같은 전원 제어방식은 제3C도와 같이 수신부(11)가 동작되어 RF신호가 수신되는 D2시점에서 케패시터(24)에 충전되는 기준전압이 수신부(11)를 출력하는 데이터의 논리상태를 판정하기 위한 실질적인 기준전압이 되지 못한다. 즉, D2시점이후 수신부(11)가 온되어 RF신호가 수신되며 수신되는 데이터의 논리상태에 따라 저항(23)과 캐패시터(24)에 의해 기준전압 레벨이 상승되며, D3시점에서 실질적인 데이터의 평균전압으로 전위가 변화된다.
따라서 기준신호가 되는 캐패시터(24)의 충전전위가 전원 제어 신호 발생후 J 및 K 주기 만큼 지연되어 안정화 된다. 그러므로 K주기에서 수신되는 데이터는 기준전위의 불안정에 의해 전압 비교기(25)를 출력하는 데이터는 듀티 변동이 발생되며, 이로인해 데이터 수신 에러가 발생될 수 있다. 그러므로 상기 제어부(13)는 수신데이타의 듀티 변화에 의해 에러가 발생될 수 있으므로, 데이터 수신시점 이전 시점에서 제1 및 제 2스위치 회로(16, 17)를 순차적으로 구동하여 전압비교기(23)의 기준전위를 안정시켜야 한다.
따라서 상기와 같이 수신데이타의 논리상태를 정확하게 판정하기 위해서는 기준전위를 데이터 수신 시점에서 정확한 전위를 갖도록 안정화시켜야 함을 알수 있다. 상기와 같이 기준전위의 안정화를 위한 장치는 미합중국의 모터로라(Motorola)사에서 출원하여 1986년 12월 23일에 특허 등록된 USP 4,631,737에 개시되어 있다.
상기 바이어스 안정화 장치의 동작을 살펴보면, 안테나(40)를 통해 수신되는 RF신호는 수신부(41)에서 주파수 변환 및 복조된다. 상기 수신부(41)를 출력하는 복조신호는 데이터의 논리 상태에 따른 각각의 전위를 갖게되며, 리미터(44)의 비교단자로 인가된다. 또한 상기 복조신호는 피크 검출기(45) 및 밸리검출기(47)에 인가된다. 그러면 상기 피크검출기(45)는 제7b도와 같이 수신데이타의 피크치를 홀드하게 되며, 밸리검출기(47)는 제7c도와 같이 수신데이타의 밸리치를 홀드하게 된다. 그리고 상기 피크치와 밸리치는 평균화되어 리미터(44)의 기준전위로 인가된다. 따라서 리비터(44)는 수신데이타의 논리상태에 따라 평균화된 전위를 기준신호로 입력하므로, 비교단자로 입력되는 복조신호의 논리 상태를 판정하여 제어부로 공급하게 된다.
여기서 제5도는 피크검출기(45)의 회로도이고 제6도는 밸리검출기(47)의 회로도이다. 이때 상기와 같이 피크치와 밸리치를 검출하는 경우 각 부품에 의해 일정지연 시간이 발생된다. 이는 제7도에 도시된 바와같이 d1-d3주기가 지연시간으로 캐패시터(46)의충전시간이 된다. 즉, 캐패시터(56)가 충전되어야만 피크 검출기(45) 및 밸리검출기(47)의 정전류 소스인 트랜지스터(54) 및 트랜지스터(76)가 동작된다. 또한 상기 d3시점 이후에는 캐패시터(60)에 피크치가 충전되고 캐패시터(81)에 밸리치로 방전되기 위해서는 d3-d4주기가 필요하다. 따라서 실질적으로 바아이스가 안장되어 데이터를 판정하는 리미터(44)의 동작시점은 d4시점이 된다.
상기와 같은 바이어스 안정화 장치는 수신되는 데이터의 피크치 및 밸리치의 평균값을 이용하는데, 이를 위해서는, 모든 RF 구성부(RF 수신부, 복조부, 파형정형부)로 동시에 전원을 공급해야 한다. 따라서 각 소자들의 지연시간을 참조하여 전원을 공급해야 하므로 전원의 소모가 커지는 문제점을 갖게 된다.
따라서 본 발명의 목적은 페이징 수신기에서 신속하게 바이어스를 안정화시켜 데이터를 정확하게 수신할수 있는 회로를 제공함에 있다.
본 발명의 또다른 목적은 페이징 수신기에서 변조신호의 중심주파수값을 갖는 발진신호를 공급하여 복조부의 특성에 의해 데이터 논리상태 판정을 위한 기준전압을 발생할수 있는 바이어스 안정화회로를 제공함에 있다.
본 발명의 또다른 목적은 페이징 수신기에서 바이어스 안정화 수행후 수신주기에서 RF구성부로 전원을 공급하여 전원을 절약할수 있는 회로를 제공함에 있다.
이하 본 발명을 도면을 참조하여 상세히 설명한다.
제8도는 본 발명에 따라 바이어스를 안정화시키는 페이징 수신기의 블럭 구성도이다.
RF수신부(101)는 안테나(100)를 통해 수신되는 VHF 또는 UHF대역의 RF 변조신호를 수신한 후, 증폭 및 수신데이타의 논리값을 갖는 중간주파수(Intermediate Frequency)대역으로 주파수를 변환하여 복조부(102)로 출력한다. 상기 복조부(102)는 바이어스 안정 주기에서 수신되는 중간주파수(IF)를 수신하여 제2전압(V1)로 복조하고, 데이터 수신 주기에서는 상기 RF수신부(101)를 출력하는 중간주파수 대역의 데이터 논리 상태에 따라 제1전압(V1)의 레벨 또는 제3전압(V3)의 레벨로 복조하여 파형정형부(103)로 출력한다. 상기 파형정형부(103)는 상기 복조부(102)의 출력을 입력하여 바이어스 안정화 주기에서 상기 제2전압(V2)의 레벨을 갖는 복조신호를 수신하여 기준 신호로 바이어스 안정화 하고, 데이터 수신주기에서 상기 제1또는 제3전압(V1, V3)의 레벨을 갖는 복조신호를 수신하여 상기 기준신호에 의해 디지털 논리값을 갖는 디지털 데이터로 파형정형한 후 제어부(104)로 출력한다. 상기 제어부(104)는 주기적으로 전원 제어신호를 출력하는 동시에 바이어스 안정화 주기동안 발진 제어신호를 발생하며, 데이터 수신 주기에서 상기 파형정형부(103)를 출력하는 데이터를 수신 및 분석하여 페이징 기능을 수행한다. 전원 스위치(105)는 전원부(106)에 접속되며, 상기 전원 제어신호 발생시 스위칭 되어 상기 전원을 RF 구성부인 RF 수신부(101), 복조부(102), 파형정형부(103)로 공급한다. 발진부(108)는 상기 중간주파수(IF)를 발생한다. 발진스위치부(107)는 상기 발진부(108)에 입력단이 접속되며, 상기 발진 제어신호에 의해 스위칭되어 상기 중간주파수(IF)를 복조부(102)로 출력한다. 여기서 바이어스 안정화 주기는 제1주기가 되고, 데이터 수신주기는 제2주기가 된다.
제9도는 중간주파수 대역의 주파수 특성도로서, IF는 상기 발진부(108)에서 출력하는 중간주파수이고, IF +△f는 상기 RF 수신부(101)를 출력하는 데이터가 "1"의 논리값을 갖는 중간파수 대역이 주파수이며, 1F-△f는 상기 RF 수신부(101)를 출력하는 데이터가 "0"의 논리값을 갖는 중간주파수 대역의 주파수이다. 따라서 상기 중간주파수 1F는 RF수신부(101)에 출력하는 주파수의 중심 주파수값을 갖는다.
제9b도는 복조부(102)의 복조 특성도로서, 중간주파수(IF)가 수신될시 제2전압(V3)의 레벨을 갖는 복조신호를 발생하며, "0"의 논리값을 갖는 주파수(1F-△f)가 수신될시 제1전압(V1)의 레벨을 갖는 복조신호를 발생하고, "1"의 논리값을 갖는 주파수(1F+△f)가 수신될시 제3전압(V3)의 레벨을 갖는 복조신호를 발생한다.
상기 제8도를 참조하면, 제어부(104)는 주기적으로 RF구성부들인 RF수신부(101), 복조부(102) 및 파형정형부(103)로 전원공급을 제어하여 전원부(106)의 수명을 연장시킨다. 따라서 상기 제어부(104)에서 RF신호의 발생 유무를 탐색하기 위하여 일정주기로 전원 제어신호를 출력하면, 상기 전원 스위치부(105)가 온 스위칭되어 전원부(106)의 출력전압을 상기 RF 구성부들 측으로 공급한다. 이때 제어부(104)는 상기 파형정형부(103)의 기준전압을 안정화시키기 위한 제1주기동안 발진 제어신호를 출력한다. 따라서 상기 RF구성부들은 전원부(106)의 출력에 의해 동작하기 시작하며, 이때 바이어스 안정화 주기 동안 발진부(108)도 동작하게 된다. 상기 발진부(108)는 중간주파수(IF)를 발진한다. 그러면 상기 발진 제어신호에 의해 온스위칭되는 발진스위칭(107)는 바이어스 안정화 주기인 제1주기 동안 상기 발진부(108)의 출력(IF)을 복조부(102)로 인가한다.
상기 복조부(102)는 제9b도와 같이 동작되므로, 상기 바이어스 안정화 주기에서 제9a도와 같은 중간주파수(IF)가 수신되면, 제9b도와 같은 복조특성에 의해 제2전압(V2)이 레벨을 갖는 복조신화를 발생한다. 그러면 파형정형부(103)는 상기 복조부(102)의 출력을 수신하여 기준신호를 제2전압(V1)의 레벨로 하여 바이어스를 신속하게 안정화 시킨다. 상기 바이어스 안정화 주기는 상기 파형정형부(103)에서 기준신호 제2전압(V2)의 바이어스 레벨로 천이되는 시간을 계산하여 설정하면 된다.
상기 바이어스 안정하 주기가 종료되면, 상기 제어부(104)는 발진 제어신호의 출력을 중지시킨다. 그러면 상기 발진스위치(107)가 오프스위칭 되므로, 상기 복조부(102)로 인가되는 발진부(108)의 출력은 차단된다.
이때 RF 수신부(101)는 수신되는 RF변조신호를 중간주파수 대역의 주파수로 변환한다. 상기 RF 수신부(101)의 출력은 제9a도와 같이 중간주파수 대역에서 소정 주파수(△f)로 이격된 "1" 및 "0"의 논리를 갖는 변조신호임을 알수 있다. 그러면 상기 복조부(102)는 상기 주파수를 변환부(101)의 출력을 제9b도와 같이 복조하는데, "1"의 논리값을 갖는 주파수(1F+△f)인 경우에는 제3전압(V3)의 레벨을 갖는 복조신호를 발생하고, "0"의 논리값을 갖는 주파수(1F-△f)인 경우에는 제1전압(V1)의 레벨을 갖는 복조신호를 발생한다.
상기 파형정형부(103)는 상기 바이어스 안정화주기에서 기준신호를 이미 제2전압(V2)의 레벨로 홀드하고 있다. 따라서 데이터 수신주기에서 상기 복조부(102)를 출력하는 제1또는 제3전압(V1, V3)의 레벨을 갖는 복조신호는 파형정형부(103)에서 기준신호인 상기 제2전압(V2)과 비교되어 디지털 형태를 갖는 구형파로 파형정형된 후, 상기 제어부(104)로 인가된다. 이때 상기 파형정형부(103)의 기준신호는 "1"과 "0"의 논리상태를 갖는 복조신호의 중간값이므로, 데이터 수신주기에서 파형정형되는 데이터의 튜티는 정확하게 50%를 유지할 수 있다.
이때 상기 제어부(104)에서 RF구성부들로 전원을 공급하는 방식은 2가지의 경우가 있다.
한가지 방법은 RF구성부들인 RF수신부(101), 복조부(102) 및 파형정형부(103)로 동시에 전원에 공급하는 방법으로, 제10도로 도시한 구상이 상기와 같이 전원을 공급하는 방식이 제1실시예가 된다.
나머지 방법은 RF 구성부중 복조부(102) 및 파형정형부(103)로 먼저 전원을 공급하고, 바이어스 안정화 주기 이후 데이터 수신 주기에서 RF 수신부(101)에 전원을 공급하는 방법으로, 제12도로 도시한 구성이 상기와 같이 전원을 공급하는 방식의 제2실시예가 된다.
상기 제10도를 참조하여 상기 제1실시예를 설명하면, 제어부(104)는 제11b도와 같이 주기적으로 전원 제어신호를 출력한다. 또한 상기 제어부(104)는 제11c도와 같이 제1주기 X1을 갖는 발진 제어신호를 출력한다. 상기 발진 제어신호가 출력되는 X1주기는 바이어스 안정화 주기로서, 이는 전압 비교기(216)의 기준 신호가 제2전압(V2)의 레벨로 바이어스 되는 시간을 계산하여 설정한다.
따라서 T1시점에서 전원 제어신호 및 발진 제어신호가 출력되면, 상기 제11b도와 같은 전원 제어신호에 의해 트랜지스터(222)가 "온"되어 전원 소스(106)의 출력이 RF수신부(101), 복조부(102), 파형정형부(103)로 공급되는 동시에 발진부(108)로 공급된다.
또한 제11c도와 같은 상기 발진 제어신호는 발진 스위치(107)가 "온"되며, 이로인해 발진부(108)는 중간 주파수(IF)를 발생하여 복조부(102)로 인가한다. 이때 상기 T1시점에서 상기 RF수신부(101)는 제11b도와 같은 전원부(106)에 의해 안테나(100)을 통해 수신되는 RF변조신호를 중간 주파수 대역으로 변환하여 출력한다.
따라서 복조부(102)는 T1시점이후 바이어스 안정화 주기(X1)에서 상기 RF수신부(101) 및 발진부(108)의 출력을 수신하게 된다. 그러므로 상기 바이어스 안정화 주기(X1)에서 상기 복조부(102)동작을 살펴보면, 복조회로(201)는 캐패시터(202) 및 주파수 판별기(203)를 통해 수신되는 중간주파수 신호의 위상을 90°지연된 중간주파수 신호와, 상기 발진부(108)를 출력하는 중간주파수 신호의 곱(차등증폭)에 의해 복조동작을 수행한다.
그러므로 상기 복조부(102)는 중간주파수(IF)를 복조하여 제2전압(V2)의 레벨을 갖는 복조신호를 발생한다. 이후 저역여파기(211)는 상기 복조신호를 수신하여 제2전압(V2)으로 정류한다. 또한 상기 저역여파기(211)를 출력하는 제2전압(V2)은 저항(214)및 캐패시터(215)로 공급된다. 이로인해 노드(217)의 전위는 증가하기 시작하며, 이 전위는 비교기(216)의 기준신호가 된다. 따라서 파형정형부(103)의 기준입력 단자로는 데이터 수신 주기 이전에 제2전압(V2)의 레벨로 바이어스 됨을 알수 있다.
따라서 상기 바이어스 안정화 주기(X1)에서는 상기 발진부(108)가 중간주파수 신호(IF)를 발생하며, 복조부(102)에서 제2전압(V2)이 레벨을 갖는 복조신호를 발생하므로, 파형정형부(103)의 기준입력단자인 노드(217)의 전위는 제2전압(V2)레벨로 신속하게 충전된다. 따라서 전압비교기(216)의 기준신호는 신속하게 제2전압(V2)레벨로 바이어스 됨을 알수 잇다. 여기서 상기 저항(214) 및 캐패시터(215)의 시정수가 결정되면 상기 노드(217)의 전위가 제2전압(V2)으로 바이어스되는 시간을 설정할 수 있다. 따라서 상기 제어부(104)는 상기 설정시간만큼 발진제어신호를 출력하며, 이 발신 제어신호 주기가 곧 바이어스 안정화 주기(X1)가 된다.
상기 바이어스 안정화 주기가 종료되는 T2시점에서 제어부(104)는 제11c도와 같이 발진 제어신호를 "오프"시킨다. 그러면 발진스위치(107)가 오프되므로, 복조부(102)로 인가되는 발진부(108)의 출력은 차단된다. 따라서 복조부(102)로는 RF수신부(101)의 출력이 인가된다. 이때 상기 RF수신부(101)는 수신되는 RF변조신호를 중간주파수 대역으로 변환하게 되므로, 출력신호는 중간주파수에서 데이터의 논리상태에 따라 임의 주파수(△f)로 편이된 주파수 값을 갖게 된다. 즉 제9a도와 같이 "1"또는 "0"의 값을 갖는 데이터의 논리에 따라 중간주파수(IF)를 중심으로 하여 임의 주파수(108)로 편이되어 있음을 알수 있다.
따라서 상기 복조부(102)는 상기한 바와 같이 데이터의 논리상태를 따라 제1또는 제3전압(V1, V3)의 레벨을 갖는 복조신호를 발생한다. 상기 복조부(102)에서 출력되는 제1또는 제3전압(V1, V3)의 레벨을 갖는 복조신호는 저역여파기(211)는 통해 정류된후, 전압비교기(216)로 인가된다. 이때 상기 노드(217)에 제2전압(V2)의 레벨로 기준신호가 이미 설정되어 있으므로, 상기 전압비교기(212)는 수신되는 제1또는 제3전압(V1, V3)의 레벨을 갖는 복조신호를 상기 기준신호와 비교하여 듀티비가 일정한 디지털 데이터 신호를 발생한다.
상기와 같이 수신 RF변조신호를 복조하여 디지털 신호로 파형정형하는 동작은 데이터 수신 주기(X2)동안 지속되며, 이는 제어부(104)에서 출력하는 전원 제어신호에 의해 결정된다. 즉, 상기 제어부(104)는 자기 프레임의 데이터 수신 주기(X2)를 인지하고 있으므로, 자기프레임 주기에서만 전원 제어신호를 출력한다.
그러므로 제11도를 참조하면, 주기적으로 전원을 공급하는 T1시점에서 제11b도 및 제11c도와 같이 전원 제어신호 및 발진 제어신호가 동시에 발생된다. 이때 상기 바이어스 안정화 주기(X1)는 노드(217)의 저위가 제2전압(V2)의 레벨로 변화되는 시간동안 유리되므로, T1시점은 데이터 수신 주기에서 상기 바이어스 안정화 주기(X1)만큼 선행되어 출력되어야 한다.
이후 데이터 수신되는 시점 T2에서는 제11c도와 같이 발진 제어신호를 오프시키게 되므로, 복조부(102)는 수신 RF변조 신호를 본래의 데이터 논리 레벨로 복조하며, 파형정형부(103)는 이미 바이어스 안정화된 기준신호에 의해 임종 튜티를 갖는 디지털 신호로 파형정형한다. 그리고 상기와 같은 데이터 수신 주기(X2)의 동작은 자기 데이터 수신동안 수행되며, 자기 데이터의 수신 주기가 종료되면 전원 절약을 위해 전원 제어신호를 오프시킨다.
제12도를 참조하여 본 발명의 제2실시예에 대한 동작을 살펴본다. 상기 제1실시예에는 전원 제어신호 발생시, 상기 제어부(204)가 모든 RF 구성부들측으로 전원을 동시에 공급한다. 따라서 바이어스 안정하 주기(X1)는 자기 데이터 수신시점 T2이전에 설정되어 있으므로, 이때 수신되는 RF신호는 원하는 데이터가 아님을 알수 있다. 그러므로 RF수신부(101)는 불필요하게 전원을 소모하고 있는 상태가 된다. 상기 RF수신부(101)는 미약한 고역의 RF변조 신호를 수신한 후, 이를 증폭하고, 다시 중간주파수 대역으로 주파수를 변환한다. 따라서 상기 RF수신부(101)는 상기 동작을 수행하기 위해서 많은 전원을 소모하게 된다.
따라서 RF구성부들 축으로 공급할 시, 바이어스 안정화 주기(X1)동안에는 상기 RF 수신부(101)로 공급되던 전원을 차단하고, 발진부(108)의 출력으로 바이어스를 안정화 시키게 된다. 즉, T1시점에서 제13b도 및 제13c도와 같이 제1전원 제어신호 및 발진 제어신호를 "온"시킨다. 그러면 상기 전원부(106)의 출력은 복조부(102), 파형정형부(103) 및 발진부(108)로 공급되며, 발진스위치(107)는 "온" 된다. 따라서 상기 발진부(108)를 출력하는 중간주파수(IF)는 발진스위치(107)를 통해 복조부(102)로 출력된다. 이때 상기 RF수신부(101)로는 전원이 공급되지 않으므로, 상기 복조부(102)는 발진부(108)의 출력인 중간주파수(IF)를 수신하여, 제2전압(V2)의 레벨로 복조신호를 발생한다. 이로인해 상기 바이어스 안정화 주기(X1)에서는 복조부(102)에서 출력하는 제2전압(V2)의 레벨로 갖는 복조신호에 의해 노드(207)의 기준신호가 제2전압레벨로 충전됨을 알 수 있다.
이후 상기 바이어스 안정화 주기(X1)가 종료되면, 상기 제어부(104)는 T2시점에서 발진 제어신호를 제13c도와 같이 오프시키는 동시에 제13d도와 같이 제2전원 제어신호를 온 시킨다. 이때 상기 제1전원 제어신호는 제13b도와 같이 온상태를 유지하고 있다. 상기 제2전원 제어신호에 의해 트랜지스터(226)가 온되므로, RF수신부(101)는 전원이 공급된다. 따라서 T2시점에서부터 상기 RF수신부(101)가 동작되어, 수신되는 RF변조신호를 중간 주파수 대역으로 주파수 변환한다. 그러면 상기 복조부(102)는 중간주파수 대역을 갖는 데이터의 논리상태에 따라 제1또는 제3전압(V1, V3)레벨을 갖는 복조신호를 발생한다. 상기 복조부(102)의 출력을 수신하는 상기 파형 정형부(103)는 바이어스 안정화 주기(X1)에서 이미 기준신호를 제2전압(V2)의 레벨로 안정화시킨 뒤이므로, 제1 또는 제3전압(V1, V3)을 갖는 복조신호와 상기 기준신호를 비교함으로서, 복조신호의 논리 상태에 따라 듀티비가 50%인 디지털 신호를 발생한다.
여기서 상기 RF수신부(101)는 UHF 또는 VHF대역의 RF변조신호를 수신한후, 중간주파수 455㎑를 중심으로 하여 데이터의 논리상태에 따라 4.5㎑편이된 중간 주파수 대역의 신호를 출력한다. 즉, 상기 RF수신부(101)를 출력하는 논리 "1"의 변조 주파수는 455㎑+4.5㎑가 되고, 논리 "0"의 변조 주파수는 455㎑-4.5㎑가 된다. 따라서 발진부(108)는 상기 RF수신부(101)를 출력하는 중간 주파수 대역의 중심 주파수 값을 갖는 455㎑의 주파수를 발생한다. 이러한 경우는 발진기(234)는 CBS 455J(MURATA)사의 Ceramic resouator)를 사용할 수 있으며 인버터(231, 232)는 TC 4S69F(TOSHIBA)를 사용할 수 있다. 또한 캐패시터(235, 236)는 100PF의 용량을 사용하며, 저항(233)은 1㏁을 사용하게 된다. 또한 발진스위치부(107)는 + 및 -극성을 갖는 주파수는 있어야 하므로 아날로그스위치를 사용하며, 이는 TC4S66F(TOSHIBA사)를 사용할수 있다.
제14도는 본 발명에 따라 바이어스를 안정화 시키는 페이징 수신기의 또 다른 블럭 구성도이다.
상기 구성은 전원스위치(105)의 출력단을 발진스위치(107)의 입력단에 연결하고, 상기 발진스위치(107)의 출력단을 발진부(108)의 전원단에 연결하며, 상기 발진부(108)의 출력단을 복조부(102)의 입력단에 연결하는 구성을 갖는다. 따라서 상기 제14도의 구성은 제8도의 구성과 비교하면 상기의 구성 이외에 나머지 구성을 동일하게 이루어져 있음을 알수 있다.
상기 제14도를 참조하면, 먼저 바이어스 안정화 주기(X1)에서 제어부(104)는 전원 제어신호 및 발진 제어신호를 동시에 출력한다. 그러면 상기 전원 제어신호에 의해 전원스위치(105)가 온되며, 이로인해 전원부(106)의 출력이 각 RF구성부를 축으로 공급되는 동시에 발진스위치(107)의 입력으로 인가된다. 이때 상기 발진스위치(107)의 제어단자로는 상기 발진 제어신호가 인가되므로, 상기 발진스위치(107)는 전원을 발진부(108)의 전원단으로 공급하게 된다. 그러면 상기 발진부(108)는 발진 동작을 수행하여 중간주파수 신호를 복조부(102)로 공급한다. 따라서 상기 복조부(102)는 상기 발진부(102)의 출력을 수신하여 제2전압(V2)의 레벨을 갖는 복조신호를 발생하며, 파형정형부(103)는 상기 복조신호를 수신하여 기준신호를 제2전압(V2)레벨로 바이어스를 신속하게 안정화시킨다.
이후 상기 바이어스 안정화 주기(X1)가 종료되면, 상기 제어부(104)는 상기 발진 제어신호를 오프 시킨다. 그러면 상기 발진스위치(107)는 오프 스위칭되어 상기 발진부(108)로 공급되는 전원을 차단하게 된다. 따라서 상기 발진부(108)는 공급전원이 차단되므로, 발진동작을 중지하게 된다. 그러면 데이터 수신 주기(X1)에서 상기 복조부(102)는 RF수신부(101)를 출력하는 중간주파수 대역의 변조신호를 복조하게 되며, 상기 파형정형부(103)는 이미 설정되어 있는 기준신호와 수신되는 복조신호를 비교하여 디지털 신호로 파형정형 하게 된다.
따라서 상기 발진부(108)는 바아이스 안정화주기(X1)에만 전원을 공급받게 되므로, 데이터 수신주기(X2)에서는 불필요한 발진 동작을 중지하게 되어 전원을 절약할수 있게 된다.
상기 제14도에 도시된 바이어스 안정화 회로도 상기한 바와 같은 RF수신부(101), 복조부(102), 파형정형부(103)의 모든 RF구성부들 축으로 동시에 전원을 공급하는 제1실시예의 회로와, 복조부(102) 및 파형정형부(103)에 먼저 전원을 공급하고 이후 데이터 수신주기(X2)시점에서 RF수신부(101)로 전원을 공급하는 제2실시예의 회로를 모두 사용할 수 있음을 알 수 있을 것이다. 또한 제14도에서는 상기 발진스위치(107)가 전원공급의 통로를 제어하게 되므로, 아날로그스위치가 아닌 일반 스위칭 소자를 사용하여도 가능하다.

Claims (21)

  1. 주기적으로 제1 및 제2주기동안 RF구성부들 측으로 전원을 공급하는 전원스위치 수단을 구비하여 제1주기동안 기준 바이어스를 안정화하고 이후 제2주기동안 수신 데이터를 분석 처리하는 페이징 수신기에 있어서, 상기 제1주기동안 발진 제어신호를 출력하는 제어부와, 상기 발진 제어신호에 의해 스위칭되어 소정 주파수를 발진하는 발진수단과, 상기 제1주기동안 상기 발진부의 출력을 수신하여 기준신호의 전위를 갖는 복조신호를 발생하는 복조수단과, 상기 제1주기동안 상기 복조부의 출력을 수신하여 기준신호로 바이어스를 안정화하는 파형정형 수단으로 구성됨을 특징으로 하는 페이징 수신기의 바이어스 안정화 회로.
  2. 제1항에 있어서, 상기 발진 수단이 상기 전원 스위치 수단에 의해 전원을 공급받아 수신변조신호의 중심주파수를 발진하는 발진부와, 입력단이 상기 발진부에 연결되어 출력단이 상기 복조부에 연결되며, 상기 발진 제어신호에 의해 상기 제1주기 동안 스위칭되어 상기 발진부의 출력을 상기 복조부로 인가하는 발진 스위치로 구성됨을 특징으로 하는 페이징 수신기의 바이어스 안정화 회로.
  3. 제2항에 있어서, 상기 복조 수단이 제1주기 동안 상기 발진부의 출력을 복조하여 수신 데이터의 중간 전위를 갖는 기준신호 레벨의 복조신호를 발생하고, 상기 제2주기 동안 수신되는 RF변조신호의 논리 상태에 따른 복조신호를 발생하도록 동작함을 특징으로 하는 페이징 수신기의 바이어스 안정화 회로.
  4. 제3항에 있어서, 상기 파형정형 수단이 신호 입력단과 기준입력단을 갖는 차동증폭기를 구비하며, 상기 제1주기 동안 상기 복조수단을 출력하는 복조신호를 수신하여 기준입력단의 전위를 기준신호 레벨로 바이어스 안정화 하고, 상기 제2주기 동안 상기 복조수단을 출력하는 복조신호를 신호 입력단으로 수신하여 상기 기준신호에 따른 디지털 데이터를 발생하도록 동작함을 특징으로 하는 페이징 수신기의 바이어스 안정화 회로.
  5. 제1항에 있어서, 상기 발진수단이 입력단이 상기 전원 스위치 수단에 연결되어 상기 제어부로 터 출력하는 발진 제어신호에 의해 통로를 형성하는 발진스위치와, 전원공급단이 상기 발진스위치에 연결되고 출력단이 상기 복조단에 연결되어 상기 제1주기동안 상기 중심주파수를 발진하여 상기 복조 수단으로 출력하는 발진부로 구성됨을 특징으로 하는 페이징 수신기의 바이어스 안정화 회로.
  6. 제5항에 있어서, 상기 복조 수단이 상기 제1주기 동안 상기 발진부의 출력을 복조하여 수신 데이터의 중간 전위를 갖는 기준신호의 복조를 발생하고, 상기 제2주기 동안 수신되는 RF변조신호의 논리상태에 따른 복조신호를 발생하도록 동작함을 특징으로 하는 페이징 수신기의 바이어스 안정화 회로.
  7. 제6항에 있어서, 상기 파형정형 수단이 신호 입력단과 기준 입력단을 갖는 자동증폭기를 구비하여, 상기 제1주기 동안 상기 복조수단을 출력하는 복조신호를 수신하여 기준 입력단이 전위를 기준 전위로 바이어스 안정화 하고, 상기 제2주기 동안 상기 복조수단을 출력하는 복조신호를 신호 입력단으로 수신하여 기준전위에 따른 디지털 데이터를 발생하도록 동작함을 특징으로 하는 페이징 수신기의 바이어스 안정화 회로.
  8. 페이징 수신기에 있어서, 주기적으로 제1 및 제2주기 동안 전원 제어신호를 출력하는 동시에 제1주기 동안 발진 제어신호를 출력하는 제어부와, 전원에 연결되어 상기 전원 제어신호에 의해 각 RF구성부들로 전원을 공급하는 전원 스위치부와, 상기 발진 제어신호에 의해 스위칭되어 소정 주파수를 발생하는 발진 수단과, RF변조신호를 수신하여 중간주파수 대역의 변조신호로 주파수 변환하는 RF수신부, 입력단이 상기 발진수단 및 주파수 변환부의 출력단에 연결되며, 상기 제1주기 동안 발생되는 발진수단의 출력을 수신하여 기준전위 레벨의 복조신호를 발생하고, 상기 제2주기 동안 발생되는 주파수 변환부의 출력을 수신하여 중간주파수 대역의 변조신호의 논리 상태에 따른 복조신호를 발생하는 복조부와, 상기 복조부의 출력을 수신하며, 상기 제1주기에서 출력되는 기준전위의 복조신호에 의해 기준신호의 바이어스를 안정화하고, 상기 제2주기에서 출력되는 복조신호의 논리상태를 기준 바이어스 신호에 의해 판정하는 파형정형부로 구성됨을 특징으로 하는 페이징 수신기의 바이어스 안정화 회로.
  9. 제8항에 있어서, 발진 수단이 상기 전원스위치부에 의해 전원을 공급받아 상기 변조신호의 중심주파수를 발생하는 발진부와, 입력단이 상기 발진부에 연결되고 출력단이 상기 복조부에 연결되며, 상기 발진 제어신호에 의해 제1주기 동안 스위칭되어 상기 발진부의 출력을 복조부로 인가하는 발진스위치로 구성됨을 특징으로 하는 페이징 수신기의 바이어스 안정화 회로.
  10. 제9항에 있어서, 복조부가 상기 제1주기에서 상기 발진부를 출력하는 중심 주파수를 기준전위의 제2전압 크기로 복조하고, 상기 제2주기에서 상기 주파수 변환부를 출력하는 변조신호를 논리 상태에 따라 제1또는 제3전압크기로 복조함을 특징으로 하는 페이징 수신기의 바이어스 안정화 회로.
  11. 제10항에 있어서, 파형정형부가 신호 입력단과 기준신호 입력단을 갖는 자동증폭기를 구비하여, 상기 제1주기에서 수신되는 제2전압으로 상기 기준신호 입력단의 바이어스를 안정화 시키고, 상기 제2주기에서 수신되는 제1 또는 제3전압의 복조신호의 논리를 판정하여 디지털 신호를 발생함을 특징으로 하는 페이징 수신기의 바이어스 안정화 회로.
  12. 제8항에 있어서, 발진 수단이 상기 전원스위치부에 입력단이 연결되어 상기 발진 제어 신호에 의해 스위칭되어 상기 전원의 통로를 형성하는 발진스위치와, 전원단이 상기 발진스위치의 출력단에 연결되고 출력단이 상기 복조부에 연결되어, 상기 제1주기 동안 상기 중간주파수 대역의 변조신호의 중심 주파수를 발생하는 발진부로 구성됨을 특징으로 하는 페이징 수신기의 바이어스 안정화 회로.
  13. 제12항에 있어서, 복조부가 상기 제1주기에서 상기 발진부를 출력하는 중심 주파수를 기준전위의 제2전압 크기를 복조하고, 상기 제2주기에서 상기 주파수 변환부를 출력하는 변조신호를 논리상태에 따라 제1또는 제3전압크기로 복조함을 특징으로 하는 페이징 수신기의 바이어스 안정화 회로.
  14. 제13항에 있어서, 파형정형부가 신호 입력단과 기준신호 입력단을 갖는 차등증폭기를 구비하며, 상기 제1주기에서 수신되는 제2전압으로 상기 기준신호 입력단의 바이어스를 안정화 시키고, 상기 제2주기에서 수신되는 제1 또는 제3전압의 복조신호의 논리를 판정하여 디지털 신호를 발생함을 특징으로 하는 페이징 수신기의 바이어스 안정화 회로.
  15. 페이징 수신기에 있어서, 주기적으로 제1주기동안 제1전원 제어신호 및 발진 제어신호를 발생하며, 제2주기동안 상기 제1전원 제어신호 및 제2전원 제어신호를 발생하는 제어부와, 전원 소스에 연결된 제1 및 제2전원스위치를 구비하며, 상기 제1또는 제2전원 제어신호에 의해 스위칭되어 각 RF구성부로 전원을 공급하는 전원 스위치부와, 상기 발진 제어신호에 의해 스위칭되어 소정 주파수를 발생하는 발진수단과, 상기 제2전원 스위치에 전원단에 연결되어 상기 제2주기 동안 RF변조신호를 수신하여 중간주파수 대역의 변조신호로 주파수 변환하는 RF수신부와, 상기 제1전원스위치에서 전원단이 연결되며, 상기 제1주기동안 발생되는 상기 발진수단의 출력을 수신하여 기준전위의 복조신호를 발생하고, 상기 제2주기동안 발생되는 상기 주파수 변환부의 출력을 수신하여 변조신호의 논리 상태에 따른 복조신호를 발생하는 복조부와, 상기 제1전원스위치에 전원단에 연결되고, 입력단이 상기 발진수단 및 주파수 변환부의 출력단에 연결되며, 상기 제1주기동안 상기 발진수단의 출력을 수신하여 기준전위의 복조신호를 발생하고, 상기 제2주기 동안 상기 주파수 변환부의 출력을 수신하여 변조신호의 논리상태에 따른 복조신호를 발생하는 복조부와, 상기 제1전원스위치에 전원단에 연결되고 입력단이 상기 복조부의 출력단에 연결되며, 상기 제1주기에서 출력되는 기준전위의 복조신호에 의해 기준신호의 바이어스를 안정화하고 상기 제2주기에서 출력되는 복조신호의 논리상태를 기준 바이어스 신호에 의해 판정하는 파형정형부를 구성됨을 특징으로 하는 페에징 수신기의 바이어스 안정화 회로.
  16. 제15항에 있어서, 발진 수단이 상기 전원 스위치부에 의해 전원을 공급받아 상기 중간주파수 대역의 변조신호의 중심 주파수를 발생하는 발진부와, 입력단이 상기 발진부에 연결되고 출력단이 상기 복조부에 연결되며, 상기 발진 제어신호에 의해 스위칭되어 상기 발진부의 출력을 복조부로 인가하는 발진스위치로 구성됨을 특징으로 하는 페이징 수신기의 바이어스 안정화 회로.
  17. 제16항에 있어서, 복조부가 상기 제1주기에서 상기 발진부를 출력하는 중심 주파수를 기준전위의 제2전압 크기를 복조하고, 상기 제2주기에서 상기 주파수 변환부를 출력하는 변조신호를 논리 상태에 따라 제1또는 제3전압크기로 복조합을 특징으로 하는 페이징 수신기의 바이어스 안정화 회로.
  18. 제17항에 있어서, 파형정형부가 신호 입력단과 기준신호 입력단을 갖는 자동증폭기를 구비하며, 상기 제1주기에서 수신되는 제2전압으로 상기 기준신호 입력단의 바이어스를 안정화 시키고, 상기 제2주기에서 수신되는 제1또는 제3전압의 복조신호의 논리를 판정하고 디지털 신호를 발생함을 특징으로 하는 페이징 수신기의 바이어스 안정화 회로.
  19. 제15항에 있어서, 발진 수단이 상기 전원스위치부에 입력단이 연결되어 상기 발진 제어신호에 의해 스위칭되어 상기 전원의 통로를 형성하는 발진 스위치와, 전원단이 상기 발진스위치의 출력단에 연결되고 출력단이 상기 복조부에 연결되어, 상기 제1주기 동안 상기 중간주파수 대역의 변조신호의 중심 주파수를 발생하는 발진부로 구성됨을 특징으로 하는 페이징 수신기의 바이어스 안정화 회로.
  20. 제19항에 있어서, 복조부가 상기 제1주기에서 상기 발진부를 출력하는 중심 주파수를 기준전위의 제2전압 크기를 복조하고, 상기 제2주기에서 상기 주파수 변환부를출력하는 변조신호를 논리 상태에 따라 제1또는 제3전압크기로 복조함을 특징으로 하는 페이징 수신기의 바이어스 안정화 회로.
  21. 제20항에 있어서, 파형정형부가 신호 입력단과 기준신호 입력단을 갖는 차등증폭기를 구비하며, 상기 제1주기에서 수신되는 제2전압으로 상기 기준신호 입력단의 바이어스를 안정화 시키고, 상기 제2주기에서 수신되는 제1 또는 제3전압의 복조신호의 논리를 판정하여 디지털 신호를 발생함을 특징으로 하는 페이징 수신기의 바이어스 안정화 회로.
KR1019910004499A 1991-03-21 1991-03-21 페이징 수신기의 바이어스 안정화 회로 KR940001862B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1019910004499A KR940001862B1 (ko) 1991-03-21 1991-03-21 페이징 수신기의 바이어스 안정화 회로
US07/737,377 US5303420A (en) 1991-03-21 1991-07-29 Circuit for stabilizing the bias of a paging receiver with power saving functions
FR9114306A FR2674388B1 (fr) 1991-03-21 1991-11-20 Circuit de stabilisation de polarisation d'un recepteur d'appel de personnes.
ITMI913176A IT1252134B (it) 1991-03-21 1991-11-28 Circuito per stabilizzare la polarizzazione di un ricevitore di dati in chiaro
GB9125616A GB2254758B (en) 1991-03-21 1991-12-02 Bias stabilizing circuit
HK28497A HK28497A (en) 1991-03-21 1997-03-13 Bias stabilizing circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910004499A KR940001862B1 (ko) 1991-03-21 1991-03-21 페이징 수신기의 바이어스 안정화 회로

Publications (2)

Publication Number Publication Date
KR920019113A KR920019113A (ko) 1992-10-22
KR940001862B1 true KR940001862B1 (ko) 1994-03-09

Family

ID=19312350

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910004499A KR940001862B1 (ko) 1991-03-21 1991-03-21 페이징 수신기의 바이어스 안정화 회로

Country Status (6)

Country Link
US (1) US5303420A (ko)
KR (1) KR940001862B1 (ko)
FR (1) FR2674388B1 (ko)
GB (1) GB2254758B (ko)
HK (1) HK28497A (ko)
IT (1) IT1252134B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6775531B1 (en) * 1994-07-21 2004-08-10 Interdigital Technology Corporation Subscriber terminal temperature regulation
DK1096692T3 (da) * 1994-07-21 2003-01-27 Interdigital Tech Corp Intern temperaturregulering af abonnentterminal
US5678227A (en) * 1994-07-29 1997-10-14 Motorola, Inc. Apparatus and method for minimizing the turn on time for a receiver operating in a discontinuous receive mode
US5551078A (en) * 1994-07-29 1996-08-27 Motorola, Inc. Apparatus and method for minimizing the turn on time for a receiver operating in a discontinuous receive mode
KR100201806B1 (ko) * 1994-10-19 1999-06-15 윤종용 무선호출수신기의전원 절약장치 및 방법
BR9612205A (pt) * 1995-12-22 1999-07-13 Thomson Consumer Electronics Oscilador de cristal controlado por voltagem e filtro de circuito completo
JPH11341538A (ja) * 1998-05-29 1999-12-10 Nec Shizuoka Ltd 無線通信装置
US6987816B1 (en) 1999-11-23 2006-01-17 Micro Linear Corporation Iris data recovery algorithms
US7076217B1 (en) 1999-11-23 2006-07-11 Micro Linear Corporation Integrated radio transceiver
US6441682B1 (en) 1999-11-23 2002-08-27 Micro Linear Corporation Active polyphase filter with transconductor cross-coupling of filter sections
US6445257B1 (en) 1999-11-23 2002-09-03 Micro Linear Corporation Fuse-trimmed tank circuit for an integrated voltage-controlled oscillator
US7027792B1 (en) 1999-11-23 2006-04-11 Micro Linear Corporation Topology for a single ended input dual balanced mixer
US6985541B1 (en) 1999-11-23 2006-01-10 Micor Linear Corporation FM demodulator for a low IF receiver
JP2003209616A (ja) * 2002-01-15 2003-07-25 Fujitsu Ltd 半導体装置および携帯端末装置
GB2411325B (en) * 2004-02-18 2006-03-01 Everspring Ind Co Ltd Power saving circuit for transmitting signals

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56136050A (en) * 1980-03-28 1981-10-23 Nec Corp Individual selective call reception system
JPS58182332A (ja) * 1982-04-19 1983-10-25 Nec Corp 選択呼出し受信機のバツテリ・セ−ビング装置
GB2122437B (en) * 1982-05-26 1986-03-19 Motorola Ltd Fsk receiver with twin stable state pll
US4590618A (en) * 1984-03-13 1986-05-20 Motorola, Inc. Receiver having reference voltage stabilization circuitry
US4631737A (en) * 1984-12-06 1986-12-23 Motorola, Inc. Self biasing direct coupled data limiter
US5025251A (en) * 1989-06-29 1991-06-18 Motorola, Inc. Self-tuning direct coupled data limiter of a battery saver type paging receiver

Also Published As

Publication number Publication date
IT1252134B (it) 1995-06-05
GB2254758B (en) 1995-04-05
GB2254758A (en) 1992-10-14
US5303420A (en) 1994-04-12
ITMI913176A1 (it) 1993-05-28
FR2674388B1 (fr) 1994-02-25
ITMI913176A0 (it) 1991-11-28
HK28497A (en) 1997-03-21
KR920019113A (ko) 1992-10-22
GB9125616D0 (en) 1992-01-29
FR2674388A1 (fr) 1992-09-25

Similar Documents

Publication Publication Date Title
KR940001862B1 (ko) 페이징 수신기의 바이어스 안정화 회로
US4903335A (en) Power-saving type receiver
DK0671818T3 (da) Miniaturemodtager til modtagelse af et höjfrekvent frekvens- eller fasemoduleret signal
WO1986003636A1 (en) Receiver having a self biasing direct coupled data limiter
JP3146673B2 (ja) Ｆｓｋ受信機
JPH10163877A (ja) 復調回路における多値コンパレータのしきい値制御回路
US5606739A (en) Radio communication apparatus having a battery saving function
EP0028100A1 (en) Tuning control apparatus for a receiver
US5724651A (en) Method and apparatus for checking a power supply in a radio receiver
US6396354B1 (en) PLL detection circuit with lock judgement circuit
CA2116477C (en) A power saving paging receiver
KR100207169B1 (ko) 간헐 수신 동작 수신기
US5939911A (en) Frequency prescaler method and apparatus responsive to low input drive levels
US5631924A (en) Method and apparatus for baud rate detection in an FM receiver using parameters unrelated to baud rate as confirmation
JP2830115B2 (ja) ヘテロダイン式ｆｍ受信回路
JPH07312549A (ja) クロック補正方法及びその装置
JPH06338784A (ja) 位相同期回路
KR960013786B1 (ko) 라디오 채널 자동 탐색 장치 및 방법
KR0131701B1 (ko) 통신기기의 전력제어방법
KR200145581Y1 (ko) 페이저
KR100375033B1 (ko) 배터리의 전류소모를 감소시키기 위한 이동무선 단말기
JPH11127203A (ja) 多値ｆｓｋ信号復調出力回路
JPH05207654A (ja) 電源制御回路及びこれを用いた周波数シンセサイザ
JP2010050776A (ja) 無線受信装置、電源制御方法、及びプログラム
JP2004350029A (ja) 放送受信装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080211

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee