JP2003209616A - 半導体装置および携帯端末装置 - Google Patents

半導体装置および携帯端末装置

Info

Publication number
JP2003209616A
JP2003209616A JP2002006406A JP2002006406A JP2003209616A JP 2003209616 A JP2003209616 A JP 2003209616A JP 2002006406 A JP2002006406 A JP 2002006406A JP 2002006406 A JP2002006406 A JP 2002006406A JP 2003209616 A JP2003209616 A JP 2003209616A
Authority
JP
Japan
Prior art keywords
power supply
group
control
processing
parameter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002006406A
Other languages
English (en)
Inventor
Yoshikazu Yamada
良和 山田
Koichi Kuroiwa
功一 黒岩
Shoji Taniguchi
章二 谷口
Takanobu Kashiwagi
隆伸 柏木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Fujitsu Peripherals Ltd
Original Assignee
Fujitsu Ltd
Fujitsu Peripherals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Fujitsu Peripherals Ltd filed Critical Fujitsu Ltd
Priority to JP2002006406A priority Critical patent/JP2003209616A/ja
Priority to TW91133733A priority patent/TW588519B/zh
Priority to US10/300,592 priority patent/US6803810B2/en
Priority to EP20020258149 priority patent/EP1328066B1/en
Priority to DE2002617818 priority patent/DE60217818T2/de
Priority to KR20020076471A priority patent/KR100786150B1/ko
Priority to CNB021545634A priority patent/CN100459476C/zh
Publication of JP2003209616A publication Critical patent/JP2003209616A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/02—Power saving arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/02—Power saving arrangements
    • H04W52/0209—Power saving arrangements in terminal devices
    • H04W52/0261—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level
    • H04W52/0274—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level by switching on or off the equipment or parts thereof
    • H04W52/028—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level by switching on or off the equipment or parts thereof switching on or off only a part of the equipment circuit blocks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Telephone Function (AREA)
  • Power Sources (AREA)
  • Direct Current Feeding And Distribution (AREA)

Abstract

(57)【要約】 【課題】 半導体装置に関し、必要のない回路動作をな
くしてリーク電流による電力消費を抑えることを目的と
する。 【解決手段】 機能別にブロック化し、それらのブロッ
クの電源系統を、電源が常時オンになっている非制御電
源グループ２と、それぞれ電源がオン・オフできる制御
電源グループ３1〜３nとにグループ分けする。非制御電
源グループ２の電源系統制御手段５が電源オンの制御信
号を出力すると、電源スイッチ手段８1がオンし、制御
電源グループ３1をスリープ解除状態にし、第１の処理
手段６1が間欠動作の処理を開始する。その処理の結
果、第１の次処理要否判断手段７1が次の処理を必要と
すると判断した場合のみ、制御信号を出して、次の電源
グループを起動する。処理の必要のないブロックは、電
源がオンしないので、リーク電流が発生せず、リーク電
流による消費を抑えることができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置および携
帯端末装置に関し、移動通信システム、特に広帯域符号
分割多元接続（Ｗ−ＣＤＭＡ：Wideband Code Division
Multiple Access）方式におけるベースバンドＬＳＩ
（Large-Scale Integration）回路のように通話してい
ないときの待ち受け動作状態のときに内部の一部の電源
を周期的にオン・オフして低消費電力を実現している半
導体装置およびその半導体装置を用いた携帯端末装置に
関する。
【０００２】近年、ＬＳＩの製造プロセスの微細化が進
み、トランジスタのゲート配線の幅が０．１０μｍに迫
るようになってきている。その微細化は、それに伴って
トランジスタの実装密度が増加するが、その反面、ＬＳ
Ｉの動作に必要なしきい値電圧を下げることが要求さ
れ、その結果、待機時にトランジスタ間のリーク電流が
大きくなる、つまり、回路が動作状態でなくても電源を
オンにするだけで流れてしまう電流が増えるという本質
的な問題を抱えている。携帯電話のようなバッテリで駆
動される携帯端末装置では、使用時以外でも常に待機状
態を保っているため、このリーク電流の増加は、連続通
話時間および待ち受け時間を短くしてしまうという実用
上非常に大きな影響を与えることになる。
【０００３】
【従来の技術】図９はＷ−ＣＤＭＡ通信方式における間
欠受信の動作を示すフローチャート、図１０は間欠受信
動作の制御タイミングを示すタイミングチャートであ
る。
【０００４】Ｗ−ＣＤＭＡ通信方式において基地局から
の携帯端末装置の呼び出しは以下のようにして行われ
る。まず、待ち受け状態では、携帯端末装置のモデム部
のハードウェアＭＨＷおよびそのプロセッサ（ＤＳＰ：
Digital Signal Processor）ＭＤＳＰとチャネルコーデ
ック部のハードウェアＣＨＷおよびそのプロセッサＣＤ
ＳＰとは、それらの電源がオフ（スリープ状態）とオン
（スリープ解除状態）とが図１０に示したように、たと
えば１．２秒毎に周期的に繰り返し実行され、電源がオ
ンのときに間欠受信が行われる。
【０００５】ここで、携帯端末装置がスリープ状態にあ
って（ステップＳ１）、このスリープ状態から間欠受信
を開始する場合、まず、モデム部およびチャネルコーデ
ック部の電源がオンされ（ステップＳ２）、チャネルコ
ーデック部のプロセッサＣＤＳＰはブート処理を開始す
る（ステップＳ３）。次に、モデム部は、呼び出しイン
ジケータチャネルＰＩＣＨ（Paging Indicator Channe
l）の受信を行う（ステップＳ４）。この呼び出しイン
ジケータチャネルＰＩＣＨは、位置登録を行っている基
地局から自基地局セル内のいずれかの携帯端末装置に着
信がある（自群着信）ことを知らせるために送られてく
る呼び出しインジケータ転送用のチャネルである。次
に、モデム部は、自群着信があるかどうかを判定する
（ステップＳ５）。この判定結果は、チャネルコーデッ
ク部のハードウェアＣＨＷおよびそのプロセッサＣＤＳ
Ｐにも通知される。
【０００６】自群着信がないと判断された場合には、モ
デム部をスリープ状態にするとともに、チャネルコーデ
ック部のハードウェアＣＨＷおよびそのプロセッサＣＤ
ＳＰでも、判定結果を受けて、それらをスリープ状態に
する（ステップＳ６，７）。もし、自群着信がないと判
断された場合は、モデム部は、その直後（約２ミリ秒弱
後）に送信される呼び出しチャネルＰＣＨ（Paging Cha
nnel）を受信し（ステップＳ８）、その呼び出しチャネ
ルＰＣＨにより、自群着信が自分の携帯端末装置への呼
び出しかどうか判断できるようになっている。その後、
その呼び出しチャネルＰＣＨのデータは、チャネルコー
デック部のハードウェアＣＨＷに転送され、ハードウェ
アＣＨＷでは、呼び出しチャネルＰＣＨのデータを格納
する（ステップＳ９）。一方、チャネルコーデック部の
プロセッサＣＤＳＰは、自群着信があったと判断された
後、復号パラメータの設定を行っており（ステップＳ１
０）、チャネルコーデック部のハードウェアＣＨＷは、
プロセッサＣＤＳＰが設定した復号パラメータを使って
呼び出しチャネルＰＣＨの復号を行う（ステップＳ１
１）。
【０００７】このように、呼び出しインジケータチャネ
ルＰＩＣＨは、復調処理（逆拡散、検波）さえ行えば単
純に判定できる物理チャネルであるのに対し、呼び出し
チャネルＰＣＨにはさらにビット入れ替えや誤り訂正符
号がかかっているため、それらを復号する処理を行う必
要がある。
【０００８】この着信チェックの処理において、呼び出
しインジケータチャネルＰＩＣＨの復調処理は、通話中
以外（待ち受け中）は常に間欠的に（１．２秒に１回）
行われている。そして、従来のベースバンドＬＳＩにお
いては、この間欠受信以外の時間では、ＬＳＩの電源は
オフ（スリープ状態）にされていて、間欠受信時（スリ
ープ解除時）には、着信の有無に拘らず全回路が電源オ
ンされている。
【０００９】
【発明が解決しようとする課題】しかし、Ｗ−ＣＤＭＡ
では、通信方式が複雑なため従来に比べて回路規模が格
段に大きくなっているため、低消費電力化がより困難に
なっているという問題点があった。
【００１０】それに加え、近年のＬＳＩ製造プロセスの
微細化により、従来のプロセスでは動作電流に比べ問題
にならなかったリーク電流が大きくなり、低消費電力化
への障害になっている。
【００１１】そのため、間欠受信時（スリープ解除時）
に着信の有無に拘らず全回路が電源オンする従来の技術
では、着信なしの場合には本来動作をさせる必要のない
回路にもこのリーク電流が流れてしまい、消費電流が大
きくなり、連続通話時間および待ち受け時間が短くなっ
てしまうという問題点があった。
【００１２】本発明はこのような点に鑑みてなされたも
のであり、必要のない回路動作をなくしてリーク電流に
よる電力消費を抑えた半導体装置を提供することを目的
とする。
【００１３】
【課題を解決するための手段】図１は上記目的を達成す
る本発明の原理図である。本発明による半導体装置１
は、機能別にブロック化され、さらにブロックの電源系
統を、電源が常時オンになっている非制御電源グループ
２と、それぞれ単独に電源がオン・オフできる制御電源
グループ３1〜３nとにグループ分けしている。
【００１４】非制御電源グループ２には、この半導体装
置１の全体を制御するＣＰＵ（Central Processing Uni
t）４と、電源系統制御手段５とが含まれている。第１
の制御電源グループ３1には、自グループ内の処理を行
う第１の処理手段６1と、この第１の処理手段６1による
処理の結果、別のグループに属するブロックによる処理
が必要かどうかを判断する第１の次処理要否判断手段７
1とが含まれている。２番目以降の制御電源グループも
同様の構成を有しており、第ｎ−１の制御電源グループ
３n-1は、第ｎ−１の処理手段６n-1と第ｎ−１の次処理
要否判断手段７ n-1とを含んでいる。ただし、第ｎの制
御電源グループ３nには、第ｎの処理手段６nだけが含ま
れている。
【００１５】この半導体装置１は、非制御電源グループ
２を外部の電源に直接接続するのに対し、制御電源グル
ープ３1〜３nをそれぞれ第１ないし第ｎの電源スイッチ
手段８1〜８nを介して外部の電源に接続するよう構成さ
れる。第１の電源スイッチ手段８1は、非制御電源グル
ープ２の電源系統制御手段５によってオン・オフが制御
される。第１の制御電源グループ３1に含まれる第１の
次処理要否判断手段７1は、次段の制御電源グループの
電源系統を制御する電源スイッチ手段をオン・オフ制御
するよう接続され、次段以降の制御電源グループについ
ても、同じような接続構成にされている。そして、第ｎ
−１の制御電源グループ３n-1に含まれる第ｎ−１の次
処理要否判断手段７n-1は、第ｎの制御電源グループ３n
の電源系統を制御する電源スイッチ手段８nをオン・オ
フ制御するよう接続されている。
【００１６】以上の構成の半導体装置１において、非制
御電源グループ２の電源系統制御手段５は、第１の制御
電源グループ３1の電源系統をオンおよびオフさせるタ
イミングを制御する。電源系統制御手段５が電源オンの
制御信号を出力すると、第１の電源スイッチ手段８1が
オンされ、第１の制御電源グループ３1はスリープ解除
状態になる。これにより、第１の処理手段６1が間欠動
作の処理を開始する。その処理の結果、第１の次処理要
否判断手段７1が次の処理を必要としないと判断した場
合には、所定時間後に発生する電源系統制御手段５の電
源オフの制御信号によって電源スイッチ手段８1がオフ
される。もし、第１の処理手段６1による間欠動作の処
理の結果、第１の次処理要否判断手段７1が次の処理を
必要とすると判断した場合には、第１の次処理要否判断
手段７1が電源オンの制御信号を出して、次の電源グル
ープを起動し、処理を開始させるようにする。
【００１７】このように、半導体装置１に中で段階的に
処理が引き継がれていく場合に、処理が必要とされる電
源グループまで電源をオンし、それ以降の電源グループ
は電源をオフするように構成した。これにより、処理の
必要のないブロックは、電源がオンしないので、そのブ
ロックにはリーク電流が発生せず、リーク電流による消
費を抑えることができる。
【００１８】
【発明の実施の形態】まず、本発明の概略について図面
を参照して説明する。図１は本発明による半導体装置の
原理的な構成を示す図である。
【００１９】本発明による半導体装置１は、機能別にブ
ロック化され、さらにブロックの電源系統を、電源が常
時オンになっている非制御電源グループ２と、それぞれ
単独に電源がオン・オフできる制御電源グループ３1〜
３nとにグループ分けしている。
【００２０】非制御電源グループ２には、この半導体装
置１の全体を制御するＣＰＵ（Central Processing Uni
t）４と、電源系統制御手段５とが含まれている。この
電源系統制御手段５は、制御電源グループ３1〜３nの少
なくとも１つの電源系統をオンおよびオフさせるタイミ
ングを制御するブロックである。
【００２１】第１ないし第ｎ−１の制御電源グループ３
1〜３n-1は、自グループ内の処理を行う第１ないし第ｎ
−１の処理手段６1〜６n-1と、この第１ないし第ｎ−１
の処理手段６1〜６n-1による処理の結果、別のグループ
に属するブロックによる処理が必要かどうかを判断する
第１ないし第ｎ−１の次処理要否判断手段７1〜７n-1と
を有している。そして、第ｎの制御電源グループ３nに
は、第ｎの処理手段６nだけが含まれている。
【００２２】この半導体装置１において、非制御電源グ
ループ２は、外部の電源に直接接続され、第１ないし第
ｎの制御電源グループ３1〜３nは、それぞれ電源スイッ
チ手段８1〜８nを介して外部の電源に接続される。
【００２３】第１の電源スイッチ手段８1は、非制御電
源グループ２の電源系統制御手段５によってオン・オフ
が制御される。第１の制御電源グループ３1に含まれる
第１の次処理要否判断手段７1は、次段の制御電源グル
ープの電源系統を制御する電源スイッチ手段をオン・オ
フ制御するよう接続され、次段以降の制御電源グループ
についても、同じような接続構成にされている。そし
て、第ｎ−１の制御電源グループ３n-1に含まれる第ｎ
−１の次処理要否判断手段７n-1は、第ｎの制御電源グ
ループ３nの電源系統を制御する電源スイッチ手段８nを
オン・オフ制御するよう接続されている。
【００２４】以上の構成の半導体装置１において、常時
電源がオンになっている非制御電源グループ２の電源系
統制御手段５は、第１の制御電源グループ３1の第１の
処理手段６1による処理が必要になった時点で、第１の
制御電源グループ３1の電源系統をオンさせる制御信号
を出力し、第１の処理手段６1による処理が不要になっ
た時点で、第１の制御電源グループ３1の電源系統をオ
フさせる制御信号を出力する。
【００２５】ここで、第１ないし第ｎの制御電源グルー
プ３1〜３nが電源オフされてスリープ状態にあるとき
に、電源系統制御手段５が電源オンの制御信号を出力す
ると、電源スイッチ手段８1がオンされ、第１の制御電
源グループ３1に電源が供給されてこの第１の制御電源
グループ３1はスリープ解除状態になる。これにより、
第１の処理手段６1が間欠動作の処理を開始する。その
処理の結果、第１の次処理要否判断手段７1が次の処理
を必要としないと判断した場合、所定時間後に発生する
電源系統制御手段５の電源オフの制御信号によって電源
スイッチ手段８1がオフされ、制御電源グループ３1はス
リープ状態に戻る。
【００２６】もし、第１の処理手段６1による間欠動作
の処理の結果、第１の次処理要否判断手段７1が次の処
理を必要とすると判断した場合には、第１の次処理要否
判断手段７1が電源オンの制御信号を出して、次の制御
電源グループをスリープ解除状態にして処理を開始させ
るようにする。
【００２７】このようにして処理開始されたある制御電
源グループの処理手段の処理の結果、次の処理を必要と
しない場合は、そこで、処理が中断され、そこまでの処
理の流れで、スリープ状態が解除されて個々に処理して
いたすべての制御電源グループの電源がオフされ、スリ
ープ状態に戻される。
【００２８】このように、半導体装置１に中で段階的に
処理が引き継がれていく場合に、処理が必要とされる電
源グループまで電源をオンし、それ以降の電源グループ
は電源をオフするように構成した。これにより、処理の
必要のないブロックは、電源がオンしないので、そのブ
ロックにはリーク電流が発生せず、したがってリーク電
流による消費を最小に抑えることができる。
【００２９】なお、図示の例では、電源スイッチ手段８
1〜８nは、半導体装置１の外に設けてあるが、半導体装
置１の内部に一体に搭載するようにしてもよい。この場
合、１つの機能の制御電源グループの回路規模が大きい
場合、１つの電源スイッチ手段に大電流が集中するのを
防止するため、その制御電源グループを複数に分割し、
複数の制御電源グループに個々に接続した電源スイッチ
手段を電源系統制御手段５または次処理要否判断手段が
同時に制御するような構成にしてもよい。
【００３０】次に、本発明の実施の形態を、携帯端末装
置に使われるＷ−ＣＤＭＡ用ベースバンドＬＳＩに適用
した場合を例にして説明する。図２は第１の実施の形態
に係るベースバンドＬＳＩの要部構成例を示すブロック
図である。
【００３１】ベースバンドＬＳＩ１０は、全体を制御す
るＣＰＵ１１および間欠受信のタイミングを制御するタ
イマ部１２を備え、これらＣＰＵ１１およびタイマ部１
２は、電源が常時オンになっている電源グループＡに属
している。
【００３２】ベースバンドＬＳＩ１０は、また、モデム
部を備えている。このモデム部は、受信部１９から入力
された受信信号を復調するモデムハードウェア部１３お
よびこのモデムハードウェア部１３とともに協調動作
（制御）するモデムプロセッサ部１４を有し、間欠受信
時に電源がオンされる電源グループＢに属している。こ
こで、モデムハードウェア部１３は、呼び出しインジケ
ータチャネルＰＩＣＨを復調処理するＰＩＣＨ復調部１
３ａと呼び出しチャネルＰＣＨを復調処理するＰＣＨ復
調部１３ｂとを有し、モデムプロセッサ部１４は、着信
判定部１４ａを有している。
【００３３】ベースバンドＬＳＩ１０は、さらに、チャ
ネルコーデック部を備えている。このチャネルコーデッ
ク部は、モデムハードウェア部１３からのデータを復号
するチャネルコーデックハードウェア部１５およびこの
チャネルコーデックハードウェア部１５とともに協調動
作（制御）するチャネルコーデックプロセッサ部１６を
有し、着信時に初めて電源がオンされる電源グループＣ
に属している。チャネルコーデックハードウェア部１５
は、呼び出しチャネルＰＣＨを復号処理するＰＣＨ復号
部１５ａを有している。
【００３４】電源グループＡの電源系統は、外部の電源
（バッテリ）に直接接続され、電源グループＢの電源系
統は、電源スイッチ１７を介して外部の電源に接続さ
れ、電源グループＣ、電源スイッチ１８を介して外部の
電源に接続されている。電源スイッチ１７は、電源グル
ープＡのタイマ部１２からの制御信号によってオン・オ
フ制御するよう構成され、電源スイッチ１８は、モデム
プロセッサ部１４の着信判定部１４ａからの制御信号に
よってオン・オフ制御するよう構成される。
【００３５】さらに、モデムハードウェア部１３は、チ
ャネルコーデックハードウェア部１５に対して、チャネ
ルコーデックプロセッサ部１６がブートするまでの間の
初期処理に必要なパラメータを渡すハード線２０が設け
られている。
【００３６】次に、以上のように構成されたベースバン
ドＬＳＩ１０の動作について説明する。図３はベースバ
ンドＬＳＩにおける間欠受信の動作を示すフローチャー
ト、図４は間欠受信動作の制御タイミングを示すタイミ
ングチャートである。
【００３７】まず、ベースバンドＬＳＩ１０は、待ち受
け状態では、電源グループＡのＣＰＵ１１およびタイマ
部１２が常時動作をし、タイマ部１２が電源スイッチ１
７に対してたとえば１．２秒毎に間欠受信のため制御信
号を出力する。
【００３８】ここで、電源グループＢ，Ｃの電源がオフ
になっていてモデム部のモデムハードウェア部１３およ
びモデムプロセッサ部１４、チャネルコーデック部のチ
ャネルコーデックハードウェア部１５およびチャネルコ
ーデックプロセッサ部１６がスリープ状態にあるとする
（ステップＳ２１）。
【００３９】タイマ部１２からの制御信号によって電源
スイッチ１７がオンされると、電源グループＢの電源が
オンされ、モデムハードウェア部１３およびモデムプロ
セッサ部１４がスリープ解除される（ステップＳ２
２）。次に、モデムハードウェア部１３は、受信部１９
で受信された呼び出しインジケータチャネルＰＩＣＨを
入力し、ＰＩＣＨ復調部１３ａで復調する（ステップＳ
２３）。この復調された呼び出しインジケータチャネル
ＰＩＣＨをもとにモデムプロセッサ部１４の着信判定部
１４ａが自群着信があるかどうかを判定する（ステップ
Ｓ２４）。ここで、自群着信がなければ、タイマ部１２
からの制御信号によって電源スイッチ１７がオフされ、
電源グループＢはスリープ状態になる。つまり、自群着
信がない場合には、図４に示したように、電源ブロック
Ｃが電源オンされることなく、電源グループＢだけの動
作となる。
【００４０】着信判定部１４ａによる判定にて、自群着
信があると判定されると、着信判定部１４ａは、電源ス
イッチ１８をオンしてチャネルコーデック部を起動する
（ステップＳ２５）。つまり、図４に示したように、電
源グループＣは、電源グループＢのモデム部による着信
判定で自群着信を確認して初めて電源がオンされること
になる。電源グループＣの電源がオンされることによ
り、チャネルコーデック部に対するリセットが解除さ
れ、チャネルコーデックハードウェア部１５およびチャ
ネルコーデックプロセッサ部１６の電源がオンされる
（ステップＳ２６，２７）。これにより、チャネルコー
デックハードウェア部１５およびチャネルコーデックプ
ロセッサ部１６のスリープが解除され（ステップＳ２
８）、チャネルコーデックプロセッサ部１６はブート処
理を開始する（ステップＳ２９）。
【００４１】一方、モデム部はチャネルコーデック部の
起動後、受信部１９で受信された呼び出しチャネルＰＣ
Ｈを入力し、ＰＣＨ復調部１３ｂで復調する（ステップ
Ｓ３０）。次に、復調された呼び出しチャネルＰＣＨの
データとチャネルコーデックハードウェア部１５の呼び
出しチャネルＰＣＨの初期処理に必要なパラメータとを
ハード線２０を介してチャネルコーデックハードウェア
部１５へ転送する。チャネルコーデックハードウェア部
１５は、モデム部から転送された呼び出しチャネルＰＣ
Ｈのデータおよびパラメータを受けて格納し、これらを
用いてインタリーブ処理などの呼び出しチャネルＰＣＨ
データの初期処理を行う（ステップＳ３１）。その間
に、チャネルコーデックプロセッサ部１６はブート処理
を完了し、復号パラメータの設定を行う（ステップＳ３
２）。チャネルコーデックハードウェア部１５は、チャ
ネルコーデックプロセッサ部１６が設定した復号パラメ
ータを使って呼び出しチャネルＰＣＨの残りの処理であ
る復号処理を行う（ステップＳ３３）。
【００４２】以上の間欠受信の動作において、チャネル
コーデックハードウェア部１５は、スリープ解除後の呼
び出しチャネルＰＣＨの処理を、モデム部から渡された
パラメータによる前半の処理と、チャネルコーデックプ
ロセッサ部１６との協調動作による後半の処理とに分け
て行っている。以下、この処理について詳細に説明す
る。
【００４３】図５はモデム部とチャネルコーデック部と
の間のパラメータインタフェースの構成例を示す図、図
６はモデム部とチャネルコーデック部との間の処理タイ
ミングを示す図である。
【００４４】モデム部のモデムハードウェア部１３に
は、呼び出しチャネル受信用パラメータ格納レジスタ２
１を備え、この呼び出しチャネル受信用パラメータ格納
レジスタ２１は、バス２２を介してモデムプロセッサ部
１４に接続されている。チャネルコーデック部のチャネ
ルコーデックハードウェア部１５は、パラメータ設定レ
ジスタ２３、パラメータ参照先設定レジスタ２４、イン
タフェースレジスタ２５およびセレクタ２６の機能を備
え、パラメータ設定レジスタ２３、パラメータ参照先設
定レジスタ２４およびインタフェースレジスタ２５は、
バス２７を介してチャネルコーデックプロセッサ部１６
に接続されている。セレクタ２６は、パラメータ参照先
設定レジスタ２４の指示に基づいて、モデムハードウェ
ア部１３の呼び出しチャネル受信用パラメータ格納レジ
スタ２１に格納されているパラメータかチャネルコーデ
ックハードウェア部１５のパラメータ設定レジスタ２３
に格納されているパラメータかを選択する。セレクタ２
６で選択されたパラメータは、呼び出しチャネルＰＣＨ
のインタリーブなどの処理に用いられる。チャネルコー
デックプロセッサ部１６からインタフェースレジスタ２
５に格納されたデータは、呼び出しチャネルＰＣＨの復
号処理などに用いられる。
【００４５】この構成は、チャネルコーデック部にて、
チャネルコーデックハードウェア部１５に加え、チャネ
ルコーデックプロセッサ部１６も同じ電源グループＣに
入れて電源を制御するようにようにしたことによる。こ
のため、チャネルコーデックプロセッサ部１６は、電源
をオンにした直後にプログラムデータやテーブルデータ
を初期化するためのブート処理を行う必要があり、呼び
出しインジケータチャネルＰＩＣＨを判定してから関連
する呼び出しチャネルＰＣＨを受信するまでの間（約２
ミリ秒弱）に復帰できない場合がある。このような場合
に備えて、チャネルコーデックプロセッサ部１６のサポ
ートを必要としないでチャネルコーデックハードウェア
部１５単体で処理を開始できる必要最低限のパラメー
タ、たとえば呼び出しチャネルＰＣＨのデータフォーマ
ットに関連するパラメータだけをすでに電源オンしてい
るモデム部からハード線２０で渡してもらい、チャネル
コーデックハードウェア部１５が先にインタリーブなど
呼び出しチャネルＰＣＨのデータを処理できるようにし
ている。
【００４６】次に、自群着信があった場合のパラメータ
を用いたモデム部とチャネルコーデック部の動作の流れ
について説明する。まず、電源グループＢがスリープ解
除された後、受信データに呼び出しインジケータチャネ
ルＰＩＣＨがあると、モデムハードウェア部１３は、呼
び出しインジケータチャネルＰＩＣＨの復調処理を行
い、その後、モデムプロセッサ部１４が自群着信判定を
行う。ここで、自群着信があった場合は、電源グループ
Ｃの電源がオンされ、これにより、チャネルコーデック
プロセッサ部１６はブート処理を開始する。このとき、
パラメータ参照先設定レジスタ２４は、電源オンによる
リセット解除後、レジスタ初期値として、セレクタ２６
がモデム部からのパラメータを選択するようにしてお
く。
【００４７】一方、モデムハードウェア部１３は、呼び
出しインジケータチャネルＰＩＣＨに引き続いて受信し
た呼び出しチャネルＰＣＨを復調し、その復調データを
呼び出しチャネルＰＣＨのデータ処理に必要なパラメー
タとともにチャネルコーデックハードウェア部１５に渡
す。チャネルコーデックハードウェア部１５は、モデム
部からのパラメータで呼び出しチャネルＰＣＨのデータ
処理（前半の処理）を行う。その後の復号処理やＣＲＣ
（Cyclic Redundancy Check）ビットの処理は、チャネ
ルコーデックプロセッサ部１６のサポートなしでは処理
が困難なため、モデム部からのパラメータによる前半の
処理が終わったらインタリーブ処理で使用したインタリ
ーブメモリにデータを格納しておき、チャネルコーデッ
クプロセッサ部１６のブート処理が完了するのを待つ。
【００４８】チャネルコーデックプロセッサ部１６は、
ブート処理を完了すると、呼び出しチャネルＰＣＨの復
号処理のサポートを開始し、パラメータ設定レジスタ２
３にパラメータを設定し、パラメータ参照先設定レジス
タ２４を使ってセレクタ２６をパラメータ設定レジスタ
２３の側に切り替える。これにより、チャネルコーデッ
クハードウェア部１５は、チャネルコーデックプロセッ
サ部１６との協調動作により、パラメータ設定レジスタ
２３のパラメータを使って呼び出しチャネルＰＣＨの後
半の処理を行う。
【００４９】このように、チャネルコーデックハードウ
ェア部１５では、電源オン後（リセット解除後）の初期
状態としてモデム部からのパラメータを参照するように
しておき、チャネルコーデックプロセッサ部１６がブー
ト処理を完了して復帰した後は、チャネルコーデックプ
ロセッサ部１６からのパラメータを参照できるように切
り替え可能な構成にしたことで、以降の呼び出しチャネ
ルＰＣＨ以外のチャネルデータに対しても対応できるよ
うにする。また、間欠受信以外の電源オン時でも、チャ
ネルコーデックプロセッサ部１６がブート処理完了後に
パラメータ参照先設定レジスタ２４の設定を切り替える
ことで通常どおり処理を行うことができる。
【００５０】図７は第２の実施の形態に係るベースバン
ドＬＳＩの要部構成例を示すブロック図である。この図
７において、図２に示した構成要素と同じ構成要素に関
しては同じ符号を付してその詳細な説明は省略する。
【００５１】この第２の実施の形態では、電源グループ
Ｂ，Ｃの電源スイッチ１７，１８をベースバンドＬＳＩ
１０の内部に設けてある。これ以外のベースバンドＬＳ
Ｉ１０の構成は、第１の実施の形態の構成と同じであ
り、動作も同じである。
【００５２】電源スイッチ１７，１８は、これらをベー
スバンドＬＳＩ１０の内部に設ける場合、ＭＴ−ＣＭＯ
Ｓ（Multi-Threshold CMOS）を使用することで実現する
ことができる。このＭＴ−ＣＭＯＳは、低しきい値およ
び高しきい値のトランジスタを組み合わせたもので、１
つのしきい値のトランジスタで構成したスイッチに比べ
て、リーク電流を大幅に低減することができ、リーク電
流を低減できることで、ベースバンドＬＳＩ１０の内部
を細かく分けたブロックへのオンチップ電源スイッチと
して使用できるものである。
【００５３】図８はＭＴ−ＣＭＯＳの電源スイッチの例
を示す図である。ＭＴ−ＣＭＯＳの電源スイッチ３０
は、トランジスタ３１とレベルコンバータ３２とを備え
ている。レベルコンバータ３２は、別の電源グループ
（タイマ部１２、着信判定部１４ａ）で発生した０〜
０．９ボルトの制御信号を入力して、回路動作用の低電
圧電源である０．９ボルトの電圧と、電源スイッチ制御
用の高電圧電源である３．３ボルトの電圧とを生成す
る。この高電圧電源は、同じ電源グループの他のブロッ
クに接続される電源スイッチの制御に使用される。
【００５４】０．９ボルトの低電圧電源は、トランジス
タ３１のドレイン端子に接続され、３．３ボルトの高電
圧電源は、レベルコンバータ３２の中でトランジスタ３
１のゲート端子に接続され、トランジスタ３１のソース
端子は、電源制御されるブロックの内部電源ラインに接
続されている。
【００５５】次に、以上の構成の電源スイッチ３０にお
いて、そのスイッチングの手順を説明する。まず、この
電源スイッチ３０で制御される電源グループとは別の電
源グループの内部回路で発生された制御信号によりレベ
ルコンバータ３２にほぼ０ボルトの電圧が印加されてい
る場合、レベルコンバータ３２はレベル変換をすること
ができないので、トランジスタ３１は、そのゲート電圧
が０ボルトとなって遮断状態になるので、電源スイッチ
３０はオフとなる。
【００５６】次に、制御信号として０．９ボルトの電圧
がレベルコンバータ３２に印加されると、このレベルコ
ンバータ３２は、印加された０．９ボルトの電圧を３．
３ボルトの電圧に変換し、出力する。この３．３ボルト
の電圧がトランジスタのゲート端子に印加され、レベル
コンバータ３２から出力された０．９ボルトの電圧がト
ランジスタ３１のドレイン端子に印加されることによ
り、トランジスタ３１は、導通状態となり、電源スイッ
チ３０はオンとなって、内部回路の電源がオン状態にな
る。
【００５７】（付記１） 段階的に順次処理が行なわれ
ていく複数のブロックを搭載した半導体装置において、
前記複数のブロックは、電源が常時オンになっている非
制御電源グループと、それぞれ単独に電源がオン・オフ
できる複数の制御電源グループとにグループ分けされた
電源系統を備え、前記非制御電源グループは、少なくと
も１つの前記制御電源グループの電源系統をオンおよび
オフさせるタイミングを制御する電源系統制御手段を有
し、最終段を除く前記制御電源グループのそれぞれは、
自己の制御電源グループ内で処理された結果に従って次
段への処理が必要かどうかを判断する次処理要否判断手
段を有している、ことを特徴とする半導体装置。
【００５８】（付記２） 前記電源系統制御手段からの
制御信号によって少なくとも１つの前記制御電源グルー
プの電源系統をオンまたはオフさせる第１の電源スイッ
チ手段を備えていることを特徴とする付記１記載の半導
体装置。
【００５９】（付記３） 前段の前記制御電源グループ
内の前記次処理要求判断手段からの制御信号によって次
段の前記制御電源グループの電源系統をオンまたはオフ
させる複数の第２の電源スイッチ手段を備えていること
を特徴とする付記１記載の半導体装置。
【００６０】（付記４） 前記電源系統制御手段からの
制御信号によって少なくとも１つの前記制御電源グルー
プの電源系統をオンまたはオフさせる第１の電源スイッ
チ手段および前段の前記制御電源グループ内の前記次処
理要求判断手段からの制御信号によって次段の前記制御
電源グループの電源系統をオンまたはオフさせる複数の
第２の電源スイッチ手段を備えていることを特徴とする
付記１記載の半導体装置。
【００６１】（付記５） 前記第１および第２の電源ス
イッチ手段は、ＭＴ−ＣＭＯＳで構成したことを特徴と
する付記４記載の半導体装置。 （付記６） 待ち受け状態における間欠受信時以外の期
間、間欠受信制御処理に不要なブロックの電源をオフす
るようにした携帯端末装置において、電源が常時オンに
なっている非制御電源グループに属し、自群着信判定に
必要な第１のブロックを含む第１の制御電源グループの
電源を間欠受信動作時にオンし、間欠受信動作以外のと
きにオフさせるような第１の制御信号を出力するタイマ
手段と、前記タイマ手段からの前記第１の制御信号によ
って前記第１の制御電源グループの電源をオン・オフ制
御する第１の電源スイッチ手段と、前記第１の制御電源
グループに属し、前記第１のブロックにより自群着信が
発生したかどうかを判定した結果に応じて着信処理に必
要な第２のブロックを含む第２の制御電源グループの電
源をオン・オフさせるような第２の制御信号を出力する
着信判定手段と、前記着信判定手段からの前記第２の制
御信号によって前記第２の制御電源グループの電源をオ
ン・オフ制御する第２の電源スイッチ手段と、を備えて
いることを特徴とする携帯端末装置。
【００６２】（付記７） 前記非制御電源グループ、前
記第１の制御電源グループ、前記第２の制御電源グルー
プ、前記第１の電源スイッチ手段および前記第２の電源
スイッチ手段は、広帯域符号分割多元接続用ベースバン
ド大規模集積回路に含まれていることを特徴とする付記
６記載の携帯端末装置。
【００６３】（付記８） 前記第１のブロックは、受信
データを復調処理するモデム部であることを特徴とする
付記６記載の携帯端末装置。 （付記９） 前記第２のブロックは、前記モデム部で復
調されたデータを復号処理するチャネルコーデック部で
あることを特徴とする付記８記載の携帯端末装置。
【００６４】（付記１０） 前記第２のブロックは、前
記チャネルコーデック部とともに協調動作をするプロセ
ッサを含んでいることを特徴とする付記９記載の携帯端
末装置。
【００６５】（付記１１） 前記チャネルコーデック部
は、前記第２の制御電源グループの電源オン後の前記プ
ロセッサのブート処理中に前記モデム部で用意されたデ
ータ受信用のパラメータを参照し、前記プロセッサのブ
ート処理完了後に前記プロセッサからのパラメータを参
照するように切り替えるパラメータ選択手段を備えてい
ることを特徴とする付記１０記載の携帯端末装置。
【００６６】（付記１２） 前記パラメータ選択手段
は、前記チャネルコーデック部での処理に必要な前記プ
ロセッサからのパラメータを格納するパラメータ設定レ
ジスタと、前記モデム部のパラメータを参照するか前記
パラメータ設定レジスタのパラメータを参照するかを選
択するセレクタ部と、前記セレクタの参照先を制御する
パラメータ参照先設定部とを有することを特徴とする付
記１１記載の携帯端末装置。
【００６７】
【発明の効果】以上説明したように本発明では、半導体
装置の内部をブロック化し、各ブロックを、電源が常時
オンになっている非制御電源グループと、単独に電源が
オン・オフできる複数の制御電源グループとにグループ
分けし、処理順に従って制御電源グループ別に電源をオ
ン・オフ制御するように構成した。このため、Ｗ−ＣＤ
ＭＡ通信方式におけるベースバンドＬＳＩの適用の場
合、間欠受信時の制御にオンチップの電源制御を加える
ことで、間欠受信時（スリープ解除時）に、まずはモデ
ム部のみを電源オンしておき、呼び出しインジケータチ
ャネルを復調し、着信判定した後、着信があった場合に
のみチャネルコーデック部の電源をオンし、着信がなか
った場合にはチャネルコーデック部は電源オフのままに
しておくことができる。間欠受信において、自群着信が
なかった場合、チャネルコーデック部は、電源をオフに
しておくため、まったく電流が流れない。そのため待ち
受け時の消費電力が低下し、待ち受け時間を長くするこ
とが可能になる。
【図面の簡単な説明】
【図１】本発明による半導体装置の原理的な構成を示す
図である。
【図２】第１の実施の形態に係るベースバンドＬＳＩの
要部構成例を示すブロック図である。
【図３】ベースバンドＬＳＩにおける間欠受信の動作を
示すフローチャートである。
【図４】間欠受信動作の制御タイミングを示すタイミン
グチャートである。
【図５】モデム部とチャネルコーデック部との間のパラ
メータインタフェースの構成例を示す図である。
【図６】モデム部とチャネルコーデック部との間の処理
タイミングを示す図である。
【図７】第２の実施の形態に係るベースバンドＬＳＩの
要部構成例を示すブロック図である。
【図８】ＭＴ−ＣＭＯＳの電源スイッチの例を示す図で
ある。
【図９】Ｗ−ＣＤＭＡ通信方式における間欠受信の動作
を示すフローチャートである。
【図１０】間欠受信動作の制御タイミングを示すタイミ
ングチャートである。
【符号の説明】
１ 半導体装置 ２ 非制御電源グループ ３1〜３n 制御電源グループ ４ ＣＰＵ ５ 電源系統制御手段 ６1〜６n 第１〜第ｎの処理手段 ７1〜７n-1 第１〜第ｎ−１の次処理要否判断手段 ８1〜８n 第１〜第ｎの電源スイッチ手段 １０ ベースバンドＬＳＩ １１ ＣＰＵ １２ タイマ部 １３ モデムハードウェア部 １３ａ ＰＩＣＨ復調部 １３ｂ ＰＣＨ復調部 １４ モデムプロセッサ部 １４ａ 着信判定部 １５ チャネルコーデックハードウェア部 １５ａ ＰＣＨ復号部 １６ チャネルコーデックプロセッサ部 １７，１８ 電源スイッチ １９ 受信部 ２０ ハード線 ２１ 呼び出しチャネル受信用パラメータ格納レジスタ ２２ バス ２３ パラメータ設定レジスタ ２４ パラメータ参照先設定レジスタ ２５ インタフェースレジスタ ２６ セレクタ ２７ バス ３０ 電源スイッチ ３１ トランジスタ ３２ レベルコンバータ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 黒岩 功一 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 谷口 章二 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 柏木 隆伸 兵庫県加東郡社町佐保35番 富士通周辺機 株式会社内 Ｆターム(参考） 5K027 AA11 BB17 GG02 5K067 AA43 BB04 CC22 GG11 KK05

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 段階的に順次処理が行なわれていく複数
    のブロックを搭載した半導体装置において、 前記複数のブロックは、電源が常時オンになっている非
    制御電源グループと、それぞれ単独に電源がオン・オフ
    できる複数の制御電源グループとにグループ分けされた
    電源系統を備え、 前記非制御電源グループは、少なくとも１つの前記制御
    電源グループの電源系統をオンおよびオフさせるタイミ
    ングを制御する電源系統制御手段を有し、 最終段を除く前記制御電源グループのそれぞれは、自己
    の制御電源グループ内で処理された結果に従って次段へ
    の処理が必要かどうかを判断する次処理要否判断手段を
    有している、 ことを特徴とする半導体装置。
  2. 【請求項２】 前記電源系統制御手段からの制御信号に
    よって少なくとも１つの前記制御電源グループの電源系
    統をオンまたはオフさせる第１の電源スイッチ手段およ
    び前段の前記制御電源グループ内の前記次処理要求判断
    手段からの制御信号によって次段の前記制御電源グルー
    プの電源系統をオンまたはオフさせる複数の第２の電源
    スイッチ手段を備えていることを特徴とする請求項１記
    載の半導体装置。
  3. 【請求項３】 前記第１および第２の電源スイッチ手段
    は、ＭＴ−ＣＭＯＳで構成したことを特徴とする請求項
    ２記載の半導体装置。
  4. 【請求項４】 待ち受け状態における間欠受信時以外の
    期間、間欠受信制御処理に不要なブロックの電源をオフ
    するようにした携帯端末装置において、 電源が常時オンになっている非制御電源グループに属
    し、自群着信判定に必要な第１のブロックを含む第１の
    制御電源グループの電源を間欠受信動作時にオンし、間
    欠受信動作以外のときにオフさせるような第１の制御信
    号を出力するタイマ手段と、 前記タイマ手段からの前記第１の制御信号によって前記
    第１の制御電源グループの電源をオン・オフ制御する第
    １の電源スイッチ手段と、 前記第１の制御電源グループに属し、前記第１のブロッ
    クにより自群着信が発生したかどうかを判定した結果に
    応じて着信処理に必要な第２のブロックを含む第２の制
    御電源グループの電源をオン・オフさせるような第２の
    制御信号を出力する着信判定手段と、 前記着信判定手段からの前記第２の制御信号によって前
    記第２の制御電源グループの電源をオン・オフ制御する
    第２の電源スイッチ手段と、 を備えていることを特徴とする携帯端末装置。
  5. 【請求項５】 前記非制御電源グループ、前記第１の制
    御電源グループ、前記第２の制御電源グループ、前記第
    １の電源スイッチ手段および前記第２の電源スイッチ手
    段は、広帯域符号分割多元接続用ベースバンド大規模集
    積回路に含まれていることを特徴とする請求項４記載の
    携帯端末装置。
  6. 【請求項６】 前記第１のブロックは、受信データを復
    調処理するモデム部であることを特徴とする請求項４記
    載の携帯端末装置。
  7. 【請求項７】 前記第２のブロックは、前記モデム部で
    復調されたデータを復号処理するチャネルコーデック部
    であることを特徴とする請求項６記載の携帯端末装置。
  8. 【請求項８】 前記第２のブロックは、前記チャネルコ
    ーデック部とともに協調動作をするプロセッサを含んで
    いることを特徴とする請求項７記載の携帯端末装置。
  9. 【請求項９】 前記チャネルコーデック部は、前記第２
    の制御電源グループの電源オン後の前記プロセッサのブ
    ート処理中に前記モデム部で用意されたデータ受信用の
    パラメータを参照し、前記プロセッサのブート処理完了
    後に前記プロセッサからのパラメータを参照するように
    切り替えるパラメータ選択手段を備えていることを特徴
    とする請求項８記載の携帯端末装置。
  10. 【請求項１０】 前記パラメータ選択手段は、前記チャ
    ネルコーデック部での処理に必要な前記プロセッサから
    のパラメータを格納するパラメータ設定レジスタと、前
    記モデム部のパラメータを参照するか前記パラメータ設
    定レジスタのパラメータを参照するかを選択するセレク
    タ部と、前記セレクタの参照先を制御するパラメータ参
    照先設定部とを有することを特徴とする請求項９記載の
    携帯端末装置。
JP2002006406A 2002-01-15 2002-01-15 半導体装置および携帯端末装置 Pending JP2003209616A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2002006406A JP2003209616A (ja) 2002-01-15 2002-01-15 半導体装置および携帯端末装置
TW91133733A TW588519B (en) 2002-01-15 2002-11-19 Semiconductor device and portable terminal equipment
US10/300,592 US6803810B2 (en) 2002-01-15 2002-11-21 Semiconductor device and portable terminal equipment
EP20020258149 EP1328066B1 (en) 2002-01-15 2002-11-27 Semiconductor device and portable terminal equipment
DE2002617818 DE60217818T2 (de) 2002-01-15 2002-11-27 Halbleitervorrichtung und tragbare Endgeräte
KR20020076471A KR100786150B1 (ko) 2002-01-15 2002-12-04 반도체 장치 및 휴대 단말 장치
CNB021545634A CN100459476C (zh) 2002-01-15 2002-12-06 半导体器件以及便携式终端设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002006406A JP2003209616A (ja) 2002-01-15 2002-01-15 半導体装置および携帯端末装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007006193A Division JP4476303B2 (ja) 2007-01-15 2007-01-15 携帯端末装置

Publications (1)

Publication Number Publication Date
JP2003209616A true JP2003209616A (ja) 2003-07-25

Family

ID=19191222

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002006406A Pending JP2003209616A (ja) 2002-01-15 2002-01-15 半導体装置および携帯端末装置

Country Status (7)

Country Link
US (1) US6803810B2 (ja)
EP (1) EP1328066B1 (ja)
JP (1) JP2003209616A (ja)
KR (1) KR100786150B1 (ja)
CN (1) CN100459476C (ja)
DE (1) DE60217818T2 (ja)
TW (1) TW588519B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007207185A (ja) * 2006-02-06 2007-08-16 Denso Corp 半導体集積回路
JP2007336310A (ja) * 2006-06-16 2007-12-27 Onkyo Corp 音響ミュート回路の制御装置
US7437132B2 (en) 2004-10-04 2008-10-14 Matsushita Electric Industrial Co., Ltd. Receiving device, semiconductor integrated circuit, transmitting/receiving device, transport apparatus portable transmitting/receiving device, communication system and receiving method
JP2009232103A (ja) * 2008-03-21 2009-10-08 Ntt Electornics Corp 無線装置
JP2012511296A (ja) * 2008-12-12 2012-05-17 クアルコム，インコーポレイテッド モバイルデバイスにおけるパワーマネージメント
US8799684B2 (en) 2007-03-29 2014-08-05 Fujitsu Limited Apparatus, method and process to determine a threshold voltage so that leakage power of a plurality of transistors is inversely proportional to a plurality of processor cores
US8823209B2 (en) 2008-06-20 2014-09-02 Fujitsu Semiconductor Limited Control of semiconductor devices to selectively supply power to power domains in a hierarchical structure

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7117379B2 (en) * 2002-08-14 2006-10-03 Intel Corporation Method and apparatus for a computing system having an active sleep mode
US7058829B2 (en) * 2002-08-14 2006-06-06 Intel Corporation Method and apparatus for a computing system having an active sleep mode CPU that uses the cache of a normal active mode CPU
JP3724472B2 (ja) * 2002-10-16 2005-12-07 ソニー株式会社 電子機器と電力供給方法
JP3838968B2 (ja) * 2002-11-29 2006-10-25 Ｎｅｃインフロンティア株式会社 複数の通信インターフェースを搭載した通信機器、及び無線ｌａｎアクセスポイント
US7114090B2 (en) * 2003-02-14 2006-09-26 Intel Corporation Computing system with operational low power states
US7254730B2 (en) * 2003-02-14 2007-08-07 Intel Corporation Method and apparatus for a user to interface with a mobile computing device
US7080271B2 (en) 2003-02-14 2006-07-18 Intel Corporation Non main CPU/OS based operational environment
KR20060121827A (ko) * 2003-08-29 2006-11-29 코닌클리즈케 필립스 일렉트로닉스 엔.브이. Ｒｆ 단, 무선국 및 시퀀스 검출 방법
US7369815B2 (en) * 2003-09-19 2008-05-06 Qualcomm Incorporated Power collapse for a wireless terminal
US7253084B2 (en) * 2004-09-03 2007-08-07 Asm America, Inc. Deposition from liquid sources
KR100677439B1 (ko) * 2005-03-05 2007-02-02 엘지전자 주식회사 휴대단말기의 소모전류 최적화 장치 및 방법
JP4302661B2 (ja) * 2005-05-02 2009-07-29 富士通マイクロエレクトロニクス株式会社 画像処理システム
US8838115B2 (en) * 2005-07-20 2014-09-16 Qualcomm Incorporated Method and apparatus for expanded data rate control indices in a wireless communication system
US8441972B2 (en) * 2005-11-16 2013-05-14 Qualcomm Incorporated WCDMA device and method for discontinuous reception for power saving in idle mode and flexible monitoring of neighboring cells
KR100732992B1 (ko) * 2005-11-25 2007-06-29 엘지전자 주식회사 자바 브이엠을 이용한 디스플레이제어기능이 구비된이동통신단말기 및 그 제어방법
KR101254350B1 (ko) * 2006-01-12 2013-04-23 삼성전자주식회사 버스를 공유하는 이종 시스템 프로세서들 사이에서 누설전류를 차단하기 위한 장치 및 방법
US8565749B2 (en) * 2006-04-27 2013-10-22 Kyocera Corporation Mobile phone terminal, server, and group call system
KR100758654B1 (ko) * 2006-05-11 2007-09-13 삼성전기주식회사 안테나의 수신감도가 향상된 휴대 단말
EP1914900A1 (en) * 2006-10-18 2008-04-23 Interuniversitair Microelektronica Centrum ( Imec) Digital receiver for software-defined radio implementation
WO2007132016A1 (en) * 2006-05-16 2007-11-22 Interuniversitair Microelektronica Centrum (Imec) Digital receiver for software-defined radio implementation
US7962786B2 (en) * 2006-11-17 2011-06-14 Nokia Corporation Security features in interconnect centric architectures
WO2008078151A1 (en) * 2006-12-22 2008-07-03 Nokia Corporation Power saving in a radio frequency modem
KR100866604B1 (ko) 2007-01-23 2008-11-03 삼성전자주식회사 전원제어 장치 및 전원제어 방법
EP1995880B1 (en) * 2007-05-23 2011-09-07 Dibcom Power management method and corresponding device
US8527797B2 (en) * 2007-12-26 2013-09-03 Qualcomm Incorporated System and method of leakage control in an asynchronous system
US20090315399A1 (en) * 2008-06-20 2009-12-24 Fujitsu Microelectronics Limited Semiconductor device
US8719610B2 (en) * 2008-09-23 2014-05-06 Qualcomm Incorporated Low power electronic system architecture using non-volatile magnetic memory
JP2010128770A (ja) * 2008-11-27 2010-06-10 Toshiba Storage Device Corp 回路システム、回路ブロック、および電子機器
US8493900B2 (en) * 2009-02-25 2013-07-23 Broadcom Corporation Idle mode power consumption reduction in wireless communications
KR101032469B1 (ko) * 2009-08-03 2011-05-03 엠텍비젼 주식회사 멀티미디어 데이터 재생 장치 및 방법
US8081026B1 (en) * 2010-05-26 2011-12-20 Freescale Semiconductor, Inc. Method for supplying an output supply voltage to a power gated circuit and an integrated circuit
KR101689556B1 (ko) * 2010-09-20 2016-12-26 삼성전자주식회사 계층적 전력 제어 회로, 이를 이용한 전력 제어 방법, 및 이를 포함하는 ＳｏＣ 장치
US11003238B2 (en) * 2017-04-03 2021-05-11 Nvidia Corporation Clock gating coupled memory retention circuit
US10304500B2 (en) * 2017-06-29 2019-05-28 Taiwan Semiconductor Manufacturing Co., Ltd. Power switch control for dual power supply

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5792932A (en) * 1980-12-01 1982-06-09 Nec Corp Selective calling receiver with display
JPH0279526A (ja) 1988-09-16 1990-03-20 Nippon Telegr & Teleph Corp <Ntt> 間欠受信方式
JPH03205927A (ja) * 1989-10-23 1991-09-09 Toshiba Corp 無線電話装置
KR0156273B1 (ko) * 1990-12-24 1998-11-16 존 에이취. 무어 배터리 절약 기능이 있는 2중 모드 수신기
KR940001862B1 (ko) * 1991-03-21 1994-03-09 삼성전자 주식회사 페이징 수신기의 바이어스 안정화 회로
CA2135856A1 (en) * 1993-12-10 1995-06-11 Steven Peter Allen Low power, addressable data communication device and method
US6243399B1 (en) * 1994-07-21 2001-06-05 Interdigital Technology Corporation Ring signal generator
US5615162A (en) * 1995-01-04 1997-03-25 Texas Instruments Incorporated Selective power to memory
TW324101B (en) * 1995-12-21 1998-01-01 Hitachi Ltd Semiconductor integrated circuit and its working method
JPH09247035A (ja) * 1996-03-08 1997-09-19 Nec Eng Ltd 低消費電力回路
JP3433019B2 (ja) 1996-09-12 2003-08-04 株式会社東芝 移動通信機とそのバッテリセービング方法
JPH11214526A (ja) * 1998-01-21 1999-08-06 Mitsubishi Electric Corp 半導体回路装置
JP3959863B2 (ja) 1998-08-31 2007-08-15 ブラザー工業株式会社 無線通信システム
KR20000042772A (ko) * 1998-12-26 2000-07-15 윤종용 이동전화 단말기의 전원절약방법
JP3727838B2 (ja) * 2000-09-27 2005-12-21 株式会社東芝 半導体集積回路
JP4162401B2 (ja) * 2001-12-18 2008-10-08 富士通株式会社 携帯端末装置および間欠受信方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7437132B2 (en) 2004-10-04 2008-10-14 Matsushita Electric Industrial Co., Ltd. Receiving device, semiconductor integrated circuit, transmitting/receiving device, transport apparatus portable transmitting/receiving device, communication system and receiving method
JP2007207185A (ja) * 2006-02-06 2007-08-16 Denso Corp 半導体集積回路
JP2007336310A (ja) * 2006-06-16 2007-12-27 Onkyo Corp 音響ミュート回路の制御装置
US8799684B2 (en) 2007-03-29 2014-08-05 Fujitsu Limited Apparatus, method and process to determine a threshold voltage so that leakage power of a plurality of transistors is inversely proportional to a plurality of processor cores
JP2009232103A (ja) * 2008-03-21 2009-10-08 Ntt Electornics Corp 無線装置
JP4673902B2 (ja) * 2008-03-21 2011-04-20 Ｎｔｔエレクトロニクス株式会社 無線装置
US8823209B2 (en) 2008-06-20 2014-09-02 Fujitsu Semiconductor Limited Control of semiconductor devices to selectively supply power to power domains in a hierarchical structure
JP2012511296A (ja) * 2008-12-12 2012-05-17 クアルコム，インコーポレイテッド モバイルデバイスにおけるパワーマネージメント
US8423092B2 (en) 2008-12-12 2013-04-16 Qualcomm Incorporated Power management in a mobile device
US9456413B2 (en) 2008-12-12 2016-09-27 Qualcomm Incorporated Power management in a mobile device

Also Published As

Publication number Publication date
CN100459476C (zh) 2009-02-04
US20030133337A1 (en) 2003-07-17
EP1328066B1 (en) 2007-01-24
KR20030062218A (ko) 2003-07-23
TW588519B (en) 2004-05-21
US6803810B2 (en) 2004-10-12
EP1328066A2 (en) 2003-07-16
KR100786150B1 (ko) 2007-12-18
CN1433180A (zh) 2003-07-30
DE60217818T2 (de) 2007-05-24
DE60217818D1 (de) 2007-03-15
TW200302002A (en) 2003-07-16
EP1328066A3 (en) 2003-11-05

Similar Documents

Publication Publication Date Title
JP2003209616A (ja) 半導体装置および携帯端末装置
JP5487274B2 (ja) ソフトウェア無線実装用ディジタル受信機
US6356538B1 (en) Partial sleep system for power savings in CDMA wireless telephone devices
KR100479948B1 (ko) 이동무선전화기
US7000140B2 (en) Data processor and data processing system
US20090119477A1 (en) Configurable Translation Lookaside Buffer
US20100061431A1 (en) Power saving in a radio frequency modem
CN101252520B (zh) 以太网交换设备的节能方法和以太网交换设备
JP2002196846A (ja) Ｌｓｉのリーク電流低減方法
JP2002237760A (ja) 断続信号を扱う無線通信装置
US7639995B2 (en) Reconfigurable communications circuit operable with data channel and control channel
JP4476303B2 (ja) 携帯端末装置
JP5080088B2 (ja) 無線通信システムでのコントロールチャンネルのデコーディング方法とその装置
JP2004088521A (ja) 複合携帯電話装置及びそれに用いる電池残量による無線方式自動切替方法並びにそのプログラム
JP2011254159A (ja) 移動通信端末装置とそのタイマー制御方法
US7404098B2 (en) Modem with power manager
JP2003188793A (ja) システムｌｓｉ及び移動通信端末
JP3416642B2 (ja) メモリインタフェース回路および逆拡散後シンボルのメモリへの書き込み方法
JP2004180040A (ja) 携帯端末装置及び信号制御回路
CN115718314A (zh) 一种双频接收机系统及其工作方法
JP2001016162A (ja) 間欠受信装置および間欠受信方法
JP2003347996A (ja) オフライン省電力モード付き携帯電話機
JP2003280978A (ja) 半導体装置及びその制御方法
JPS61182340A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041203

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070115

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070612

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070809

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070820

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20070907

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080730