JP4162401B2 - 携帯端末装置および間欠受信方法 - Google Patents
携帯端末装置および間欠受信方法 Download PDFInfo
- Publication number
- JP4162401B2 JP4162401B2 JP2001384256A JP2001384256A JP4162401B2 JP 4162401 B2 JP4162401 B2 JP 4162401B2 JP 2001384256 A JP2001384256 A JP 2001384256A JP 2001384256 A JP2001384256 A JP 2001384256A JP 4162401 B2 JP4162401 B2 JP 4162401B2
- Authority
- JP
- Japan
- Prior art keywords
- error check
- intermittent reception
- power
- checksum
- boot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
- H04W52/02—Power saving arrangements
- H04W52/0209—Power saving arrangements in terminal devices
- H04W52/0225—Power saving arrangements in terminal devices using monitoring of external events, e.g. the presence of a signal
- H04W52/0229—Power saving arrangements in terminal devices using monitoring of external events, e.g. the presence of a signal where the received signal is a wanted signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Mobile Radio Communication Systems (AREA)
- Power Sources (AREA)
- Telephone Function (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
【発明の属する技術分野】
本発明は携帯端末装置に関し、特に直接拡散によるスペクトラム拡散通信方式における携帯端末装置のLSI(Large Scale Integration)のように、使用していないときの待ち受け動作状態のときに内部電源を周期的にオン・オフして低消費電力を実現している半導体装置を有した携帯端末装置に関する。
【0002】
近年、LSIの製造プロセスの微細化が進み、配線の幅が0.10μmに迫るようになってきている。その微細化は、それに伴ってトランジスタの実装密度が増加するが、その反面、LSIの動作に必要なしきい値電圧を下げることが要求され、その結果、待機時にトランジスタ間のリーク(静止)電流が大きくなるという本質的な問題を抱えている。携帯電話のようなバッテリで駆動される携帯端末装置では、使用時以外でも常に待機状態を保っているため、このリーク電流の増加は、連続通話時間および待ち受け時間を短くしてしまうという実用上非常に大きな影響を与えることになる。
【0003】
【従来の技術】
従来、このようなリーク電流による消費電力増加に対する対策として、待機状態で動作不要な部分は電源を遮断する方法を取っている。さらに、LSI内部においても、動作不要なブロックは電源を遮断し、リーク電流消費を抑えることが行われている。
【0004】
LSIに内蔵されるDSP(Digital Signal Processor)およびCPU(Central Processing Unit)などのいわゆるプロセッサにおいては、電源を遮断する場合、プロセッサが今まで処理していたデータがすべて消えてしまうので、それを電源再投入に備えて不揮発性のメモリ手段に待避しておくことが必要になる。すなわち、電源をオフする前の状態をLSI外部の電源が遮断されないメモリ手段に退避し、電源を再投入するときには、外部の電源が遮断されないメモリ手段から退避したデータを復帰させるようにする。
【0005】
また、プロセッサのプログラムにおいては、電源をオンする毎に外部のメモリ手段からプログラムをロードするブート処理が行われる。
図10はブート処理タイミングを説明する図である。
【0006】
ブートの際は、外部のメモリ手段からプログラムをロードした後に、プログラムが正常に読み込まれたかどうかを判定するチェックサムと呼ばれるエラー検出処理がブート毎に実行される。
【0007】
たとえば携帯電話においても、待ち受け状態では、間欠受信の期間のみ電源を投入して他の期間では電源を遮断することにより消費電力を抑えることをやっているが、この間欠受信の際のブート時にエラー検出を行っている。
【0008】
この間欠受信は、基地局から自分宛に電話がかかってきていないかをチェックする動作のことで、たとえば1秒ないし2秒の周期で、受信状態にしてみて、着信がなければ、電源を遮断する。
【0009】
図11は間欠受信周期とチェックサム時間とを説明する図である。
携帯電話の場合、ブートの間隔は、待ち受け状態における間欠受信周期と同じとなり、その時間間隔は、1.28秒または2.56秒が一般的である。待ち受け状態では、各間欠受信周期毎に1回電源が投入され、その間欠受信周期の期間内にプログラムをロードする時間とチェックサムを実行する時間がある。
【0010】
【発明が解決しようとする課題】
しかしながら、上記のブート間隔でチェックサムを行った場合、何百時問単位で待ち受けができる携帯電話などの場合、チェックサムを行う累積時間が全体の電源オンすべき時間に占める割合が大きくなる。すなわち、チェックサムを行っている時間は、システムとして動作不能時間であるため、無駄にリーク電流が消費されているブロックが多くなり、無駄にバッテリ消費が行われていることになる。また、ロードするプログラムにおいても毎回ロードを行うため、ロード時間中のリーク電流が消費されることになる。
【0011】
本発明はこのような点に鑑みてなされたものであり、システムとして動作不能の時間を短くしてリーク電流による電力消費を抑えた携帯端末装置および間欠受信方法を提供することを目的とする。
【0012】
【課題を解決するための手段】
上記課題を解決するために、待ち受け状態における間欠受信時以外の期間、間欠受信制御処理に不要なブロックの電源を遮断するようにした携帯端末装置が提供される。この携帯端末装置は、前記間欠受信の電源投入時に行われるブート処理にて電源が遮断されないメモリ手段からロードされるブート用データに対してエラーチェックを行うか否かを判定するエラーチェック要否判定手段と、前記エラーチェック要否判定手段にてエラーチェックが必要と判定された場合に前記ブート用データのエラーチェックを行うエラーチェック実行手段と、エラーチェックの要否を前記エラーチェック要否判定手段に通知するエラーチェック要否通知手段と、ブート回数が一定回数に達したとき強制的にエラーチェックを行うように前記エラーチェック要否通知手段に通知させるエラーチェック間隔設定手段と、を有し、前記エラーチェック要否判定手段及び前記エラーチェック実行手段は、間欠受信周期に合わせて電源投入と電源遮断とが周期的に繰り返し行われる間欠動作を行う前記ブロック内に備えられている。
【0013】
また、上記課題を解決するために、携帯端末装置の待ち受け状態における間欠受信時以外の期間、間欠受信制御処理に不要なブロックの電源を遮断するようにした間欠受信方法が提供される。この間欠受信方法では、間欠受信時に間欠受信制御処理に必要なブロックの電源を投入し、外部のメモリ手段から前記間欠受信制御処理に必要なプログラムだけをロードし、ブート回数が一定回数に達したかどうかを判断し、前記ブート回数が一定回数に達したときロードされた前記プログラムに対してエラーチェックを行う。
【0016】
【発明の実施の形態】
まず、本実施の形態の携帯端末装置の概略について図面を参照して説明する。
図1は本実施の形態の携帯端末装置に搭載された半導体装置の概略の構成を示す図である。
【0017】
半導体装置1は、電源が常時投入されているブロック2と、電源投入と電源遮断とが周期的に繰り返し行われる間欠動作のブロック3とを有しており、間欠動作のブロック3には、エラーチェック要否判定手段4と、エラーチェック実行手段5とを備え、ブロック2には、エラーチェック要否通知手段6と、エラーチェック間隔設定手段7とを備えている。
【0018】
エラーチェック要否判定手段4は、電源投入時に行われるブート処理にて外部のメモリ手段からロードされるデータに対してエラーチェックを行うか否かを判定し、エラーチェック実行手段5は、エラーチェック要否判定手段4にてエラーチェックが必要と判定された場合にデータが正常にロードされたかどうかのエラーチェックを実行する。
【0019】
電源が遮断されないブロック2に配置されているエラーチェック要否通知手段6は、エラーチェック要否判定手段4に対してエラーチェックが必要かどうかの指示を通知する。エラーチェック間隔設定手段7は、ブート回数が一定回数に達したときだけエラーチェック要否通知手段6に対してエラーチェックが必要であることをエラーチェック要否判定手段4に通知させるようにする。
【0020】
以上の構成の半導体装置1において、エラーチェック要否通知手段6およびエラーチェック間隔設定手段7は、電源が遮断されないブロック2に配置されていて、通常、エラーチェック要否通知手段6は、エラーチェック要否判定手段4に対してエラーチェックが不要である旨を通知している。エラーチェック間隔設定手段7は、間欠動作のブロック3に電源が投入される回数をカウントしていて、電源が投入される回数、すなわち、その結果生じるブート処理の回数が一定回数に達した場合に、エラーチェック要否通知手段6に対してエラーチェックを行う設定に変更する。
【0021】
間欠動作のブロック3では、電源が投入されると、まず外部のメモリ手段からブート用プログラムのデータがロードされる。このとき、エラーチェック要否判定手段4は、エラーチェック要否通知手段6からエラーチェックの要否が通知されているので、その通知内容を判断する。ここで、エラーチェックが不要の場合、ロードされたデータに対するエラーチェック処理が省略される。
【0022】
間欠動作が繰り返されて、ブートの回数が一定回数に達した場合には、エラーチェック間隔設定手段7がエラーチェック要否通知手段6に対してエラーチェックを行う設定に変更し、エラーチェック要否通知手段6がエラーチェック要否判定手段4に通知しているので、エラーチェック要否判定手段4は、エラーチェックが必要と判断する。この場合、外部のメモリ手段からブート用プログラムのデータがロードされた後、そのデータに対してエラーチェックを行う。
【0023】
このように、半導体装置1は、ブートの際に外部のメモリ手段からロードされたデータに対してエラーチェックを行うか否かを制御できるようにしたことにより、ブートする毎にロードされるデータのエラーチェックを毎回実行することがなくなり、そのエラーチェックにかかっていた時間の分だけ、間欠的に動作している時間を短くすることができ、無駄なリーク電流消費を抑えることができる。
【0024】
なお、上記の構成では、電源が常時投入されているブロック2が内蔵されている場合を例示してあるが、この部分の機能をこの半導体装置1の外部に設けてもよい。この場合、半導体装置1は、エラーチェック要否データを受ける入力端子を備え、この入力端子で受けたエラーチェック要否データに基づきエラーチェック要否判定手段4がエラーチェックの要否を判定することになる。
【0025】
次に、間欠受信を行う携帯電話用のLSIに適用した場合を例にして詳細に説明する。
図2は間欠受信動作に必要なシステムの要部構成を示す図である。
【0026】
LSI10は、電源がオフされない電源オンブロック11と、間欠受信周期に合わせて電源がオン・オフされる電源オン・オフブロック12とを備え、この電源オン・オフブロック12には、音声などの信号を変復調するモデム部やスクランブル処理および誤り訂正処理を行うコーデック部を含むロジック13と、このロジック13を制御するDSP14と、このLSI10の全体を制御するCPU15と、DSP14およびLSI10が接続された内部バス16とを有している。LSI10の内部バス16は、外部のブート/退避用バス17を介して外部ブート用メモリ18および外部退避用メモリ19に接続されている。
【0027】
このLSI10の外部に接続される外部ブート用メモリ18は、プログラムが格納され、外部退避用メモリ19は、DSP14およびCPU15のプロセッサが扱うデータが格納されているものである。
【0028】
電源のオン・オフをLSI10の内部で行う場合、電源オン時に、DSP14およびCPU15が処理していたデータは、電源オフ時に消えることになる。そこで、電源をオフするのに先立って、そのデータを外部退避用メモリ19に待避しておくことになる。間欠受信のために、電源オン・オフブロック12が再度、電源オンにされると、外部ブート用メモリ18に格納されていたプログラムおよび外部退避用メモリ19に待避されていたデータがDSP14およびCPU15用のメモリにロードされる。このとき、ロードされたプログラムは、チェックサムと呼ばれるエラー検出が実行され、プログラムが正常に読み込まれたかどうかがチェックされる。本発明では、このチェックサムは、ブート時に毎回行うのではなく、必要に応じて実行するようにしている。
【0029】
次に、そのチェックサムを行うか行なわないかの制御について説明する。
図3はチェックサム制御の構成を示す図である。
LSI10の電源がオン・オフしない電源オンブロック11には、チェックサム制御レジスタ20が設けられている。このチェックサム制御レジスタ20は、チェックサムを行うか行わないかの制御をフラグビットで保持しており、ここでは、そのフラグビットが、”0”の時は、チェックサムを行い、”1”の時はチェックサムを行わないと定義するものとする。DSP14には、チェックサム制御ポート21が設けられ、チェックサム制御レジスタ20とチェックサム制御ポート21とは、信号線22によって接続されている。なお、チェックサム制御レジスタ20は、LSI10の外部のバス経由や内部CPUから制御される。ここで、DSP14およびチェックサム制御ポート21が図1のエラーチェック要否判定手段4を構成し、DSP14がエラーチェック実行手段5を構成し、チェックサム制御レジスタ20がエラーチェック要否通知手段6を構成している。
【0030】
次に、このチェックサム制御レジスタ20によって通知されたフラグビットに基づいて行なわれるブート処理について説明する。
図4はブートプログラムの処理シーケンスを示すフローチャートである。
【0031】
まず、間欠受信処理のために、電源オン・オフブロック12のDSP14の電源がオンされると、DSP14は、外部ブート用メモリ18からプログラムをメモリ23にロードする(ステップS1)。プログラムのロードが終了した時点で、チェックサム制御レジスタ20に接続されているチェックサム制御ポート21のポート値を参照し、チェックサムフラグが”0”であるかどうかを判断する(ステップS2)。ここで、チェックサムフラグが”0”であれば、チェックサムを実行して(ステップS3)、ブート処理を終了する。もし、チェックサムフラグが”1”であれば、そのままブート処理を終了するように制御される。
【0032】
図5はチェックサム有無による電源オン時間を示す図である。
ブート処理時にチェックサムを実行した場合、プログラムをロードする時間と、チェックサムの実行時間と、間欠受信処理の時間との和が間欠受信周期の中で、電源がオンされている時間となる。一方、チェックサムを省略した場合は、チェックサムの実行時間だけ、間欠受信周期の中で、電源がオンされている時間を短くすることができる。電源オン時間が短くなった分、リーク電流による電力消費が減り、待ち受け時間および連続通話時間を長くすることができる。
【0033】
しかし、このチェックサムは、システムの信頼性を確保する上で、まったくなくすことはできない。そこで、好ましくは、チェックサムを定期的に行う制御をすることにより、システムの信頼性を維持することは可能である。
【0034】
図6はチェックサム制御レジスタの詳細を示す図である。
チェックサム制御レジスタ20は、フラグビットFLAGとチェックサム実行間隔回数を指定するフィールドCT5〜CT0から構成される。システムの信頼性向上のため、チェックサム実行間隔回数を指定するフィールドCT5〜CT0に指定された回数に1回、強制的にチェックサムを行わせるように制御される。たとえば、チェックサム実行間隔回数指定を20に設定した場合、間欠受信時に電源オン・オフブロック12が電源オンされてブート処理が行われるが、そのブート処理の回数が20に達したら、強制的にチェックサムまで行うように制御される。なお、チェックサム制御レジスタ20のフィールドCT5〜CT0が図1のエラーチェック間隔設定手段7を構成している。
【0035】
図7はチェックサムを定期的に強制実行させるブートプログラムの処理シーケンスを示すフローチャートである。
まず、間欠受信処理のために、電源オン・オフブロック12のDSP14の電源がオンされると、DSP14は、外部ブート用メモリ18からプログラムをメモリ23にロードする(ステップS11)。プログラムのロードが終了した時点で、チェックサム制御レジスタ20に接続されているチェックサム制御ポート21のポート値を参照し、チェックサムフラグが”0”であるかどうかを判断する(ステップS12)。ここで、チェックサムフラグが”0”であれば、チェックサムを実行して(ステップS13)、ブート処理を終了する。もし、チェックサムフラグが”1”であれば、ブート処理の回数がチェックサム実行間隔回数に達したかどうかが判断される(ステップS14)。ブート処理の回数がチェックサム実行間隔回数に達していれば、強制的にチェックサムを実行して(ステップS13)、ブート処理を終了する。もし、ブート処理の回数がチェックサム実行間隔回数に達していなければ、そのままブート処理を終了する。
【0036】
また、ブート処理時に行なわれるプログラムのロードについて、ロード時間をさらに短縮することが可能であり、次に、そのロード時間短縮方法について説明する。
【0037】
図8はメモリのプログラム格納領域を分けた例を示す図である。
プログラムを格納している外部ブート用メモリ18は、間欠受信プログラム領域18aとその他プログラム領域18bとに分けられており、間欠受信プログラム領域18aには、間欠受信処理に必要なプログラムだけが格納され、その他プログラム領域18bには、その他の通話処理などのプログラムが格納される。
【0038】
これにより、ブート処理時は、間欠受信プログラム領域18aから間欠受信処理に必要なプログラムだけをロードすればよいので、すべてのプログラムをロードする場合に比較して、間欠受信周期の中で、電源がオンされている時間を短くすることができ、その分、リーク電流による電力消費が減るので、バッテリの寿命を伸ばすことができる。
【0039】
その他プログラム領域18bに格納されたプログラムは、間欠受信処理の結果、着信があった場合に追加ロードされることになる。
図9は分割されたブートプログラムの処理シーケンスを示すフローチャートである。
【0040】
まず、間欠受信処理のために、電源オン・オフブロック12のDSP14の電源がオンされると、DSP14は、外部ブート用メモリ18の間欠受信プログラム領域18aから間欠受信用プログラムをロードする(ステップS21)。次に、間欠受信用プログラムのロードが終了後に行なわれるチェックサムでエラーがなかったかどうかが判断される(ステップS22)。もし、エラーがあった場合には、ステップS21に戻って間欠受信用プログラムを再ロードする。チェックサムでエラーがなかった場合(あるいは、チェックサムが省略された場合)には、間欠受信処理に進む(ステップS23)。次に、間欠受信処理の結果、自群着信があったかどうかが判断される(ステップS24)。
【0041】
ここで、自群着信があった場合、外部ブート用メモリ18のその他プログラム領域18bからその他のプログラムをロードする(ステップS25)。次に、その他のプログラムのロードが終了後に行なわれるチェックサムでエラーがなかったかどうかが判断され(ステップS26)、もし、エラーがあった場合には、ステップS25に戻ってその他プログラムを再ロードする。チェックサムでエラーがなかった場合(あるいは、チェックサムが省略された場合)には、自群着信処理に進む(ステップS27)。この自群着信処理において、メッセージの解読が正常であったかどうかが判断される(ステップS28)。ここで、メッセージの解読が正常であった場合には、着信処理に進み(ステップS29)、もし、メッセージの解読が異常であった場合には、エラー処理に進む(ステップS30)。
【0042】
ステップS24での判断にて、自群着信がなかった場合には、DSP14およびCPU15が処理していたデータを外部退避用メモリ19にセーブして(ステップS31)、電源をオフする。
【0043】
以上、述べたように、チェックサム時間を省略して消費電力を削減することが可能となる。仮に、チェックサムを実行しない場合にチェックサムエラーが発生したとしても、メッセージを解読した時点でエラーを検出できるため、動作に致命的な支障は起きない。また、ブート時にチェックサムエラーが発生する頻度は、ハードウエア的な故障以外考えにくいため、問題にならない。
【0044】
(付記1) 電源投入と電源遮断とが周期的に繰り返し行われる間欠動作のブロックを有する半導体装置において、
電源投入時に行われるブート処理にて外部メモリ手段からロードされるブート用データに対してエラーチェックを行うか否かを判定するエラーチェック要否判定手段と、
前記エラーチェック要否判定手段にてエラーチェックが必要と判定された場合に前記ブート用データのエラーチェックを行うエラーチェック実行手段と、
を備えていることを特徴とする半導体装置。
【0045】
(付記2) 外部からエラーチェックを行うか否かを指示するエラーチェック要否データを受ける入力端子を備え、前記エラーチェック要否判定手段は、外部から通知される前記エラーチェック要否データに基づきエラーチェックの要否を判定することを特徴とする付記1記載の半導体装置。
【0046】
(付記3) エラーチェックの要否を指示するエラーチェック要否データを前記エラーチェック要否判定手段に通知するエラーチェック要否通知手段を備えていることを特徴とする付記1記載の半導体装置。
【0047】
(付記4) 前記エラーチェック要否通知手段は、電源が遮断されないブロックに配置されていることを特徴とする付記3記載の半導体装置。
(付記5) 前記エラーチェック要否通知手段は、エラーチェックの要否を表すフラグビットを格納する制御レジスタであることを特徴とする付記3記載の半導体装置。
【0048】
(付記6) ブート回数が一定回数に達したときだけ前記エラーチェック要否通知手段が通知するエラーチェック要否データを強制的にエラーチェック要データにするエラーチェック間隔設定手段を備えていることを特徴とする付記3記載の半導体装置。
【0049】
(付記7) 前記エラーチェック間隔設定手段は、電源が遮断されないブロックに配置されていることを特徴とする付記6記載の半導体装置。
(付記8) 前記エラーチェック間隔設定手段は、エラーチェックを行う周期の前記ブート回数を任意に設定できるようにしたことを特徴とする付記6記載の半導体装置。
【0050】
(付記9) 待ち受け状態における間欠受信時以外の期間、間欠受信制御処理に不要なブロックの電源を遮断するようにした携帯端末装置において、
前記間欠受信の電源投入時に行われるブート処理にて電源が遮断されないメモリ手段からロードされるブート用データに対してエラーチェックを行うか否かを判定するエラーチェック要否判定手段と、
前記エラーチェック要否判定手段にてエラーチェックが必要と判定された場合に前記ブート用データのエラーチェックを行うエラーチェック実行手段と、
エラーチェックの要否を前記エラーチェック要否判定手段に通知するエラーチェック要否通知手段と、
ブート回数が一定回数に達したとき強制的にエラーチェックを行うように前記エラーチェック要否通知手段に通知させるエラーチェック間隔設定手段と、
を備えていることを特徴とする携帯端末装置。
【0051】
(付記10) 前記エラーチェック要否通知手段および前記エラーチェック間隔設定手段は、電源が遮断されないブロックに配置されていることを特徴とする付記9記載の携帯端末装置。
【0052】
(付記11) 前記エラーチェック間隔設定手段は、エラーチェックを行う周期の前記ブート回数を任意に設定できるようにしたことを特徴とする付記9記載の携帯端末装置。
【0053】
(付記12) 携帯端末装置の待ち受け状態における間欠受信時以外の期間、間欠受信制御処理に不要なブロックの電源を遮断するようにした間欠受信方法において、
間欠受信時に間欠受信制御処理に必要なブロックの電源を投入し、
外部のメモリ手段から前記間欠受信制御処理に必要なプログラムだけをロードし、
ブート回数が一定回数に達したかどうかを判断し、
前記ブート回数が一定回数に達したときロードされた前記プログラムに対してエラーチェックを行う、
ようにしたことを特徴とする間欠受信方法。
【0054】
(付記13) 前記間欠受信制御処理時に、自群着信が発生した場合に前記メモリ手段から残りのプログラムをロードするようにしたことを特徴とする付記12記載の間欠受信方法。
【0055】
【発明の効果】
以上説明したように本発明では、ブート時に外部メモリ手段からロードされるブート用データに対してエラーチェックを行うか否かを判定するエラーチェック要否判定手段を備え、このエラーチェック要否判定手段の判定結果に従って、エラーチェックを行う構成にした。このため、間欠動作ごとに行われるブート用データに対するエラーチェックを省略することができ、エラーチェックの処理時間を短縮することができる。すなわち間欠動作を行うブロックの電源をオンしている時間を減少させることができ、間欠動作を行うブロック内でのリーク電流の消費を抑えることができる。
【0056】
また、ブート時のプログラムのロードを間欠受信処理に必要なプログラムだけにしたことで、プログラムのロード時間を短縮することができ、同様に、間欠動作を行うブロックの電源をオンしている時間を減少させて、間欠動作を行うブロック内でのリーク電流の消費を抑えることができる。
【0057】
リーク電流による消費電力を低減させることができたので、バッテリの使用時間を長くすることができ、また、使用時間を同じにするなら容量の小さなバッテリを使用できることから、携帯端末装置を小型・軽量化することができる。
【図面の簡単な説明】
【図1】 本実施の形態の携帯端末装置に搭載された半導体装置の概略の構成を示す図である。
【図2】間欠受信動作に必要なシステムの要部構成を示す図である。
【図3】チェックサム制御の構成を示す図である。
【図4】ブートプログラムの処理シーケンスを示すフローチャートである。
【図5】チェックサム有無による電源オン時間を示す図である。
【図6】チェックサム制御レジスタの詳細を示す図である。
【図7】チェックサムを定期的に強制実行させるブートプログラムの処理シーケンスを示すフローチャートである。
【図8】メモリのプログラム格納領域を分けた例を示す図である。
【図9】分割されたブートプログラムの処理シーケンスを示すフローチャートである。
【図10】ブート処理タイミングを説明する図である。
【図11】間欠受信周期とチェックサム時間とを説明する図である。
【符号の説明】
1 半導体装置
2 電源が遮断されないブロック
3 電源が遮断されるブロック
4 エラーチェック要否判定手段
5 エラーチェック実行手段
6 エラーチェック要否通知手段
7 エラーチェック間隔設定手段
11 電源オンブロック
12 電源オン・オフブロック
13 ロジック
14 DSP
15 CPU
16 内部バス
17 ブート/退避用バス
18 外部ブート用メモリ
18a 間欠受信プログラム領域
18b その他プログラム領域
19 外部退避用メモリ
20 チェックサム制御レジスタ
21 チェックサム制御ポート
22 信号線
23 メモリ
Claims (4)
- 待ち受け状態における間欠受信時以外の期間、間欠受信制御処理に不要なブロックの電源を遮断するようにした携帯端末装置において、
前記間欠受信の電源投入時に行われるブート処理にて電源が遮断されないメモリ手段からロードされるブート用データに対してエラーチェックを行うか否かを判定するエラーチェック要否判定手段と、
前記エラーチェック要否判定手段にてエラーチェックが必要と判定された場合に前記ブート用データのエラーチェックを行うエラーチェック実行手段と、
エラーチェックの要否を前記エラーチェック要否判定手段に通知するエラーチェック要否通知手段と、
ブート回数が一定回数に達したとき強制的にエラーチェックを行うように前記エラーチェック要否通知手段に通知させるエラーチェック間隔設定手段と、
を有し、
前記エラーチェック要否判定手段及び前記エラーチェック実行手段は、間欠受信周期に合わせて電源投入と電源遮断とが周期的に繰り返し行われる間欠動作を行う前記ブロック内に備えられていることを特徴とする携帯端末装置。 - 前記エラーチェック間隔設定手段は、エラーチェックを行う周期の前記ブート回数を任意に設定できるようにしたことを特徴とする請求項1記載の携帯端末装置。
- 携帯端末装置の待ち受け状態における間欠受信時以外の期間、間欠受信制御処理に不要なブロックの電源を遮断するようにした間欠受信方法において、
間欠受信時に間欠受信制御処理に必要なブロックの電源を投入し、
外部のメモリ手段から前記間欠受信制御処理に必要なプログラムだけをロードし、
ブート回数が一定回数に達したかどうかを判断し、
前記ブート回数が一定回数に達したときロードされた前記プログラムに対してエラーチェックを行う、
ようにしたことを特徴とする間欠受信方法。 - 前記間欠受信制御処理時に、自群着信が発生した場合に前記メモリ手段から残りのプログラムをロードするようにしたことを特徴とする請求項3記載の間欠受信方法。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001384256A JP4162401B2 (ja) | 2001-12-18 | 2001-12-18 | 携帯端末装置および間欠受信方法 |
DE60215445T DE60215445T2 (de) | 2001-12-18 | 2002-08-14 | Halbleiterbauteil, tragbares Endgerät und Intermittierendes Empfangsverfahren |
EP02255670A EP1322100B1 (en) | 2001-12-18 | 2002-08-14 | Semiconductor device, portable remote terminal unit and intermittent receiving method |
TW091118454A TW556419B (en) | 2001-12-18 | 2002-08-15 | Semiconductor device, portable remote terminal unit and intermittent receiving method |
US10/223,468 US7007202B2 (en) | 2001-12-18 | 2002-08-20 | Device and method for checking boot error in intermittent receiving operation |
CNB021318409A CN1194379C (zh) | 2001-12-18 | 2002-09-06 | 半导体器件、便携式远程终端单元和间歇接收方法 |
KR1020020054006A KR100838008B1 (ko) | 2001-12-18 | 2002-09-07 | 반도체 장치, 휴대 단말기 장치 및 간헐 수신 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001384256A JP4162401B2 (ja) | 2001-12-18 | 2001-12-18 | 携帯端末装置および間欠受信方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008149133A Division JP4693870B2 (ja) | 2008-06-06 | 2008-06-06 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003188798A JP2003188798A (ja) | 2003-07-04 |
JP4162401B2 true JP4162401B2 (ja) | 2008-10-08 |
Family
ID=19187707
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001384256A Expired - Fee Related JP4162401B2 (ja) | 2001-12-18 | 2001-12-18 | 携帯端末装置および間欠受信方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7007202B2 (ja) |
EP (1) | EP1322100B1 (ja) |
JP (1) | JP4162401B2 (ja) |
KR (1) | KR100838008B1 (ja) |
CN (1) | CN1194379C (ja) |
DE (1) | DE60215445T2 (ja) |
TW (1) | TW556419B (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003209616A (ja) * | 2002-01-15 | 2003-07-25 | Fujitsu Ltd | 半導体装置および携帯端末装置 |
US20050066206A1 (en) * | 2003-09-24 | 2005-03-24 | John Beers | Storage device configuration |
JP4601968B2 (ja) * | 2004-01-19 | 2010-12-22 | 大日本印刷株式会社 | データ整合性検査を省けるicカードおよびicカード用プログラム |
JP4534498B2 (ja) | 2004-01-28 | 2010-09-01 | ソニー株式会社 | 半導体装置およびその起動処理方法 |
US7266727B2 (en) * | 2004-03-18 | 2007-09-04 | International Business Machines Corporation | Computer boot operation utilizing targeted boot diagnostics |
US7590918B2 (en) * | 2004-09-10 | 2009-09-15 | Ovonyx, Inc. | Using a phase change memory as a high volume memory |
JP4556581B2 (ja) * | 2004-09-14 | 2010-10-06 | 日本電気株式会社 | 携帯端末装置、携帯端末制御方法及びプログラム |
CN101375530B (zh) | 2006-02-08 | 2014-03-19 | 日本电气株式会社 | 便携通信终端以及通信方法 |
JP2009177774A (ja) * | 2007-12-27 | 2009-08-06 | Kyocera Corp | 信号処理装置、携帯通信端末装置及び無線通信システム |
US8495601B2 (en) | 2010-06-09 | 2013-07-23 | Lear Corporation | Shared memory architecture |
US8539472B2 (en) | 2010-06-09 | 2013-09-17 | Lear Corporation | Method and system of updating shared memory |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5390324A (en) * | 1992-10-02 | 1995-02-14 | Compaq Computer Corporation | Computer failure recovery and alert system |
EP0613094A3 (en) * | 1993-02-25 | 1994-11-09 | Fluke Corp | Signal processing system with a CPU with digital signal processor. |
US6381694B1 (en) * | 1994-02-18 | 2002-04-30 | Apple Computer, Inc. | System for automatic recovery from software problems that cause computer failure |
US5910944A (en) * | 1997-02-28 | 1999-06-08 | Motorola, Inc. | Radio telephone and method for operating a radiotelephone in slotted paging mode |
US5978913A (en) * | 1998-03-05 | 1999-11-02 | Compaq Computer Corporation | Computer with periodic full power-on self test |
US6807643B2 (en) * | 1998-12-29 | 2004-10-19 | Intel Corporation | Method and apparatus for providing diagnosis of a processor without an operating system boot |
US6640316B1 (en) * | 2000-05-23 | 2003-10-28 | Dell Products L.P. | Boot recovery of simple boot BIOS |
JP4434539B2 (ja) * | 2001-12-26 | 2010-03-17 | 富士通マイクロエレクトロニクス株式会社 | プロセッサおよびそのブート方法 |
US7010723B2 (en) * | 2002-02-11 | 2006-03-07 | Intel Corporation | Method to couple integrated circuit packages to bonding pads having vias |
-
2001
- 2001-12-18 JP JP2001384256A patent/JP4162401B2/ja not_active Expired - Fee Related
-
2002
- 2002-08-14 DE DE60215445T patent/DE60215445T2/de not_active Expired - Lifetime
- 2002-08-14 EP EP02255670A patent/EP1322100B1/en not_active Expired - Fee Related
- 2002-08-15 TW TW091118454A patent/TW556419B/zh not_active IP Right Cessation
- 2002-08-20 US US10/223,468 patent/US7007202B2/en not_active Expired - Lifetime
- 2002-09-06 CN CNB021318409A patent/CN1194379C/zh not_active Expired - Fee Related
- 2002-09-07 KR KR1020020054006A patent/KR100838008B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
EP1322100A2 (en) | 2003-06-25 |
KR100838008B1 (ko) | 2008-06-12 |
EP1322100A3 (en) | 2004-05-06 |
CN1427448A (zh) | 2003-07-02 |
US7007202B2 (en) | 2006-02-28 |
DE60215445T2 (de) | 2007-02-01 |
EP1322100B1 (en) | 2006-10-18 |
US20030115507A1 (en) | 2003-06-19 |
TW556419B (en) | 2003-10-01 |
DE60215445D1 (de) | 2006-11-30 |
KR20030051179A (ko) | 2003-06-25 |
JP2003188798A (ja) | 2003-07-04 |
CN1194379C (zh) | 2005-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4162401B2 (ja) | 携帯端末装置および間欠受信方法 | |
KR100665080B1 (ko) | 휴대 전화기 | |
US8019929B2 (en) | Data processing apparatus and data control circuit for use therein | |
KR100505638B1 (ko) | 워킹 콘텍스트 저장 및 복구 장치 및 방법 | |
US20230236654A1 (en) | System on chip for reducing wake-up time, method of operating same, and computer system including same | |
KR101095176B1 (ko) | Jtag 전력 폭락 디버그 | |
US7779284B2 (en) | Techniques for operating a processor subsystem to service masked interrupts during a power-down sequence | |
EP1324198B1 (en) | Processor and method of booting same | |
MXPA06002961A (es) | Colapso de energia para una terminal inalambrica. | |
US7848718B2 (en) | Method apparatus comprising integrated circuit and method of powering down such circuit | |
US20080098245A1 (en) | Power management system and method | |
US8046635B2 (en) | Data processing device and data control circuit for use therein | |
JP4693870B2 (ja) | 半導体装置 | |
KR101026831B1 (ko) | 반도체 장치 및 전자 장치 | |
JP2003283651A (ja) | 携帯無線通信装置 | |
WO2019104479A1 (zh) | 判断加载程序的方法以及电子系统 | |
JP2009181158A (ja) | 携帯端末の制御方法 | |
CN117278385A (zh) | 异常恢复方法、相关装置、设备以及计算机可读存储介质 | |
JP2009159628A (ja) | 携帯電話機 | |
JP2004356813A (ja) | 電子機器および携帯電話装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040927 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060510 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060523 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060720 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070313 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070416 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070510 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080415 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080606 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080722 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080722 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120801 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130801 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |