DE60215445T2 - Halbleiterbauteil, tragbares Endgerät und Intermittierendes Empfangsverfahren - Google Patents

Halbleiterbauteil, tragbares Endgerät und Intermittierendes Empfangsverfahren Download PDF

Info

Publication number
DE60215445T2
DE60215445T2 DE60215445T DE60215445T DE60215445T2 DE 60215445 T2 DE60215445 T2 DE 60215445T2 DE 60215445 T DE60215445 T DE 60215445T DE 60215445 T DE60215445 T DE 60215445T DE 60215445 T2 DE60215445 T2 DE 60215445T2
Authority
DE
Germany
Prior art keywords
error check
error
circuit
necessity
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60215445T
Other languages
English (en)
Other versions
DE60215445D1 (de
Inventor
c/o Fujitsu Limited Koichi Kawasaki-shi Kuroiwa
c/o Fujitsu Limited Shoji Kawasaki-shi Taniguchi
c/o Fujitsu Limited Masami Kawasaki-shi Kanasugi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of DE60215445D1 publication Critical patent/DE60215445D1/de
Application granted granted Critical
Publication of DE60215445T2 publication Critical patent/DE60215445T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04WWIRELESS COMMUNICATION NETWORKS
    • H04W52/00Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/02Power saving arrangements
    • H04W52/0209Power saving arrangements in terminal devices
    • H04W52/0225Power saving arrangements in terminal devices using monitoring of external events, e.g. the presence of a signal
    • H04W52/0229Power saving arrangements in terminal devices using monitoring of external events, e.g. the presence of a signal where the received signal is a wanted signal
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40Circuits
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00Reducing energy consumption in communication networks
    • Y02D30/70Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Power Sources (AREA)
  • Telephone Function (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Description

  • Diese Anmeldung basiert auf und beansprucht Priorität aus der Japanischen Patentanmeldung Nr. 2001-384256, eingereicht am 18. Dezember 2001.
  • Diese Erfindung bezieht sich auf eine Halbleiteranordnung und insbesondere auf eine Halbleiteranordnung wie eine Großintegrations(LSI)-anordnung in einer tragbaren Fernterminaleinheit, die in einem Direktsequenz-Spreizspektrum-Kommunikationssystem verwendet wird, das eine Verringerung des Energieverbrauchs realisiert, indem periodisch interne Energie in einem Standby-Zustand zur Zeit der Nichtverwendung ein- und ausgeschaltet wird.
  • In den letzten Jahren wurden Mikroherstellungstechnologien im Verfahren zur LSI-Herstellung verwendet, und die Verdrahtungsbreite nähert sich 0,10 μm. Diese Mikroherstellungstechnologien erhöhen die Packungsdichte von Transistoren, aber die Schwellenspannungen, die eine LSI benötigt, um zu operieren, müssen gesenkt werden. Dies verursacht das wesentliche Problem eines Leck-(Ruhe-)stroms zwischen Transistoren, der zur Standby-Zeit zunimmt. Eine tragbare Fernterminaleinheit, wie ein Mobiltelefon, das von einer Batterie betrieben wird, ist immer in einem Standby-Zustand, sogar zur Zeit der Nichtverwendung. Daher verkürzt eine Zunahme dieses Leckstroms die Nonstop-Gesprächszeit und die Standby-Zeit. Vom praktischen Standpunkt ist dies ein sehr schwerwiegendes Problem.
  • Herkömmlich wurde die Energie von Sektionen getrennt, die in einem Standby-Zustand nicht operieren müssen, um zu verhindern, dass sich der Energieverbrauch aufgrund eines solchen Leckstroms erhöht. Zusätzlich wurde in einer LSI die Energie von Blöcken getrennt, die nicht operieren müssen, um zu verhindern, dass sich der Energieverbrauch aufgrund eines solchen Leckstroms erhöht.
  • Wenn die Energie von Elementen getrennt wird, die als Prozessoren bezeichnet werden, wie ein Digitalsignalprozessor (DSP) und eine Zentraleinheit (CPU), die in einer LSI enthalten sind, gehen alle Daten verloren, die die Prozessoren bis dahin verarbeitet haben. Daher ist es notwendig, diese in einem nichtflüchtigen Speicher für das erneute Anlegen der Energie zu sichern. Das heißt, der Zustand, bevor die Energie ausgeschaltet wird, wird in einem Speicher außerhalb der LSI gesichert, wo die Energie nicht getrennt wird. Wenn die Energie erneut angelegt wird, werden in diesem Speicher gesicherte Daten wiederhergestellt.
  • US-5 910 944 offenbart ein Mobiltelefon, das ein solches Verfahren einsetzt.
  • Der Boot-Prozess des Ladens eines Programms aus einem externen Speicher wird durch ein Programm in einem Prozessor vorgenommen, jedesmal wenn die Energie eingeschaltet wird.
  • 10 ist eine Ansicht zur Beschreibung der Zeiteinstellung, mit der ein Boot-Prozess vorgenommen wird. Jedesmal wenn ein Boot-Prozess vorgenommen wird, wird ein Fehlerdetektionsprozess vorgenommen, der als Prüfsumme bezeichnet wird, nachdem ein Programm aus einem externen Speicher geladen wird, um zu beurteilen, ob das Programm normal gelesen wurde.
  • Bei einem Mobiltelefon in einem Standby-Zustand wird beispielsweise Energie nur während des intermittierenden Empfangs angelegt, um den Energieverbrauch zu verringern. Das heißt, die Energie wird getrennt, wenn kein intermittierender Empfang vorgenommen wird. Zu der Zeit, wenn ein Booten für diesen intermittierenden Empfang vorgenommen wird, wird eine Fehlerdetektion vorgenommen.
  • Dieser intermittierende Empfang ist die Operation des Prüfens, ob der Besitzer eines Mobiltelefons einen Telefonanruf von einer Basisstation erhalten hat. Ein Mobiltelefon wird in einem Zyklus zwischen beispielsweise ein bis zwei Sekunden in einen Empfangszustand versetzt. Wenn es keinen ankommenden Anruf gibt, wird die Energie getrennt.
  • 11 ist eine Ansicht zur Beschreibung eines intermittierenden Empfangszyklus und einer Prüfsummenzeit.
  • Bei einem Mobiltelefon ist ein Boot-Intervall gleich wie ein intermittierender Empfangszyklus in einem Standby-Zustand und beträgt üblicherweise 1,28 oder 2,56 Sekunden. Wenn ein Mobiltelefon in einem Standby-Zustand ist, wird Energie einmal bei jedem intermittierenden Empfangszyklus angelegt. Dieser intermittierende Empfangszyklus enthält eine Programmladezeit und eine Prüfsummen-Ausführungszeit.
  • Bei einem Mobiltelefon und dgl., das hunderte Stunden lang in einem Standby-Zustand sein kann, ist jedoch der Prozentsatz der akkumulierten Zeit, für die eine Prüfsumme vorgenommen wird, zur Gesamtzeit, für die die Energie im EIN-Zustand sein sollte, hoch, wenn die Prüfsumme in den obigen Boot-Intervallen gebildet wird. Ein System kann nicht operieren, während die Prüfsumme gebildet wird, daher gibt es viele Blöcke, wo ein nutzloser Leckstrom fließt. Das bedeutet, dass eine Batterie verschwenderisch genutzt wird. Außerdem wird jedesmal ein Programm geladen, so dass ein nutzloser Leckstrom auch während der Ladezeit fließt.
  • Es ist zweckmäßig, eine Halbleiteranordnung vorzusehen, bei welcher der einen Leckstrom begleitende Energieverbrauch durch die Verkürzung der Zeit verringert wird, für die ein System nicht operieren kann.
  • Gemäß einem ersten Aspekt der vorliegenden Erfindung ist eine Halbleiteranordnung vorgesehen, mit einem intermittierenden Operationsblock, wobei das Anlegen und Trennen von Energie periodisch und wiederholt vorgenommen werden, welcher intermittierende Operationsblock betreibbar ist, Daten zum Booten darin in einem externen Speicher bei jedem Trennen von Energie zu sichern, und einen Boot-Prozess vornimmt, der das Laden der Daten zum Booten aus dem externen Speicher bei jedem Anlegen von Energie enthält; dadurch gekennzeichnet, dass die Halbleiteranordnung umfasst: eine Fehlerprüfnotwendigkeits-Beurteilungsschaltung, die eingerichtet ist anzuzeigen, wenn die Anzahl von Malen, die ein Boot-Prozess vorgenommen wurde, eine bestimmte Anzahl erreicht, dass eine Fehlerprüfung an den Daten zum Booten durchgeführt werden muss, die aus dem externen Speicher durch den Boot-Prozess geladen werden, der zur Zeit des Anlegens von Energie an den intermittierenden Operationsblock vorgenommen wird; und eine Fehlerprüfungs-Ausführungsschaltung, die eingerichtet ist, eine Fehlerprüfung an den Daten zum Booten in dem Fall durchzuführen, in dem die Fehlerprüfnotwendigkeits-Beurteilungsschaltung anzeigt, dass eine Fehlerprüfung durchgeführt werden muss.
  • Gemäß einem zweiten Aspekt der vorliegenden Erfindung ist ein tragbare Fernterminaleinheit vorgesehen, bei welcher Energie für Blöcke, die für einen intermittierenden Empfangssteuerprozess nicht notwendig sind, für eine Periode getrennt wird, wenn die Einheit, in einem Standby-Zustand, keinen intermittierenden Empfang vornimmt, wobei die Einheit einen Speicher umfasst, dem während des Standby-Zustands weiterhin Energie zugeführt wird, welche Blöcke betreibbar sind, Daten zum Booten darin in dem Speicher bei jedem Trennen von Energie zu sichern, und einen Boot-Prozess vorzunehmen, der das Laden der Daten zum Booten aus dem Speicher bei jedem Anlegen von Energie enthält; dadurch gekennzeichnet, dass die tragbare Fernterminaleinheit umfasst: eine Fehlerprüfnotwendigkeits-Beurteilungsschaltung, die eingerichtet ist anzuzeigen, wenn die Anzahl von Malen, die ein Boot-Prozess vorgenommen wird, eine bestimmte Anzahl erreicht, dass eine Fehlerprüfung an den Daten zum Booten durchgeführt werden muss, die aus dem externen Speicher durch den Boot-Prozess geladen werden, der zu der Zeit vorgenommen wird, wenn Energie angelegt wird, um den intermittierenden Empfang vorzunehmen; und eine Fehlerprüfungs-Ausführungsschaltung, die eingerichtet ist, eine Fehlerprüfung an den Daten zum Booten in dem Fall durchzuführen, in dem die Fehlerprüfnotwendigkeits-Beurteilungsschaltung anzeigt, dass eine Fehlerprüfung durchgeführt werden muss.
  • Gemäß einem dritten Aspekt der vorliegenden Erfindung ist ein intermittierendes Empfangsverfahren vorgesehen, bei welchem Energie für Blöcke in einer tragbaren Fernterminaleinheit, die für einen intermittierenden Empfangssteuerprozess nicht notwendig sind, für eine Periode getrennt wird, wenn die Einheit, in einem Standby-Zustand, keinen intermittierenden Empfang vornimmt, und Energie an Blöcke in der tragbaren Fernterminaleinheit angelegt wird, die für einen intermittierenden Empfangssteuerprozess zur Zeit eines intermittierenden Empfangs notwendig sind, bei welchem Verfahren bei jedem Trennen von Energie die Blöcke Daten zum Booten darin in einem Speicher sichern, dem Energie während des Standby-Zustands weiterhin zugeführt wird, und bei jedem Anlegen von Energie die Blöcke einen Boot-Prozess vornehmen, der das Laden der Daten zum Booten aus dem Speicher enthält; dadurch gekennzeichnet, dass das intermittierende Empfangsverfahren die Schritte umfasst: Laden nur eines Programms, das für den intermittierenden Empfangsprozess notwendig ist, aus dem Speicher; Beurteilen, ob die Anzahl von Malen, die ein Boot-Prozess vorgenommen wird, eine bestimmte Anzahl erreicht hat; und, wenn die Anzahl von Malen, die ein Boot-Prozess vorgenommen wird, die bestimmte Anzahl erreicht, Durchführen einer Fehlerprüfung an dem geladenen Programm.
  • Aus der US-5 978 913, die sich auf Energie ein-Selbsttests von Computern bezieht, ist bekannt, dass ein Benutzer
  • 1 ist eine Ansicht, welche die theoretische Struktur einer Halbleiteranordnung gemäß der vorliegenden Erfindung zeigt.
  • 2 ist eine Ansicht, welche die Struktur des Merkmals eines Systems zeigt, das für eine intermittierende Empfangsoperation notwendig ist.
  • 3 ist eine Ansicht, welche die Struktur einer Prüfsummen-Steuerung zeigt.
  • 4 ist ein Flussdiagramm, das die Sequenz von Prozessen zeigt, die in Bezug auf Boot-Programme vorgenommen werden.
  • 5 ist eine Ansicht, welche die Differenz zwischen der Zeit, für die die Energie im EIN Zustand ist, wenn die Prüfsumme gebildet wird, und der Zeit zeigt, für die die Energie im EIN-Zustand ist, wenn die Prüfsumme nicht gebildet wird.
  • 6 ist eine Ansicht, welche die Details eines Prüfsummen-Steuerregisters zeigt.
  • 7 ist ein Flussdiagramm, das die Sequenz von Prozessen zeigt, die in Bezug auf ein Boot-Programm vorgenommen werden, das die Prüfsumme zwangsweise und periodisch bildet.
  • 8 ist eine Ansicht, die ein Beispiel der Teilung eines Programmspeicherbereichs in einem Speicher zeigt.
  • 9 ist ein Flussdiagramm, das die Sequenz von Prozessen zeigt, die in Bezug auf geteilte Boot-Programme vorgenommen werden.
  • 10 ist eine Ansicht zur Beschreibung der Zeiteinstellung, mit der ein Boot-Prozess vorgenommen wird.
  • 11 ist eine Ansicht zur Beschreibung eines intermittierenden Empfangszyklus und einer Prüfsummenzeit.
  • Nun wird ein Überblick über die vorliegende Erfindung mit Bezugnahme auf die Zeichnungen gegeben.
  • 1 ist eine Ansicht, welche die theoretische Struktur einer Halbleiteranordnung gemäß der vorliegenden Erfindung zeigt.
  • Eine Halbleiteranordnung 1 gemäß der vorliegenden Erfindung umfasst einen Block 2, wo immer Energie angelegt wird, und einen intermittierenden Operationsblock 3, wo das Anlegen und Trennen der Energie periodisch und wiederholt vorgenommen werden. Der intermittierende Operationsblock 3 enthält eine Fehlerprüfnotwendigkeits-Beurteilungsschaltung 4 und eine Fehlerprüfungs-Ausführungsschaltung 5. Der Block 2 enthält eine Fehlerprüfnotwendigkeits-Meldungsschaltung 6 und eine Fehlerprüfintervall-Einstellschaltung 7.
  • Die Fehlerprüfnotwendigkeits-Beurteilungsschaltung 4 beurteilt, ob eine Fehlerprüfung an Daten durchgeführt werden muss, die aus einem externen Speicher durch einen Boot-Prozess geladen werden, der zu der Zeit vorgenommen wird, wenn Energie angelegt wird. Die Fehlerprüfungs-Ausführungsschaltung 5 führt eine Fehlerprüfung durch, um zu bestätigen, ob Daten normal geladen wurden, wenn die Fehlerprüfnotwendigkeits-Beurteilungsschaltung 4 beurteilt, dass eine Fehlerprüfung durchgeführt werden muss.
  • Die Fehlerprüfnotwendigkeits-Meldungsschaltung 6, die in dem Block 2 lokalisiert ist, wo die Energie nicht getrennt wird, meldet der Fehlerprüfnotwendigkeits-Beurteilungsschaltung 4 Instruktionen darüber, ob eine Fehlerprüfung durchgeführt werden muss. Nur wenn die Anzahl von Malen, die ein Booten vorgenommen wurde, eine bestimmte Anzahl erreicht, veranlasst die Fehlerprüfintervall-Einstellschaltung 7 die Fehlerprüfnotwendigkeits-Meldungsschaltung 6, der Fehlerprüfnotwendigkeits-Beurteilungsschaltung 4 zu melden, dass eine Fehlerprüfung durchgeführt werden muss.
  • In der Halbleiteranordnung 1 mit der obigen Struktur sind die Fehlerprüfnotwendigkeits-Meldungsschaltung 6 und die Fehlerprüfintervall-Einstellschaltung 7 in dem Block 2 lokalisiert, wo die Energie nicht getrennt wird. Üblicherweise meldet die Fehlerprüfnotwendigkeits-Meldungsschaltung 6 der Fehlerprüfnotwendigkeits-Beurteilungsschaltung 4, dass eine Fehlerprüfung nicht notwendig ist. Die Fehlerprüfintervall-Einstellschaltung 7 zählt die Anzahl von Malen, die Energie an den intermittierenden Operationsblock 3 angelegt wird. Wenn die Anzahl von Malen, die Energie an den intermittierenden Operationsblock 3 angelegt wird, das heißt die Anzahl von Malen, die ein Boot-Prozess als Ergebnis davon vorgenommen wird, eine bestimmte Anzahl erreicht, ändert die Fehlerprüfintervall-Einstellschaltung 7 den für die Fehlerprüfnotwendigkeits-Meldungsschaltung 6 eingestellten Wert, so dass eine Fehlerprüfung durchgeführt wird.
  • Wenn Energie an den intermittierenden Operationsblock 3 angelegt wird, werden Daten in Bezug auf ein Programm zum Booten zuerst aus einem externen Speicher geladen. Der Fehlerprüfnotwendigkeits-Beurteilungsschaltung 4 wird zu dieser Zeit von der Fehlerprüfnotwendigkeits-Meldungsschaltung 6 gemeldet, ob eine Fehlerprüfung durchzuführen ist, so beurteilt die Fehlerprüfnotwendigkeits-Beurteilungsschaltung 4 die Inhalte der Meldung. Wenn eine Prüfsumme nicht notwendig ist, dann wird ein Fehlerprüfprozess an den geladenen Daten weggelassen.
  • Wenn die Anzahl von Malen, die ein Booten vorgenommen wird, eine bestimmte Anzahl erreicht, nachdem eine intermittierende Operation wiederholt wird, ändert die Fehlerprüfintervall-Einstellschaltung 7 den für die Fehlerprüfnotwendigkeits-Meldungsschaltung 6 eingestellten Wert, so dass eine Fehlerprüfung durchgeführt wird, und die Fehlerprüfnotwendigkeits-Meldungsschaltung 6 meldet dies der Fehlerprüfnotwendigkeits-Beurteilungsschaltung 4. Die Fehlerprüfnotwendigkeits-Beurteilungsschaltung 4 beurteilt daher, dass eine Fehlerprüfung durchgeführt werden muss. In diesem Fall wird eine Fehlerprüfung an den Daten in Bezug auf das Programm zum Booten durchgeführt, nachdem die Daten aus dem externen Speicher geladen werden.
  • Die Halbleiteranordnung 1 gemäß der vorliegenden Erfindung kann, wie oben beschrieben, zur Zeit eines Bootens bestimmen, ob eine Fehlerprüfung an aus einem externen Speicher geladenen Daten durchzuführen ist. Als Ergebnis besteht keine Notwendigkeit, eine Fehlerprüfung jedesmal an Daten durchzuführen, die geladen werden, jedesmal wenn ein Booten vorgenommen wird. Dies verkürzt die intermittierende Operationszeit um die Zeit, die benötigt wird, um diese Fehlerprüfungen durchzuführen, was zu einer Verringerung des Energieverbrauchs führt, der einen nutzlosen Leckstrom begleitet.
  • In dem obigen Beispiel ist der Block 2, wo immer Energie angelegt wird, innerhalb der Halbleiteranordnung 1. Die Funktion des Blocks 2 kann außerhalb der Halbleiteranordnung 1 lokalisiert sein. In diesem Fall enthält die Halbleiteranordnung 1 einen Eingangsanschluss zum Akzeptieren von Daten, die anzeigen, ob eine Fehlerprüfung durchgeführt werden muss, und die Fehlerprüfnotwendigkeits-Beurteilungsschaltung 4 beurteilt an Daten, die anzeigen, ob eine Fehlerprüfung durchgeführt werden muss, und die an diesem Eingangsanschluss akzeptiert werden, ob eine Fehlerprüfung durchgeführt werden muss.
  • Nun wird eine Ausführungsform der vorliegenden Erfindung detailliert beschrieben, welche bei einer LSI für Mobiltelefone angewendet wird, die einen intermittierenden Empfang vornehmen.
  • 2 ist eine Ansicht, welche die Struktur des Merkmals eines Systems zeigt, das für eine intermittierende Empfangsoperation notwendig ist.
  • Eine LSI 10 enthält einen Energie ein-Block 11, wo die Energie nicht ausgeschaltet wird, und einen Energie ein/aus-Block 12, wo die Energie für einen intermittierenden Empfangszyklus ein- und ausgeschaltet wird. Der Energie ein/aus-Block 12 enthält eine Logikschaltung 13, die eine Modemsektion zum Modulieren und Demodulieren von Signalen, wie Sprache, und eine CODEC-Sektion zum Vornehmen eines Scrambling-Prozesses und Fehlerkorrekturprozesses enthält, einen DSP 14 zum Steuern der Logikschaltung 13, eine CPU 15 zum Steuern der gesamten LSI 10, und einen internen Bus 16, mit dem der DSP 14 und die LSI 10 verbunden sind. Der in der LSI 10 enthaltene interne Bus 16 ist mit einem externen Speicher zum Booten 18 und einem externen Speicher zum Sichern 19 über einen externen Bus zum Booten/Sichern 17 verbunden.
  • Der externe Speicher zum Booten 18 außerhalb der LSI 10 speichert ein Programm, und der externe Speicher zum Sichern 19 speichert Daten, die der DSP 14 und die CPU 15 bearbeiten.
  • Wenn die Energie innerhalb der LSI 10 ein- und ausgeschaltet wird, gehen Daten, die der DSP 14 und die CPU 15 verarbeitet haben, während die Energie im EIN-Zustand war, verloren, wenn die Energie ausgeschaltet wird. Daher werden die Daten in dem externen Speicher zum Sichern 19 gesichert, bevor die Energie ausgeschaltet wird. Wenn die Energie zum Energie ein/aus-Block 12 für einen intermittierenden Empfang erneut eingeschaltet wird, werden ein in dem externen Speicher zum Booten 18 gespeichertes Programm und in dem externen Speicher zum Sichern 19 gesicherte Daten in Speicher für den DSP 14 und die CPU 15 geladen. Zu dieser Zeit wird eine Prüfsumme genannte Fehlerdetektion an dem geladenen Programm vorgenommen, um zu prüfen, ob das Programm normal gelesen wurde. Bei der vorliegenden Erfindung wird diese Prüfsumme bei Bedarf vorgenommen, und nicht jedesmal wenn ein Booten vorgenommen wird.
  • Nun wird beschrieben, wie zu steuern ist, ob diese Prüfsumme vorgenommen wird oder nicht.
  • 3 ist eine Ansicht, welche die Struktur der Prüfsummen-Steuerung zeigt.
  • Ein Prüfsummen-Steuerregister 20 ist in dem Energie ein-Block 11 in der LSI 10 lokalisiert, wo die Energie nicht ein- oder ausgeschaltet wird. Das Prüfsummen-Steuerregister 20 hält Informationen, die eine Steuerung, ob die Prüfsumme gebildet wird oder nicht, als Flaggenbit anzeigen. In diesem Fall ist das Flaggenbit wie folgt definiert. Wenn das Flaggenbit "0" ist, dann wird die Prüfsumme gebildet. Wenn das Flaggenbit "1" ist, dann wird die Prüfsumme nicht gebildet. Es gibt einen Prüfsummen-Steuerport 21 am DSP 14, und das Prüfsummen-Steuerregister 20 und der Prüfsummen-Steuerport 21 sind durch eine Signalleitung 22 verbunden. Das Prüfsummen-Steuerregister 20 wird über einen Bus außerhalb der LSI 10 oder durch eine interne CPU gesteuert. Der DSP 14 und der Prüfsummen-Steuerport 21 entsprechen der in 1 gezeigten Fehlerprüfnotwendigkeits-Beurteilungsschaltung 4, der DSP 14 entspricht der Fehlerprüfungs-Ausführungsschaltung 5, und das Prüfsummen-Steuerregister 20 entspricht der Fehlerprüfnotwendigkeits-Meldungsschaltung 6.
  • Nun wird ein Boot-Prozess beschrieben, der auf der Basis des Werts des von dem Prüfsummen-Steuerregister 20 gemeldeten Flaggenbits vorgenommen wird.
  • 4 ist ein Flussdiagramm, das die Sequenz von Prozessen zeigt, die in Bezug auf Boot-Programme vorgenommen werden.
  • Zuerst, wenn die Energie zum DSP 14 in dem Energie ein/aus-Block 12 eingeschaltet wird, um einen intermittierenden Empfangsprozess vorzunehmen, lädt der DSP 14 ein Programm aus dem externen Speicher zum Booten 18 in einen Speicher 23 (Schritt S1). Nachdem das Programm geladen wird, wird auf einen Port-Wert am Prüfsummen-Steuerport 21, der mit dem Prüfsummen-Steuerregister 20 verbunden ist, Bezug genommen, und es wird beurteilt, ob eine Prüfsummenflagge "0" ist (Schritt S2). Wenn die Prüfsummenflagge "0" ist, dann wird die Prüfsumme gebildet (Schritt S3), und der Boot-Prozess wird beendet. Wenn die Prüfsummenflagge "1" ist, dann wird eine Steuerung ausgeführt, so dass der Boot-Prozess beendet wird, ohne dass die Prüfsumme gebildet wird.
  • 5 ist eine Ansicht, welche die Differenz zwischen der Zeit, für die die Energie im EIN-Zustand ist, wenn die Prüfsumme gebildet wird, und der Zeit zeigt, für die die Energie im EIN-Zustand ist, wenn die Prüfsumme nicht gebildet wird.
  • Wenn die Prüfsumme zu der Zeit gebildet wird, wenn ein Boot-Prozess vorgenommen wird, dann ist die Energie in dem EIN-Zustand für die Summe der Zeit, die zum Laden eines Programms benötigt wird, der Zeit, die zum Bilden der Prüfsumme benötigt wird, und der Zeit, die zum Vornehmen eines intermittierenden Empfangsprozesses eines intermittierenden Empfangszyklus benötigt wird. Wenn die Prüfsumme hingegen weggelassen wird, dann kann die Zeit eines intermittierenden Empfangszyklus, für den die Energie im EIN-Zustand ist, um die Zeit verkürzt werden, die zum Bilden der Prüfsumme benötigt wird. Wenn die Zeit, für die die Energie im EIN-Zustand ist, verkürzt wird, verringert sich der einen Leckstrom begleitende Energieverbrauch. Als Ergebnis können die Standby-Zeit und die Nonstop-Gesprächszeit verlängert werden.
  • Diese Prüfsumme ist jedoch zur Sicherstellung der Zuverlässigkeit eines Systems notwendig und kann nicht vollständig weggelassen werden. Daher wird es bevorzugt, dass die Steuerung zum periodischen Bilden einer Prüfsumme ausgeübt werden sollte, um die Zuverlässigkeit eines Systems aufrechtzuerhalten.
  • 6 ist eine Ansicht, welche die Details eines Prüfsummen-Steuerregisters zeigt.
  • Das Prüfsummen-Steuerregister 20 enthält ein Flaggenbit FLAGGE und Felder CT5 bis CT0 zum Spezifizieren von Prüfsummen-Ausführungsintervallmalen. Zur Verbesserung der Zuverlässigkeit eines Systems wird eine Steuerung so ausgeübt, dass die Prüfsumme zwangsweise einmal für die Anzahl von Malen vorgenommen wird, die in den Feldern CT5 bis CT0 spezifiziert ist, um die Prüfsummen-Ausführungsintervallmale zu spezifizieren. Die Energie zum Energie ein/aus-Block 12 wird zur Zeit des intermittierenden Empfangs eingeschaltet, und ein Boot-Prozess wird vorgenommen. Es wird angenommen, dass die Prüfsummen-Ausführungsintervallmale beispielsweise auf 20 eingestellt werden. Dann, wenn die Anzahl von Malen, die dieser Boot-Prozess vorgenommen wird, 20 erreicht, wird eine Steuerung ausgeübt, so dass die Prüfsumme zwangsweise gebildet wird. Die Felder CT5 bis CT0 in dem Prüfsummen-Steuerregister 20 entsprechen der in 1 gezeigten Fehlerprüfintervall-Einstellschaltung 7.
  • 7 ist ein Flussdiagramm, das die Sequenz von Prozessen zeigt, die in Bezug auf ein Boot-Programm vorgenommen werden, wobei eine Prüfsumme zwangsweise und periodisch gebildet wird.
  • Zuerst, wenn die Energie zum DSP 14 in dem Energie ein/aus-Block 12 eingeschaltet wird, um einen intermittierenden Empfangsprozess vorzunehmen, lädt der DSP 14 ein Programm aus dem externen Speicher zum Booten 18 in einen Speicher 23 (Schritt S11). Nachdem das Programm geladen wird, wird auf einen Port-Wert am Prüfsummen-Steuerport 21, der mit dem Prüfsummen-Steuerregister 20 verbunden ist, Bezug genommen, und es wird beurteilt, ob eine Prüfsummenflagge "0" ist (Schritt S12). Wenn die Prüfsummenflagge "0" ist, dann wird die Prüfsumme gebildet (Schritt S13), und der Boot-Prozess wird beendet. Wenn die Prüfsummenflagge "1" ist, dann wird beurteilt, ob die Anzahl von Malen, die ein Boot-Prozess vorgenommen wurde, die Prüfsummen-Ausführungsintervallmale erreicht hat (Schritt S14). Wenn die Anzahl von Malen, die ein Boot-Prozess vorgenommen wurde, die Prüfsummen-Ausführungsintervallmale erreicht hat, dann wird die Prüfsumme zwangsweise gebildet (Schritt S13), und der Boot-Prozess wird beendet. Wenn die Anzahl von Malen, die ein Boot-Prozess vorgenommen wurde, die Prüfsummen-Ausführungsintervallmale nicht erreicht hat, dann wird der Boot-Prozess beendet, ohne dass die Prüfsumme gebildet wird.
  • Außerdem kann die Zeit, die für ein Programmladen notwendig ist, das zu der Zeit vorgenommen wird, wenn ein Boot-Prozess vorgenommen wird, weiter verkürzt werden. Nun wird ein Verfahren zum Verkürzen der für ein Programmladen notwendigen Zeit beschrieben.
  • 8 ist eine Ansicht, die ein Beispiel des Teilens eines Programmspeicherbereichs in einem Speicher zeigt.
  • Der externe Speicher zum Booten 18, der Programme speichert, wird in einen Speicherbereich 18a intermittierender Empfangsprogramme und einen Speicherbereich 18b anderer Programme geteilt. Der Speicherbereich 18a intermittierender Empfangsprogramme speichert nur Programme, die für einen intermittierenden Empfangsprozess notwendig sind, und der Speicherbereich 18b anderer Programme speichert andere Programme, wie eines für einen Gesprächsprozess.
  • Als Ergebnis müssen nur die Programme, die für einen intermittierenden Empfangsprozess notwendig sind, aus dem Speicherbereich 18a intermittierender Empfangsprogramme zu der Zeit geladen werden, wenn ein Boot-Prozess vorgenommen wird. Verglichen mit einem Fall, wo alle Programme geladen werden, kann daher die Zeit eines intermittierenden Empfangszyklus verkürzt werden, für den die Energie im EIN-Zustand ist. Dies verringert den einen Leckstrom begleitenden Energieverbrauch, und die Lebensdauer einer Batterie kann verlängert werden.
  • In dem Speicherbereich 18b anderer Programme gespeicherte Programme werden als Ergebnis des intermittierenden Empfangsprozesses zusätzlich geladen, wenn es einen ankommenden Ruf gibt.
  • 9 ist ein Flussdiagramm, das die Sequenz von Prozessen zeigt, die in Bezug auf geteilte Boot-Programme vorgenommen werden.
  • Zuerst, wenn die Energie zum DSP 14 in dem Energie ein/aus-Block 12 eingeschaltet wird, um einen intermittierenden Empfangsprozess vorzunehmen, lädt der DSP 14 ein Programm für einen intermittierenden Empfang aus dem Speicherbereich 18a intermittierender Empfangsprogramme in dem externen Speicher zum Booten 18 in den Speicher 23 (Schritt S21). Nachdem das Programm für einen intermittierenden Empfang geladen wird, wird eine Prüfsumme gebildet, um zu beurteilen, ob ein Fehler aufgetreten ist (Schritt S22). Wenn ein Fehler aufgetreten ist, dann wird Schritt S21 wiederholt, um das Programm für einen intermittierenden Empfang neu zu laden. Wenn durch die Prüfsumme kein Fehler detektiert wird (oder wenn die Prüfsumme weggelassen wird), dann wird ein intermittierender Empfangsprozess vorgenommen (Schritt S23). Durch das Vornehmen des intermittierenden Empfangsprozesses wird beurteilt, ob es einen ankommenden Ruf einer lokalen Gruppe gibt (Schritt S24).
  • Wenn es einen ankommenden Ruf einer lokalen Gruppe gibt, lädt der DSP 14 andere Programme aus dem Speicherbereich 18b anderer Programme in dem externen Speicher zum Booten 18 (Schritt S25). Nachdem die anderen Programme geladen werden, wird eine Prüfsumme gebildet, um zu beurteilen, ob ein Fehler aufgetreten ist (Schritt S26). Wenn ein Fehler aufgetreten ist, dann wird Schritt S25 wiederholt, um die anderen Programme neu zu laden. Wenn durch die Prüfsumme kein Fehler detektiert wird (oder wenn die Prüfsumme weggelassen wird), dann wird eine Verarbeitung eines ankommenden Rufs einer lokalen Gruppe vorgenommen (Schritt S27). Durch diese Verarbeitung eines ankommenden Rufs einer lokalen Gruppe wird beurteilt, ob das Ergebnis der Decodierung einer Nachricht normal ist (Schritt S28). Wenn das Ergebnis der Decodierung der Nachricht normal ist, dann wird die Verarbeitung eines ankommenden Rufs vorgenommen (S29). Wenn das Ergebnis der Decodierung der Nachricht abnormal ist, dann wird eine Fehlerverarbeitung vorgenommen (Schritt S30).
  • Wenn die Beurteilung, dass es keinen ankommenden Ruf einer lokalen Gruppe gibt, in Schritt S24 erfolgt, dann werden Daten, die der DSP 14 und die CPU 15 verarbeitet haben, in dem externen Speicher zum Sichern 19 gesichert (Schritt S31), und die Energie wird ausgeschaltet.
  • Der Energieverbrauch kann durch das Weglassen der Prüfsumme verringert werden, wie oben beschrieben. Auch wenn ein Prüfsummenfehler als Ergebnis des Weglassens der Prüfsumme auftritt, kann dieser Fehler zur Zeit des Decodierens einer Nachricht detektiert werden. Daher stellt dies kein ernsthaftes Betriebshindernis dar. Wenn ein Booten vorgenommen wird, ist außerdem die Möglichkeit, dass ein Prüfsummenfehler aus einem anderen Grund als einem Hardware-Ausfall auftritt, gering und vernachlässigbar.
  • Die Halbleiteranordnung gemäß der vorliegenden Erfindung, wie im Vorstehenden beschrieben wurde, enthält eine Fehlerprüfnotwendigkeits-Beurteilungsschaltung, um zu beurteilen, ob eine Fehlerprüfung an Daten zum Booten durchge führt werden muss, die aus einem externen Speicher zur Zeit eines Bootens geladen werden, und eine Fehlerprüfung wird in Übereinstimmung mit einer durch die Fehlerprüfnotwendigkeits-Beurteilungsschaltung erfolgten Beurteilung durchgeführt. Als Ergebnis kann eine Fehlerprüfung weggelassen werden, die an Daten zum Booten durchgeführt wird, jedesmal wenn eine intermittierende Operation vorgenommen wird. Daher kann die Zeit verkürzt werden, die zum Vornehmen eines Fehlerprüfprozesses benötigt wird. Das heißt, die Zeit, für die die Energie im EIN-Zustand ist, kann verkürzt werden, und der einen Leckstrom begleitende Energieverbrauch kann verringert werden.
  • Ferner wird in der bevorzugten Ausführungsform, die bei Mobiltelefonen angewendet wird, nur ein Programm, das für einen intermittierenden Empfangsprozess notwendig ist, zur Zeit eines Bootens geladen. Dies verkürzt die Zeit, die zum Laden eines Programm benötigt wird. Ähnlich kann die Zeit, für die die Energie im EIN-Zustand ist, verkürzt werden, und der einen Leckstrom begleitende Energieverbrauch kann verringert werden.
  • Eine Verringerung des einen Leckstrom begleitenden Energieverbrauchs verlängert die Lebensdauer von Batterien. Außerdem können Batterien mit geringerer Kapazität mit derselben Lebensdauer verwendet werden, was zu kompakteren, leichteren tragbaren Fernterminaleinheiten führt.
  • Das Obige ist nur als Beispiel der Prinzipien der vorliegenden Erfindung anzusehen. Da für Fachleute zahlreiche Modifikationen und Änderungen leicht ersichtlich sind, soll die Erfindung ferner nicht auf die genaue Konstruktion sowie gezeigte und beschriebene Anwendungen beschränkt sein, und demgemäß ist davon auszugehen, dass alle geeigneten Modifikationen und Äquivalente in den Umfang der Erfindung in den beigeschlossenen Ansprüchen fallen.

Claims (14)

  1. Halbleiteranordnung (1), mit einem intermittierenden Operationsblock (3), wobei das Anlegen und Trennen von Energie periodisch und wiederholt vorgenommen werden, welcher intermittierende Operationsblock (3) betreibbar ist, Daten zum Booten darin in einem externen Speicher bei jedem Trennen von Energie zu sichern, und einen Boot-Prozess vornimmt, der das Laden der Daten zum Booten aus dem externen Speicher bei jedem Anlegen von Energie enthält; dadurch gekennzeichnet, dass die Halbleiteranordnung umfasst: eine Fehlerprüfnotwendigkeits-Beurteilungsschaltung (4), die eingerichtet ist anzuzeigen, wenn die Anzahl von Malen, die ein Boot-Prozess vorgenommen wurde, eine bestimmte Anzahl erreicht, dass eine Fehlerprüfung an den Daten zum Booten durchgeführt werden muss, die aus dem externen Speicher durch den Boot-Prozess geladen werden, der zur Zeit des Anlegens von Energie an den intermittierenden Operationsblock (3) vorgenommen wird; und eine Fehlerprüfungs-Ausführungsschaltung (5), die eingerichtet ist, eine Fehlerprüfung an den Daten zum Booten in dem Fall durchzuführen, in dem die Fehlerprüfnotwendigkeits-Beurteilungsschaltung (4) anzeigt, dass eine Fehlerprüfung durchgeführt werden muss.
  2. Halbleiteranordnung nach Anspruch 1, ferner mit einem Eingangsanschluss zum Akzeptieren von Fehlerprüfnotwendigkeitsdaten, um Instruktionen von der Außenseite darüber zu erteilen, ob eine Fehlerprüfung durchgeführt werden muss, wobei die Fehlerprüfnotwendigkeits-Beurteilungsschaltung (4) an den Fehlerprüfnotwendigkeitsdaten beurteilt, die der Fehlerprüfnotwendigkeits-Beurteilungsschaltung (4) von der Außenseite gemeldet werden, ob eine Fehlerprüfung durchgeführt werden muss.
  3. Halbleiteranordnung nach Anspruch 1 oder 2, ferner mit einer Fehlerprüfnotwendigkeits-Meldungsschaltung (6) zum Melden von Fehlerprüfnotwendigkeitsdaten an die Fehlerprüfnotwendigkeits-Beurteilungsschaltung (4), um Instruktionen darüber zu erteilen, ob eine Fehlerprüfung durchgeführt werden muss.
  4. Halbleiteranordnung nach Anspruch 3, bei welcher die Fehlerprüfnotwendigkeits-Meldungsschaltung (6) in einem Block (2) lokalisiert ist, wo die Energie nicht getrennt wird.
  5. Halbleiteranordnung nach Anspruch 3 oder 4, bei welcher die Fehlerprüfnotwendigkeits-Meldungsschaltung (6) ein Steuerregister ist, welches ein Flaggenbit speichert, das anzeigt, ob eine Fehlerprüfung durchgeführt werden muss.
  6. Halbleiteranordnung nach Anspruch 3, 4 oder 5, ferner mit einer Fehlerprüfintervall-Einstellschaltung (7) zum zwangsweisen Einstellen von Fehlerprüfnotwendigkeitsdaten, bei denen von der Fehlerprüfnotwendigkeits-Meldungsschaltung (6) an die Fehlerprüfnotwendigkeits-Beurteilungsschaltung (4) Daten gemeldet werden, die anzeigen, dass eine Fehlerprüfung nur zu der Zeit durchgeführt werden muss, wenn die Anzahl von Malen, die ein Booten vorgenommen wird, eine bestimmte Anzahl erreicht.
  7. Halbleiteranordnung nach Anspruch 6, bei welcher die Fehlerprüfintervall-Einstellschaltung (7) in einem Block (2) lokalisiert ist, wo die Energie nicht getrennt wird.
  8. Halbleiteranordnung nach Anspruch 6 oder 7, bei welcher die Fehlerprüfintervall-Einstellschaltung (7) willkürlich die Anzahl von Malen, die das Booten vorgenommen wird, einstellen kann, wobei diese ein Zyklus ist, in dem eine Fehlerprüfung durchgeführt wird.
  9. Tragbare Fernterminaleinheit, bei welcher Energie für Blöcke (3), die für einen intermittierenden Empfangssteuerprozess nicht notwendig sind, für eine Periode getrennt wird, wenn die Einheit, in einem Standby-Zustand, keinen intermittierenden Empfang vornimmt, wobei die Einheit einen Speicher umfasst, dem während des Standby-Zustands weiterhin Energie zugeführt wird, welche Blöcke (3) betreibbar sind, Daten zum Booten darin in dem Speicher bei jedem Trennen von Energie zu sichern, und einen Boot-Prozess vorzunehmen, der das Laden der Daten zum Booten aus dem Speicher bei jedem Anlegen von Energie enthält; dadurch gekennzeichnet, dass die tragbare Fernterminaleinheit umfasst: eine Fehlerprüfnotwendigkeits-Beurteilungsschaltung (4), die eingerichtet ist anzuzeigen, wenn die Anzahl von Malen, die ein Boot-Prozess vorgenommen wird, eine bestimmte Anzahl erreicht, dass eine Fehlerprüfung an den Daten zum Booten durchgeführt werden muss, die aus dem externen Speicher durch den Boot-Prozess geladen werden, der zu der Zeit vorgenommen wird, wenn Energie angelegt wird, um den intermittierenden Empfang vorzunehmen; und eine Fehlerprüfungs-Ausführungsschaltung (5), die eingerichtet ist, eine Fehlerprüfung an den Daten zum Booten in dem Fall durchzuführen, in dem die Fehlerprüfnotwendigkeits-Beurteilungsschaltung (4) anzeigt, dass eine Fehlerprüfung durchgeführt werden muss.
  10. Tragbare Fernterminaleinheit nach Anspruch 9, ferner mit: einer Fehlerprüfnotwendigkeits-Meldungsschaltung (6) zum Melden an die Fehlerprüfnotwendigkeits-Beurteilungsschaltung (4), ob eine Fehlerprüfung durchgeführt werden muss; und einer Fehlerprüfintervall-Einstellschaltung (7), um zu bewirken, dass die Fehlerprüfnotwendigkeits-Meldungsschaltung (6) der Fehlerprüfnotwendigkeits-Beurteilungsschaltung (4) meldet, dass eine Fehlerprüfung zu der Zeit durchgeführt werden muss, wenn die Anzahl von Malen, die ein Booten vorgenommen wird, die bestimmte Anzahl erreicht.
  11. Tragbare Fernterminaleinheit nach Anspruch 10, bei welcher die Fehlerprüfnotwendigkeits-Meldungsschaltung (6) und die Fehlerprüfintervall-Einstellschaltung (7) in einem Block (2) lokalisiert sind, wo die Energie nicht getrennt wird.
  12. Tragbare Fernterminaleinheit nach Anspruch 10 oder 11, bei welcher die Fehlerprüfintervall-Einstellschaltung (7) willkürlich die Anzahl von Malen, die das Booten vorgenommen wird, einstellen kann, wobei diese ein Zyklus ist, in dem eine Fehlerprüfung durchgeführt wird.
  13. Intermittierendes Empfangsverfahren, bei welchem Energie für Blöcke (3) in einer tragbaren Fernterminaleinheit, die für einen intermittierenden Empfangssteuerprozess nicht notwendig sind, für eine Periode getrennt wird, wenn die Einheit, in einem Standby-Zustand, keinen intermittierenden Empfang vornimmt, und Energie an Blöcke (3) in der tragbaren Fernterminaleinheit angelegt wird, die für einen intermittierenden Empfangssteuerprozess zur Zeit eines intermittierenden Empfangs notwendig sind, bei welchem Verfahren bei jedem Trennen von Energie die Blöcke (3) Daten zum Booten darin in einem Speicher sichern, dem Energie während des Standby-Zustands weiterhin zugeführt wird, und bei jedem Anlegen von Energie die Blöcke (3) einen Boot-Prozess vornehmen, der das Laden der Daten zum Booten aus dem Speicher enthält; dadurch gekennzeichnet, dass das intermittierende Empfangsverfahren die Schritte umfasst: Laden nur eines Programms, das für den intermittierenden Empfangsprozess notwendig ist, aus dem Speicher; Beurteilen, ob die Anzahl von Malen, die ein Boot-Prozess vorgenommen wird, eine bestimmte Anzahl erreicht hat; und, wenn die Anzahl von Malen, die ein Boot-Prozess vorgenommen wird, die bestimmte Anzahl erreicht, Durchführen einer Fehlerprüfung an dem geladenen Programm.
  14. Intermittierendes Empfangsverfahren nach Anspruch 13, welches ferner den Schritt des Ladens übriger Programme aus dem Speicher in dem Fall umfasst, dass es einen ankommenden Ruf einer lokalen Gruppe zur Zeit des intermittierenden Empfangssteuerprozesses gibt.
DE60215445T 2001-12-18 2002-08-14 Halbleiterbauteil, tragbares Endgerät und Intermittierendes Empfangsverfahren Expired - Lifetime DE60215445T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001384256 2001-12-18
JP2001384256A JP4162401B2 (ja) 2001-12-18 2001-12-18 携帯端末装置および間欠受信方法

Publications (2)

Publication Number Publication Date
DE60215445D1 DE60215445D1 (de) 2006-11-30
DE60215445T2 true DE60215445T2 (de) 2007-02-01

Family

ID=19187707

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60215445T Expired - Lifetime DE60215445T2 (de) 2001-12-18 2002-08-14 Halbleiterbauteil, tragbares Endgerät und Intermittierendes Empfangsverfahren

Country Status (7)

Country Link
US (1) US7007202B2 (de)
EP (1) EP1322100B1 (de)
JP (1) JP4162401B2 (de)
KR (1) KR100838008B1 (de)
CN (1) CN1194379C (de)
DE (1) DE60215445T2 (de)
TW (1) TW556419B (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003209616A (ja) * 2002-01-15 2003-07-25 Fujitsu Ltd 半導体装置および携帯端末装置
US20050066206A1 (en) * 2003-09-24 2005-03-24 John Beers Storage device configuration
JP4601968B2 (ja) * 2004-01-19 2010-12-22 大日本印刷株式会社 データ整合性検査を省けるicカードおよびicカード用プログラム
JP4534498B2 (ja) 2004-01-28 2010-09-01 ソニー株式会社 半導体装置およびその起動処理方法
US7266727B2 (en) * 2004-03-18 2007-09-04 International Business Machines Corporation Computer boot operation utilizing targeted boot diagnostics
US7590918B2 (en) * 2004-09-10 2009-09-15 Ovonyx, Inc. Using a phase change memory as a high volume memory
JP4556581B2 (ja) * 2004-09-14 2010-10-06 日本電気株式会社 携帯端末装置、携帯端末制御方法及びプログラム
EP1983663A4 (de) * 2006-02-08 2010-01-13 Nec Corp Mobiles endgerät und kommunikationsverfahren
JP2009177774A (ja) * 2007-12-27 2009-08-06 Kyocera Corp 信号処理装置、携帯通信端末装置及び無線通信システム
US8539472B2 (en) 2010-06-09 2013-09-17 Lear Corporation Method and system of updating shared memory
US8495601B2 (en) 2010-06-09 2013-07-23 Lear Corporation Shared memory architecture

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5390324A (en) * 1992-10-02 1995-02-14 Compaq Computer Corporation Computer failure recovery and alert system
EP0613094A3 (de) * 1993-02-25 1994-11-09 Fluke Corp Signalverarbeitungssystem mit digitalem signalprozessorgestützten CPU.
US6381694B1 (en) * 1994-02-18 2002-04-30 Apple Computer, Inc. System for automatic recovery from software problems that cause computer failure
US5910944A (en) * 1997-02-28 1999-06-08 Motorola, Inc. Radio telephone and method for operating a radiotelephone in slotted paging mode
US5978913A (en) * 1998-03-05 1999-11-02 Compaq Computer Corporation Computer with periodic full power-on self test
US6807643B2 (en) * 1998-12-29 2004-10-19 Intel Corporation Method and apparatus for providing diagnosis of a processor without an operating system boot
US6640316B1 (en) * 2000-05-23 2003-10-28 Dell Products L.P. Boot recovery of simple boot BIOS
JP4434539B2 (ja) * 2001-12-26 2010-03-17 富士通マイクロエレクトロニクス株式会社 プロセッサおよびそのブート方法
US7010723B2 (en) * 2002-02-11 2006-03-07 Intel Corporation Method to couple integrated circuit packages to bonding pads having vias

Also Published As

Publication number Publication date
JP4162401B2 (ja) 2008-10-08
DE60215445D1 (de) 2006-11-30
TW556419B (en) 2003-10-01
CN1427448A (zh) 2003-07-02
EP1322100A3 (de) 2004-05-06
CN1194379C (zh) 2005-03-23
KR20030051179A (ko) 2003-06-25
US20030115507A1 (en) 2003-06-19
EP1322100A2 (de) 2003-06-25
KR100838008B1 (ko) 2008-06-12
EP1322100B1 (de) 2006-10-18
JP2003188798A (ja) 2003-07-04
US7007202B2 (en) 2006-02-28

Similar Documents

Publication Publication Date Title
DE60215445T2 (de) Halbleiterbauteil, tragbares Endgerät und Intermittierendes Empfangsverfahren
DE69733854T2 (de) Schaltung zur Auswahl und Bestimmung eines Master-Batteriepakets in einem Computersystem
DE10160620C1 (de) Tragbare elektronische Vorrichtung mit Einrichtung zur Wiederherstellung nach einem Netzausfall und Verfahren zu deren Betrieb
DE69728293T2 (de) Notruftelefon das automatisch eine fast leere Batterie signalisiert
DE4413674C2 (de) Stromversorgungs-Steuerungssystem für tragbare Datenverarbeitungsgeräte und Verfahren zum Betreiben dieses Systems
DE10231160B4 (de) Unterbrechungsfreie Leistungsversorgung
DE102013109644A1 (de) Schaltungsanordnung und Verfahren zur Steuerung eines Niederleistungsmodus
DE19611942C2 (de) Halbleiterschaltkreis für ein elektronisches Steuergerät
EP1612648B1 (de) Konfiguration von Bauelementen bei einem Übergang von einem Niedrigleistungs-Betriebsmodus in einen Normalleistungs-Betriebsmodus
DE102010032758A1 (de) Computersystem, Verfahren zum Programmieren einer Echtzeituhr und Computerprogrammprodukt
DE112015003256B4 (de) Stromversorgungssteuersystem
DE102006048319A1 (de) Multichip-Halbleiterspeicherelement
DE102018101028B3 (de) Mikrocontrollersystem mit schaltungsinternem Debugger
EP3663927B1 (de) Verfahren zum energiesparenden betreiben eines sicherheitselements einer ein-chip-system-vorrichtung, und ein-chip-system-vorrichtung
DE112012002032T5 (de) USB-HOST-Aufwecken über eine USB-Einrichtung, wenn diese in einem abgeschalteten Modus ist
DE112006000548B4 (de) Vorrichtung, System und Verfahren, das einen Mobiltelefon-Stack in eine erweiterte Firmware-Schnittstellen (EFI)-Schicht integrieren kann
DE112016007555T5 (de) Standby -Zustands-Haltevorrichtung
DE112005003191T5 (de) Verfahren, Vorrichtung und System zum Generieren einer Unterbrechung durch Überwachen einer externen Schnittstelle
DE10338273A1 (de) Halbleiterspeicherbauelement und Zugriffsverfahren hierfür
DE69823138T2 (de) Elektrische Trennung und automatischer Wiederanschluss von Batterieüberwachungsschaltungen
DE112012005596B4 (de) Stromquellen-Systemvorrichtung
DE102008057613A1 (de) Schaltungsanordnung mit einer Transceiverschaltung für ein Bussystem und Knoten für ein Bussystem
DE112018005673T5 (de) Konfigurierbares leeren von daten aus einem flüchtigen speicher in einen nicht flüchtigen speicher
EP1577738A2 (de) Pocket PC mit verschiedenen Betriebszuständen
DE112017002838T5 (de) Systemstromversorgungsschaltung, elektronisches gerät und schutzverfahren für elektronisches gerät

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: FUJITSU MICROELECTRONICS LTD., TOKYO, JP

8327 Change in the person/name/address of the patent owner

Owner name: FUJITSU SEMICONDUCTOR LTD., YOKOHAMA, KANAGAWA, JP

8328 Change in the person/name/address of the agent

Representative=s name: SEEGER SEEGER LINDNER PARTNERSCHAFT PATENTANWAELTE