JP4434539B2 - プロセッサおよびそのブート方法 - Google Patents
プロセッサおよびそのブート方法 Download PDFInfo
- Publication number
- JP4434539B2 JP4434539B2 JP2001394157A JP2001394157A JP4434539B2 JP 4434539 B2 JP4434539 B2 JP 4434539B2 JP 2001394157 A JP2001394157 A JP 2001394157A JP 2001394157 A JP2001394157 A JP 2001394157A JP 4434539 B2 JP4434539 B2 JP 4434539B2
- Authority
- JP
- Japan
- Prior art keywords
- checksum
- power
- turned
- value
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/40—Transformation of program code
- G06F8/54—Link editing before load time
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
- H04W52/02—Power saving arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Power Sources (AREA)
- Detection And Correction Of Errors (AREA)
- Stored Programmes (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はプロセッサおよびそのブート方法に関し、移動通信システム、特に広帯域符号分割多元接続（Ｗ−ＣＤＭＡ：Wideband Code Division Multiple Access）方式におけるベースバンドＬＳＩ（Large-Scale Integration）の中のプロセッサおよびそのブート方法に関する。
【０００２】
近年、移動通信システムの携帯端末に用いられているＷ−ＣＤＭＡ用ベースバンドＬＳＩでは、使用時以外の待機状態で着信確認のために行っている間欠受信動作のときには着信動作に必要なブロックの電源をオンし、それ以外は電源をオフしてバッテリの消費電力を低減し、連続通話時間および待ち受け時間を長くすることが行われている。
【０００３】
【従来の技術】
図７は従来のプロセッサのブート方法を説明する図である。
この図において、ＤＳＰ（Digital Signal Processor）１０１は、たとえばＷ−ＣＤＭＡ用ベースバンドＬＳＩでは、音声などの信号を変復調するモデム部およびスクランブル処理および誤り訂正処理を行うコーデック部を制御するプロセッサであり、待ち受け状態における間欠受信期間で電源がオンされ、それ以外の期間では電源がオフされるようなブロックに含まれている。このＤＳＰ１０１には、命令を格納する命令メモリ１０２およびテーブルデータを格納するテーブルデータメモリ１０３が接続されている。ＤＳＰ１０１は、また、プログラムの命令および初期値としてのテーブルデータを格納するブートＲＯＭ１０４と、間欠受信動作終了時におけるテーブルデータを格納するバックアップメモリ１０５と、このバックアップメモリ１０５におけるテーブルデータの転送制御を行うＣＰＵ（Central Processing Unit）１０６とが接続されている。これらバックアップメモリ１０５およびＣＰＵ１０６は、使用時は電源がオフされないブロックに含まれている。
【０００４】
ここで、最初に電源がオンされたとき、ＤＳＰ１０１は、まず、ブートＲＯＭ１０４から命令を読み込み、命令メモリ１０２に書き込む（経路ａ）。次に、ＤＳＰ１０１は、ブートＲＯＭ１０４からテーブルデータを読み込み、テーブルデータメモリ１０３に書き込む（経路ｂ）。そして、書き込み終了後に、命令およびテーブルデータのデータを足し合わせて、一緒に読み込んだ期待値と合っているかどうかチェックする(以下、チェックサムと呼ぶ)。この足し合わせた値と期待値とが合っている場合には、ＤＳＰ１０１がブートＲＯＭ１０４からデータを正しく読み込んだことが分かる。その後、ＤＳＰ１０１は、命令メモリ１０２のプログラムおよびテーブルデータメモリ１０３のテーブルデータ（初期値）を使って間欠受信処理が実行される。
【０００５】
間欠受信動作のときは、ＤＳＰ１０１、命令メモリ１０２およびテーブルデータメモリ１０３を含むブロックの電源がオンされる。これにより、ＤＳＰ１０１は、ブートＲＯＭ１０４から、まず、命令を読み込んで命令メモリ１０２に書き込み（経路ａ）、テーブルデータを読み込んでテーブルデータメモリ１０３に書き込み（経路ｂ）、この書き込み終了後に、チェックサムを実行し、次に、前回の電源オフ時にバックアップメモリ１０５に待避されていたテーブルデータがＣＰＵ１０６を経由して読み込まれ、テーブルデータメモリ１０３に書き込まれる（経路ｃ）。このとき、ブートＲＯＭ１０４から読み込まれたテーブルデータメモリ１０３のテーブルデータは、バックアップメモリ１０５のテーブルデータによって上書きされる。その後、ＤＳＰ１０１は、命令メモリ１０２のプログラムおよびテーブルデータメモリ１０３のテーブルデータを使って間欠受信処理が実行される。
【０００６】
【発明が解決しようとする課題】
しかし、従来のプロセッサのブート方法では、最初の電源オンのときおよび間欠動作時の電源オンのときのブート時に、ブートＲＯＭからプログラムおよびテーブルデータの両方を読み込んでいるが、間欠動作の電源オンのときは、初期値のテーブルデータがバックアップされたテーブルデータで上書きされるため、初期値のテーブルデータの読み込み動作が不要であり、回路の無駄な動作による消費電力が増えて、それだけバッテリの使用時間が短くなっているという問題点があった。
【０００７】
本発明はこのような点に鑑みてなされたものであり、無駄な回路動作をしないようにして消費電力を低減させることができるプロセッサおよびそのブート方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
図１は上記目的を達成する本発明の原理図である。
本発明によるプロセッサ１は、これが組み込まれたシステムの電源オンか間欠動作時の電源オンかを判断する電源種別判断手段２と、この電源種別判断手段２での判断に応じて、ブートＲＯＭ５から命令、テーブルデータおよび第１のチェックサム期待値を読み込むか、ブートＲＯＭ５から命令および第２のチェックサム期待値を読み込むとともにバックアップメモリ６から前回の電源オフ時にバックアップしておいたテーブルデータを読み込むかを制御する読み込み選択手段３と、この読み込み選択手段３によって選択的に読み込まれて命令格納手段７およびテーブルデータ格納手段８に格納された命令およびテーブルデータに対してチェックサムを行うチェックサム実行手段４とを備えている。
【０００９】
最初の電源オンのときには、電源種別判断手段２はシステムの電源オンを認識し、この認識に応じて読み込み選択手段３は、ブートＲＯＭ５から命令、テーブルデータおよび第１のチェックサム期待値を読み込み、命令は命令格納手段７に格納し、テーブルデータはテーブルデータ格納手段８に書き込む。これらの書き込みが終了後、チェックサム実行手段４は、命令格納手段７に格納された命令およびテーブルデータ格納手段８に格納されたテーブルデータに対してデータ値の合計と、その合計値と第１のチェックサム期待値との照合とを行う。この照合が一致すれば、命令およびテーブルデータは正しく読み込まれたことになる。
【００１０】
次に、間欠動作の電源オンのときは、電源種別判断手段２は間欠動作の電源オンを識別し、この識別に応じて読み込み選択手段３は、ブートＲＯＭ５から命令および第２のチェックサム期待値を読み込み、命令を命令格納手段７に格納するとともに、バックアップメモリ６に待避しておいたテーブルデータを読み込んでテーブルデータ格納手段８に書き込む。命令の書き込みが終了後、チェックサム実行手段４は、命令格納手段７に格納された命令のデータに対してデータ値の合計と、その合計値と第２のチェックサム期待値との照合とを行う。
【００１１】
このように、チェックサム期待値として、命令およびテーブルデータから作られる第１のチェックサム期待値と命令のみから作られる第２のチェックサム期待値との２つを用意し、最初の電源オンのときには、命令およびテーブルデータを読み込み、第１のチェックサム期待値を使ってチェックサムを行うのに対し、間欠動作のときには、命令を読み込み、第２のチェックサム期待値を使ってチェックサムを行うように構成したので、間欠動作のブート時におけるブートＲＯＭからのテーブルデータの読み込みがなくなり、それだけ、プロセッサが電源オンしている時間を短縮することができ、消費電力を低減させることができる。
【００１２】
【発明の実施の形態】
まず、本発明の概略について図面を参照して説明する。
図１は本発明によるプロセッサの原理的な構成を示す図である。
【００１３】
本発明によるプロセッサ１は、電源種別判断手段２と、読み込み選択手段３と、チェックサム実行手段４とを備えている。電源種別判断手段２は、このプロセッサ１が組み込まれたシステムの電源オンか間欠動作時の電源オンかを判断する機能を有している。読み込み選択手段３は、電源種別判断手段２での判断に応じてブート時にロードされるデータを選択する機能を有している。すなわち、読み込み選択手段３は、システムの電源オンの場合は、ブートＲＯＭ５に格納されている命令、テーブルデータおよび第１のチェックサム期待値を読み込み、間欠動作時の電源オンの場合は、ブートＲＯＭ５に格納されている命令および第２のチェックサム期待値を読み込む他にバックアップメモリ６に待避されているテーブルデータを読み込むように制御する。チェックサム実行手段４は、システムの電源オンの場合は、読み込まれた命令、テーブルデータおよび第１のチェックサム期待値を用いてチェックサムを実行し、間欠動作時の電源オンの場合は、読み込まれた命令および第２のチェックサム期待値を用いてチェックサムを実行する機能を有する。
【００１４】
次に、図２を参照してこのプロセッサのブート方法を説明する。
図２はプロセッサのブート時の処理の流れを示すフローチャートである。
まず、電源がオンされると、電源種別判断手段２がシステム電源オンかどうかを判断する（ステップＳ１）。システムの電源オンの場合は、読み込み選択手段３がブートＲＯＭ５から命令、テーブルデータおよび第１のチェックサム期待値を読み込み、命令を命令格納手段７に書き込み、テーブルデータをテーブルデータ格納手段８に書き込む（ステップＳ２）。これらの書き込みが終了後、チェックサム実行手段４が命令格納手段７およびテーブルデータ格納手段８に書き込まれた命令およびテーブルデータの合計値の計算とその合計値と第１のチェックサム期待値との照合を行い（ステップＳ３）、命令格納手段７に書き込まれた命令によるブートプログラムが起動される。
【００１５】
一方、ステップＳ１の判断にて、電源種別判断手段２が間欠動作時の電源オンであると判断すれば、読み込み選択手段３がブートＲＯＭ５から命令および第２のチェックサム期待値を読み込み、命令を命令格納手段７に書き込み（ステップＳ４）、チェックサム実行手段４が命令格納手段７に書き込まれた命令と第２のチェックサム期待値とを使用してチェックサムを実行する（ステップＳ５）。このとき、読み込み選択手段３はブートＲＯＭ５からテーブルデータの読み込みを行わないので、ブートＲＯＭ５からの読み込み時間が短縮され、プロセッサが電源オンしている間欠動作時間を短くすることができる。次に、読み込み選択手段３はバックアップメモリ６から前回の間欠動作終了時に待避したテーブルデータを読み込み、テーブルデータ格納手段８に書き込んで（ステップＳ６）、命令格納手段７に書き込まれた命令によるブートプログラムが起動される。
【００１６】
次に、本発明の実施の形態を、Ｗ−ＣＤＭＡ用ベースバンドＬＳＩのＤＳＰに適用した場合を例にして説明する。
図３はＤＳＰ周りの要部構成を示す図、図４はブートＲＯＭの詳細を示す図である。
【００１７】
ＤＳＰ１０は、Ｗ−ＣＤＭＡ用ベースバンドＬＳＩにて、待ち受け状態における間欠受信動作期間で電源がオンされ、それ以外の休止期間で電源がオフされるようなブロック１１に設けられている。このブロック１１には、メモリ１２を備え、このメモリ１２は、プログラム領域１３およびテーブルデータ領域１４を有している。ＤＳＰ１０は、電源種別判断手段を構成する読み込み制御ポート１５を有し、この読み込み制御ポート１５は、読み込み制御レジスタ１６に接続されている。この読み込み制御レジスタ１６は、ＤＳＰ１０が間欠受信を休止している期間で電源がオフされないブロックに配置され、たとえばシステム電源がオンのときに値”０”の制御フラグを読み込み制御ポート１５に通知し、システムが動作した後は値”１”の制御フラグを読み込み制御ポート１５に通知する。
【００１８】
ＤＳＰ１０は、ブート時に読み込まれるデータを格納したブートＲＯＭ１７が接続されている。このブートＲＯＭ１７は、図４に詳細を示したように、プログラム領域１７ａ、テーブルデータ領域１７ｂ、第１チェックサム期待値領域１７ｃおよび第２チェックサム期待値領域１７ｄを有している。第１チェックサム期待値領域１７ｃには、プログラム領域１７ａに格納されたプログラムのデータとテーブルデータ領域１７ｂに格納されたテーブルデータとから作られた第１のチェックサム期待値が格納され、第２チェックサム期待値領域１７ｄには、プログラム領域１７ａに格納されたプログラムのデータから作られた第２のチェックサム期待値が格納される。実際には、これらの第１および第２のチェックサム期待値は、プログラム領域１７ａに格納されたプログラムのうち、チェックサムプログラムの中に埋め込まれている。
【００１９】
ＤＳＰ１０は、また、間欠受信動作終了時にテーブルデータ領域１４にあるテーブルデータを格納するバックアップメモリ１８と、このバックアップメモリ１８に対してテーブルデータの転送制御を行うＣＰＵ１９とが接続されている。これらバックアップメモリ１８およびＣＰＵ１９も、ＤＳＰ１０が間欠受信を休止している期間で電源がオフされないブロックに配置されている。
【００２０】
図５はシステムの電源がオンしたときのＤＳＰのブート方法を説明する図である。
システムの電源がオンされたとき、読み込み制御レジスタ１６は値”０”の制御フラグを読み込み制御ポート１５に通知している。したがって、ＤＳＰ１０は、読み込み制御ポート１５の値を参照することにより、システムの電源オンであることを認識する。次に、ＤＳＰ１０は、ブートＲＯＭ１７のプログラム領域１７ａからプログラムを読み込み、メモリ１２のプログラム領域１３にロードする（経路ａ）。次に、ＤＳＰ１０は、ブートＲＯＭ１７のテーブルデータ領域１７ｂからテーブルデータを読み込み、メモリ１２のテーブルデータ領域１４にロードする（経路ｂ）。そして、ＤＳＰ１０は、読み込まれたプログラムの中のチェックサムプログラムを起動し、メモリ１２に読み込まれたデータに対してチェックサムを計算し、チェックサムプログラムに埋め込まれた第１のチェックサム期待値と照合することになる。
【００２１】
図６は間欠受信で電源がオンしたときのＤＳＰのブート方法を説明する図である。
システムが動作した後、読み込み制御レジスタ１６は値”１”の制御フラグを読み込み制御ポート１５に通知している。したがって、間欠受信で電源がオンされたＤＳＰ１０は、読み込み制御ポート１５の値を参照することにより、間欠受信動作の電源オンであることを認識する。次に、ＤＳＰ１０は、ブートＲＯＭ１７のプログラム領域１７ａからプログラムを読み込み、メモリ１２のプログラム領域１３にロードする（経路ａ）。ＤＳＰ１０は、読み込まれたプログラムの中のチェックサムプログラムを起動し、メモリ１２に読み込まれたプログラムデータに対し第２のチェックサム期待値を用いたチェックサムを実行する。次に、ＤＳＰ１０は、前回の電源オフ時にバックアップメモリ１８に待避しておいたテーブルデータをＣＰＵ１９を経由して読み込み、メモリ１２のテーブルデータ領域１４にロードする（経路ｃ）。このとき、ブートＲＯＭ１７からはテーブルデータが読み込まれないので、その読み込み時間を節約でき、間欠動作期間を短くすることができる。
【００２２】
【発明の効果】
以上説明したように本発明では、チェックサムの期待値を命令およびテーブルデータのチェックサムである第１のチェックサム期待値と命令のデータのチェックサムである第２のチェックサム期待値との２つを用意しておき、システムのブート時には命令とテーブルデータとを読み込み、第１のチェックサム期待値を用いてチェックサムを行い、間欠動作の電源オン時には命令のみを読み込み、第２のチェックサム期待値を用いてチェックサムを行うように構成した。このため、間欠動作の電源オン時には初期値のテーブルデータの読み込みは省略されるため、読み込み時間が短縮されて間欠動作時間を短くすることができ、プロセッサの低消費電力化が図れることになる。
【図面の簡単な説明】
【図１】本発明によるプロセッサの原理的な構成を示す図である。
【図２】プロセッサのブート時の処理の流れを示すフローチャートである。
【図３】ＤＳＰ周りの要部構成を示す図である。
【図４】ブートＲＯＭの詳細を示す図である。
【図５】システムの電源がオンしたときのＤＳＰのブート方法を説明する図である。
【図６】間欠受信で電源がオンしたときのＤＳＰのブート方法を説明する図である。
【図７】従来のプロセッサのブート方法を説明する図である。
【符号の説明】
１ プロセッサ
２ 電源種別判断手段
３ 読み込み選択手段
４ チェックサム実行手段
５ ブートＲＯＭ
６ バックアップメモリ
７ 命令格納手段
８ テーブルデータ格納手段
１０ ＤＳＰ
１１ ブロック
１２ メモリ
１３ プログラム領域
１４ テーブルデータ領域
１５ 読み込み制御ポート
１６ 読み込み制御レジスタ
１７ ブートＲＯＭ
１７ａ プログラム領域
１７ｂ テーブルデータ領域
１７ｃ 第１チェックサム期待値領域
１７ｄ 第２チェックサム期待値領域
１８ バックアップメモリ
１９ ＣＰＵ
【発明の属する技術分野】
本発明はプロセッサおよびそのブート方法に関し、移動通信システム、特に広帯域符号分割多元接続（Ｗ−ＣＤＭＡ：Wideband Code Division Multiple Access）方式におけるベースバンドＬＳＩ（Large-Scale Integration）の中のプロセッサおよびそのブート方法に関する。
【０００２】
近年、移動通信システムの携帯端末に用いられているＷ−ＣＤＭＡ用ベースバンドＬＳＩでは、使用時以外の待機状態で着信確認のために行っている間欠受信動作のときには着信動作に必要なブロックの電源をオンし、それ以外は電源をオフしてバッテリの消費電力を低減し、連続通話時間および待ち受け時間を長くすることが行われている。
【０００３】
【従来の技術】
図７は従来のプロセッサのブート方法を説明する図である。
この図において、ＤＳＰ（Digital Signal Processor）１０１は、たとえばＷ−ＣＤＭＡ用ベースバンドＬＳＩでは、音声などの信号を変復調するモデム部およびスクランブル処理および誤り訂正処理を行うコーデック部を制御するプロセッサであり、待ち受け状態における間欠受信期間で電源がオンされ、それ以外の期間では電源がオフされるようなブロックに含まれている。このＤＳＰ１０１には、命令を格納する命令メモリ１０２およびテーブルデータを格納するテーブルデータメモリ１０３が接続されている。ＤＳＰ１０１は、また、プログラムの命令および初期値としてのテーブルデータを格納するブートＲＯＭ１０４と、間欠受信動作終了時におけるテーブルデータを格納するバックアップメモリ１０５と、このバックアップメモリ１０５におけるテーブルデータの転送制御を行うＣＰＵ（Central Processing Unit）１０６とが接続されている。これらバックアップメモリ１０５およびＣＰＵ１０６は、使用時は電源がオフされないブロックに含まれている。
【０００４】
ここで、最初に電源がオンされたとき、ＤＳＰ１０１は、まず、ブートＲＯＭ１０４から命令を読み込み、命令メモリ１０２に書き込む（経路ａ）。次に、ＤＳＰ１０１は、ブートＲＯＭ１０４からテーブルデータを読み込み、テーブルデータメモリ１０３に書き込む（経路ｂ）。そして、書き込み終了後に、命令およびテーブルデータのデータを足し合わせて、一緒に読み込んだ期待値と合っているかどうかチェックする(以下、チェックサムと呼ぶ)。この足し合わせた値と期待値とが合っている場合には、ＤＳＰ１０１がブートＲＯＭ１０４からデータを正しく読み込んだことが分かる。その後、ＤＳＰ１０１は、命令メモリ１０２のプログラムおよびテーブルデータメモリ１０３のテーブルデータ（初期値）を使って間欠受信処理が実行される。
【０００５】
間欠受信動作のときは、ＤＳＰ１０１、命令メモリ１０２およびテーブルデータメモリ１０３を含むブロックの電源がオンされる。これにより、ＤＳＰ１０１は、ブートＲＯＭ１０４から、まず、命令を読み込んで命令メモリ１０２に書き込み（経路ａ）、テーブルデータを読み込んでテーブルデータメモリ１０３に書き込み（経路ｂ）、この書き込み終了後に、チェックサムを実行し、次に、前回の電源オフ時にバックアップメモリ１０５に待避されていたテーブルデータがＣＰＵ１０６を経由して読み込まれ、テーブルデータメモリ１０３に書き込まれる（経路ｃ）。このとき、ブートＲＯＭ１０４から読み込まれたテーブルデータメモリ１０３のテーブルデータは、バックアップメモリ１０５のテーブルデータによって上書きされる。その後、ＤＳＰ１０１は、命令メモリ１０２のプログラムおよびテーブルデータメモリ１０３のテーブルデータを使って間欠受信処理が実行される。
【０００６】
【発明が解決しようとする課題】
しかし、従来のプロセッサのブート方法では、最初の電源オンのときおよび間欠動作時の電源オンのときのブート時に、ブートＲＯＭからプログラムおよびテーブルデータの両方を読み込んでいるが、間欠動作の電源オンのときは、初期値のテーブルデータがバックアップされたテーブルデータで上書きされるため、初期値のテーブルデータの読み込み動作が不要であり、回路の無駄な動作による消費電力が増えて、それだけバッテリの使用時間が短くなっているという問題点があった。
【０００７】
本発明はこのような点に鑑みてなされたものであり、無駄な回路動作をしないようにして消費電力を低減させることができるプロセッサおよびそのブート方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
図１は上記目的を達成する本発明の原理図である。
本発明によるプロセッサ１は、これが組み込まれたシステムの電源オンか間欠動作時の電源オンかを判断する電源種別判断手段２と、この電源種別判断手段２での判断に応じて、ブートＲＯＭ５から命令、テーブルデータおよび第１のチェックサム期待値を読み込むか、ブートＲＯＭ５から命令および第２のチェックサム期待値を読み込むとともにバックアップメモリ６から前回の電源オフ時にバックアップしておいたテーブルデータを読み込むかを制御する読み込み選択手段３と、この読み込み選択手段３によって選択的に読み込まれて命令格納手段７およびテーブルデータ格納手段８に格納された命令およびテーブルデータに対してチェックサムを行うチェックサム実行手段４とを備えている。
【０００９】
最初の電源オンのときには、電源種別判断手段２はシステムの電源オンを認識し、この認識に応じて読み込み選択手段３は、ブートＲＯＭ５から命令、テーブルデータおよび第１のチェックサム期待値を読み込み、命令は命令格納手段７に格納し、テーブルデータはテーブルデータ格納手段８に書き込む。これらの書き込みが終了後、チェックサム実行手段４は、命令格納手段７に格納された命令およびテーブルデータ格納手段８に格納されたテーブルデータに対してデータ値の合計と、その合計値と第１のチェックサム期待値との照合とを行う。この照合が一致すれば、命令およびテーブルデータは正しく読み込まれたことになる。
【００１０】
次に、間欠動作の電源オンのときは、電源種別判断手段２は間欠動作の電源オンを識別し、この識別に応じて読み込み選択手段３は、ブートＲＯＭ５から命令および第２のチェックサム期待値を読み込み、命令を命令格納手段７に格納するとともに、バックアップメモリ６に待避しておいたテーブルデータを読み込んでテーブルデータ格納手段８に書き込む。命令の書き込みが終了後、チェックサム実行手段４は、命令格納手段７に格納された命令のデータに対してデータ値の合計と、その合計値と第２のチェックサム期待値との照合とを行う。
【００１１】
このように、チェックサム期待値として、命令およびテーブルデータから作られる第１のチェックサム期待値と命令のみから作られる第２のチェックサム期待値との２つを用意し、最初の電源オンのときには、命令およびテーブルデータを読み込み、第１のチェックサム期待値を使ってチェックサムを行うのに対し、間欠動作のときには、命令を読み込み、第２のチェックサム期待値を使ってチェックサムを行うように構成したので、間欠動作のブート時におけるブートＲＯＭからのテーブルデータの読み込みがなくなり、それだけ、プロセッサが電源オンしている時間を短縮することができ、消費電力を低減させることができる。
【００１２】
【発明の実施の形態】
まず、本発明の概略について図面を参照して説明する。
図１は本発明によるプロセッサの原理的な構成を示す図である。
【００１３】
本発明によるプロセッサ１は、電源種別判断手段２と、読み込み選択手段３と、チェックサム実行手段４とを備えている。電源種別判断手段２は、このプロセッサ１が組み込まれたシステムの電源オンか間欠動作時の電源オンかを判断する機能を有している。読み込み選択手段３は、電源種別判断手段２での判断に応じてブート時にロードされるデータを選択する機能を有している。すなわち、読み込み選択手段３は、システムの電源オンの場合は、ブートＲＯＭ５に格納されている命令、テーブルデータおよび第１のチェックサム期待値を読み込み、間欠動作時の電源オンの場合は、ブートＲＯＭ５に格納されている命令および第２のチェックサム期待値を読み込む他にバックアップメモリ６に待避されているテーブルデータを読み込むように制御する。チェックサム実行手段４は、システムの電源オンの場合は、読み込まれた命令、テーブルデータおよび第１のチェックサム期待値を用いてチェックサムを実行し、間欠動作時の電源オンの場合は、読み込まれた命令および第２のチェックサム期待値を用いてチェックサムを実行する機能を有する。
【００１４】
次に、図２を参照してこのプロセッサのブート方法を説明する。
図２はプロセッサのブート時の処理の流れを示すフローチャートである。
まず、電源がオンされると、電源種別判断手段２がシステム電源オンかどうかを判断する（ステップＳ１）。システムの電源オンの場合は、読み込み選択手段３がブートＲＯＭ５から命令、テーブルデータおよび第１のチェックサム期待値を読み込み、命令を命令格納手段７に書き込み、テーブルデータをテーブルデータ格納手段８に書き込む（ステップＳ２）。これらの書き込みが終了後、チェックサム実行手段４が命令格納手段７およびテーブルデータ格納手段８に書き込まれた命令およびテーブルデータの合計値の計算とその合計値と第１のチェックサム期待値との照合を行い（ステップＳ３）、命令格納手段７に書き込まれた命令によるブートプログラムが起動される。
【００１５】
一方、ステップＳ１の判断にて、電源種別判断手段２が間欠動作時の電源オンであると判断すれば、読み込み選択手段３がブートＲＯＭ５から命令および第２のチェックサム期待値を読み込み、命令を命令格納手段７に書き込み（ステップＳ４）、チェックサム実行手段４が命令格納手段７に書き込まれた命令と第２のチェックサム期待値とを使用してチェックサムを実行する（ステップＳ５）。このとき、読み込み選択手段３はブートＲＯＭ５からテーブルデータの読み込みを行わないので、ブートＲＯＭ５からの読み込み時間が短縮され、プロセッサが電源オンしている間欠動作時間を短くすることができる。次に、読み込み選択手段３はバックアップメモリ６から前回の間欠動作終了時に待避したテーブルデータを読み込み、テーブルデータ格納手段８に書き込んで（ステップＳ６）、命令格納手段７に書き込まれた命令によるブートプログラムが起動される。
【００１６】
次に、本発明の実施の形態を、Ｗ−ＣＤＭＡ用ベースバンドＬＳＩのＤＳＰに適用した場合を例にして説明する。
図３はＤＳＰ周りの要部構成を示す図、図４はブートＲＯＭの詳細を示す図である。
【００１７】
ＤＳＰ１０は、Ｗ−ＣＤＭＡ用ベースバンドＬＳＩにて、待ち受け状態における間欠受信動作期間で電源がオンされ、それ以外の休止期間で電源がオフされるようなブロック１１に設けられている。このブロック１１には、メモリ１２を備え、このメモリ１２は、プログラム領域１３およびテーブルデータ領域１４を有している。ＤＳＰ１０は、電源種別判断手段を構成する読み込み制御ポート１５を有し、この読み込み制御ポート１５は、読み込み制御レジスタ１６に接続されている。この読み込み制御レジスタ１６は、ＤＳＰ１０が間欠受信を休止している期間で電源がオフされないブロックに配置され、たとえばシステム電源がオンのときに値”０”の制御フラグを読み込み制御ポート１５に通知し、システムが動作した後は値”１”の制御フラグを読み込み制御ポート１５に通知する。
【００１８】
ＤＳＰ１０は、ブート時に読み込まれるデータを格納したブートＲＯＭ１７が接続されている。このブートＲＯＭ１７は、図４に詳細を示したように、プログラム領域１７ａ、テーブルデータ領域１７ｂ、第１チェックサム期待値領域１７ｃおよび第２チェックサム期待値領域１７ｄを有している。第１チェックサム期待値領域１７ｃには、プログラム領域１７ａに格納されたプログラムのデータとテーブルデータ領域１７ｂに格納されたテーブルデータとから作られた第１のチェックサム期待値が格納され、第２チェックサム期待値領域１７ｄには、プログラム領域１７ａに格納されたプログラムのデータから作られた第２のチェックサム期待値が格納される。実際には、これらの第１および第２のチェックサム期待値は、プログラム領域１７ａに格納されたプログラムのうち、チェックサムプログラムの中に埋め込まれている。
【００１９】
ＤＳＰ１０は、また、間欠受信動作終了時にテーブルデータ領域１４にあるテーブルデータを格納するバックアップメモリ１８と、このバックアップメモリ１８に対してテーブルデータの転送制御を行うＣＰＵ１９とが接続されている。これらバックアップメモリ１８およびＣＰＵ１９も、ＤＳＰ１０が間欠受信を休止している期間で電源がオフされないブロックに配置されている。
【００２０】
図５はシステムの電源がオンしたときのＤＳＰのブート方法を説明する図である。
システムの電源がオンされたとき、読み込み制御レジスタ１６は値”０”の制御フラグを読み込み制御ポート１５に通知している。したがって、ＤＳＰ１０は、読み込み制御ポート１５の値を参照することにより、システムの電源オンであることを認識する。次に、ＤＳＰ１０は、ブートＲＯＭ１７のプログラム領域１７ａからプログラムを読み込み、メモリ１２のプログラム領域１３にロードする（経路ａ）。次に、ＤＳＰ１０は、ブートＲＯＭ１７のテーブルデータ領域１７ｂからテーブルデータを読み込み、メモリ１２のテーブルデータ領域１４にロードする（経路ｂ）。そして、ＤＳＰ１０は、読み込まれたプログラムの中のチェックサムプログラムを起動し、メモリ１２に読み込まれたデータに対してチェックサムを計算し、チェックサムプログラムに埋め込まれた第１のチェックサム期待値と照合することになる。
【００２１】
図６は間欠受信で電源がオンしたときのＤＳＰのブート方法を説明する図である。
システムが動作した後、読み込み制御レジスタ１６は値”１”の制御フラグを読み込み制御ポート１５に通知している。したがって、間欠受信で電源がオンされたＤＳＰ１０は、読み込み制御ポート１５の値を参照することにより、間欠受信動作の電源オンであることを認識する。次に、ＤＳＰ１０は、ブートＲＯＭ１７のプログラム領域１７ａからプログラムを読み込み、メモリ１２のプログラム領域１３にロードする（経路ａ）。ＤＳＰ１０は、読み込まれたプログラムの中のチェックサムプログラムを起動し、メモリ１２に読み込まれたプログラムデータに対し第２のチェックサム期待値を用いたチェックサムを実行する。次に、ＤＳＰ１０は、前回の電源オフ時にバックアップメモリ１８に待避しておいたテーブルデータをＣＰＵ１９を経由して読み込み、メモリ１２のテーブルデータ領域１４にロードする（経路ｃ）。このとき、ブートＲＯＭ１７からはテーブルデータが読み込まれないので、その読み込み時間を節約でき、間欠動作期間を短くすることができる。
【００２２】
【発明の効果】
以上説明したように本発明では、チェックサムの期待値を命令およびテーブルデータのチェックサムである第１のチェックサム期待値と命令のデータのチェックサムである第２のチェックサム期待値との２つを用意しておき、システムのブート時には命令とテーブルデータとを読み込み、第１のチェックサム期待値を用いてチェックサムを行い、間欠動作の電源オン時には命令のみを読み込み、第２のチェックサム期待値を用いてチェックサムを行うように構成した。このため、間欠動作の電源オン時には初期値のテーブルデータの読み込みは省略されるため、読み込み時間が短縮されて間欠動作時間を短くすることができ、プロセッサの低消費電力化が図れることになる。
【図面の簡単な説明】
【図１】本発明によるプロセッサの原理的な構成を示す図である。
【図２】プロセッサのブート時の処理の流れを示すフローチャートである。
【図３】ＤＳＰ周りの要部構成を示す図である。
【図４】ブートＲＯＭの詳細を示す図である。
【図５】システムの電源がオンしたときのＤＳＰのブート方法を説明する図である。
【図６】間欠受信で電源がオンしたときのＤＳＰのブート方法を説明する図である。
【図７】従来のプロセッサのブート方法を説明する図である。
【符号の説明】
１ プロセッサ
２ 電源種別判断手段
３ 読み込み選択手段
４ チェックサム実行手段
５ ブートＲＯＭ
６ バックアップメモリ
７ 命令格納手段
８ テーブルデータ格納手段
１０ ＤＳＰ
１１ ブロック
１２ メモリ
１３ プログラム領域
１４ テーブルデータ領域
１５ 読み込み制御ポート
１６ 読み込み制御レジスタ
１７ ブートＲＯＭ
１７ａ プログラム領域
１７ｂ テーブルデータ領域
１７ｃ 第１チェックサム期待値領域
１７ｄ 第２チェックサム期待値領域
１８ バックアップメモリ
１９ ＣＰＵ
Claims (6)
- 電源オン・オフが周期的に繰り返し行われる間欠動作のプロセッサにおいて、
電源オン時に前記プロセッサが組み込まれたシステムの電源オンか間欠動作時の電源オンかを判断する電源種別判断手段と、
前記システムの電源オンのときにブートＲＯＭから命令、初期値および前記命令と前記初期値とから作られる第１のチェックサム期待値を読み込んで、前記命令を命令格納手段に書き込み、前記初期値をテーブルデータ格納手段に書き込み、前記間欠動作時の電源オンのときには前記ブートＲＯＭから命令および前記命令から作られる第２のチェックサム期待値を読み込んで前記命令格納手段に書き込むとともに前回の電源オフ時にバックアップしておいた前記テーブルデータ格納手段に書き込まれたデータをバックアップメモリから読み込んで前記テーブルデータ格納手段に書き込むよう前記電源種別判断手段での判断に応じて制御する読み込み選択手段と、
前記システムの電源オンのときに前記命令格納手段および前記テーブルデータ格納手段に書き込まれたデータに対するチェックサムの計算および前記第１のチェックサム期待値との照合を行い、前記間欠動作時の電源オンのときには前記命令格納手段に書き込まれたデータに対するチェックサムの計算および前記第２のチェックサム期待値との照合を行うチェックサム実行手段と、
を備えていることを特徴とするプロセッサ。 - 前記システムの電源オン・オフに依存して動作する外部の読み込み制御手段から電源オンの種別の通知を受ける制御ポートを備え、前記電源種別判断手段は、前記制御ポートの値に基づいて判断するようにしたことを特徴とする請求項１記載のプロセッサ。
- 広帯域符号分割多元接続用ベースバンド大規模集積回路にて待ち受け状態における間欠受信動作時に電源がオンされ、間欠受信動作後に電源がオフされるデジタル信号プロセッサであることを特徴とする請求項１記載のプロセッサ。
- 電源オン・オフが周期的に繰り返し行われる間欠動作のプロセッサのブート方法において、
電源オン時に前記プロセッサが組み込まれたシステムの電源オンか間欠動作時の電源オンかを判断し、
前記システムの電源オンのときにブートＲＯＭから命令、初期値および前記命令と前記初期値とから作られる第１のチェックサム期待値を読み込み、前記間欠動作時の電源オンのときには前記ブートＲＯＭから命令および前記命令から作られる第２のチェックサム期待値を読み込むとともに前回の電源オフ時にバックアップしておいた前記初期値に対応するデータを読み込み、
前記システムの電源オンのときに読み込んだデータに対するチェックサムの計算および前記第１のチェックサム期待値との照合を行い、前記間欠動作時の電源オンのときには前記ブートＲＯＭから読み込まれたデータに対するチェックサムの計算および前記第２のチェックサム期待値との照合を行う、
ことを特徴とするプロセッサのブート方法。 - 前記プロセッサが組み込まれたシステムの電源オンか間欠動作時の電源オンかの判断は、前記間欠動作以外のときにも電源オフされない外部の読み込み制御手段からの通知に基づいて判断するようにしたことを特徴とする請求項４記載のプロセッサのブート方法。
- 電源がオフされない第１のブロックと前記第１のブロックが電源オンのときに電源がオン・オフされる第２のブロックとを有する半導体装置において、
ブート時に読み出されるプログラム、初期値、前記プログラムおよび前記初期値のデータを数値とみなして合計した第１のチェックサム期待値および前記プログラムのデータを数値とみなして合計した第２のチェックサム期待値を格納するブートＲＯＭと、
前記第２のブロックが電源オフする前に処理していた前記初期値に対応するデータを待避するバックアップメモリと、
前記第１のブロックの電源オンか前記第２のブロックの電源オンかを判断する電源種別判断手段と、
前記電源種別判断手段での判断に応じて、前記ブートＲＯＭから前記プログラム、前記初期値および前記第１のチェックサム期待値を読み込むか、前記ブートＲＯＭから前記プログラムおよび前記第２のチェックサム期待値を読み込むとともに前記バックアップメモリから前回の電源オフ時にバックアップしておいた前記初期値に対応するデータを読み込むかを制御する読み込み選択手段と、
前記読み込み選択手段が読み込んだ前記プログラムを格納する第１の格納手段と、
前記読み込み選択手段が読み込んだ前記初期値を格納する第２の格納手段と、
前記第１および第２の格納手段に格納された前記プログラムおよび前記初期値に対して前記第１のチェックサム期待値を使用したチェックサムを実行するか、前記第１の格納手段に格納された前記プログラムに対して前記第２のチェックサム期待値を使用したチェックサムを実行するチェックサム実行手段と、
を備えていることを特徴とする半導体装置。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001394157A JP4434539B2 (ja) | 2001-12-26 | 2001-12-26 | プロセッサおよびそのブート方法 |
| US10/157,992 US6883092B2 (en) | 2001-12-26 | 2002-05-31 | Processor and method of booting same |
| KR1020020034311A KR100742071B1 (ko) | 2001-12-26 | 2002-06-19 | 프로세서 및 그 부팅 방법과 반도체 장치 |
| CNB021248524A CN1186894C (zh) | 2001-12-26 | 2002-06-21 | 处理器及其引导方法 |
| TW091113687A TWI236244B (en) | 2001-12-26 | 2002-06-21 | Processor and method of booting same |
| DE60229204T DE60229204D1 (de) | 2001-12-26 | 2002-06-24 | Prozessor und Verfahren zur Urladung desselben |
| EP02254405A EP1324198B1 (en) | 2001-12-26 | 2002-06-24 | Processor and method of booting same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001394157A JP4434539B2 (ja) | 2001-12-26 | 2001-12-26 | プロセッサおよびそのブート方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003196097A JP2003196097A (ja) | 2003-07-11 |
| JP4434539B2 true JP4434539B2 (ja) | 2010-03-17 |
Family
ID=19188835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001394157A Expired - Fee Related JP4434539B2 (ja) | 2001-12-26 | 2001-12-26 | プロセッサおよびそのブート方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6883092B2 (ja) |
| EP (1) | EP1324198B1 (ja) |
| JP (1) | JP4434539B2 (ja) |
| KR (1) | KR100742071B1 (ja) |
| CN (1) | CN1186894C (ja) |
| DE (1) | DE60229204D1 (ja) |
| TW (1) | TWI236244B (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4162401B2 (ja) * | 2001-12-18 | 2008-10-08 | 富士通株式会社 | 携帯端末装置および間欠受信方法 |
| US6963685B2 (en) * | 2002-07-09 | 2005-11-08 | Daniel Mahgerefteh | Power source for a dispersion compensation fiber optic system |
| KR100456736B1 (ko) * | 2002-07-10 | 2004-11-10 | 삼성전자주식회사 | 플래시 메모리를 구비한 디지털 기기의 부팅 시간 단축 방법 |
| JP4404625B2 (ja) * | 2003-12-25 | 2010-01-27 | パナソニック株式会社 | 情報処理装置および該装置用のｒｏｍイメージ生成装置 |
| JP4544901B2 (ja) * | 2004-04-19 | 2010-09-15 | 株式会社日立製作所 | 記憶制御システム及びブート制御システム |
| JP2006107127A (ja) * | 2004-10-05 | 2006-04-20 | Nec Electronics Corp | 半導体集積回路装置 |
| KR100686093B1 (ko) * | 2005-02-03 | 2007-02-23 | 엘지전자 주식회사 | 영상기기 및 그의 채널 운용 방법 |
| US8260968B2 (en) * | 2006-01-23 | 2012-09-04 | Lantiq Deutschland Gmbh | Method and system for booting a software package on a network processor |
| JP4867921B2 (ja) | 2006-02-08 | 2012-02-01 | 日本電気株式会社 | 携帯通信端末、及び通信方法 |
| US7991291B2 (en) * | 2007-02-08 | 2011-08-02 | Finisar Corporation | WDM PON based on DML |
| WO2009013831A1 (ja) * | 2007-07-26 | 2009-01-29 | Panasonic Corporation | 情報処理端末及び改ざん検証方法 |
| JP2009177774A (ja) * | 2007-12-27 | 2009-08-06 | Kyocera Corp | 信号処理装置、携帯通信端末装置及び無線通信システム |
| JP5422308B2 (ja) * | 2009-08-31 | 2014-02-19 | 任天堂株式会社 | 情報処理装置 |
| US8850177B2 (en) * | 2011-07-08 | 2014-09-30 | Openpeak Inc. | System and method for validating components during a booting process |
| JP6136541B2 (ja) * | 2013-04-30 | 2017-05-31 | 大日本印刷株式会社 | 情報記憶媒体及びバイトコード実行方法 |
| JP6478562B2 (ja) | 2013-11-07 | 2019-03-06 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| WO2015118436A1 (en) | 2014-02-07 | 2015-08-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, device, and electronic device |
| JP6420165B2 (ja) | 2014-02-07 | 2018-11-07 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP6534530B2 (ja) * | 2014-02-07 | 2019-06-26 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| SE1650648A1 (en) | 2016-05-13 | 2017-11-07 | Oniteo Ab | Method and system for fail-safe booting |
| JP2018088038A (ja) * | 2016-11-28 | 2018-06-07 | Ｎｅｃネットワーク・センサ株式会社 | 処理装置 |
| US11074953B2 (en) | 2017-06-16 | 2021-07-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, electronic component, and electronic device |
| JPWO2021255984A1 (ja) * | 2020-06-17 | 2021-12-23 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2737606A1 (de) * | 1977-08-20 | 1979-03-01 | Bayer Ag | Aryl-n-alkyl-carbamate, verfahren zu ihrer herstellung und ihre verwendung als insektizide |
| JP2772103B2 (ja) * | 1990-03-28 | 1998-07-02 | 株式会社東芝 | 計算機システム立上げ方式 |
| JPH04178855A (ja) * | 1990-11-14 | 1992-06-25 | Nec Niigata Ltd | パーソナルコンピュータ |
| US5388267A (en) * | 1991-05-29 | 1995-02-07 | Dell Usa, L.P. | Method and apparatus for updating and restoring system BIOS functions while maintaining BIOS integrity |
| JPH06324956A (ja) * | 1993-05-14 | 1994-11-25 | Fujitsu Ltd | データ処理装置 |
| US5710930A (en) * | 1995-08-04 | 1998-01-20 | Intel Corporation | Apparatus and a method for allowing an operating system of a computer system to persist across a power off and on cycle |
| US5918047A (en) * | 1996-01-26 | 1999-06-29 | Texas Instruments Incorporated | Initializing a processing system |
| GB9712799D0 (en) * | 1997-06-19 | 1997-08-20 | Int Computers Ltd | Initial program load |
| DE19733530C2 (de) * | 1997-08-02 | 2003-10-09 | Philips Intellectual Property | Mobilfunkgerät |
| US6061788A (en) * | 1997-10-02 | 2000-05-09 | Siemens Information And Communication Networks, Inc. | System and method for intelligent and reliable booting |
| US6012142A (en) * | 1997-11-14 | 2000-01-04 | Cirrus Logic, Inc. | Methods for booting a multiprocessor system |
| US6360362B1 (en) * | 1998-02-20 | 2002-03-19 | Intel Corporation | Automatic update of camera firmware |
| US6473856B1 (en) * | 1999-06-30 | 2002-10-29 | International Business Machines Corporation | Gold code backup for corrupt boot code recovery |
| US6681323B1 (en) * | 1999-11-29 | 2004-01-20 | Toshiba America Information Systems, Inc. | Method and system for automatically installing an initial software configuration including an operating system module from a library containing at least two operating system modules based on retrieved computer identification data |
| JP4842417B2 (ja) * | 1999-12-16 | 2011-12-21 | ソニー株式会社 | 記録装置 |
| US6591376B1 (en) * | 2000-03-02 | 2003-07-08 | Hewlett-Packard Development Company, L.P. | Method and system for failsafe recovery and upgrade of an embedded operating system |
| US6625809B1 (en) * | 2000-03-31 | 2003-09-23 | Delphi Technologies, Inc. | Versatile boot method for a microcontroller's application software |
| US6757838B1 (en) * | 2000-10-13 | 2004-06-29 | Hewlett-Packard Development Company, L.P. | Hardware independent implementation of computer system BIOS recovery |
| US6651188B2 (en) * | 2001-06-29 | 2003-11-18 | Intel Corporation | Automatic replacement of corrupted BIOS image |
-
2001
- 2001-12-26 JP JP2001394157A patent/JP4434539B2/ja not_active Expired - Fee Related
-
2002
- 2002-05-31 US US10/157,992 patent/US6883092B2/en not_active Expired - Lifetime
- 2002-06-19 KR KR1020020034311A patent/KR100742071B1/ko not_active IP Right Cessation
- 2002-06-21 CN CNB021248524A patent/CN1186894C/zh not_active Expired - Fee Related
- 2002-06-21 TW TW091113687A patent/TWI236244B/zh not_active IP Right Cessation
- 2002-06-24 EP EP02254405A patent/EP1324198B1/en not_active Expired - Fee Related
- 2002-06-24 DE DE60229204T patent/DE60229204D1/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003196097A (ja) | 2003-07-11 |
| EP1324198A2 (en) | 2003-07-02 |
| US20030120912A1 (en) | 2003-06-26 |
| KR20030055086A (ko) | 2003-07-02 |
| DE60229204D1 (de) | 2008-11-20 |
| EP1324198B1 (en) | 2008-10-08 |
| US6883092B2 (en) | 2005-04-19 |
| CN1186894C (zh) | 2005-01-26 |
| EP1324198A3 (en) | 2005-06-29 |
| TWI236244B (en) | 2005-07-11 |
| CN1428954A (zh) | 2003-07-09 |
| KR100742071B1 (ko) | 2007-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4434539B2 (ja) | プロセッサおよびそのブート方法 | |
| US7725746B2 (en) | Apparatus and method for restoring working context | |
| JP3507822B2 (ja) | コンピュータ装置およびその省電力制御方法 | |
| US8181046B2 (en) | Transparent self-hibernation of non-volatile memory system | |
| KR101429674B1 (ko) | 시스템 온 칩에서 전력 소모를 감소시키기 위한 장치 및방법 | |
| US7900091B2 (en) | Method for recovering basic input output system and computer device thereof | |
| US20080305831A1 (en) | Multi Mode Mobile Computing Device | |
| US6438708B1 (en) | Information processing apparatus that can hold internal information | |
| KR20030011067A (ko) | 일체로 내장된 플래시 메모리 및 ｓ램 메모리를 갖는이동통신장치 | |
| CN111913836B (zh) | 固态硬盘低功耗模式数据恢复方法、装置、计算机设备及存储介质 | |
| JPH0561724A (ja) | 初期化情報再設定方式 | |
| JP2003188798A (ja) | 半導体装置、携帯端末装置および間欠受信方法 | |
| US6973004B2 (en) | Memory device including backup memory for saving data in standby mode | |
| TWI235955B (en) | BIOS upgrading method of embedded controller in electronic device | |
| JP3699947B2 (ja) | マイクロコントローラ | |
| CN116755783B (zh) | 一种多核芯片启动方法、控制器及系统 | |
| CN113867753B (zh) | 一种服务器的固件更新方法及系统 | |
| JP2009188743A (ja) | 無線通信端末 | |
| KR101236393B1 (ko) | 전자장치 및 그 제어방법 | |
| CN110990077A (zh) | 提高固态硬盘低功耗退出效率的方法、装置、计算机设备及存储介质 | |
| CN117453035A (zh) | 芯片的功耗控制方法、装置、设备以及存储介质 | |
| JP2003242046A (ja) | 情報処理装置、情報処理装置の動作方法及びプログラム | |
| JPH0744468A (ja) | 記憶装置 | |
| CN114242145A (zh) | 一种用于物联网的实时擦写flash方法 | |
| JP2000347772A (ja) | 携帯情報機器に使用されるプロセッサの低消費電力制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041214 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061106 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061121 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070119 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070220 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070522 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070720 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070726 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070817 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091222 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140108 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |