KR100742071B1

KR100742071B1 - 프로세서 및 그 부팅 방법과 반도체 장치

Info

Publication number: KR100742071B1
Application number: KR1020020034311A
Authority: KR
Inventors: 사사끼다께오; 구로이와고이찌; 다니구찌쇼지; 가시와기다까노부
Original assignee: 후지쯔 가부시끼가이샤
Priority date: 2001-12-26
Filing date: 2002-06-19
Publication date: 2007-07-23
Also published as: EP1324198A2; JP2003196097A; CN1428954A; JP4434539B2; US6883092B2; TWI236244B; EP1324198A3; EP1324198B1; DE60229204D1; US20030120912A1; CN1186894C; KR20030055086A

Abstract

프로세서 및 그 부팅 방법에 관한 것으로, 불필요한 회로 동작을 하지 않도록 하여 소비 전력을 저감시키는 것을 목적으로 한다. 부팅 ROM(5)에 명령 및 테이블 데이터에 대한 제1 체크 섬 기대값과 명령만의 제2 체크 섬 기대값을 준비하고, 전원 온 시에 전원 종별 판단 수단(2)이 시스템의 전원 온이라고 판단하였을 때, 판독 선수단(3)이 명령 및 테이블 데이터를 명령 저장 수단(7) 및 테이블 데이터 저장 수단(8)에 로드하고, 체크 섬 실행 수단(4)이 제1 체크 섬 기대값을 이용하여 체크 섬을 실행한다. 간헐 동작의 전원 온 시에는, 명령을 명령 저장 수단(7)에 로드하여, 제2 체크 섬 기대값을 이용한 체크 섬을 실행하며, 백업 메모리(6)에 대피된 테이블 데이터를 테이블 데이터 저장 수단(8)에 로드한다. 이에 따라, 간헐 동작으로 부팅 ROM(5)으로부터의 판독 시간을 단축할 수 있다.

체크 섬, 부팅 ROM, 테이블 데이터, 광대역, 부호 다분할, 다원 접속

Description

프로세서 및 그 부팅 방법과 반도체 장치{PROCESSOR AND METHOD OF BOOTING THE SAME, AND SEMICONDUCTOR DEVICE}

도 1은 본 발명에 따른 프로세서의 원리적인 구성을 도시한 도면.

도 2는 프로세서의 부팅 시의 처리 흐름을 설명하는 흐름도.

도 3은 DSP 주위의 주요부 구성을 도시한 도면.

도 4는 부팅 ROM의 상세를 도시한 도면.

도 5는 시스템의 전원이 온된 때의 DSP의 부팅 방법을 설명하는 도면.

도 6은 간헐 수신 동작 기간에 전원이 온된 때의 DSP의 부팅 방법을 설명하는 도면.

도 7은 종래의 프로세서의 부팅 방법을 설명하는 도면.

〈도면의 주요 부분에 대한 부호의 설명〉

1 : 프로세서

2 : 전원 종별 판단 수단

3 : 판독 선택 수단

4 : 체크 섬 실행 수단

5 : 부팅 ROM

6 : 백업 메모리

7 : 명령 저장 수단

8 : 테이블 데이터 저장 수단

10 : DSP

11 : 블록

12 : 메모리

13 : 프로그램 영역

14 : 테이블 데이터 영역

15 : 판독 제어 포트

16 : 판독 제어 레지스터

17 : 부팅 ROM

17a : 프로그램 영역

17b : 테이블 데이터 영역

17c : 제1 체크 섬 기대값 영역

17d : 제2 체크 섬 기대값 영역

18 : 백업 메모리

19 :CPU

본 발명은 프로세서 및 그 부팅 방법에 관한 것으로, 이동 통신 시스템, 특 히 광대역 부호 분할 다원 접속(W-CDMA: Wideband Code Division Multiple Access) 방식에서의 기저 대역 LSI(Large-Scale Integration) 내의 프로세서 및 그 부팅 방법에 관한 것이다.

최근, 이동 통신 시스템의 휴대 단말에 이용되고 있는 W-CDMA용 기저 대역 LSI에서는, 사용 시 이외의 대기 상태에서 착신 확인을 위해 행하고 있는 간헐 수신 동작일 때에는 착신 동작에 필요한 블록의 전원을 온하고, 그 이외에는 전원을 오프하여 배터리의 소비 전력을 저감시켜, 연속 통화 시간 및 대기 시간을 길게 하는 것이 행해지고 있다.

도 7은 종래의 프로세서의 부팅 방법을 설명하는 도면이다.

도 7에서, DSP(Digital Signal Processor)(101)는, 예를 들면 W-CDMA용 기저 대역 LSI에서는, 음성 등의 신호를 변복조하는 모뎀부 및 스크램블 처리 및 오류 정정 처리를 행하는 코덱부를 제어하는 프로세서이고, 대기 상태에서의 간헐 수신 기간에 전원이 온되고, 그 이외의 기간에서는 전원이 오프되는 블록에 포함되어 있다. 이 DSP(101)에는, 명령을 저장하는 명령 메모리(102) 및 테이블 데이터를 저장하는 테이블 데이터 메모리(103)가 접속되어 있다. DSP(101)는, 또한, 프로그램의 명령 및 초기값으로서 테이블 데이터를 저장하는 부팅 ROM(104)과, 간헐 수신 동작 종료 시에서의 테이블 데이터를 저장하는 백업 메모리(105)와, 이 백업 메모리(105)에서의 테이블 데이터의 전송 제어를 행하는 CPU(Central Processing Unit)(106)가 접속되어 있다. 이들 백업 메모리(105) 및 CPU(106)는, 사용 시에는 전원이 오프되지 않는 블록에 포함되어 있다.

여기서, 최초로 전원이 온된 때, DSP(101)는, 먼저, 부팅 ROM(104)으로부터 명령을 판독하여, 명령 메모리(102)에 기입한다(경로 a). 다음에, DSP(101)는, 부팅 ROM(104)으로부터 테이블 데이터를 판독하여, 테이블 데이터 메모리(103)에 기입한다(경로 b). 그리고, 기입 종료 후에, 명령 및 테이블 데이터의 데이터를 합하여, 함께 판독한 기대값과 일치하고 있는지의 여부를 체크한다(이하, 체크 섬이라 함). 이렇게 합한 값과 기대값이 일치하고 있는 경우에는, DSP(101)가 부팅 ROM(104)으로부터 데이터를 올바르게 판독한 것을 알 수 있다. 그 후, DSP(101)는, 명령 메모리(102)의 프로그램 및 테이블 데이터 메모리(103)의 테이블 데이터(초기값)를 사용하여 간헐 수신 처리가 실행된다.

간헐 수신 동작일 때는, DSP(101), 명령 메모리(102) 및 테이블 데이터 메모리(103)를 포함하는 블록의 전원이 온된다. 이에 따라, DSP(101)는, 부팅 ROM(104)으로부터, 먼저, 명령을 판독하여 명령 메모리(102)에 기입하고(경로 a), 테이블 데이터를 판독하여 테이블 데이터 메모리(103)에 기입하며(경로 b), 이 기입 종료 후에, 체크 섬을 실행하고, 다음에, 전회의 전원 오프 시에 백업 메모리(105)에 대피되어 있던 테이블 데이터가 CPU(106)를 경유하여 판독되어, 테이블 데이터 메모리(103)에 기입된다(경로 c). 이 때, 부팅 ROM(104)으로부터 판독된 테이블 데이터 메모리(103)의 테이블 데이터는, 백업 메모리(105)의 테이블 데이터에 의해 덧쓰기된다. 그 후, DSP(101)는, 명령 메모리(102)의 프로그램 및 테이블 데이터 메모리(103)의 테이블 데이터를 사용하여 간헐 수신 처리가 실행된다.

그러나, 종래의 프로세서의 부팅 방법에서는, 최초의 전원 온일 때 및 간헐 동작 시의 전원 온일 때의 부팅 시에, 부팅 ROM으로부터 프로그램 및 테이블 데이터의 양방을 판독하고 있지만, 간헐 동작의 전원 온일 때는, 초기값의 테이블 데이터가 백업된 테이블 데이터로 덧쓰여지기 때문에, 초기값의 테이블 데이터의 판독 동작이 불필요하며, 회로의 불필요한 동작에 의한 소비 전력이 증가하여, 그만큼 배터리의 사용 시간이 짧아진다고 하는 문제점이 있었다.

본 발명은 이러한 점을 감안하여 이루어진 것으로, 불필요한 회로 동작을 하지 않도록 하여 소비 전력을 저감시킬 수 있는 프로세서 및 그 부팅 방법을 제공하는 것을 목적으로 한다.

도 1은 상기 목적을 달성하는 본 발명의 원리 도면이다.

본 발명에 따른 프로세서(1)는, 이것이 내장된 시스템의 전원 온인지 간헐 동작 시의 전원 온인지를 판단하는 전원 종별 판단 수단(2)과, 이 전원 종별 판단 수단(2)에서의 판단에 따라, 부팅 ROM(5)으로부터 명령, 테이블 데이터 및 제1 체크 섬 기대값을 판독하거나, 부팅 ROM(5)으로부터 명령 및 제2 체크 섬 기대값을 판독함과 함께 백업 메모리(6)로부터 전회의 전원 오프 시에 백업하여 둔 테이블 데이터를 판독하도록 하는 제어를 행하는 판독 선택 수단(3)과, 이 판독 선택 수단(3)에 의해 선택적으로 판독되어 명령 저장 수단(7) 및 테이블 데이터 저장 수단(8)에 저장된 명령 및 테이블 데이터에 대하여 체크 섬을 행하는 체크 섬 실행 수단(4)을 포함하고 있다.

최초의 전원 온일 때에는, 전원 종별 판단 수단(2)은 시스템의 전원 온인 것을 인식하고, 이 인식에 따라서 판독 선택 수단(3)은, 부팅 ROM(5)으로부터 명령, 테이블 데이터 및 제1 체크 섬 기대값을 판독하여, 명령을 명령 저장 수단(7)에 저장하며, 테이블 데이터는 테이블 데이터 저장 수단(8)에 기입한다. 이들 기입의 종료 후, 체크 섬 실행 수단(4)은, 명령 저장 수단(7)에 저장된 명령 및 테이블 데이터 저장 수단(8)에 저장된 테이블 데이터에 대하여 데이터값의 합계와, 그 합계값과 제1 체크 섬 기대값과의 대조를 행한다. 이 대조가 일치하면, 명령 및 테이블 데이터는 올바르게 판독된 것이 된다.

다음에, 간헐 동작의 전원 온일 때는, 전원 종별 판단 수단(2)은 간헐 동작의 전원 온인 것을 식별하고, 이 식별에 따라서 판독 선택 수단(3)은, 부팅 ROM(5)으로부터 명령 및 제2 체크 섬 기대값을 판독하여, 명령을 명령 저장 수단(7)에 저장함과 함께, 백업 메모리(6)에 대피하여 둔 테이블 데이터를 판독하여 테이블 데이터 저장 수단(8)에 기입한다. 명령의 기입의 종료 후, 체크 섬 실행 수단(4)은, 명령 저장 수단(7)에 저장된 명령의 데이터에 대하여 데이터값의 합계와, 그 합계값과 제2 체크 섬 기대값과의 대조를 행한다.

이와 같이, 체크 섬 기대값으로서, 명령 및 테이블 데이터로부터 작성되는 제1 체크 섬 기대값과 명령만으로 작성되는 제2 체크 섬 기대값과의 2개를 준비하여, 최초의 전원 온일 때에는, 명령 및 테이블 데이터를 판독하고, 제1 체크 섬 기대값을 사용하여 체크 섬을 행하는 데 대하여, 간헐 동작일 때에는, 명령을 판독하고, 제2 체크 섬 기대값을 사용하여 체크 섬을 행하도록 구성하였기 때문에, 간헐 동작의 부팅 시에서의 부팅 ROM으로부터의 테이블 데이터의 판독이 없어져서, 그만큼, 프로세서가 전원 온되어 있는 시간을 단축할 수가 있어, 소비 전력을 저감시킬 수 있다.

먼저, 본 발명의 개략에 대하여 도면을 참조하여 설명한다.

도 1은 본 발명에 따른 프로세서의 원리적인 구성을 도시한 도면이다.

본 발명에 따른 프로세서(1)는, 전원 종별 판단 수단(2)과, 판독 선택 수단(3)과, 체크 섬 실행 수단(4)을 포함하고 있다. 전원 종별 판단 수단(2)은, 이 프로세서(1)가 내장된 시스템의 전원 온인지 간헐 동작 시의 전원 온인지를 판단하는 기능을 갖고 있다. 판독 선택 수단(3)은, 전원 종별 판단 수단(2)에서의 판단에 따라서 부팅 시에 로드되는 데이터를 선택하는 기능을 갖고 있다. 즉, 판독 선택 수단(3)은, 시스템의 전원 온인 경우에는, 부팅 ROM(5)에 저장되어 있는 명령, 테이블 데이터 및 제1 체크 섬 기대값을 판독하고, 간헐 동작 시의 전원 온인 경우에는, 부팅 ROM(5)에 저장되어 있는 명령 및 제2 체크 섬 기대값을 판독하는 것 외에 백업 메모리(6)에 대피되어 있는 테이블 데이터를 판독하도록 제어한다. 체크 섬 실행 수단(4)은, 시스템의 전원 온인 경우에는, 판독된 명령, 테이블 데이터 및 제1 체크 섬 기대값을 이용하여 체크 섬을 실행하고, 간헐 동작 시의 전원 온인 경우에는, 판독된 명령 및 제2 체크 섬 기대값을 이용하여 체크 섬을 실행하는 기능을 갖는다.

다음에, 도 2를 참조하여 이 프로세서의 부팅 방법을 설명한다.

도 2는 프로세서의 부팅 시의 처리 흐름을 설명하는 흐름도이다.

먼저, 전원이 온되면, 전원 종별 판단 수단(2)이 시스템의 전원 온인지의 여부를 판단한다(단계 S1). 시스템의 전원 온인 경우에는, 판독 선택 수단(3)이 부팅 ROM(5)으로부터 명령, 테이블 데이터 및 제1 체크 섬 기대값을 판독하여, 명령을 명령 저장 수단(7)에 기입하고, 테이블 데이터를 테이블 데이터 저장 수단(8)에 기입한다(단계 S2). 이들 기입의 종료 후, 체크 섬 실행 수단(4)이 명령 저장 수단(7) 및 테이블 데이터 저장 수단(8)에 기입된 명령 및 테이블 데이터의 합계값과의 계산과 그 합계값과 제1 체크 섬 기대값과의 대조를 행하고(단계 S3), 명령 저장 수단(7)에 기입된 명령에 의한 부팅 프로그램이 기동된다.

한편, 단계 S1의 판단에서, 전원 종별 판단 수단(2)이 간헐 동작 시의 전원 온이라고 판단하면, 판독 선택 수단(3)이 부팅 ROM(5)으로부터 명령 및 제2 체크 섬 기대값을 판독하여, 명령을 명령 저장 수단(7)에 기입하며(단계 S4), 체크 섬 실행 수단(4)이 명령 저장 수단(7)에 기입된 명령과 제2 체크 섬 기대값을 사용하여 체크 섬을 실행한다(단계 S5). 이 때, 판독 선택 수단(3)은 부팅 ROM(5)으로부터 테이블 데이터의 판독을 행하지 않기 때문에, 부팅 ROM(5)으로부터의 판독 시간이 단축되어, 프로세서가 전원 온되어 있는 간헐 동작 시간을 짧게 할 수 있다. 다음에, 판독 선택 수단(3)은 백업 메모리(6)로부터 전회의 간헐 동작 종료 시에 대피한 테이블 데이터를 판독하여, 테이블 데이터 저장 수단(8)에 기입하며(단계 S6), 명령 저장 수단(7)에 기입된 명령에 의한 부팅 프로그램이 기동된다.

다음에, 본 발명의 실시 형태를, W-CDMA용 기저 대역 LSI의 DSP에 적용한 경우를 예로서 설명한다.

도 3은 DSP 주위의 주요부 구성을 도시한 도면, 도 4는 부팅 ROM의 상세를 도시한 도면이다.

DSP(10)는, W-CDMA용 기저 대역 LSI에서, 대기 상태에서의 간헐 수신 동작 기간에 전원이 온되고, 그 이외의 휴지 기간에 전원이 오프되는 블록(11)에 설치되어 있다. 이 블록(11)에는, 메모리(12)를 구비하고, 이 메모리(12)는, 프로그램 영역(13) 및 테이블 데이터 영역(14)을 갖고 있다. DSP(10)가, 전원 종별 판단 수단을 구성하는 판독 제어 포트(15)를 갖고, 이 판독 제어 포트(15)는, 판독 제어 레지스터(16)에 접속되어 있다. 이 판독 제어 레지스터(16)는, DSP(10)이 간헐 수신을 휴지하고 있는 기간에 전원이 오프되지 않는 블록에 배치되고, 예를 들면 시스템 전원이 온일 때에 값 "0"의 제어 플래그를 판독 제어 포트(15)에 통지하며, 시스템이 동작한 후에는 값 "1"의 제어 플래그를 판독 제어 포트(15)에 통지한다.

DSP(10)는, 부팅 시에 판독되는 데이터를 저장한 부팅 ROM(17)이 접속되어 있다. 이 부팅 ROM(17)은, 도 4에 상세를 도시한 바와 같이, 프로그램 영역(17a), 테이블 데이터 영역(17b), 제1 체크 섬 기대값 영역(17c) 및 제2 체크 섬 기대값 영역(17d)을 갖고 있다. 제1 체크 섬 기대값 영역(17c)에는, 프로그램 영역(17a)에 저장된 프로그램의 데이터와 테이블 데이터 영역(17b)에 저장된 테이블 데이터 로부터 작성된 제1 체크 섬 기대값이 저장되고, 제2 체크 섬 기대값 영역(17d)에는, 프로그램 영역(17a)에 저장된 프로그램의 데이터로부터 작성된 제2 체크 섬 기대값이 저장된다. 실제로는, 이들 제1 및 제2 체크 섬 기대값은, 프로그램 영역(17a)에 저장된 프로그램 중, 체크 섬 프로그램 내에 매립되어 있다.

DSP(10)는, 또한, 간헐 수신 동작 종료 시에 테이블 데이터 영역(14)에 있는 테이블 데이터를 저장하는 백업 메모리(18)와, 이 백업 메모리(18)에 대하여 테이블 데이터의 전송 제어를 행하는 CPU(19)가 접속되어 있다. 이들 백업 메모리(18) 및 CPU(19)도, DSP(10)가 간헐 수신을 휴지하고 있는 기간에 전원이 오프되지 않는 블록에 배치되어 있다.

도 5는 시스템의 전원이 온된 때의 DSP의 부팅 방법을 설명하는 도면이다.

시스템의 전원이 온된 때, 판독 제어 레지스터(16)는 값 "0"의 제어 플래그를 판독 제어 포트(15)에 통지하고 있다. 따라서, DSP(10)는, 판독 제어 포트(15)의 값을 참조함으로써, 시스템의 전원 온인 것을 인식한다. 다음에, DSP(10)는, 부팅 ROM(17)의 프로그램 영역(17a)으로부터 프로그램을 판독하여, 메모리(12)의 프로그램 영역(13)에 로드한다(경로 a). 다음에, DSP(10)는, 부팅 ROM(17)의 테이블 데이터 영역(17b)으로부터 테이블 데이터를 판독하여, 메모리(12)의 테이블 데이터 영역(14)에 로드한다(경로 b). 그리고, DSP(10)는, 판독된 프로그램 내의 체크 섬 프로그램을 기동하여, 메모리(12)에 판독된 데이터에 대하여 체크 섬을 계산하여, 체크 섬 프로그램에 매립된 제1 체크 섬 기대값과 대조하게 된다.

도 6은 간헐 수신 동작 기간에 전원이 온된 때의 DSP의 부팅 방법을 설명하는 도면이다.

시스템이 동작한 후, 판독 제어 레지스터(16)는 값 "1"의 제어 플래그를 판독 제어 포트(15)에 통지하고 있다. 따라서, 간헐 수신 동작 기간에 전원이 온된 DSP(10)는, 판독 제어 포트(15)의 값을 참조함으로써, 간헐 수신 동작의 전원 온인 것을 인식한다. 다음에, DSP(10)는, 부팅 ROM(17)의 프로그램 영역(17a)으로부터 프로그램을 판독하여, 메모리(12)의 프로그램 영역(13)에 로드한다(경로 a). DSP(10)는, 판독된 프로그램 중의 체크 섬 프로그램을 기동하여, 메모리(12)에서 기입된 프로그램 데이터에 대하여 제2 체크 섬 기대값을 이용한 체크 섬을 실행한다. 다음에, DSP(10)는, 전회의 전원 오프 시에 백업 메모리(18)에 대피하여 둔 테이블 데이터를 CPU(19)를 경유하여 판독하고, 메모리(12)의 테이블 데이터 영역(14)에 로드한다(경로 c). 이 때, 부팅 ROM(17)으로부터는 테이블 데이터가 판독되지 않기 때문에, 그 판독 시간을 절약할 수 있어, 간헐 동작 기간을 짧게 할 수 있다.

이상 설명한 바와 같이 본 발명에서는, 체크 섬의 기대값을 명령 및 테이블 데이터의 체크 섬인 제1 체크 섬 기대값과 명령의 데이터의 체크 섬인 제2 체크 섬 기대값과의 2개를 준비해 두고, 시스템의 부팅 시에는 명령과 테이블 데이터를 판독하여, 제1 체크 섬 기대값을 이용하여 체크 섬을 행하고, 간헐 동작의 전원 온 시에는 명령만을 판독하여, 제2 체크 섬 기대값을 이용하여 체크 섬을 행하도록 구성하였기 때문에, 간헐 동작의 전원 온 시에는 초기값의 테이블 데이터의 판독은 생략되기 때문에, 판독 시간이 단축되어 간헐 동작 시간을 짧게 할 수가 있어, 프로세서의 저소비 전력화를 도모할 수 있게 된다.

Claims

전원 온/오프가 주기적으로 반복하여 행해지는 간헐 동작의 프로세서에 있어서,

전원 온 시에 상기 프로세서가 내장된 시스템의 전원 온인지 간헐 동작 시의 전원 온인지를 판단하는 전원 종별 판단 수단과,

상기 시스템의 전원 온일 때에는 부팅 ROM으로부터 명령, 테이블 데이터 및 제1 체크 섬 기대값을 판독하여 명령 저장 수단 및 테이블 데이터 저장 수단에 기입하고, 상기 간헐 동작 시의 전원 온일 때에는 상기 부팅 ROM으로부터 명령 및 제2 체크 섬 기대값을 판독함과 함께 전회의 전원 오프 시에 백업해 둔 테이블 데이터를 백업 메모리로부터 판독하여 상기 명령 저장 수단 및 상기 테이블 데이터 저장 수단에 기입하도록 상기 전원 종별 판단 수단에서의 판단에 따라서 제어하는 판독 선택 수단과,

상기 시스템의 전원 온일 때에는 상기 명령 저장 수단 및 상기 테이블 데이터 저장 수단에 기입된 데이터에 대한 체크 섬의 계산 및 상기 제1 체크 섬 기대값과의 대조를 행하고, 상기 간헐 동작 시의 전원 온일 때에는 상기 명령 저장 수단에 기입된 데이터에 대한 체크 섬의 계산 및 상기 제2 체크 섬 기대값과의 대조를 행하는 체크 섬 실행 수단

을 포함하는 것을 특징으로 하는 프로세서.
제1항에 있어서,

상기 시스템의 전원 온/오프에 의존하여 동작하는 외부의 판독 제어 수단으로부터 전원 온의 종별의 통지를 받는 제어 포트를 구비하며, 상기 전원 종별 판단 수단은 상기 제어 포트의 값에 기초하여 판단하도록 한 것을 특징으로 하는 프로세서.
제1항에 있어서,

광대역 부호 분할 다원 접속(W-CDMA)용 기저 대역 대규모 집적 회로(LSI)에서 대기 상태에서의 간헐 수신 동작 시에 전원이 온되고, 간헐 수신 동작 후에 전원이 오프되는 디지털 신호 프로세서인 것을 특징으로 하는 프로세서.
전원 온/오프가 주기적으로 반복하여 행해지는 간헐 동작의 프로세서의 부팅 방법에 있어서,

전원 온 시에 상기 프로세서가 내장된 시스템의 전원 온인지 간헐 동작 시의 전원 온인지를 판단하는 단계와,

상기 시스템의 전원 온일 때에는 부팅 ROM으로부터 명령, 테이블 데이터 및 제1 체크 섬 기대값을 판독하고, 상기 간헐 동작 시의 전원 온일 때에는 상기 부팅 ROM으로부터 명령 및 제2 체크 섬 기대값을 판독함과 함께 전회의 전원 오프 시에 백업하여 둔 테이블 데이터를 판독하는 단계와,

상기 시스템의 전원 온일 때에는 상기 시스템의 전원 온일 때에 판독한 데이터에 대한 체크 섬의 계산 및 상기 제1 체크 섬 기대값과의 대조를 행하고, 상기 간헐 동작 시의 전원 온일 때에는 상기 부팅 ROM으로부터 판독된 데이터에 대한 체크 섬의 계산 및 상기 제2 체크 섬 기대값과의 대조를 행하는 단계

를 포함하는 프로세서의 부팅 방법.
제4항에 있어서,

상기 프로세서가 내장된 시스템의 전원 온인지 간헐 동작 시의 전원 온인지의 판단은, 상기 간헐 동작 이외일 때에도 전원 오프되지 않는 외부의 판독 제어 수단으로부터의 통지에 기초하여 판단하도록 한 것을 특징으로 하는 프로세서의 부팅 방법.
전원이 오프되지 않는 제1 블록과 상기 제1 블록이 전원 온일 때에 전원이 온/오프되는 제2 블록을 갖는 반도체 장치에 있어서,

부팅 시에 판독되는 프로그램, 초기값으로서의 테이블 데이터, 상기 프로그램 및 테이블 데이터의 데이터를 수치로 간주하여 합계한 제1 체크 섬 기대값 및 상기 프로그램의 데이터를 수치로 간주하여 합계한 제2 체크 섬 기대값을 저장하는 부팅 ROM과,

상기 제2 블록이 전원 오프되기 전에 처리하였던 테이블 데이터를 대피(save)시키기 위한 백업 메모리와,

상기 제1 블록의 전원 온인지 상기 제2 블록의 전원 온인지를 판단하는 전원 종별 판단 수단과,

상기 전원 종별 판단 수단에서의 판단에 따라서, 상기 부팅 ROM으로부터 프로그램, 테이블 데이터 및 제1 체크 섬 기대값을 판독하거나, 상기 부팅 ROM으로부터 프로그램 및 제2 체크 섬 기대값을 판독함과 함께 상기 백업 메모리로부터 전회의 전원 오프 시에 백업하여 둔 테이블 데이터를 판독하도록 하는 제어를 행하는 판독 선택 수단과,

상기 판독 선택 수단이 판독한 상기 프로그램을 저장하는 제1 저장 수단과,

상기 판독 선택 수단이 판독한 상기 테이블 데이터를 저장하는 제2 저장 수단과,

상기 제1 및 제2 저장 수단에 저장된 프로그램 및 테이블 데이터에 대하여 상기 제1 체크 섬 기대값을 사용한 체크 섬을 실행하거나, 상기 제1 저장 수단에 저장된 프로그램에 대하여 상기 제2 체크 섬 기대값을 사용한 체크 섬을 실행하는 체크 섬 실행 수단

을 포함하는 것을 특징으로 하는 반도체 장치.