JP4669262B2 - Icカード用icチップ、icカード及びicカード用プログラム - Google Patents
Icカード用icチップ、icカード及びicカード用プログラム Download PDFInfo
- Publication number
- JP4669262B2 JP4669262B2 JP2004317786A JP2004317786A JP4669262B2 JP 4669262 B2 JP4669262 B2 JP 4669262B2 JP 2004317786 A JP2004317786 A JP 2004317786A JP 2004317786 A JP2004317786 A JP 2004317786A JP 4669262 B2 JP4669262 B2 JP 4669262B2
- Authority
- JP
- Japan
- Prior art keywords
- card
- peripheral circuit
- procedure
- chip
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
ICカードは、ゲート端末、ATMなどのリーダライタターミナルからコマンドを受信し、このコマンドに対応するプログラムを実行し、その処理結果をレスポンスとして外部端末へ送信する。このデータの送受信を行う場合には、図5に示すように、UARTが動作する一方、CPUは待機状態にあり、UARTにおけるデータの送受信が完了するとCPUが起動する。また、他の周辺回路についても同様であり、CPUは、周辺回路が起動してから動作が完了するまでの間、処理を行わず、待機状態又は停止状態となっていた。
(1)周辺回路の動作と並行して第2の処理を実行することによって、処理の効率化及び迅速化を図り、レスポンス応答性を向上することが可能となる。
(2)特に、不揮発性メモリの書き換え、通信デバイスによる送受信、コプロセッサによる演算は、比較的時間がかかるため、より一層レスポンス応答性を向上することが可能となる。
(3)優先度に基づいて、処理を選択して実行することによって、実行すべき処理が複数ある場合に処理の効率化を図り、より一層レスポンス応答性を向上することが可能となる。
(4)予測消費電力に基づいて、周辺回路を起動すべきかを判定することによって、消費電力が最大許容消費電力を超えることを防止することが可能となる。特に、複数の周辺回路が並行して動作する場合であっても、最大許容消費電力を超えることを防止することが可能となる。
図1は、本発明によるICカード用ICチップ、ICカードの構成を示すブロック図である。
図1に示すように、ICカード10は、リーダライタ(以下、「R/W」という。)を備える情報処理装置であるリーダライタターミナル30と通信することが可能であって、リーダライタターミナル30からコマンド(命令)を受信し、このコマンドに応じて処理を行い、処理結果をレスポンス(応答)としてリーダライタターミナル30へ返信する携帯型の情報処理装置である。ICカード10は、一般的なICカードであってもよく、SIMカード、UIMカードやUSIMカードであってもよく、形状などのカード規格に限定されない。
インターフェイス13は、通信に係るデータ変換を行う通信デバイスであるUART131(Universal Asynchronous Receiver Transmitter)、変復調回路などを備え、I/O部12から入力した信号の復調、データ変換、CPU17から出力されたデータをI/O部12から出力するためのデータ変換、変調を行うなど、CPU17とリーダライタターミナル30との通信を媒介するインターフェイス回路である。
クロック19は、リーダライタターミナル30から供給されるクロック信号に基づいて、内部の動作基準クロック信号を生成し、CPU17、コプロセッサに供給する回路である。
RNG(Random Number Generator)20は、乱数発生器である。
タイマ21は、経過時間を計測するタイマなどを備え、CPU17によって設定された時間が経過した場合に、CPU17に割り込み信号を送信し、タイマ割り込みを発生する。
なお、UART131、EEPROM16、コプロセッサ18は、CPU17からの命令に従って行った処理が完了した場合に、割り込み信号をCPU17に送信し、処理完了割り込みを行う割り込み発生部を備えている(図示しない。)。
図2に示すように、CPU17は、ステップ100(以下、「ステップ」を「S」という。)において、ICカード10は、コマンドをリーダライタターミナル30から受信し、このコマンドに対応するプログラムAを実行する。
プログラムAには、書き換えモジュール(EEPROM16の書き換えを行うサブルーチン)の呼び出しが含まれ、CPU17は、EEPROM16に書き込み対象となるデータを渡し、EEPROM16に対して書き込みを命令し、EEPROM16を起動する(S110)。
CPU17は、スケジューリングを行い、プログラムA以外の実行すべき複数のタスクのうち、優先度の高いタスク(プログラムB)を選択し(S130)、そのPCを次に実行するプログラムのプログラムアドレスとしてセットする(S140)。
CPU17は、プログラムBを実行し、EEPROM16の動作と並行して別処理を行う(S150)。なお、CPU17がプログラムBを実行することによって行う処理は、例えば、メモリチェック、ガーベイジコレクション、デフラグ処理、ウィルスチェックなどのメモリ管理、周辺回路動作チェックなど、処理を効率化するためのシステム内部処理である。
CPU17は、EEPROM16からの割り込みに対応する割り込みハンドラを実行し、現在のPCをメモリに保存する(S170)。CPU17は、スケジューリングを行い、次に実行する優先度の高いタスク(プログラムA)を選択し(S180)、S120においてメモリに保存したプログラムAのPCをセットし(S190)、EEPROM16からの処理結果を受けてプログラムAの実行を再開する。なお、S180において、CPU17は、実行を中断しているプログラムAよりも優先度の高いタスクがある場合には、そのプログラムを実行するなど、優先度に応じて処理を行い、プログラムAが最も高い優先度となった場合に、プログラムAの実行を再開する。また、プログラムAに書き換えモジュールの呼び出しが複数回含まれている場合には、同様の処理(S110〜S190)を繰り返す。
CPU17は、プログラムAの処理結果をレスポンスとしてリーダライタターミナル30へ送信し、処理を終了する(S200)。
また、CPU17は、周辺回路の動作と並行して実行するタスクを各タスクの優先度に基づいて選択するため、応答時間内に確実に応答し、レスポンス応答性を向上することが可能となった。同様に、CPU17は、完了割り込みがあった場合に実行するタスクを優先度に基づいて選択するため、レスポンス応答性を向上することが可能となった。
以上説明した実施例に限定されることなく、種々の変形や変更が可能であって、それらも本発明の均等の範囲内である。例えば、CPU17がスケジューリングを行い、次に実行するプログラムを選択する方法は、優先度による選択に限定されず、例えば、EEPROM16を起動した場合には、プログラムB、UART131を起動した場合には、プログラムCなど、予め設定されているプログラムを実行してもよい。同様に、EEPROM16から完了割り込みがあった場合には、このEEPROM16の起動モジュールを呼び出したプログラムAなど、完了割り込みがあった場合に所定のプログラムを実行してもよい。CPU17がどのような順でプログラムを実行するかは、任意に設定することができ、限定されない。
例えば、CPU17は、UART131が動作して1バイトずつデータを受信するのと並行して、1バイトずつデータ整合性比較を行ってもよい。UART131が全データを受信した後に、CPU17がデータ整合性比較を行っていた従来に比べ、処理の効率化及び迅速化を図り、レスポンス応答性を向上することが可能となる。
例えば、図4に示すように、CPUは、プログラムBにおいてコプロセッサ18を起動した場合に、並行してプログラムCを実行してもよい。この場合には、複数の周辺回路(EEPROM16、コプロセッサ18)が同時に動作し、CPU17は、複数の周辺回路のうちのいずれかから処理完了割り込みがあったときに、割り込みがあった周辺回路に対応するハンドラを実行する。
複数の周辺回路が並行して動作することによってより一層処理の効率化及び迅速化を図り、レスポンス応答性を向上することが可能となる。
複数の周辺回路が並行して動作する場合であっても、チップ許容最大消費電力量を超えることを防止することが可能となる。
11 ICチップ
12 I/O部
13 インターフェイス
14 RAM
15 ROM
16 EEPROM
17 CPU
18 コプロセッサ
19 クロック
20 RNG
21 タイマ
30 リーダライタターミナル
131 UART
Claims (11)
- CPUと、前記CPUに接続されている複数の周辺回路とを備えるICカード用ICチップにおいて、
前記CPUは、前記複数の周辺回路の起動を含む第1の処理を実行する第1の処理実行手段と、前記第1の処理実行手段によって前記周辺回路が起動された場合に、前記複数の周辺回路のうち2以上の周辺回路の動作と並行して第2の処理を実行する第2の処理実行手段とを有すること、
を特徴とするICカード用ICチップ。 - 請求項1に記載のICカード用ICチップにおいて、
前記CPUは、前記第1の処理実行手段によって周辺回路が起動された場合に、前記第1の処理の実行を中断する第1処理中断手段と、前記第1の処理実行手段によって起動された周辺回路からの処理完了割り込み、又は、タイマ割り込みがあった場合に、前記第1処理中断手段によって中断されている第1の処理の実行を再開する第1処理再開手段とを有すること、
を特徴とするICカード用ICチップ。 - 請求項1又は請求項2に記載のICカード用ICチップにおいて、
前期周辺回路として、書き換え可能な不揮発性メモリ、通信デバイス又はコプロセッサを備えること、
を特徴とするICカード用ICチップ。 - 請求項1から請求項3までのいずれか1項に記載のICカード用ICチップにおいて、
前記CPUは、前記第1の処理実行手段によって周辺回路が起動された場合に、前記第1の処理とは異なる他の実行すべき処理を優先度に基づいて選択する選択手段を有し、前記第2の処理実行手段は、前記第1の処理実行手段によって起動された周辺回路の動作と並行して、前記選択手段によって選択された処理を実行すること、
を特徴とするICカード用ICチップ。 - 請求項1から請求項4までのいずれか1項に記載のICカード用ICチップにおいて、
前記CPUは、前記第1の処理実行手段によって起動される周辺回路の動作による消費電力の予測値である予測消費電力を取得する予測消費電力取得手段と、前記予測消費電力取得手段によって取得された予測消費電力に基づいて、前記周辺回路を起動すべきか否かを判定する電力判定手段とを有し、
前記第1の処理実行手段は、前記電力判定手段が肯と判定した場合に、前記周辺回路を起動すること、
を特徴とするICカード用ICチップ。 - 請求項1から請求項5までのいずれか1項に記載のICカード用ICチップと、ICカード基体と、
を備えるICカード。 - 第1の処理を実行する第1の処理実行手順と、第2の処理を実行する第2の処理実行手順とを備え、ICカード用ICチップのCPUに前記第1の処理及び第2の処理を含む複数の処理を実行させるためのICカード用プログラムであって、
前記第1の処理実行手順は、複数の周辺回路を起動する周辺回路起動手順を有し、
前記第2の処理実行手順は、前記周辺回路起動手順において起動した前記複数の周辺回路のうち2以上の周辺回路の動作と並行して実行されること、
を特徴とするICカード用プログラム。 - 請求項7に記載のICカード用プログラムにおいて、
前記周辺回路起動手順において周辺回路を起動した場合に、前記第1の処理実行手順における第1の処理の実行を中断する第1処理中断手順と、
前記周辺回路起動手順において起動した周辺回路からの処理完了割り込み、又は、タイマ割り込みがあった場合に、前記第1処理中断手順において中断した第1の処理の実行を再開する第1処理再開手順とを備えること、
を特徴とするICカードプログラム。 - 請求項7又は請求項8に記載のICカード用プログラムにおいて、
前期周辺回路起動手順は、前期ICカード用ICチップに設けられている書き換え可能な不揮発性メモリ、通信デバイス又はコプロセッサを起動すること、
を特徴とするICカード用プログラム。 - 請求項7から請求項9までのいずれか1項に記載のICカード用プログラムにおいて、
前記周辺回路起動手順において周辺回路を起動した場合に、前記第1の処理とは異なる他の実行すべき処理を優先度に基づいて選択する処理選択手順を備え、
前記第2の処理実行手順は、前記周辺回路起動手順において起動した前記周辺回路の動作と並行して前記処理選択手順で選択した処理を実行すること、
を特徴とするICカード用プログラム。 - 請求項7から請求項10までのいずれか1項に記載のICカード用プログラムにおいて、
前記第1の処理実行手順において起動する周辺回路の動作による消費電力の予測値である予測消費電力を取得する予測消費電力取得手順と、
前記予測消費電力取得手順において取得した予測消費電力に基づいて、前記周辺回路を起動すべきか否かを判定する電力判定手順とを備え、
前記周辺回路起動手順は、前記電力判定手順において肯と判定した場合に、実行されること、
を特徴とするICカード用プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004317786A JP4669262B2 (ja) | 2004-11-01 | 2004-11-01 | Icカード用icチップ、icカード及びicカード用プログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004317786A JP4669262B2 (ja) | 2004-11-01 | 2004-11-01 | Icカード用icチップ、icカード及びicカード用プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006127360A JP2006127360A (ja) | 2006-05-18 |
JP4669262B2 true JP4669262B2 (ja) | 2011-04-13 |
Family
ID=36722028
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004317786A Active JP4669262B2 (ja) | 2004-11-01 | 2004-11-01 | Icカード用icチップ、icカード及びicカード用プログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4669262B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002329180A (ja) * | 2001-04-27 | 2002-11-15 | Toshiba Corp | 無線通信機能を有するメモリカード及びそのデータ通信方法 |
JP2003202935A (ja) * | 2002-01-08 | 2003-07-18 | Mitsubishi Electric Corp | 電力管理方式及び電力管理方法 |
JP2003523029A (ja) * | 2000-02-11 | 2003-07-29 | ジェムプリュス | 不揮発性メモリ用保護付きリアルタイム書込み方法 |
-
2004
- 2004-11-01 JP JP2004317786A patent/JP4669262B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003523029A (ja) * | 2000-02-11 | 2003-07-29 | ジェムプリュス | 不揮発性メモリ用保護付きリアルタイム書込み方法 |
JP2002329180A (ja) * | 2001-04-27 | 2002-11-15 | Toshiba Corp | 無線通信機能を有するメモリカード及びそのデータ通信方法 |
JP2003202935A (ja) * | 2002-01-08 | 2003-07-18 | Mitsubishi Electric Corp | 電力管理方式及び電力管理方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2006127360A (ja) | 2006-05-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100705522B1 (ko) | 보조 연산용 코프로세서 내장형 ic 카드 및 그 제조 방법 | |
US7725746B2 (en) | Apparatus and method for restoring working context | |
JP4768237B2 (ja) | 携帯可能電子装置及び携帯可能電子装置の制御方法 | |
KR101051703B1 (ko) | 서스펜드/리쥼 기능을 갖는 집적 회로 카드 및 집적 회로카드 시스템 | |
JP3958243B2 (ja) | Icカードおよびそのos起動方法 | |
JP5413637B2 (ja) | Icチップ、情報処理装置、ソフトウェアモジュール制御方法、情報処理システムおよび方法、並びにプログラム | |
WO2007023458A2 (en) | Controlling embedded memory access | |
JP3929761B2 (ja) | 半導体装置の動作制御方法、半導体装置動作制御プログラム、半導体装置動作制御プログラムを記録した記録媒体、半導体装置、およびicカード | |
JP2011035749A (ja) | 携帯通信端末装置 | |
CN109426324B (zh) | 上电控制方法、ap芯片及移动终端 | |
JP2006127361A (ja) | Icカード用icチップ、icカード及びicカード用プログラム | |
JP4669262B2 (ja) | Icカード用icチップ、icカード及びicカード用プログラム | |
JP2017126125A (ja) | Icカード、携帯可能電子装置及び処理装置 | |
KR100399603B1 (ko) | 스마트 카드와 이의 os 프로그램 저장/삭제 및 실행방법 | |
JP2013164686A (ja) | Icカードおよび携帯可能電子装置 | |
JP2002358492A (ja) | Icカード及びその擬似並列処理プログラム | |
JP2006172271A (ja) | マルチアプリケーションicカード及びicカード用プログラム | |
JP5724701B2 (ja) | Icチップ、icチップにおける処理方法、icチップ用処理プログラム、及び携帯端末 | |
JP2012018635A (ja) | 携帯可能電子装置及びicカード | |
JP6863032B2 (ja) | 電子情報記憶媒体、icカード、活性化制御方法、及びプログラム | |
JP2017142655A (ja) | 電子情報記憶媒体、情報処理方法、及び情報処理プログラム | |
US8521935B2 (en) | Portable electronic apparatus, control method for portable electronic apparatus, and IC card | |
JP2005525615A (ja) | スマートカードにおけるバイト伝送の管理 | |
JP5787692B2 (ja) | Icカード、携帯可能電子装置、及びicカードの制御方法 | |
JPH02196389A (ja) | Icカード |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20061117 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070906 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100826 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100907 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101104 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110111 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110114 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140121 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4669262 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |