JP2003202935A - 電力管理方式及び電力管理方法 - Google Patents

電力管理方式及び電力管理方法

Info

Publication number
JP2003202935A
JP2003202935A JP2002001476A JP2002001476A JP2003202935A JP 2003202935 A JP2003202935 A JP 2003202935A JP 2002001476 A JP2002001476 A JP 2002001476A JP 2002001476 A JP2002001476 A JP 2002001476A JP 2003202935 A JP2003202935 A JP 2003202935A
Authority
JP
Japan
Prior art keywords
power
power management
task execution
execution information
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2002001476A
Other languages
English (en)
Inventor
Minoru Shiga
稔 志賀
Yuichi Tokunaga
雄一 徳永
Hisayoshi Kurosawa
寿好 黒澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2002001476A priority Critical patent/JP2003202935A/ja
Publication of JP2003202935A publication Critical patent/JP2003202935A/ja
Abandoned legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

(57)【要約】 【課題】 電力制御システムの処理負荷を少なくし、総
電力が小さく、電力の変動が小さい半導体集積回路の電
力管理方式及び方法を提供する。 【解決手段】 半導体集積回路はプロセッサ1、メモリ
2、電力管理機構5、他複数の機能単位から構成され、
オペレーティングシステムはタスク・スケジューリング
処理の時に、タスク実行情報を電力管理機構5へ伝達す
る。電力管理機構5はタスク実行情報を格納するレジス
タを備え、オペレーティングシステムは実行タスクの優
先度を加算した値をタスク実行情報として該レジスタへ
設定する。電力管理機構5はレジスタに格納されたタス
ク実行情報に基づき、プロセッサの周波数と電圧を決定
する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、プロセッサ、メ
モリ、周辺回路などを備えた半導体集積回路(システム
LSI)の電力管理に関する。詳しくは消費電力の低減
化と平準化に関する。
【0002】
【従来の技術】半導体製造技術の進化に連れて、マイク
ロプロセッサ、ROM(読出し専用メモリ)、RAM
(ランダムアクセスメモリ)、タイマや通信回路などの
周辺回路を1チップ上に搭載した半導体集積回路(シス
テムLSIと呼ばれる)が提供されるようになってき
た。携帯電話や携帯情報端末などの市場拡大が顕著であ
る。これら機器の継続使用時間を長くするために、プロ
セッサのクロック周波数と電源電圧を変更する幾つかの
技術が公開されている。
【0003】図13に半導体集積回路のクロック周波数
と電源電圧を可変にした従来例の構成図(公開特許公報
(A)特開平7−20968(出願人:ゼロックス コ
ーポレーション)を示す。図中、901はコンピュータ
サブシステム、902は電力制御サブシステム、903
は電源とクロックの変更順を制御するシーケンサ、90
4は可変電圧源、905は可変クロック源、907はク
ロック線である。
【0004】電力サブシステム902は電力選択信号9
06をシーケンサ903へ伝達し、シーケンサ903が
可変電圧源904と可変クロック源905へ時間差をつ
けて電圧選択908、クロック選択909を指示する。
その結果、コンピュータサブシステム901の電圧及び
クロック(動作周波数)が変更され、電力制御サブシス
テム902も同様に変更される。コンピュータサブシス
テムはプロセッサ、メモリ及び周辺回路から構成される
ので、回路規模が大きくその消費する電力は大きい。
【0005】また、携帯電話や携帯情報端末による電子
商取引を行う場合に、個人の秘密情報の漏洩への不安が
高く、安全性が強く求められている。特に、暗号回路が
半導体に組み込まれた装置では外部から電流又は漏洩電
界などの変動が検出され、秘密鍵が読取られる行為によ
り、安全性が損なわれている。
【0006】
【発明が解決しようとする課題】従来例のような半導体
集積回路では、電力制御サブシステム902がコンピュ
ータサブシステム901に組込まれているために、電力
選択を決定する処理の実行にコンピュータサブシステム
901を使用するので、電力消費が大きいという問題点
があった。また、消費電力量の変動を抑制する機能がな
く、外部脅威に耐える安全対策が求められる。
【0007】そこで、この発明は、電力制御サブシステ
ムの処理負荷を少なくして、総電力が小さく、また、電
力の変動が小さい半導体集積回路及び半導体集積回路の
電力管理方式を得ることを目的とする。
【0008】
【課題を解決するための手段】この発明に係る電力管理
方式は、タスクの実行を管理するオペレーションシステ
ムを動作させるプロセッサと、電力を管理する電力管理
部とを備え、上記プロセッサは、オペレーションシステ
ムによって、複数のタスクを実行させる順序を定めるタ
スク実行情報を生成し、生成したタスク実行情報を上記
電力管理部へ出力し、上記電力管理部は、上記タスク実
行情報を入力し、入力したタスク実行情報を用いて電力
を管理することを特徴とする。
【0009】上記電力管理部は、上記タスク実行情報を
格納するタスク実行情報格納部を備え、上記プロセッサ
は、実行するタスクの優先度を加算した値を用いてタス
ク実行情報を生成し、生成したタスク実行情報を上記タ
スク実行情報格納部へ格納することを特徴とする。
【0010】上記電力管理部は、上記タスク実行情報格
納部に格納されたタスク実行情報に基づき、プロセッサ
のクロック周波数と電源電圧とを決定することを特徴と
する。
【0011】上記タスク実行情報は、上記複数のタスク
それぞれに対応し、各タスク毎に、実行するタスクの優
先度とタスクの実行状況を示すステータスとを含み、上
記電力管理部は、複数のタスクそれぞれに対応した複数
のタスク実行情報を格納するタスク実行情報格納部を備
えることを特徴とする。
【0012】上記電力管理部は、少なくとも一つのタス
ク実行情報を入力した場合に、上記タスク実行情報格納
部に格納された複数のタスク実行情報を用いて、ステー
タスが実行中であるタスクの優先度の総和を計算し、上
記計算結果に基づいて、電力供給の要求性能レベルを決
定し、決定した要求性能レベルに対応したクロック周波
数と電源電圧を出力することを特徴とする。
【0013】上記電力管理方式は、さらに、周辺機器か
らの割り込み処理要求を監視し、割り込み処理要求が発
生した場合に上記電力管理部へ起動要求を出力する監視
部を備え、上記電力管理部は、上記監視部から起動要求
を受けた場合に、優先度の高いタスク実行情報を生成
し、生成したタスク実行情報を上記タスク実行情報格納
部へ格納することを特徴とする。
【0014】上記電力管理方式は、さらに、プロセッサ
のクロック周波数を制御するクロック源を備え、上記電
力管理部は、複数の電力モードと上記複数の電力モード
それぞれに対応する複数のクロック周波数とを保持し、
上記監視部から起動要求を受けた場合、動作中の電力モ
ードに基づいて、クロック源が短時間で対応可能なクロ
ック周波数を選択し、選択したクロック周波数を上記ク
ロック源へ指示することを特徴とする。
【0015】上記電力管理方式は、さらに、電源電圧を
制御する電圧源と、プロセッサのクロック周波数を制御
するクロック源とを備え、上記電力管理部は、電圧源と
クロック源とを制御する制御回路と、上記制御回路を制
御する制御プログラムを格納するプログラム格納部と、
上記プログラム格納部に格納された制御プログラムのア
ドレスをカウントするアドレスカウンタと、上記制御プ
ログラムの演算を実行する演算器とを含むことを特徴と
する。
【0016】上記電力管理部は、さらに、プロセッサが
上記プログラム格納部に格納された制御プログラムを書
き替えるインタフェースを備えたことを特徴とする。
【0017】上記電力管理方式は、さらに、複数の機能
単位を備え、電力管理部は、さらに、上記複数の機能単
位それぞれが必要とする電力値を記憶する電力テーブル
と、上記複数の機能単位のいずれかから動作要求を受け
付け、受け付けた機能単位に対応する電力値を上記電力
テーブルから取得し、取得した電力値を用いて上記機能
単位を動作させた場合に電力の許容範囲内に納まるか否
かを判断し、許容範囲である場合に限り、動作の許可を
与えることを特徴とする。
【0018】また、電力管理部は、電源をオフにする機
能を備えたことを特徴とする。
【0019】この発明に係る電力管理方式は、プロセッ
サと、機能単位とが動作する場合に必要とする電力を管
理する電力管理方式において、上記機能単位が動作する
場合に消費する電力を、上記プロセッサのクロック周波
数を調整することによって供給する電力管理部を備える
ことを特徴とする。
【0020】上記電力管理方式は、複数の機能単位を動
作させ、上記電力管理部は、上記複数の機能単位それぞ
れに対応する電力レベルを記録した電力平準化テーブル
を備え、上記電力管理部は、上記電力平準化テーブルを
用いて上記機能単位が消費する電力を算出し、上記プロ
セッサのクロック周波数を下げることによって算出した
電力を上記機能単位へ供給することを特徴とする。
【0021】上記電力管理部は、上記機能単位から、動
作の開始を要求する動作要求と動作の終了を要求する終
了要求とのいずれかを入力し、上記動作要求を入力した
場合に、上記動作要求が必要とする電力を算出し、上記
プロセッサのクロック周波数を下げることによって算出
した電力を上記機能単位へ供給し、上記終了要求を受け
付けた場合に、上記プロセッサのクロック周波数を回復
させることを特徴とする。
【0022】上記電力管理部は、上記動作要求と上記終
了要求とを一つの要求線から入力することを特徴とす
る。
【0023】上記電力管理部は、さらに、電力の消費量
を調節可能な電力消費回路を備えることを特徴とする。
【0024】この発明に係る電力管理方法は、複数のタ
スクを実行するプロセッサを動作させる場合の電力を管
理する電力管理方法において、複数のタスクを実行させ
る順序を定めるタスク実行情報を生成し、生成したタス
ク実行情報に基づいて供給する電力を管理することを特
徴とする。
【0025】この発明に係る電力管理方法は、プロセッ
サと、機能単位とが動作する場合に必要となる電力を管
理する方法において、上記機能単位が動作する場合に消
費する電力を算出し、算出した電力を上記プロセッサの
クロック周波数を調整することによって供給することを
特徴とする。
【0026】
【発明の実施の形態】実施の形態1.図1は実施の形態
1の半導体集積回路(システムLSI)の一例を示す構
成図である。図中、1はプロセッサ、2はメモリ、3は
周辺回路A、4は周辺回路B、5は電力管理機構、6は
監視回路、7は電圧源、8はクロック源、11は内部バ
ス、12は電源選択線、13はクロック選択線、14は
給電、15はクロック線、21〜24はクロックゲート
線、25〜28は電源ゲート線、31、32は動作要求
線、33、34は起動要求線、35は起動線である。図
2は電力管理機構5の構成図である。図中、16はクロ
ック線、51はバスインタフェース、52は負荷情報レ
ジスタ、53は制御回路、54はステータスレジスタで
ある。以降の説明で同一番号は同一または同等を表す。
【0027】電力管理機構5は、電力管理部ともいう。
電力管理機構5は、電力を管理する。具体的には、オペ
レーションシステムが生成したタスク実行情報を入力
し、上記タスク実行情報に基づいて、電源電圧とクロッ
ク周波数とを算出し、上記電源電圧を用いて電圧源7を
制御し、上記クロック周波数を用いてクロック源8を制
御する。
【0028】監視回路(監視部)6は、プロセッサ以外
の周辺回路等の機能単位が動作を開始する動作要求、あ
るいは、動作を終了する動作終了要求を出力しているか
を起動動作要求線33、34によって監視する。監視回
路6は、動作要求を検出すると、電力の制御を実施する
ように、電力管理機構5に指示する。
【0029】図1において、プロセッサ1とメモリ2、
周辺回路A3、周辺回路B4及びこれらを結合する内部
バス11によりコンピュータが構成される。プロセッサ
1は電圧源7からの給電14とクロック源8からのクロ
ック線15を介してクロック供給を受け、メモリ2に格
納されたアプリケーションプログラム及びOSを読み込
みプログラムを実行する。電力管理機構5は電源選択線
12とクロック選択線13によって、プロセッサ1へ供
給する電源電圧の選択とクロック周波数の選択を指示す
る。また、プロセッサ1、メモリ2、周辺回路A3など
の各機能単位に対して、動作を有効にするクロックゲー
ト線21〜24、電源オフ状態にする電源ゲート線25
〜28を供給する。
【0030】本実施の形態では図1に示した機能単位の
数は複数でもよいことは明示するまでもなく、また、機
能単位毎に独立してクロックゲート線と電源ゲート線を
供給しているが、複数の機能単位で同じゲート線を結合
して動作させてもよい。
【0031】クロックゲート線はクロック周期レベルで
制御できる一方、電源ゲート線は一般に10クロック周
期以上の切換え時間が必要なため、暫く動作しないよう
な場合に漏れ電流を抑える目的で使用される。監視回路
6は例えば周辺回路から指示される起動要求線33また
は34が有効になったときに起動線35を出力する。図
2において、バスインタフェース51は内部バス11と
の通信を司り、プロセッサ1からのタスク実行情報(タ
スク優先度の総和)が負荷情報レジスタ52へ書き込ま
れる。制御回路53は負荷情報レジスタ52の出力を受
けて、図3に示した動作フローに従って制御を行う。
【0032】この実施の形態では、タスク実行情報は、
タスクの優先度の総和である。タスクの優先度はオペレ
ーションシステム(OS)がタスクの実行順を決める時
の優先度(優先順位)である。ここでは、優先度の値が
大きい方から実行することを前提とする。OSの能力に
よって同時に動作可能なタスク数が決まるが、その中で
優先度が高い(大きい)タスクが優先して実行されこと
になる。また、上記では、負荷情報レジスタ52へタス
ク実行情報が書きこまれる場合を一例として説明してい
るが、タスク実行情報を格納する記憶領域であれば、レ
ジスタに限られることはない。従って、タスク実行情報
を格納する記憶領域をタスク実行情報格納部という場合
もある。
【0033】図3は、電力管理機構の動作の一例を表す
フローチャート図である。図3において、各箱の番号は
電力管理機構の動作のステートを表す。ステート順に説
明する。 41:リセットから開始される。 42:監視回路6からの起動要求の有無を起動線35に
よって判定する。 43:起動要求がある場合、クロック周波数と電源電圧
の切換え値を最大電力値に設定する。つまり、起動要求
を受けたときは最大性能でプロセッサ1を動作させるよ
うに設定する。 44:起動要求がない場合、タスク実行情報からクロッ
ク周波数と電源電圧の切換え値を計算する。つまり、ク
ロック周波数とその周波数で動作可能な最低電圧値の組
合せを複数個準備し、タスク実行情報から最適の組合せ
を選択する。 45:電力変更(クロック周波数或いは電源電圧の変
更、または双方の変更)が必要か否かを判定する。 46:変更が必要な場合、電源電圧の変更は電源選択線
12で電圧源7へ指示し、クロック周波数の変更はクロ
ック選択線13でクロック源8へ指示を行う。そして、
42のステートへと戻る。
【0034】図4を用いて説明を補足する。図4は周辺
回路A3の構成例を示す。301はクロックバッファ、
302は電源トランジスタ、303はバスインタフェー
ス回路、304は送信回路、305はタイマ回路であ
る。タイマ回路305は独立したクロック線307を使
用し常時動作可能である。一方、バスインタフェース回
路303と送信回路304はクロックゲート線23でゲ
ートされたクロックバッファ301と、電源ゲート線2
7でゲートされた電源トランジスタによって動作が制限
される。つまり、機能しない非動作時はクロック又は電
源供給が停止される構造である。例えば、タイマ回路3
05が所定時間に到達したことを検出し、プロセッサ1
へ割り込み処理を要求する場合に、起動要求線33及び
動作要求線31を有効にする。電力監視回路6は起動線
35を有意にすることによって、電力管理機構5はクロ
ックゲート線23及び電源ゲート線27を有意にする。
プロセッサ1が処理を終了しても、送信回路304の送
信が終了するまでクロック及び電源供給を保障するため
に、動作要求線31を有意のまま維持しなければならな
い。
【0035】以上説明したように、プロセッサ1はタス
ク実行情報を計算し負荷情報レジスタ経由で電力管理機
構5へ伝達するのみでよく、不要にプロセッサ自身を動
作させずに済む。電力管理機構5はプロセッサ1に比べ
遥かに回路規模が小さく消費する電力が小さいことは言
うまでもない。このように、プロセッサ1の実行時間を
短縮できるので、システムLSIの総電力を低減できる
効果がある。
【0036】以上のように、実施の形態1の半導体集積
回路の電力管理方式において、半導体集積回路はプロセ
ッサ、メモリ、電力管理機構、他複数の機能単位から構
成され、オペレーティングシステムはタスク・スケジュ
ーリング処理の時に、タスク実行情報を電力管理機構へ
伝達することを特徴とする。
【0037】また、電力管理機構はタスク実行情報を格
納するレジスタを備え、オペレーティングシステムは実
行タスクの優先度を加算した値をタスク実行情報として
該レジスタへ設定することを特徴とする。
【0038】さらに、電力管理機構はレジスタに格納さ
れたタスク実行情報に基づき、プロセッサの周波数と電
圧を決定することを特徴とする。
【0039】実施の形態2.図5は、実施の形態2の電
力管理機構5の一例を示す構成図である。図中、55は
レジスタファイル、57は電源/クロック指定レジス
タ、58はクロックゲートレジスタ、59は電源ゲート
レジスタ、60はアドレスカウンタ、61は読出し専用
メモリ、62は制御回路、63は演算器、64はデコー
ダである。レジスタファイル55は実行タスクに対応し
た数のレジスタを内蔵し、また、電力管理機構5の状態
をプロセッサ1が認識可能なステータスレジスタも内蔵
する。すなわち、この実施の形態では、タスク実行情報
は、複数のタスクそれぞれ毎に複数のタスク実行情報が
レジスタファイル55へ内臓される。また、複数のタス
ク実行情報それぞれは、タスクの優先度とタスクの実行
状況を示すステータスとを含むことになる。レジスタフ
ァイル55は、タスク実行情報を格納するタスク実行情
報格納部ともいう。レジスタファイル55は、プロセッ
サが直接タスク実行情報を書きこんでもよいし、電力管
理機構5がタスク実行情報をプロセッサから受け取り
(入力され)、受け取ったタスク実行情報をレジスタフ
ァイル55へ書きこんでもよい。
【0040】図6は、読出し専用メモリ61のマイクロ
コード構成の一例を表す図である。読出し専用メモリ6
1は図6に示したように、23ビットのマイクロコード
を記憶する。それは制御回路62へ出力されるコントロ
ールフィールド611、演算器63の演算機能を選択す
るファンクションフィールド612、レジスタファイル
55や各レジスタ57〜59のいずれかを指定するアド
レスフィールド613及び直接データフィールド614
から構成される。
【0041】図6に一例として示したマイクロコード構
成は、制御プログラムの一命令に当る。また、読み出し
専用メモリは、制御プログラムを記憶することより、プ
ログラム格納部ともいう。この実施の形態はレジスタフ
ァイル55を設け、プロセッサ1が実行タスク対応に優
先度などのタスク実行情報をレジスタファイル55へ書
き込み、電力管理機構5が読出し専用メモリ61、制御
回路62、演算器63を用いて、例えば優先度の総和計
算を行うようにしたものである。
【0042】図7は、実施の形態2の電力管理機構の一
例を表すフローチャート図である。図7において、各箱
の番号は電力管理機構の動作のステートを表す。ステー
ト順に説明する。 71:レジスタファイル55を初期化する。 72:監視回路6からの起動要求の有無を判定する。 73:起動要求有の場合、割込みによる負荷増分、つま
り、高い優先度のタスクが起動された場合の負荷増分を
レジスタファイル55へ仮設定する。 74:起動要求無の場合、プロセッサ1がレジスタファ
イル55内のタスク実行情報を変更したか否かを調べ
る。変化なしの場合はステート72へ戻る。 75:負荷変動分を反映し負荷量を計算する。 76:計算結果がゼロ以下か否かを判定する。 77:ゼロ以下の場合は停止可能であり、レジスタファ
イル55への停止状態(アイドル状態)の設定と、クロ
ックゲートレジスタ58、電源ゲートレジスタ59の設
定をクリアし、すべてを停止状態に移行させる。なお、
停止後に直ちに起動させる場合、電源ゲートレジスタ5
9の設定をクリアしなくてもよい。 78:ゼロを超える場合は、電源電圧の変更は電源選択
線12で電圧源7へ指示し、クロック周波数の変更はク
ロック選択線13でクロック源8へ指示を行う。そし
て、ステート72へ戻る。
【0043】なお、ステート73の仮設定の値は、その
時点のプロセッサ1の電力モードとクロック周波数に依
存して決定される。クロック源8はPLL(Phase
−Locked Loop)回路による周波数の逓倍
と、クロックの分周及びクロック選択機能をもつ。高速
なクロック発生にはPLL回路を用いるが、非動作状態
から安定するまでに50μ秒程度の時間が必要なため、
例えば電力モードがスリープ状態でPLL回路が停止し
ていた場合、安定するまでの期間はプロセッサ1を中間
の速度、つまりPLL回路を使用せずに発振器の最大速
度で、動作させることにより、プロセッサ1を早く起動
させることができる。
【0044】以上説明したように、プロセッサ1はスケ
ジューリング時にタスク実行情報を計算し判断する作業
から開放されるので、プロセッサ自身の動作時間を短縮
できる。プロセッサ1に比べ電力管理機構5は回路が小
さく消費電力が小さいので、システムLSIの総電力を
低減できる効果がある。
【0045】以上のように、実施の形態2の半導体集積
回路の電力管理方式において、タスク実行情報は、実行
タスク対応の優先度と起動または停止の情報からなり、
電力管理機構は、該実行タスクの各々に対応したレジス
タを備えることを特徴とする。
【0046】また、電力管理機構は、タスク実行情報の
伝達を受けたとき、実行中タスクの優先度の総和を計算
し、その計算結果以上で最も近い要求性能レベルを決定
し、そのレベルに対応したクロック周波数と電源電圧を
指示することを特徴とする。
【0047】また、電力管理機構は、監視回路からの起
動要求を受けたときに、高い優先度のタスクが起動され
た場合と同等のタスク実行情報をレジスタへ仮登録する
ことを特徴とする。
【0048】また、電力管理機構は、監視回路からの起
動要求を受けたとき、その時の電力モードからクロック
源が短時間で応答可能なクロック周波数を選択し、クロ
ック源へ指示することを特徴とする。
【0049】さらに、電力管理機構は、制御プログラム
を格納する読出し専用メモリ、アドレスカウンタ、演算
器、制御回路から構成されたことを特徴とする。
【0050】実施の形態3.また、上記実施の形態2の
読出し専用メモリ61(図5)はプロセッサ1から内部
バス11経由で記憶内容の書き換えが可能なインタフェ
ースを持つことにより、マイクロコードの変更が可能に
なり、保守容易化の効果がある。
【0051】以上のように、実施の形態3の半導体集積
回路の電力管理方式において、読出し専用メモリはプロ
セッサからの制御プログラムを書き換え可能なインタフ
ェースを備えたことを特徴とする。
【0052】実施の形態4.図8は、実施の形態4の電
力管理機構5の一例を示す構成図である。図中、91は
シーケンス制御回路、92は消費電力テーブル、93は
加算器、94はセレクタ、95はレジスタである。消費
電力テーブル92を利用して、最大電力を抑えること、
つまり半導体集積回路に電力を供給する電源を小さくす
ることが目的である。消費電力テーブル92には予め機
能単位、この例では周辺回路A3及び周辺回路B4の動
作時電力が記憶されている。例えば、周辺回路A3から
の動作要求線31が有効になった場合の動作について説
明する。
【0053】図9は、シーケンス制御回路91の動作フ
ローを示す。 111:先ず、プロセッサの電力レベル設定値66をレ
ジスタ95へ設定する。 112:次に、機能単位が停止したかどうかを判定す
る。 113:機能単位の停止がない場合、起動要求の有無を
調べる。 114:起動要求あれば、消費電力テーブル92を読取
り、レジスタ95に記憶した値と加算器93で加算す
る。
【0054】115:加算結果が所定の最大値を超える
か否かを判定する。上限値を超える場合は該機能単位の
動作を起動しない、つまり、クロックゲート線23を無
意のままとする。 116:上限値を超えない場合は、レジスタ95の電力
値を更新し、起動要求をした機能単位に対応したクロッ
クゲート線を有意に設定する。 117:112記載の停止ありの場合、消費電力テーブ
ル92を読出し、電力値を減算する。 118:次に、レジスタ95を更新し、対象のクロック
ゲート線を無意にして動作を停止させる。
【0055】以上説明したように、総電力の上限を超え
ないように電力の消費を制御することが可能になり、半
導体集積回路へ給電する電源装置を小型化できる効果が
ある。
【0056】以上のように、実施の形態4の半導体集積
回路の電力管理方式において、電力管理機構は、複数の
機能単位の電力値を記憶する電力テーブルを備え、ある
機能単位からの動作要求を受け付けたとき、この機能単
位を動作させた場合に許容範囲内に納まる場合に限り、
動作の許可を与えることを特徴とする。
【0057】実施の形態5.また、上記電力管理機構5
は自身のクロック停止及び電源オフさせるための手段を
備え、プロセッサ1の負荷がゼロ(実行するタスクがな
い状態)になり、かつその他の機能単位の動作が終了し
たときに、自らクロック停止及び電源オフを実施しても
よい。この結果、電力管理機構5の動作によって消費さ
れる電力を削減することができる。
【0058】以上のように、実施の形態5の半導体集積
回路の電力管理方式において、電力管理機構は、自らの
電源をオフする手段を備えたことを特徴とする。
【0059】実施の形態6.図10は、実施の形態6の
電力管理機構5の一例を示す構成図である。図中、81
は入力同期回路、82は電力平準化テーブル、83は出
力同期回路、84はタイミング回路である。この実施の
形態では、機能単位が動作する場合に消費する電力を、
プロセッサのクロック周波数を調整することによって供
給する場合を説明する。電力管理機構5は、プロセッサ
のクロック周波数を制御する。電力管理機構5は、図1
0では、入力同期回路81、出力同期回路83、タイミ
ング回路84とによって実現している。図11は動作タ
イミングを示し、図12は電力平準化テーブル82の構
成例を示す。電力平準化テーブル82は、動作要求線3
1及び32とプロセッサ1の電力レベルから次に変更す
るプロセッサ1の電力レベルを表形式で記憶している。
この例では周辺回路A3または周辺回路B4の動作要求
時にはプロセッサ1の電力レベルを低減させるために、
プロセッサ1の周波数を下げることによって達成してい
る。例えば、動作要求線31が有意(高電位)になった
ときの動作を説明する。
【0060】T1:ストローブ線85の立上げリで動作
要求線31が入力同期回路81に取り込まれ、タイミン
グ回路84に送られる。 T2:タイミング回路84は出力同期回路83へラッチ
信号86を送り、電力平準化テーブル82の出力をセッ
トさせる。クロック源8はクロック選択線13の指示に
対応した低い周波数を発生または選択して出力する。ス
トローブ線85は連続した入力変動を抑えるためにこの
タイミングでは無位(低電位)を維持する。 T3:タイミング回路84はクロック源8の動作に同期
してクロックゲート線23を出力させる。一方、周辺回
路A3が動作を終了するときは、動作要求線31を無意
にして動作終了を要求する。終了時は起動時の逆とな
る。つまり、電力管理機構5はプロセッサ1の周波数を
上げさせ、タイミングを合わせてクロックゲート線23
を無意にする。この例では動作要求と終了要求を1本の
信号線を用いたが、終了要求専用線を用いてもよいこと
は明白である。
【0061】以上説明したように、周辺回路A3を動作
させるときにプロセッサ1の電力を低減させて総電力の
変動を抑えることができるので、電力波形などの解読行
為が困難になる効果がある。
【0062】以上のように、実施の形態6の半導体集積
回路の電力管理方式において、 半導体集積回路はプロ
セッサ、メモリ、電力管理機構、他複数の機能単位から
構成され、該電力管理機構は、一つ以上の機能単位から
の動作要求を受け付けたときに、該機能単位の動作によ
り増加する電力相当分をプロセッサの周波数を下げて電
力を低減させ、また、該機能単位からの終了要求を受け
付けたときに、該機能単位を停止させた場合の電力低減
相当分をプロセッサの周波数を上げて電力を増加させ、
総電力の変動を抑えたことを特徴とする。
【0063】また、電力管理機構は、機能単位対応に電
力レベルを記録した電力平準化テーブルを備えたことを
特徴とする。
【0064】さらに、機能単位からの動作要求及び終了
要求は機能単位当り1本の動作要求線からなることを特
徴とする。
【0065】実施の形態7.また、上記実施の形態で生
じる誤差を更に小さくするために、可変の電力消費回路
を備え、総電力に凹みが生じることが予測される場合
に、電力消費回路を動作させて凹みを小さくすることに
より、総電力の変動を小さくしてもよく、一層の解読行
為を困難にする効果がある。
【0066】以上のように、実施の形態7の半導体集積
回路の電力管理方式において、電力管理機構は、電力の
消費量を調節可能な回路を設け、電力の変動誤差を小さ
くすることを特徴とする。
【0067】
【発明の効果】この発明の電力管理方式及び電力管理方
法によれば、プロセッサとは別個であって、プロセッサ
より回路規模の小さい電力管理機構を備え、電力管理機
構がタスク実行情報を用いて電力を管理することによ
り、システムLSI全体の総電力を低減することができ
る。
【0068】また、プロセッサは、電力管理機構が有す
るレジスタ(記憶領域)を介してタスク実行情報を通知
し、電力管理機構は、タスク実行の優先度の総和である
タスク実行情報を用いて電力を管理することができる。
【0069】また、電力管理機構により、上記タスク実
行情報を用いて電源電圧とクロック周波数を管理するこ
とが省電力でできる。
【0070】また、複数のタスクそれぞれに対応するタ
スク実行情報を備えることにより、タスク毎の優先度と
ステータスとへ適応する管理が可能となる。
【0071】また、複数のタスクのうち、実行中のタス
クが必要とする電力を、タスクの優先度に対応させて算
出することが可能となる。
【0072】また、監視回路を有することにより、OS
が管理するタスクと、周辺機器との動作を考慮した電力
の管理が可能となる。
【0073】また、電力モードに対応したクロック周波
数の管理が可能となる。
【0074】また、制御プログラムを有することによ
り、制御プログラムに基づいて、電力を管理することが
可能となる。
【0075】さらに、上記制御プログラムを書き替える
ことができるインタフェースを有することにより、柔軟
な電力管理が可能となる。
【0076】電力テーブルを有することにより、総電力
の上限を超えない様に電力の消費を制御することが可能
となる。また、これにより、電源装置の小型化が可能と
なる。
【0077】電源をオフにする機能を有することによ
り、消費電力を削減することが可能となる。
【0078】プロセッサのクロック周波数を調整するこ
とにより、消費電力の総和を変えることなく、プロセッ
サとその他の機能単位とを動作させることが可能とな
る。
【0079】電力平準化テーブルを有することにより、
各機能単位の消費電力に合わせて、プロセッサのクロッ
ク周波数を調整することができる。
【0080】電力消費回路を有することにより、総電力
の凹みを小さくすることができる。
【図面の簡単な説明】
【図1】 実施の形態1の半導体集積回路(システムL
SI)の一例を示す図。
【図2】 電力管理機構5の構成図。
【図3】 半導体集積回路の動作の一例を表すフローチ
ャート図。
【図4】 周辺回路A3の構成例を示す図。
【図5】 実施の形態2の電力管理機構5の一例を示す
構成図。
【図6】 読出し専用メモリ61のマイクロコード構成
の一例を示す図。
【図7】 実施の形態2の電力管理機構の一例を表すフ
ローチャート図。
【図8】 実施の形態4の電力管理機構5の一例を示す
構成図。
【図9】 シーケンス制御回路91の動作フローを示す
フローチャート図。
【図10】 実施の形態6の電力管理機構5の一例を示
す構成図。
【図11】 動作タイミングを示す図。
【図12】 電力平準化テーブル82の構成例を示す
図。
【図13】 半導体集積回路のクロック周波数と電源電
圧を可変にした従来例の構成図。
【符号の説明】
1 プロセッサ、2 メモリ、3 周辺回路A、4 周
辺回路B、5 電力管理機構、6 監視回路、7 電圧
源、8 クロック源、11 内部バス、12電源選択
線、13 クロック選択線、14 給電、15 クロッ
ク線、16 クロック線、21〜24 クロックゲート
線、25〜28 電源ゲート線、31,32 動作要求
線、33,34 起動要求線、35 起動線、51 バ
スインタフェース、52 負荷情報レジスタ、53 制
御回路、54 ステータスレジスタ、55 レジスタフ
ァイル、57 電源/クロック指定レジスタ、58 ク
ロックゲートレジスタ、59 電源ゲートレジスタ、6
0 アドレスカウンタ、61 読出し専用メモリ、62
制御回路、63 演算器、64 デコーダ、91シー
ケンス制御回路、92 消費電力テーブル、93 加算
器、94 セレクタ、95 レジスタ、81 入力同期
回路、82 電力平準化テーブル、83出力同期回路、
84 タイミング回路、301 クロックバッファ、3
02 電源トランジスタ、303 バスインタフェース
回路、304 送信回路、305タイマ回路、307
クロック線、901 コンピュータサブシステム、90
2 電力制御サブシステム、903 シーケンサ、90
4 可変電圧源、905可変クロック源、907 クロ
ック線、908 電圧選択、909 クロック選択。
フロントページの続き (72)発明者 黒澤 寿好 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 Fターム(参考) 5B011 DB05 DC06 EA08 LL12 5B079 AA07 BA01 BB01 BC01 DD13 DD17 5B098 GA04 GD01 GD14

Claims (18)

    【特許請求の範囲】
  1. 【請求項1】 タスクの実行を管理するオペレーション
    システムを動作させるプロセッサと、 電力を管理する電力管理部とを備え、 上記プロセッサは、オペレーションシステムによって、
    複数のタスクを実行させる順序を定めるタスク実行情報
    を生成し、生成したタスク実行情報を上記電力管理部へ
    出力し、 上記電力管理部は、上記タスク実行情報を入力し、入力
    したタスク実行情報を用いて電力を管理することを特徴
    とする電力管理方式。
  2. 【請求項2】 上記電力管理部は、上記タスク実行情報
    を格納するタスク実行情報格納部を備え、 上記プロセッサは、実行するタスクの優先度を加算した
    値を用いてタスク実行情報を生成し、生成したタスク実
    行情報を上記タスク実行情報格納部へ格納することを特
    徴とする請求項1記載の電力管理方式。
  3. 【請求項3】 上記電力管理部は、上記タスク実行情報
    格納部に格納されたタスク実行情報に基づき、プロセッ
    サのクロック周波数と電源電圧とを決定することを特徴
    とする請求項2記載の電力管理方式。
  4. 【請求項4】 上記タスク実行情報は、上記複数のタス
    クそれぞれに対応し、各タスク毎に、実行するタスクの
    優先度とタスクの実行状況を示すステータスとを含み、 上記電力管理部は、複数のタスクそれぞれに対応した複
    数のタスク実行情報を格納するタスク実行情報格納部を
    備えることを特徴とする請求項1記載の電力管理方式。
  5. 【請求項5】 上記電力管理部は、少なくとも一つのタ
    スク実行情報を入力した場合に、上記タスク実行情報格
    納部に格納された複数のタスク実行情報を用いて、ステ
    ータスが実行中であるタスクの優先度の総和を計算し、
    上記計算結果に基づいて、電力供給の要求性能レベルを
    決定し、決定した要求性能レベルに対応したクロック周
    波数と電源電圧を出力することを特徴とする請求項4記
    載の電力管理方式。
  6. 【請求項6】 上記電力管理方式は、さらに、周辺機器
    からの割り込み処理要求を監視し、割り込み処理要求が
    発生した場合に上記電力管理部へ起動要求を出力する監
    視部を備え、 上記電力管理部は、上記監視部から起動要求を受けた場
    合に、優先度の高いタスク実行情報を生成し、生成した
    タスク実行情報を上記タスク実行情報格納部へ格納する
    ことを特徴とする請求項5記載の電力管理方式。
  7. 【請求項7】 上記電力管理方式は、さらに、プロセッ
    サのクロック周波数を制御するクロック源を備え、 上記電力管理部は、複数の電力モードと上記複数の電力
    モードそれぞれに対応する複数のクロック周波数とを保
    持し、上記監視部から起動要求を受けた場合、動作中の
    電力モードに基づいて、クロック源が短時間で対応可能
    なクロック周波数を選択し、選択したクロック周波数を
    上記クロック源へ指示することを特徴とする請求項4記
    載の電力管理方式。
  8. 【請求項8】 上記電力管理方式は、さらに、 電源電圧を制御する電圧源と、 プロセッサのクロック周波数を制御するクロック源とを
    備え、 上記電力管理部は、 電圧源とクロック源とを制御する制御回路と、 上記制御回路を制御する制御プログラムを格納するプロ
    グラム格納部と、 上記プログラム格納部に格納された制御プログラムのア
    ドレスをカウントするアドレスカウンタと、 上記制御プログラムの演算を実行する演算器とを含むこ
    とを特徴とする請求項4記載の電力管理方式。
  9. 【請求項9】 上記電力管理部は、さらに、プロセッサ
    が上記プログラム格納部に格納された制御プログラムを
    書き替えるインタフェースを備えたことを特徴とする請
    求項8記載の電力管理方式。
  10. 【請求項10】 上記電力管理方式は、さらに、複数の
    機能単位を備え、 電力管理部は、さらに、上記複数の機能単位それぞれが
    必要とする電力値を記憶する電力テーブルと、 上記複数の機能単位のいずれかから動作要求を受け付
    け、受け付けた機能単位に対応する電力値を上記電力テ
    ーブルから取得し、取得した電力値を用いて上記機能単
    位を動作させた場合に電力の許容範囲内に納まるか否か
    を判断し、許容範囲である場合に限り、動作の許可を与
    えることを特徴とする請求項1記載の電力管理方式。
  11. 【請求項11】 電力管理部は、電源をオフにする機能
    を備えたことを特徴とする請求項1記載の電力管理方
    式。
  12. 【請求項12】 プロセッサと、機能単位とが動作する
    場合に必要とする電力を管理する電力管理方式におい
    て、 上記機能単位が動作する場合に消費する電力を、上記プ
    ロセッサのクロック周波数を調整することによって供給
    する電力管理部を備えることを特徴とする電力管理方
    式。
  13. 【請求項13】 上記電力管理方式は、複数の機能単位
    を動作させ、 上記電力管理部は、上記複数の機能単位それぞれに対応
    する電力レベルを記録した電力平準化テーブルを備え、 上記電力管理部は、上記電力平準化テーブルを用いて上
    記機能単位が消費する電力を算出し、上記プロセッサの
    クロック周波数を下げることによって算出した電力を上
    記機能単位へ供給することを特徴とする請求項12記載
    の電力管理方式。
  14. 【請求項14】 上記電力管理部は、上記機能単位か
    ら、動作の開始を要求する動作要求と動作の終了を要求
    する終了要求とのいずれかを入力し、上記動作要求を入
    力した場合に、上記動作要求が必要とする電力を算出
    し、上記プロセッサのクロック周波数を下げることによ
    って算出した電力を上記機能単位へ供給し、上記終了要
    求を受け付けた場合に、上記プロセッサのクロック周波
    数を回復させることを特徴とする請求項12記載の電力
    管理方式。
  15. 【請求項15】 上記電力管理部は、上記動作要求と上
    記終了要求とを一つの要求線から入力することを特徴と
    する請求項14記載の電力管理方式。
  16. 【請求項16】 上記電力管理部は、さらに、電力の消
    費量を調節可能な電力消費回路を備えることを特徴とす
    る請求項12記載の電力管理方式。
  17. 【請求項17】 複数のタスクを実行するプロセッサを
    動作させる場合の電力を管理する電力管理方法におい
    て、 複数のタスクを実行させる順序を定めるタスク実行情報
    を生成し、 生成したタスク実行情報に基づいて供給する電力を管理
    することを特徴とする電力管理方法。
  18. 【請求項18】 プロセッサと、機能単位とが動作する
    場合に必要となる電力を管理する方法において、 上記機能単位が動作する場合に消費する電力を算出し、 算出した電力を上記プロセッサのクロック周波数を調整
    することによって供給することを特徴とする電力管理方
    法。
JP2002001476A 2002-01-08 2002-01-08 電力管理方式及び電力管理方法 Abandoned JP2003202935A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002001476A JP2003202935A (ja) 2002-01-08 2002-01-08 電力管理方式及び電力管理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002001476A JP2003202935A (ja) 2002-01-08 2002-01-08 電力管理方式及び電力管理方法

Publications (1)

Publication Number Publication Date
JP2003202935A true JP2003202935A (ja) 2003-07-18

Family

ID=27641587

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002001476A Abandoned JP2003202935A (ja) 2002-01-08 2002-01-08 電力管理方式及び電力管理方法

Country Status (1)

Country Link
JP (1) JP2003202935A (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005115939A (ja) * 2003-10-07 2005-04-28 Hewlett-Packard Development Co Lp ラック機器アプリケーション動作変更システムおよび方法
EP1542282A1 (en) * 2003-12-08 2005-06-15 Samsung Electronics Co., Ltd. Low-power semiconductor chip with separated power ring, method for manufacturing the same, and method for controlling the same
JP2006107127A (ja) * 2004-10-05 2006-04-20 Nec Electronics Corp 半導体集積回路装置
JP2006127360A (ja) * 2004-11-01 2006-05-18 Dainippon Printing Co Ltd Icカード用icチップ、icカード及びicカード用プログラム
WO2006117950A1 (ja) * 2005-04-27 2006-11-09 Matsushita Electric Industrial Co., Ltd. 情報処理装置における電力制御装置
JP2007102673A (ja) * 2005-10-07 2007-04-19 Renesas Technology Corp 半導体集積回路装置および消費電力管理装置
WO2007141849A1 (ja) * 2006-06-07 2007-12-13 Hitachi, Ltd. 半導体集積回路
CN100461041C (zh) * 2004-06-28 2009-02-11 美国博通公司 板上功率控制系统和方法
US9003212B2 (en) 2011-07-28 2015-04-07 Fujitsu Limited Information processing device, non-transitory, computer readable storage medium, and method of controlling information processing device
CN104869516A (zh) * 2014-02-24 2015-08-26 Gn瑞声达A/S 资源管理器
JP2016541064A (ja) * 2013-11-29 2016-12-28 メディアテック インコーポレイテッド ポータブル装置上のシステムに対して電力を絞る方法及びコントローラ、対応するポータブル装置、及び対応するコンピュータプログラム製品
US10114077B2 (en) 2014-02-21 2018-10-30 Mediatek Inc. Electronic device, method, and computer readable medium having instructions capable of automatically measuring parameter(s) associated with battery cell

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005115939A (ja) * 2003-10-07 2005-04-28 Hewlett-Packard Development Co Lp ラック機器アプリケーション動作変更システムおよび方法
EP1542282A1 (en) * 2003-12-08 2005-06-15 Samsung Electronics Co., Ltd. Low-power semiconductor chip with separated power ring, method for manufacturing the same, and method for controlling the same
CN100461041C (zh) * 2004-06-28 2009-02-11 美国博通公司 板上功率控制系统和方法
JP2006107127A (ja) * 2004-10-05 2006-04-20 Nec Electronics Corp 半導体集積回路装置
JP2006127360A (ja) * 2004-11-01 2006-05-18 Dainippon Printing Co Ltd Icカード用icチップ、icカード及びicカード用プログラム
JP4669262B2 (ja) * 2004-11-01 2011-04-13 大日本印刷株式会社 Icカード用icチップ、icカード及びicカード用プログラム
JP4838240B2 (ja) * 2005-04-27 2011-12-14 パナソニック株式会社 情報処理装置における電力制御装置
WO2006117950A1 (ja) * 2005-04-27 2006-11-09 Matsushita Electric Industrial Co., Ltd. 情報処理装置における電力制御装置
US8156348B2 (en) 2005-04-27 2012-04-10 Panasonic Corporation Power controller in information processor
JP2007102673A (ja) * 2005-10-07 2007-04-19 Renesas Technology Corp 半導体集積回路装置および消費電力管理装置
KR100985966B1 (ko) * 2006-06-07 2010-10-06 가부시키가이샤 히타치세이사쿠쇼 반도체 집적 회로
WO2007141849A1 (ja) * 2006-06-07 2007-12-13 Hitachi, Ltd. 半導体集積回路
US9003212B2 (en) 2011-07-28 2015-04-07 Fujitsu Limited Information processing device, non-transitory, computer readable storage medium, and method of controlling information processing device
JP2016541064A (ja) * 2013-11-29 2016-12-28 メディアテック インコーポレイテッド ポータブル装置上のシステムに対して電力を絞る方法及びコントローラ、対応するポータブル装置、及び対応するコンピュータプログラム製品
US10248179B2 (en) 2013-11-29 2019-04-02 Mediatek Inc. Method and controller for power throttling upon system on portable device, corresponding portable device, and corresponding computer program products
US10114077B2 (en) 2014-02-21 2018-10-30 Mediatek Inc. Electronic device, method, and computer readable medium having instructions capable of automatically measuring parameter(s) associated with battery cell
US10132873B2 (en) 2014-02-21 2018-11-20 Mediatek Inc. Scheme applied into electronic device and capable of measuring resistance parameter(s) associated with battery cell
CN104869516A (zh) * 2014-02-24 2015-08-26 Gn瑞声达A/S 资源管理器
CN104869516B (zh) * 2014-02-24 2020-03-17 Gn瑞声达A/S 资源管理器

Similar Documents

Publication Publication Date Title
US6889331B2 (en) Dynamic voltage control method and apparatus
KR100866428B1 (ko) 그래픽 메모리 제어기 허브 및 그 제어 회로, 집적 장치 및 컴퓨팅 장치
EP1836545B1 (en) Method and apparatus for on-demand power management
JP3075957B2 (ja) コンピュータシステム
TW307838B (ja)
US7346791B2 (en) Method for controlling a clock frequency of an information processor in accordance with the detection of a start and a end of a specific processing section
EP2188693B1 (en) Apparatus and method for reducing power consumption in system on chip
JP2012212467A (ja) レイテンシガイダンスに基づくプラットフォームのパワーマネジメント
JP2009187552A (ja) 電力制御システム及び電力制御方法
JP2003202935A (ja) 電力管理方式及び電力管理方法
US11644884B2 (en) Controlling a processor clock
US6255882B1 (en) Method and system of switching clock signal
KR101149838B1 (ko) 정보 처리 장치, 동작 제어 방법 및 동작 제어 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록 매체
JP3070527B2 (ja) 無線携帯端末
JPH0876874A (ja) 中央処理装置のクロック制御装置およびクロック制御方法
KR20070112660A (ko) 전원관리장치 및 그 방법
JP2007058593A (ja) 情報処理装置
JP5783348B2 (ja) 制御装置、制御プログラム、画像形成装置
CN115729312A (zh) 自动切换处理器时钟的控制系统及芯片
JP4325261B2 (ja) 電子機器および半導体集積回路の制御方法
KR100849215B1 (ko) 전원제어장치, 방법, 및 상기 전원제어장치를 구비하는시스템
US8677164B2 (en) Microcomputer and control method thereof
EP3646162B1 (en) System and method for dynamic buffer sizing in a computing device
JP2004086556A (ja) マイクロコントローラ
KR20090104768A (ko) 전력 관리 방법 및 장치

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040518

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20041019

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070703

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20070727