KR101149838B1

KR101149838B1 - 정보 처리 장치, 동작 제어 방법 및 동작 제어 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록 매체

Info

Publication number: KR101149838B1
Application number: KR1020107007746A
Authority: KR
Inventors: 요스케 고나카; 마나부 게야키; 데루히코 기무라
Original assignee: 후지쯔 가부시끼가이샤
Priority date: 2007-10-11
Filing date: 2007-10-11
Publication date: 2012-05-25
Also published as: US8171320B2; CN101821694A; CN101821694B; KR20100059966A; EP2202605B1; JPWO2009047853A1; JP5099143B2; US20100223483A1; EP2202605A4; WO2009047853A1; EP2202605A1

Abstract

본 발명은 설정된 동작 주파수에서 동작하여 프로그램을 실행하는 처리 회로를 구비한 정보 처리 장치 등에 관한 것으로서, 한층 저소비 전력화를 목적으로 하고, 최종의 유저 조작으로부터의 경과 시간을 계측하는 계측부와, 처리 회로의, 복수의 동작 허용 주파수를 통지하고, 계측부에 의해 소정의 문턱값 시간 이상의 경과 시간이 계측된 것을 수신하여, 복수의 동작 허용 주파수 중 특정한 저동작 주파수로의 고정을 지시하고, 입력부에서의 유저 조작을 수신하여 그 고정의 해제를 지시하는 통지부와, 통지부로부터 통지된 복수의 동작 허용 주파수 중에서 처리 회로에서의 처리의 상황에 따른 동작 주파수를 선택하여 선택한 동작 주파수를 처리 회로에 설정하고, 저동작 주파수로의 고정의 지시를 수신하여 처리 회로에 저동작 주파수를 설정하고, 그 고정의 해제를 수신하여, 처리 회로로의, 복수의 동작 허용 주파수 중에서 선택한, 처리 회로에서의 처리의 상황에 따른 동작 주파수의 설정을 재개하는 설정부를 갖는다.

Description

정보 처리 장치, 동작 제어 방법 및 동작 제어 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록 매체{INFORMATION PROCESSOR, OPERATION CONTROL METHOD, AND COMPUTER READABLE STORAGE MEDIUM STORING OPERATION CONTROL PROGRAM}

본 발명은 설정된 동작 주파수에서 동작하여 프로그램을 실행하는 처리 회로를 구비한 정보 처리 장치, 및, 그 정보 처리 장치 내에서 실행되어 처리 회로의 동작을 제어하는 동작 제어 방법 및 동작 제어 프로그램을 기억하는 기억 매체에 관한 것이다.

최근에는 회사나 가정을 막론하고 퍼스널 컴퓨터(이하, 「PC」로 약기(略記)함)가 널리 보급되어 있다. 이 PC에는 처리 회로인 CPU가 내장되고, 또한 기본 소프트웨어인 O/S(오퍼레이팅 시스템)나 여러가지 애플리케이션 프로그램이 인스톨되어, CPU에서는 O/S하에서 여러가지 애플리케이션 프로그램이 실행된다. 여기서, CPU는 소비 전력 억제나 발열 억제 등의 관점에서, 복수의 동작 주파수 중에서 선택되고 그 선택된 동작 주파수에서 동작하는 구성으로 되어 있다. 동작 주파수의 선택은 O/S에 의해 행해지고, O/S가 현재의 처리 상황을 감시하여 그 처리 상황에 따라 처리가 혼잡할 때는 높은 동작 주파수가 선택되고 처리가 적을 때는 낮은 동작 주파수가 선택된다.

낮은 동작 주파수가 선택되면, 동일한 처리를 행하는 데에 시간이 걸리게 되지만, 전원 장치의 에너지 변환 효율이나, 냉각 장치에서의 소비 전력 등을 포함하는 토탈 소비 전력을 생각하면, 동작 주파수를 내림으로써 에너지의 사용 효율이 높아지고, 저소비 전력을 실현할 수 있다.

또한, 그 PC에 따라서는, 고심도(高深度) 저소비 전력(deep sleep) 기능이 탑재되어 있는 것도 있다.

이는 CPU에서의 처리 자체를 정지(CPU의 클록을 정지)하거나, 심지어 CPU로의 공급 전력의 전압을 CPU 내의 레지스터의 내용은 보존되는 레벨로까지 내리는 것에 의한, 소비 전력을 한층 내리는 기능이다.

여기서, O/S는 처리의 디맨드나 O/S의 설정에 따라 CPU의 동작 주파수를 자동으로 변경하기 때문에, O/S에 내장된 파일 인덱스 기능, 바이러스 스캔 소프트웨어의 실행 등, 다소 시간이 걸려도 아무런 지장이 없는 처리여도, 높은 동작 주파수가 선택되는 경우가 있어, 불필요하게 소비 전력이 증가할 우려가 있다.

또한, O/S가 실시하는 처리 디맨드나 O/S의 설정에 따라 CPU의 동작 주파수를 자동으로 변화시키는 기능을 이용하지 않고, 특정한 조작이나, 단위 시간마다의 메모리 액세스수를 조건으로 하여 일률적으로 CPU의 주파수를 변화시켰을 경우는, 처리 디맨드에 의한 제어가 아니기 때문에, 처리 개시시의 동작 주파수가 부족하고, 처리 개시시에 필요한 데이터를 필요한 타이밍까지 공급이나 취득할 수 없어, 언더런이나 오버런 발생이 발생할 우려가 있다.

또한, 소비 전력의 저감 이외에, 귀에 거슬리는 잡음의 저감도 큰 문제 중 하나이며, 상기한 고심층(高深層) 저소비 전력 기능이 작용하여 CPU가 정지하거나, CPU가 다시 동작을 개시할 때에 특히 큰 잡음이 발생할 우려가 있어, 그 귀에 거슬리는 잡음을 억제하는 것도 필요하다.

이상의 점은 PC에 한정되지 않고, CPU를 내장하여 프로그램을 실행하는 정보 처리 장치 일반적으로 공통된 문제이다.

또한, 동작 주파수 제어의 선행 기술로서 이하의 문헌이 알려져 있다.

일본국 특개평08-006681호 공보 일본국 특개2000-148315호 공보 일본국 특허 제3385811호 공보

본 발명은 상기 사정을 감안하여, 한층 저소비 전력화를 실현한 정보 처리 장치, 및, 정보 처리 장치 내의 처리 회로의 동작을 제어함으로써 한층 저소비 전력화를 실현하는 동작 제어 방법 및 동작 제어 프로그램 기억 매체를 제공하는 것을 목적으로 한다.

상기 목적을 달성하는 본 발명의 정보 처리 장치는,

설정된 동작 주파수에서 동작하여 프로그램을 실행하는 처리 회로와,

유저에 의한 조작 입력을 수신하는 입력부와,

처리의 요구나 기본 소프트웨어의 설정에 따라 처리 회로의 동작 주파수를 자동으로 변경하는 동작 주파수 요구 기능을 갖는 기본 소프트웨어와,

처리 회로에 동작 주파수를 설정하는 설정부와,

설정부에, 처리 회로의, 복수의 동작 허용 주파수를 통지하는 통지부를 구비하고,

설정부가, 통지부로부터 통지를 수신한 복수의 동작 허용 주파수 중에서 처리 회로에서의 처리의 상황에 따른 동작 주파수를 선택하여 선택한 동작 주파수를 처리 회로에 설정하고, 처리 회로는 설정부에 의해 설정된 동작 주파수에서 동작하는 정보 처리 장치에 있어서,

입력부에서의 최종의 유저 조작으로부터의 경과 시간을 계측하는 계측부를 구비하고,

통지부는, 계측부에 의해 소정의 문턱값 시간 이상의 경과 시간이 계측된 것을 수신하여, 설정부를 향하여, 복수의 동작 허용 주파수 중 특정한 저동작 주파수로의 고정을 지시하고, 입력부에서의 유저 조작을 수신하여 그 고정의 해제를 지시하는 것이며,

설정부는, 저동작 주파수로의 고정의 지시를 수신하여 처리 회로에 그 저동작 주파수를 설정하고, 그 고정의 해제를 수신하여, 처리 회로로의, 복수의 동작 허용 주파수 중에서 기본 소프트웨어가 선택한, 처리 회로에서의 처리의 상황에 따른 동작 주파수의 설정을 재개하는 것인 것을 특징으로 한다.

본 발명의 정보 처리 장치는, 유저 조작이 없었을 때는 기본 소프트웨어로부터의 주파수 선택 요구에 대하여, 처리 회로의 동작 주파수를 저동작 주파수로 고정하기 때문에, 처리 회로에서의 처리가 혼잡할 때일지라도, 그 혼잡의 원인이 유저 조작과는 무관한 원인일 때는, 처리에 시간을 요해도 낮은 동작 주파수에서 실행되어, 한층 저소비 전력화를 실현할 수 있다.

여기서, 본 발명의 정보 처리 장치에 있어서,

상기 설정부는, 처리 회로로의 동작 주파수의 설정에 더해서, 처리 회로에서의 처리의 상황에 따라 처리 회로의 동작 정지를 더 요구하는 것이며,

상기 통지부로부터 상기 저동작 주파수로의 고정이 지시되어 있을 경우에만, 설정부로부터의 처리 회로의 동작 정지의 요구를 접수하여 처리 회로의 동작을 정지시키는 동작 정지 제어부를 구비하는 것이 바람직하다.

저동작 주파수가 설정되어 있을 때만, 처리 회로의 동작 정지 및 처리 회로의 동작 재개가 행해짐으로써, 동작 주파수와는 무관하게 처리 회로의 동작 정지 및 처리 회로의 동작 재개가 행해지는 경우와 비교하여, 귀에 거슬리는 잡음을 저감할 수 있다.

또한, 본 발명의 정보 처리 장치에 있어서,

상기 설정부는, 처리 회로로의 동작 주파수의 설정에 더해서, 처리 회로에서의 처리의 상황에 따라 처리 회로로의 공급 전력의 전압 저하를 더 요구하는 것이며,

상기 통지부로부터 저동작 주파수로의 고정이 지시되어 있을 경우에만, 설정부로부터의 처리 회로의 동작 정지의 요구를 접수함으로써 처리 회로로의 공급 전압을 내리는 전압 저하 제어부를 구비하는 것도 바람직한 형태이다.

저동작 주파수가 설정되어 있을 때만, 처리 회로로의 공급 전압의 저하, 회복을 허가함으로써, 상기한 동작 정지 제어부를 구비한 경우와 마찬가지로, 처리 회로로의 공급 전압의 전압 저하가 처리 회로의 동작 주파수와는 무관하게 행해지는 경우와 비교하여, 귀에 거슬리는 잡음을 저감할 수 있다.

또한, 본 발명의 정보 처리 장치에 있어서, 유저 조작을 수신하여, 통지부에 의한, 설정부를 향한, 기본 소프트웨어에 대하여, 저동작 주파수로의 고정을 지시하는 기능의 무효와 유효를 택일적으로 설정하는 제 1 입력 설정부를 구비하는 것이 바람직하고, 또한,

유저 조작을 수신하여, 설정부로부터의 처리 회로의 동작 정지의 요구가 있었을 때는 처리 회로의 동작 주파수와는 무관하게 그 요구를 접수하여 처리 회로의 동작을 정지시키는, 동작 정지 제어부의 기능의 무효와, 통지부로부터 기본 소프트웨어에 대하여 저동작 주파수로의 고정이 지시되어 있을 경우에만, 설정부로부터의 처리 회로의 동작 정지의 요구를 접수하여 처리 회로의 동작을 정지시키는, 동작 정지 제어부의 기능의 유효를 택일적으로 설정하는 제 2 입력 설정부를 구비하는 것이 바람직하며, 또한,

유저 조작을 수신하여, 설정부로부터의 처리 회로로의 공급 전력의 전압 저하의 요구가 있었을 때는 처리 회로의 동작 주파수와는 무관하게 그 요구를 접수하여 처리 회로로의 공급 전력의 전압을 내리는, 전압 저하 제어부의 기능의 무효와, 통지부로부터 저동작 주파수로의 고정이 지시되어 있을 경우에만, 설정부로부터의 처리 회로의 동작 정지의 요구를 접수하여 처리 회로로의 공급 전력의 전압을 내리는, 전압 저하 제어부의 기능의 유효를 택일적으로 설정하는 제 3 입력 설정부를 구비하는 것이 바람직하다.

예를 들면, 전술한 파일 인덱스 기능이나 바이러스 스캔 소프트웨어의 실행 등의 배경적인 처리가 아니라, 유저 조작과는 무관하게 유저가 의도한 처리를 실행시키는 경우 등, 유저 조작이 없어도 처리 회로의 동작 주파수를 내려서는 부적합한 경우도 있다. 상기한 바와 같이 유저에 의해 유효/무효를 설정하는 기능을 구비하면, 이 부적합이 회피된다.

또한, 본 발명의 정보 처리 장치에 있어서, 통지부에 의한, 설정부를 향한, 저동작 주파수로의 고정을 지시하는 기능의 무효와 유효 중 한쪽이 택일적으로 설정된 제 1 설정 정보를 불휘발적으로 기억해 두는 제 1 메모리를 구비하는 것,

설정부로부터의 처리 회로의 동작 정지의 요구가 있었을 때는 처리 회로의 동작 주파수와는 무관하게 그 요구를 접수하여 처리 회로의 동작을 정지시키는, 동작 정지 제어부의 기능의 무효와, 통지부로부터 저동작 주파수로의 고정이 지시되어 있을 경우에만, 설정부로부터의 처리 회로의 동작 정지의 요구를 접수하여 처리 회로의 동작을 정지시키는, 동작 정지 제어부의 기능의 유효 중 한쪽이 택일적으로 설정된 제 2 설정 정보를 불휘발적으로 기억해 두는 제 2 메모리를 구비하는 것, 또는,

설정부로부터의 처리 회로로의 공급 전력의 전압 저하의 요구가 있었을 때는 처리 회로의 동작 주파수와는 무관하게 그 요구를 접수하여 처리 회로로의 공급 전력의 전압을 내리는, 전압 저하 제어부의 기능의 무효와, 통지부로부터 저동작 주파수로의 고정이 지시되어 있을 경우에만, 설정부로부터의 처리 회로의 동작 정지의 요구를 접수하여 처리 회로로의 공급 전력의 전압을 내리는, 전압 저하 제어부의 기능의 유효 중 한쪽이 택일적으로 설정된 제 3 설정 정보를 불휘발적으로 기억해 두는 제 3 메모리를 구비하는 것이 바람직하다.

그 정보 처리 장치의 용도를 알고 있을 때는, 그 용도에 맞춰, 유효/무효를 미리 메모리상에 불휘발적으로 기입해 두어도 된다.

여기서, 본 발명의 정보 처리 장치에 있어서, 통지부는, 계측부에 의해 소정의 문턱값 시간 이상의 경과 시간이 계측된 것을 수신하여, 설정부를 향하여, 복수의 동작 허용 주파수 중 최저의 동작 주파수로의 고정을 지시하는 것인 것이 바람직하다.

또한, 본 발명의 정보 처리 장치에 있어서, 처리 회로에서 실행되는 상기 기본 소프트웨어로서의 오퍼레이팅 시스템을 기억해 두는 기억부를 구비하고, 상기 설정부는, 그 오퍼레이팅 시스템이 처리 회로에서 실행됨으로써 당해 정보 처리 장치 내에 구축되는 기능이어도 된다.

또한, 본 발명의 정보 처리 장치는, 유저의 접근을 검출하는 센서를 구비하고, 상기 계측부는, 입력부에서의 최종의 유저 조작으로부터의 경과 시간의 계측 대신에, 그 센서에 의한, 유저의 존재가 최종적으로 검출되지 않게 된 시점으로부터의 경과 시간을 계측하는 것이며, 상기 통지부는, 계측부에 의해 소정의 문턱값 시간 이상의 경과 시간이 계측된 것을 수신하여, 설정부를 향하여, 복수의 동작 허용 주파수 중 특정한 저동작 주파수로의 고정을 지시하고, 상기 센서에 의한 유저의 검출을 수신하여 그 고정의 해제를 지시하는 것이어도 된다.

유저에 의한 입력 장치로의 조작은 아직 없어도, 조작이 행해질 가능성의 고저(高低)에 따라, 저동작 주파수로의 고정/해제를 행해도 된다.

또한, 상기 목적을 달성하는 본 발명의 처리 회로 동작 제어 방법은, 설정된 동작 주파수에서 동작하여 프로그램을 실행하는 처리 회로와, 유저에 의한 조작 입력을 수신하는 입력부와, 처리의 요구나 기본 소프트웨어의 설정에 따라 처리 회로의 동작 주파수를 자동으로 변경하는 동작 주파수 요구 기능을 갖는 기본 소프트웨어를 구비한 정보 처리 장치 내에서 실행되는, 처리 회로의 동작을 제어하는 처리 회로 동작 제어 방법으로서,

입력부에서의 최종의 유저 조작으로부터의 경과 시간을 계측하는 계측 스텝과,

처리 회로의, 복수의 동작 허용 주파수를 통지하고, 계측 스텝에 의해 소정의 문턱값 시간 이상의 경과 시간이 계측된 것을 수신하여, 복수의 동작 허용 주파수 중 특정한 저동작 주파수로의 고정을 지시하고, 입력부에서의 유저 조작을 수신하여 그 고정의 해제를 지지하는 통지 스텝과,

통지 스텝에서 통지된 복수의 동작 허용 주파수 중에서 처리 회로에서의 처리의 상황에 따른 동작 주파수를 선택하여 선택한 동작 주파수를 처리 회로에 설정하고, 저동작 주파수로의 고정의 지시를 수신하여 처리 회로에 저동작 주파수를 설정하고, 그 고정의 해제를 수신하여, 처리 회로로의, 복수의 동작 허용 주파수 중에서 기본 소프트웨어가 선택한, 처리 회로에서의 처리의 상황에 따른 동작 주파수의 설정을 재개하는 설정 스텝을 갖는 것을 특징으로 한다.

또한, 상기 목적을 달성하는 본 발명의 동작 제어 프로그램을 기억하는 기억 매체는, 설정된 동작 주파수에서 동작하여 프로그램을 실행하는 처리 회로와, 유저에 의한 조작 입력을 수신하는 입력부를 구비한 정보 처리 장치 내에서 실행되고, 그 정보 처리 장치 내에,

입력부에서의 최종의 유저 조작으로부터의 경과 시간을 계측하는 계측부와,

처리 회로의, 복수의 동작 허용 주파수를 통지하고, 계측부에 의해 소정의 문턱값 시간 이상의 경과 시간이 계측된 것을 수신하여, 복수의 동작 허용 주파수 중 특정한 저동작 주파수로의 고정을 지시하고, 입력부에서의 유저 조작을 수신하여 그 고정의 해제를 지지하는 통지부와,

통지부로부터 복수의 동작 허용 주파수의 통지를 수신하여 복수의 동작 허용 주파수 중에서 처리 회로에서의 처리의 상황에 따른 동작 주파수를 선택하여 선택한 동작 주파수를 처리 회로에 설정하고, 통지부로부터의 저동작 주파수로의 고정의 지시를 수신하여 처리 회로에 저동작 주파수를 설정하고, 그 고정의 해제를 수신하여, 처리 회로로의, 복수의 동작 허용 주파수 중에서 기본 소프트웨어가 선택한, 처리 회로에서의 처리의 상황에 따른 동작 주파수의 설정을 재개하는 설정부를 구축하는 것을 특징으로 한다.

도 1은 본 발명의 정보 처리 장치의 일실시형태로서의 노트북 PC의 개방 상태의 외관을 나타낸 사시도.
도 2는 도 1에 나타낸 노트북 PC에 탑재된 CPU와 그 주변 회로를 나타낸 블록도.
도 3은 도 2에 나타낸 인터럽트 컨트롤러의 내부 구성을 나타낸 블록도.
도 4는 BIOS에 의한 노트북 PC의 환경 설정의 플로(flow)를 나타낸 도면.
도 5는 _PSS 테이블을 나타낸 도면.
도 6은 도 4에 나타낸 스텝 S11의 상세 플로를 나타낸 도면.
도 7은 BIOS 셋업 메뉴 중 모드 설정 화면을 나타낸 도면.
도 8은 도 4의 스텝 S20의 상세 플로를 나타낸 도면.
도 9는 도 4의 스텝 S24의 상세 플로를 나타낸 도면
도 10은 BIOS가 저장되어 있는 BIOS-ROM의 어드레스 맵을 나타낸 도면.
도 11은 출하 구성 영역 내에 저장되는 출하 구성 데이터를 나타낸 도면.
도 12는 제 3 실시형태에서의, 도 4의 스텝 S19를 대신하는 스텝을 나타낸 도면.
도 13은 제 3 실시형태에서의, 도 4의 스텝 S23을 대신하는 스텝을 나타낸 도면.

이하, 본 발명의 실시형태에 대해서 설명한다.

도 1은 본 발명의 정보 처리 장치의 일실시형태로서의 노트북형 퍼스널 컴퓨터(이하 「노트북 PC」로 약기함)의 개방 상태의 외관을 나타낸 사시도이다.

도 1에 나타낸 노트북 PC(100)는 본체 유닛(110)과, 표시 유닛(120)과, 표시 유닛(120)을, 본체 유닛(110)에, 도 1에 나타낸 화살표 A-A의 방향으로 개폐 가능하게 연결하는 힌지 부재(130A, 130B)를 구비하고 있다.

본체 유닛(110)에는 BIOS나 기본 소프트웨어의 일종인 O/S나 애플리케이션 프로그램을 실행함으로써 연산 처리를 행하는 처리 회로의 일종인 CPU나, 그들의 프로그램을 저장해 두는 하드디스크 유닛, 프로그램이 전개되는 메모리 등이 내장되어 있고, 본체 유닛(110)의 상면에는, 조작에 따른 지시를 입력하는 키보드(111)나, 손끝으로 덧씀으로써 표시 화면(121a)(후술함) 위의 커서를 이동시키고, 버튼 조작에 의해 그 커서의 현재 위치에 있는 아이콘 등을 지정하기 위한 트랙 패드(112) 등이 배치되어 있다. 그 외, 이 본체 유닛(110)의 측면에도 AC 어댑터(도시하지 않음)로부터 공급되는 전력을 수신하는 전력 공급구(113)나 그 밖의 복수의 설비가 배치되어 있지만, 그들은 노트북 PC로서의 일반적인 구성요소이며, 여기서는 설명은 생략한다.

또한, 표시 유닛(120)은 정보를 표시하는 표시 화면(121a)을 갖는다.

또한, 이하에서는, 제 1 실시형태와 제 2 실시형태와 제 3 실시형태의 3개의 실시형태에 대해서 설명하지만, 제 3 실시형태의 노트북 PC에는 표시 유닛(120)의, 도 1에 나타낸 개방 상태의 상부 중앙에, 이 노트북 PC(100) 앞에 유저가 있는지의 여부를 검출하는 적외선 센서(122)가 구비되어 있다.

이하에서는, 우선, 도 1에 나타낸 노트북 PC로서 적외선 센서(122)는 불필요한 제 1 실시형태에 대해서 설명한다.

도 2는 도 1에 나타낸 노트북 PC에 탑재된 CPU와 그 주변 회로를 나타낸 블록도이다.

이 노트북 PC에는 O/S(Operating System) 및 BIOS(Basic Input Output System)가 탑재되어 있고, 여기서는, 이들 O/S 및 BIOS가 독립된 요소처럼 나타나 있으나, 이들은 CPU에서 실행됨으로써 이 노트북 PC에 처리를 행하게 하는 프로그램의 일종이다. 즉, O/S는 PC의 하드웨어와 애플리케이션 프로그램 사이를 연결하는 기본 소프트웨어이며, BIOS는 PC의 동작 환경 설정 등의 각종 설정을 행하는, O/S보다 더욱 기본으로 되는 프로그램이다. 이하에서는 간단하게 표현하기 위하여, O/S가 …하는, BIOS가 …하는, 이라는 것과 같이 표현한다.

이 도 2에는 CPU(10)와, 인터럽트 컨트롤러(20)와, CPU 제어 회로(30)와, 클록 생성 회로(40)와, DC/DC 컨버터(50)와, O/S(60)와, BIOS(70)가 나타나 있다.

CPU(10)에는 CPU 코어(11)와 분주 회로(12)가 구비되어 있고, CPU 코어(11)는 DC/DC 컨버터(50)로부터 공급된 전력과 분주 회로(12)로부터 공급된 클록을 사용하여 동작하고, 프로그램을 실행한다. 또한 분주 회로(12)는 클록 생성 회로(40)로부터 공급되어 온 클록을 분주하여 분주 후의 클록을 CPU 코어(11)에 공급한다. 이 분주 회로(12)는 CPU 제어 회로(30)로부터의 지시에 의해 그 분주율이 제어된다.

인터럽트 컨트롤러(20)는 각종 인터럽트를 접수하여 CPU(10) 등에 통지하고, 또한 클록 생성 회로(40) 및 DC/DC 컨버터(50)를 제어한다.

CPU 제어 회로(30)에는 O/S(60)에 의해 설정되는 레지스터(31)와 BIOS(70)에 의해 설정되는 레지스터(32)가 구비되어 있다. 상세한 것은 후술한다.

클록 생성 회로(40)는 CPU(10)의 동작의 기초로 되는 원(原)클록을 생성하여 CPU(10)에 공급하는 구성요소이며, CPU 제어 회로(30)로부터의 제어를 수신하여 클록의 생성을 정지하고, 인터럽트 컨트롤러(20)로부터의 제어를 수신하여 클록의 생성을 재개한다.

또한 DC/DC 컨버터(50)는 AC 어댑터(도시하지 않음)나 전지로부터의 DC 전력의 입력을 수신하여, CPU(10)나 그 밖의 전자 부품(도시하지 않음)에 공급하는 DC 전력을 생성하여 CPU(10)나 그 밖의 전자 부품에 공급한다. 이 DC/DC 컨버터(50)는 CPU(10)에 공급하는 전력에 관하여, CPU 제어 회로(30)로부터의 제어를 수신하여, CPU(10) 내의 레지스터(도시하지 않음)의 내용은 확실히 유지되지만 CPU(10)의 동작에는 부족한 전압으로까지 내리고, 인터럽트 컨트롤러(20)로부터의 제어를 수신하여 CPU(10)의 동작에 충분한 전압으로 올린다. 또한 이 DC/DC 컨버터(50)는 다른 전자 부품으로의 전력의 공급/정지 등도 제어하지만, 여기서의 주제가 아니여서, 도시 및 설명은 생략한다. 다만, 인터럽트 컨트롤러(20)에 관해서는, CPU(10)로의 공급 전력의 전압이 내려가고, 또한, 다른 전자 부품으로의 전력 공급이 차단된 상황에서도 동작할 필요가 있기 때문에, 이 인터럽트 컨트롤러(20)로의 전력 공급은 계속되고 있다.

CPU(10)의 분주 회로(12)의 분주율은 CPU 제어 회로(30)의 레지스터(31)로의 설정 내용에 의해 제어되고, 이 레지스터(31)는 O/S(60)에 의해 기입된다.

즉, 분주 회로(12)에서의 클록의 분주율, 즉 CPU 코어(11)에 공급되는 클록의 주파수(CPU(10)의 동작 주파수)는 O/S(60)에 의해 설정된다. 상세한 것은 후술한다.

또한, O/S(60)는 레지스터(31)에 기입됨으로써, 클록 생성 회로(40)에 의한 클록의 정지, 및 DC/DC 컨버터(50)에 의한 CPU(10)로의 공급 전력의 전압 저하를 요구한다. 다만, BIOS(70)가 레지스터(32)에 기입되는 내용에 의해, 클록 생성 회로(40)로의 클록 정지의 제어 및 DC/DC 컨버터(50)로의 전압 저하의 제어가 실제로 행해지는지의 여부가 결정된다. 즉, BIOS(70)는 레지스터(32)로의 기입에 의해, O/S(60)로부터의, 클록 생성 회로(40)에 의한 클록의 정지 요구, 및 DC/DC 컨버터(50)에 의한 CPU(10)로의 공급 전력의 전압의 저하 요구를 유효로 할지 무효로 할지를 결정할 수 있다.

O/S(60)는 후술하는 바와 같이 하여 BIOS(70)로부터 통지되는 복수의 동작 허용 주파수 중에서, 그 때 그 때의 처리의 혼잡도 등에 따라 CPU(10)의 동작 주파수를 적절히 변경하고, 또한 그 때마다의 상황에 따라 CPU(10)의 동작의 정지, 즉 클록 생성 회로(40)에 의한 클록 생성의 정지나, DC/DC 컨버터(50)에 의한 CPU(10)로의 공급 전력의 전압의 저하를 요구한다. 다만, 클록 생성 회로(40) 및 DC/DC 컨버터(50)로의 요구의 실행은 BIOS(70)에 맡겨져 있다.

도 3은 도 2에 나타낸 인터럽트 컨트롤러의 내부 구성을 나타낸 블록도이다.

이 도 3에 나타낸 인터럽트 컨트롤러(20)는 2개의 어드레스 비교기(211, 212), 타이머 리로드 조건 레지스터(213), 복수(여기서는 5개)의 앤드(AND) 게이트(221 내지 225), 1개의 오어(OR) 게이트(231), 타임아웃 설정 레지스터(241), 카운터 타이머(242), 인터럽트 요인 레지스터(243), 및 또 1개의 오어 게이트(251)를 구비하고 있다.

어드레스 비교기(211, 212)는 레지스터(211a, 212a)에 I/O(Input/Output) 어드레스를 저장해 두고 CPU(10)에 의해 액세스된 I/O 어드레스를 입력하여, 그들 양쪽의 I/O 어드레스가 일치하였을 때에 일치 신호를 출력하는 것이다.

「키보드 인터럽트」는 키보드(111)(도 1 참조)가 조작되었을 때에 발생하는 인터럽트 신호, 「트랙 패드 인터럽트」는 트랙 패드(112)(도 1 참조)가 조작되었을 때에 발생하는 인터럽트 신호이다. 또한, 인터럽트는 그 밖의 여러가지 조건에 의해 발생하고, 여기서는 그들을 「… 인터럽트」로서 약기하고 있다.

이 도 3에 나타낸 인터럽트 컨트롤러(20)에서는 어느 종류의 인터럽트가 발생하지 않게 되고 나서(예를 들면 키보드(111)가 조작되지 않게 되고 나서)의 경과 시간이 계측되지만, 타이머 리로드 조건 레지스터(213)는 다수 종류의 인터럽트(어드레스 비교기(211, 212)로부터 출력되는 일치 신호의 출력을 포함함) 중, 어느 종류의 인터럽트를 경과 시간 계측의 대상으로 할지를, BIOS가 미리 저장해 두기 위한 레지스터이다.

어드레스 비교기(211, 212)를 배치하고 있는 것은, 예를 들면 프린터나 그 밖의 특정한 I/O 기기가 액세스된 것을 인식하고, 그 I/O 기기로의 액세스가 최종적으로 종료한 타이밍으로부터의 경과 시간을 계측 대상으로 할 수도 있도록 하기 위해서이다.

여기서는, 타이머 리로드 조건 레지스터(213)에는 키보드(111)와 트랙 패드(112)의 조작에 관하여 경과 시간 계측의 대상으로 하는 것이 BIOS(70)에 의해 설정(저장)된다. 여기서, 도 1에 나타낸 노트북 PC에 외부 기기로서의 마우스가 접속된 것이 인식되면, BIOS(70)는 그 마우스의 조작에 의해 발생하는 마우스 인터럽트에 관해서도 경과 시간 계측의 대상으로 하기 위해, 타이머 리로드 조건 레지스터(213)에 설정한다.

타이머 리로드 조건 레지스터(213)에 설정된 경과 시간 계측 대상 인터럽트의 정보(여기서는, 대표적으로 키보드와 트랙 패드를 대상으로 함)는 각 인터럽트 종류마다 각 앤드 게이트(211 내지 215)에 전달되고, 키보드 인터럽트 또는 트랙 패드 인터럽트가 발생하면, 그 인터럽트 신호는 앤드 게이트(223) 또는 앤드 게이트(224)를 통과하고, 또한 오어 게이트(231)를 통과하여 카운터 타이머(242)에 입력된다.

이 카운터 타이머(242)에는 오어 게이트(231)를 경유해 온 인터럽트 신호가 입력될 때마다, BIOS(70)에 의해 타임아웃 설정 레지스터(241)에 미리 설정되어 있는, 문턱값 시간에 대응하는 설정값이 로딩되고, 이 카운터 타이머(242)는 그 로딩 된 설정값을 일정 시간마다 카운트다운하여, 그 값이 제로(Zero)에 도달하였을 때에, 문턱값 시간이 경과한 것으로 인터럽트 신호를 출력한다.

이 카운터 타이머(242)로부터 출력된 인터럽트 신호를 포함하는 각종 인터럽트 신호는, 오어 게이트(251)를 경유하여 이 인터럽트 컨트롤러(20)로부터 출력되어, 도 2에 나타낸 바와 같이, CPU(10), 클록 생성 회로(40) 및 DC/DC 컨버터(50)에 전달되는 동시에, 이 인터럽트 컨트롤러(20) 내의 인터럽트 요인 레지스터(243)에 전달된다. 이 인터럽트 요인 레지스터(243)에는 어느 요인(예를 들면 키보드 유래의 인터럽트인 것 등)의 인터럽트가 발생하였는지가 기억된다.

CPU(10)는 인터럽트 컨트롤러(20)로부터 인터럽트가 발생한 것이 전달되면 이 인터럽트 요인 레지스터(243)를 참조하여, 금회 발생한 인터럽트가 어느 요인의 인터럽트인지 인식하고, 그 요인에 따라 동작한다.

또한, CPU(10)는 인터럽트 요인 레지스터(243)를 정기적으로 감시하여, 인터럽트 컨트롤러(20)로부터의 인터럽트가 아니라, 인터럽트 요인 레지스터(243)에 요인이 있는 것을 인식하고, 그 요인에 따라 동작하는 구성 방법도 있다.

인터럽트 컨트롤러(20)로부터 출력된 인터럽트 신호가 클록 생성 회로(40) 및 DC/DC 컨버터(50)에 전달되는 것은, 클록 생성 회로(40)가 클록 생성을 정지하고, 또한, DC/DC 컨버터(50)가 CPU(10)에 공급하는 전력의 전압을 내리거나 다른 전자 기기로의 전력 공급을 정지하고 있을 때에 어떠한 인터럽트가 발생한 경우에, 그 인터럽트의 발생을 계기로, 클록 생성이나 전력의 공급(CPU(10)를 향한 전압의 상승을 포함함)을 재개시키기 위해서이다. 클록 생성이 정지하고 있거나 공급 전력의 전압이 내려가고 있었을 때는, CPU(10)에서의 인터럽트의 발생의 인식은 클록 생성의 재개, 전압의 상승이 있고 CPU(10)가 다시 안정된 동작을 개시하고 나서 행해진다.

도 4는 BIOS에 의한 노트북 PC의 환경 설정의 플로(flow)를 나타낸 도면이다. 또한 여기에는, 본 실시형태에 특유한 설정 요소에 대해서만 나타나 있다.

이 노트북 PC의 전원이 온으로 되면, 우선, BIOS는 O/S에 대하여 허용 동작 주파수를 통지한다(스텝 S11). 이하, 이 스텝 S11의 상세에 대해서 설명한다.

도 5는 _PSS 테이블을 나타낸 도면이다.

이 _PSS 테이블은 BIOS가 갖고 있는 테이블이며, 여기에는 CPU의 종류마다 동작 가능한 주파수의 일람(一覽)이 나타나 있다.

도 6은 도 4에 나타낸 스텝 S11의 상세 플로를 나타낸 도면이다.

여기서는, 우선 BIOS로부터 O/S에 대하여, 이 노트북 PC에서 사용하고 있는 CPU에 대응하는 _PSS 테이블이 인도되고(스텝 S111), 이어서 BIOS로부터 O/S에 대하여, Notify가 발행된다(스텝 S112). 이 Notify는 O/S에 인도되어야 할 정보가 있으므로, O/S쪽에서 바람직한 타이밍에 그 정보를 수취해 오도록, 이라는 지시를 나타내고 있다.

또한 스텝 S113에서는, O/S로부터의 정보 제공으로의 요구를 수신하고, BIOS는 스텝 S111에서 인도된 _PSS 테이블 중의, 동작을 허용하는 최대의 주파수를 나타내는 StateNo.를, _PPC(Performance Present Capabilities)로서 O/S에 인도한다. 예를 들면, 도 5의 (A)에 나타낸 _PSS 테이블이 O/S에 인도되고, 또한 _PPC로서 StateNo.4가 인도되었을 때, O/S는 StateNo.0 내지 StateNo.4의 범위 내의 각 주파수가, 현재 동작이 허용된, 동작 허용 주파수인 것으로 인식한다.

도 4로 되돌아가서 설명을 계속한다.

상기한 허용 동작 주파수 통지 스텝(스텝 S11)이 종료하면, 다음에, 동작 주파수 제한 모드가 유효한지의 여부가 판정된다(스텝 S12). 여기서는, 이 동작 주파수 제한 모드와 함께, 스텝 S13의 클록 정지 제한 모드 및 스텝 S16의 전압 저하 제한 모드에 대해서 함께 설명한다.

도 7은 BIOS 셋업 메뉴 중 모드 설정 화면을 나타낸 도면이다.

유저는 이 모드 설정 화면을 열어서, 동작 주파수 제한 모드, 클록 정지 제한 모드, 및 전압 저하 제한 모드 각각에 대해서 유효/무효를 설정할 수 있다.

동작 주파수 제한 모드는, 도 2에 나타낸 인터럽트 컨트롤러(20) 중의 카운터 타이머(242)가 타임 업의 인터럽트 신호를 출력하였을 때에 CPU의 동작 주파수를 제한하는(유효)지 제한하지 않는(무효)지를 정하는 모드이며, 이 동작 주파수 제한 모드가 「유효」로 설정되어 있으면, 카운터 타이머(242)의 타임 업의 시점에서 CPU의 동작 허용 주파수가, O/S에 인도되어 있는 _PSS 테이블 중의 StateNo.0(최저의 동작 주파수)으로 고정된다.

또한, 클록 정지 제한 모드는 O/S로부터, 도 2에 나타낸 클록 생성 회로(40)에서의 클록 생성의 정지의 요구가 있었을 때에, 그 요구를 동작 주파수 제한 모드가 유효하게 되어 있고 또한 CPU의 동작 주파수가 최저인 동작 주파수로 고정되어 있을 경우만, 접수하는(유효)지, 그 O/S로부터의 요구를, CPU의 동작 주파수와는 무관하게 접수하는(무효)지를 정하는 모드이다. 이 클록 정지 제한 모드가 「유효」로 설정되어 있으면, CPU의 동작 주파수가 최저인 동작 주파수로 고정되어 있을 때에만, O/S로부터의 클록 정지 요구를 접수하도록 설정되고, 그 고정이 해제되어 있을 때에는, O/S로부터의 클록 정지 요구를 접수하지 않도록 설정된다. 이 설정은 BIOS에 의한, 도 2에 나타낸 CPU 제어 회로(30)의 레지스터(32)로의 기입에 의해 행해진다.

또한, 전압 저하 제한 모드는 O/S로부터, 도 2에 나타낸 DC/DC 컨버터(50)에 의한 CPU(10)로의 공급 전력의 전압 저하의 요구가 있었을 때에, 그 요구를 동작 주파수 제한 모드가 유효하게 되어 있고, 또한 CPU의 동작 주파수가 최저인 동작 주파수로 고정되어 있을 경우만, 접수하는(유효)지, 그 O/S로부터의 요구를, CPU의 동작 주파수와는 무관하게 접수하는(무효)지를 정하는 모드이다. 이 전압 저하 제한 모드가 「유효」로 설정되어 있으면, CPU의 동작 주파수가 최저인 동작 주파수로 고정되었을 때에만, O/S로부터의 CPU 전압 저하 요구를 접수하도록 설정되고, 그 고정이 해제되어 있을 때에는, O/S로부터의 CPU 전압 저하 요구를 접수하지 않도록 설정된다. 이 설정은 클록 정지 제한 모드의 경우와 마찬가지로, BIOS에 의한, 도 2에 나타낸 CPU 제어 회로(30)의 레지스터(32)로의 기입으로부터 행해진다.

도 7에 나타낸 메뉴 화면상에서 설정한 유효/무효의 정보는 B1OS에 셋업 정보로서 저장되고, BIOS에 의해 참조된다.

다시 도 4로 되돌아가서 설명을 계속한다.

스텝 S12에서 동작 주파수 제한 모드가 유효인지 무효인지 판정되어, 무효일 때는, 스텝 S11에서의 허용 동작 주파수의 통지를 행한 후, 클록 정지 허가 설정 및 전압 저하 허가 설정을 행하여 종료한다(스텝 S31, S32). 클록 정지 허가 설정 및 전압 저하 허가 설정에 대해서는, 스텝 S15 및 스텝 S18과 각각 동일하여, 여기서는 설명은 생략하고, 스텝 S15, S18에서 설명한다.

스텝 S12에서 동작 주파수 제한 모드가 「유효」로 설정되어 있는 것으로 판정되면, 다음에 클록 정지 제한 모드가 「유효」인지의 여부가 판정되고(스텝 S13), 「유효」일 때는, 도 2에 나타낸 CPU 제어 회로(30) 내의 레지스터(32)에 클록 정지를 금지하는 것으로 설정되고(스텝 S14), 「무효」일 때는, 그 레지스터(32)에 클록 정지를 허가하는 것으로 설정된다(스텝 S15). 또 1개의 레지스터(31)에는 O/S(60)에 의해 클록 정지의 요구가 기입되는 경우가 있지만, 거기에 클록의 정지 요구가 기입되어도, 레지스터(32)에 클록의 정지를 금지하는 것으로 설정되어 있으면 클록 발생이 계속되고, 레지스터(32)에 클록의 정지를 허가하는 것으로 설정되어 있을 때에는, O/S에 의해 레지스터(31)에 클록 정지 요구가 기입되면 클록 생성 회로(40)에 클록 정지 지시가 출력되어, 클록 생성이 정지한다.

다음에, 도 4의 스텝 S16에서는, 전압 저하 제한 모드가 「유효」로 설정되어 있는지의 여부가 판정되고, 「유효」일 때는, 클록 정지의 금지/허가의 경우와 마찬가지로, 도 2에 나타낸 CPU 제어 회로(30) 내의 레지스터(32)에 CPU 전압 저하를 금지하는 것으로 설정되고(스텝 S17), 도 4의 스텝 S19로 진행된다. 또한, 도 4의 스텝 S16에서 「무효」로 판정되었을 때는, 그 레지스터(32)에, CPU 전압 저하를 허가하는 것으로 설정되고(스텝 S18), 도 4의 스텝 S19로 진행된다.

또 1개의 레지스터(31)에는 O/S(60)에 의해 CPU 전압 저하의 요구가 기입되는 경우가 있지만, 거기에 CPU 전압 저하 요구가 기입되어도, 레지스터(32)에 CPU의 전압을 내리는 것을 금지하는 것으로 설정되어 있으면 CPU의 전압은 내릴 수 없고, CPU에는 그 CPU의 올바른 동작이 확보되는 레벨의 전압의 전력이 계속 공급되고, 한편, 레지스터(32)에 CPU의 전압을 내리는 것을 허가하는 것으로 설정되어 있을 때는, O/S에 의해 레지스터(31)에 CPU 전압 저하 요구가 기입되면 DC/DC 컨버터(50)에 CPU로의 공급 전력의 전압을 내리도록 지시가 되어, CPU로의 공급 전력의 전압이 내려간다.

다음에, 스텝 S19에서는, I/O(여기서는 키보드와 트랙 패드)의 최종 조작으로부터 문턱값 시간이 경과하였는지의 여부가 판정된다.

이 문턱값 시간의 경과는, 도 3에 나타낸 카운터 타이머(242)의 타임 업에 의한 인터럽트가 발생하였는지의 여부에 의해 판정된다.

최종 조작으로부터 문턱값 시간이 경과하고 있었을 때는, O/S를 향하여 최저동작 주파수가 통지된다(스텝 S20).

도 8은 도 4의 스텝 S20의 상세 플로를 나타낸 도면이다.

여기서는, 도 4의 스텝 S11(도 6 참조)의 경우와 마찬가지로, O/S에 대하여 Notify가 발행되고(스텝 S201), 그 O/S로부터의 요구에 대하여, _PPC로서, O/S에 인도되어 있는 _PSS 테이블 중의 최저의 동작 주파수를 나타내는 StateNo.가 O/S에 되돌려진다. O/S는 그 StateNo.를 수취하여, CPU의 동작 주파수를 최저의 동작 주파수로 고정한다.

도 4로 되돌아가서 설명을 계속한다.

스텝 S21에서는, O/S로부터의 클록 정지 요구에 대한 허가가 설정되고, 스텝 S22에서는 O/S로부터의 CPU로의 공급 전력의 전압을 내리는 것의 요구에 대한 허가가 설정된다. 클록 정지 제한 모드나 전압 저하 제한 모드가 원래 무효로 설정되어 있을 때는, 스텝 S15, 스텝 S18에서 허가 설정이 되어 있기 때문에, 이들 스텝 S21, S22에서는, 그들 모드가 무효일 때는 원래 허가 설정이 되어 있는 것 위에 다시 허가 설정이 덮어써지는 것에 지나지 않고, 이들 스텝 S21, S22는 그들 모드가 「유효」일 때만 실질적인 의미를 갖는 스텝이다.

다음에, 입력 장치(여기서는 키보드와 트랙 패드)의 조작이 모니터되어(스텝 S23), 조작이 있으면, O/S에 대하여 허용 동작 주파수의 통지가 행해진다(스텝 S24).

도 9는 도 4의 스텝 S24의 상세 플로를 나타낸 도면이다.

여기서도 우선 O/S에 대하여 Notify가 발행되고(스텝 S241), O/S로부터의 요구에 따라, _PPC로서, O/S에 이미 인도되어 있는, 사용 CPU의 _PSS 테이블 중의, 동작을 허용하는 최대의 주파수를 나타내는 StateNo.가 O/S에 반송된다. O/S에 도 5의 (A)의 _PSS 테이블이 인도되어 있었을 때에, StateNo.4가 인도되면, O/S는 StateNo.0 내지 StateNo.4의 5개의 동작 허용 주파수가 존재하는 것을 인식하고, 그들 5개의 동작 허용 주파수 중에서 그 때때로의 처리의 상황에 따른 1개의 동작 주파수를 다이나믹하게 설정하고, CPU는 그 설정된 동작 주파수에서 동작한다.

이 동작 주파수의 설정은, 도 2에 나타낸 CPU 제어 회로(30) 내의 레지스터(31)로의 O/S(60)로부터의 기입에 의해 행해지고, 이 레지스터(31)에 기입된, CPU의 동작 주파수를 나타내는 정보가 CPU(10) 내의 분주 회로(12)에 전달되고, 그 설정된 동작 주파수의 클록이 분주 회로(12)로부터 출력되도록, 그 분주 회로(12)가 조정된다.

또한, 도 4의 스텝 S25에서는, 클록 정지 제한 모드가 「유효」로 설정되어 있는지의 여부가 판정되어, 「유효」일 때는 클록 정지의 금지가 설정되고(스텝 S26), 또한 전압 저하 제한 모드가 「유효」로 설정되어 있는지의 여부가 판정되어(스텝 S27), 「유효」일 때는 CPU의 전압 저하의 금지가 설정된다(스텝 S28). 그 후 스텝 S19로 되돌아가거나, 또는 전압 저하 제한 모드가 무효일 때는 스텝 S27로부터 스텝 S19로 되돌아가서, 상기와 동일한 처리가 되풀이된다.

또한, 여기서는, 스텝 S20에서는, O/S에 인도되어 있는 _PSS 테이블 중의 최저의 주파수로 고정하는 것으로 설명하였지만, 소비 전력이 규격 내에 들어가는 경우는, 예를 들면 느린 쪽에서부터 2번째의 주파수로 고정하는 등, 반드시 최저의 주파수로 고정하지 않아도 된다.

또한, 여기서는, 클록 정지 제한 모드와 전압 저하 제한 모드의 유효/무효를 각각 설정하도록 구성하고 있지만, 이들을 정리하여, 예를 들면 「고심도 저소비 전력 모드」라고 하고, 그 고심도 저소비 전력 모드의 유효/무효를 설정함으로써, 클록 정지 및 CPU 전압 저하 양쪽을 함께 제어하도록 해도 된다.

또한, 여기서는, CPU의 클록의 주파수를 고정하기 위하여 모니터되는 I/O 기기로서 키보드와 트랙 패드를 예로 들어 설명하고, 외부 부착된 마우스가 접속되었을 때는 그 마우스도 대상으로 하는 것으로 설명하였지만, 그 노트북 PC의 용도에 따라, 그 이외의 I/O 기기, 예를 들면 각종 센서나 프린터 등도, 인터럽트가 없는 채 소정 시간 경과하였을 때에 CPU의 클록을 낮은 주파수로 고정하는 대상에 포함시켜도 된다.

이상의 제 1 실시형태는 동작 주파수 제한 모드, 클록 정지 제한 모드, 및 전압 저하 제한 모드의 유효/무효를 유저 조작에 의해 설정하는 예이지만, 그 노트북 PC의 용도를 미리 알고 있을 때는, 그 노트북 PC의 출하 전에 BIOS의 구성 데이터로서, 기억시켜 두어도 된다.

이하에서는, 이와 같이 구성된 제 2 실시형태에 대해서 설명한다.

도 10은 BIOS가 저장되어 있는 BIOS-ROM의 어드레스 맵을 나타낸 도면이다.

도 10의 (A)에 나타낸 바와 같이, BIOS-ROM의 섹터 1 내지 섹터 3의 영역에 BIOS의 코드가 저장되고, 섹터 4에는 그 BIOS의 설정 정보가 저장된다. 그 설정 정보 저장 영역 중 일부에는, 출하 전의 최종 단계에서 기입되는 출하 구성 영역이 준비되어 있다.

도 11은 출하 구성 영역 내에 저장되는 출하 구성 데이터를 나타낸 도면이다.

X1, X2, …, Xn은 그 노트북 PC를 구성하는 각종 디바이스를 나타내고 있고, 각 디바이스에 대해서 필요한 구성 데이터가 기입되지만, 본 실시형태에 특유한 것으로서는, 디바이스가 1개인 CPU의 구성 데이터로서, 동작 주파수 제한 모드, 클록 정지 제한 모드, 및 전압 저하 제한 모드의 유효/무효를 나타내는 설정 정보가 저장된다.

여기에 저장된 설정 정보는 도 4의 스텝 S12, S13, S16, S25, S27에서 참조된다.

이 제 2 실시형태의, 전술한 제 1 실시형태와의 차이점은, 이상의 점뿐이며, 그 밖의 점은 제 1 실시형태와 동일하여, 중복 설명은 생략한다.

또한, BIOS의 구성 데이터에 저장되어 있는 유효/무효의 설정 정보를 초기 설정으로 하고, 유저에 의해 그 유효/무효의 변경을 가능하게 하는 등, 본 발명은 제 1 실시형태와 제 2 실시형태를 조합시킨 형태인 것이어도 된다.

다음에 본 발명의 제 3 실시형태에 대해서 설명한다.

이 제 3 실시형태에서는, 도 1에 파선으로 나타낸, 유저의 존재를 검출하는 적외선 센서(122)가 탑재된 노트북 PC가 채용된다.

여기서도, 전술한 제 1 실시형태와의 차이점에 대해서만 설명한다.

도 12는 제 3 실시형태에서의, 도 4의 스텝 S19를 대신하는 스텝 S19'를 나타낸 도면이다.

도 4의 스텝 S19에서는, 최종 조작으로부터 문턱값 시간이 경과하였는지의 여부를 판정하고 있지만, 이를 대신하여, 여기서는, 그 적외선 센서(122)에 의한, 유저의 최후의 검출 종료의 타이밍에서 시간 계측을 개시하고, 문턱값 시간을 경과하였는지의 여부가 판정된다. 이 판정을 위한 회로는, 예를 들면, 도 3의 오어 회로(231)보다 우측의 구성 부분을 제거하고, 적외선 센서(122)에 의한, 유저가 검출되어 있었던 상태로부터 유저가 검출되지 않게 된 타이밍을 나타내는 신호를 카운터 타이머(242)에 입력함으로써 구성할 수 있어, 거의 중복 설명으로 되기 때문에, 여기서는 도시 및 그 이상의 설명은 생략한다.

또한, 도 13은 제 3 실시형태에서의 도 4의 스텝 S23을 대신하는 스텝을 나타낸 도면이다.

도 4의 스텝 S23은 입력 장치(예를 들면 키보드)의 입력이 있었는지의 여부를 판정하는 것이지만, 도 13에 나타낸 스텝 S23'에서는, 그를 대신하여, 적외선 센서(122)에 의해 유저가 검출되었는지의 여부가 판정된다.

이 제 3 실시형태에서의, 전술한 제 1 실시형태와의 차이점은 이상의 점뿐이며, 그 밖의 점은 제 1 실시형태와 동일하여, 중복 설명은 생략한다.

여기서, 제 1 실시형태와 제 3 실시형태는 상용(相容)되지 않는 실시형태가 아니고, 본 발명은 그들을 통합한 것이어도 된다. 심지어, 제 2 실시형태도 통합한 것이어도 된다.

또한, 여기서는, 노트북 PC를 예로 들어 설명하였지만, 본 발명은 노트북 PC에 한정되는 것이 아니라, 데스크톱형 PC나 그 밖의 컴퓨터, 또는 일반적으로 컴퓨터라고는 불리지 않아도 CPU가 탑재되어 프로그램이 실행되는 정보 처리 장치로서, CPU의 동작 주파수가 다이나믹하게 변화되는 정보 처리 장치에 일반적으로 적용할 수 있다.

Claims

설정된 동작 주파수에서 동작하여 프로그램을 실행하는 처리 회로와,
유저에 의한 조작 입력을 수신하는 입력부와,
상기 처리 회로의 동작 주파수를 자동으로 변경하는 동작 주파수 요구 기능을 갖는 소프트웨어와,
상기 처리 회로에 동작 주파수를 설정하는 설정부와,
상기 설정부에, 상기 처리 회로의, 복수의 동작 허용 주파수를 통지하는 통지부를 구비하고,
상기 설정부가, 상기 통지부로부터 통지를 수신한 복수의 동작 허용 주파수 중에서 동작 주파수를 선택하여 선택한 동작 주파수를 상기 처리 회로에 설정하고, 상기 처리 회로는 상기 설정부에 의해 설정된 동작 주파수에서 동작하는 정보 처리 장치에 있어서,
상기 입력부에서의 최종의 유저 조작으로부터의 경과 시간을 계측하는 계측부를 구비하고,
상기 통지부는, 상기 계측부에 의해 소정의 문턱값 시간 이상의 경과 시간이 계측된 것을 수신하여, 상기 설정부를 향하여, 상기 복수의 동작 허용 주파수 중 최저 동작 주파수로의 고정을 지시하고, 상기 입력부에서의 유저 조작을 수신하여 상기 고정의 해제를 지시하는 것이며,
상기 설정부는, 상기 최저 동작 주파수로의 고정의 지시를 수신하여 상기 처리 회로에 상기 최저 동작 주파수를 설정하고, 상기 고정의 해제를 수신하여, 상기 처리 회로로의, 상기 복수의 동작 허용 주파수 중에서 소프트웨어가 선택한 동작 주파수의 설정을 재개하는 것인 것을 특징으로 하는 정보 처리 장치.
제 1 항에 있어서,
상기 설정부는, 상기 처리 회로로의 동작 주파수의 설정에 더해서 상기 처리 회로의 동작 정지를 더 요구하는 것이며,
상기 통지부로부터 상기 최저 동작 주파수로의 고정이 지시되어 있을 경우에만, 상기 설정부로부터의 상기 처리 회로의 동작 정지의 요구를 접수하여 상기 처리 회로의 동작을 정지시키는 동작 정지 제어부를 구비한 것을 특징으로 하는 정보 처리 장치.
제 1 항 또는 제 2 항에 있어서,
상기 설정부는, 상기 처리 회로로의 동작 주파수의 설정에 더해서 상기 처리 회로로의 공급 전력의 전압 저하를 더 요구하는 것이며,
상기 통지부로부터 상기 최저 동작 주파수로의 고정이 지시되어 있을 경우에만, 상기 설정부로부터의 상기 처리 회로의 동작 정지의 요구를 접수함으로써 처리 회로로의 공급 전압을 내리는 전압 저하 제어부를 구비한 것을 특징으로 하는 정보 처리 장치.
제 1 항에 있어서,
유저 조작을 수신하여, 상기 통지부에 의한, 상기 설정부를 향한, 상기 최저 동작 주파수로의 고정을 지시하는 기능의 무효와 유효를 택일적으로 설정하는 제 1 입력 설정부를 구비한 것을 특징으로 하는 정보 처리 장치.
제 2 항에 있어서,
유저 조작을 수신하여, 상기 설정부로부터의 상기 처리 회로의 동작 정지의 요구가 있었을 때는 상기 처리 회로의 동작 주파수와는 무관하게 상기 요구를 접수하여 상기 처리 회로의 동작을 정지시키는, 상기 동작 정지 제어부의 기능의 무효와, 상기 통지부로부터 상기 최저 동작 주파수로의 고정이 지시되어 있을 경우에만, 상기 설정부로부터의 상기 처리 회로의 동작 정지의 요구를 접수하여 상기 처리 회로의 동작을 정지시키는, 상기 동작 정지 제어부의 기능의 유효를 택일적으로 설정하는 제 2 입력 설정부를 구비한 것을 특징으로 하는 정보 처리 장치.
제 3 항에 있어서,
유저 조작을 수신하여, 상기 설정부로부터의 상기 처리 회로로의 공급 전력의 전압 저하의 요구가 있었을 때는 상기 처리 회로의 동작 주파수와는 무관하게 상기 요구를 접수하여 상기 처리 회로로의 공급 전압을 내리는, 상기 전압 저하 제어부의 기능의 무효와, 상기 통지부로부터 상기 최저 동작 주파수로의 고정이 지시되어 있을 경우에만, 상기 설정부로부터의 상기 처리 회로의 동작 정지의 요구를 접수함으로써 상기 처리 회로로의 공급 전압을 내리는, 상기 전압 저하 제어부의 기능의 유효를 택일적으로 설정하는 제 3 입력 설정부를 구비한 것을 특징으로 하는 정보 처리 장치.
제 1 항에 있어서,
상기 통지부에 의한, 상기 설정부를 향한, 상기 최저 동작 주파수로의 고정을 지시하는 기능의 무효와 유효 중 한쪽이 택일적으로 설정된 제 1 설정 정보를 불휘발적으로 기억해 두는 제 1 메모리를 구비한 것을 특징으로 하는 정보 처리 장치.
제 2 항에 있어서,
상기 설정부로부터의 상기 처리 회로의 동작 정지의 요구가 있었을 때는 상기 처리 회로의 동작 주파수와는 무관하게 상기 요구를 접수하여 상기 처리 회로의 동작을 정지시키는, 상기 동작 정지 제어부의 기능의 무효와, 상기 통지부로부터 상기 최저 동작 주파수로의 고정이 지시되어 있을 경우에만, 상기 설정부로부터의 상기 처리 회로의 동작 정지의 요구를 접수하여 상기 처리 회로의 동작을 정지시키는, 상기 동작 정지 제어부의 기능의 유효 중 한쪽이 택일적으로 설정된 제 2 설정 정보를 불휘발적으로 기억해 두는 제 2 메모리를 구비한 것을 특징으로 하는 정보 처리 장치.
제 3 항에 있어서,
상기 설정부로부터의 상기 처리 회로로의 공급 전력의 전압 저하의 요구가 있었을 때는 상기 처리 회로의 동작 주파수와는 무관하게 상기 요구를 접수하여 상기 처리 회로로의 공급 전력의 전압을 내리는, 상기 전압 저하 제어부의 기능의 무효와, 상기 통지부로부터 상기 최저 동작 주파수로의 고정이 지시되어 있을 경우에만, 상기 설정부로부터의 상기 처리 회로의 동작 정지의 요구를 접수하여 상기 처리 회로로의 공급 전력의 전압을 내리는, 상기 전압 저하 제어부의 기능의 유효 중 한쪽이 택일적으로 설정된 제 3 설정 정보를 불휘발적으로 기억해 두는 제 3 메모리를 구비한 것을 특징으로 하는 정보 처리 장치.
제 1 항에 있어서,
상기 통지부는, 상기 계측부에 의해 소정의 문턱값 시간 이상의 경과 시간이 계측된 것을 수신하여, 상기 설정부를 향하여, 상기 복수의 동작 허용 주파수 중 최저 동작 주파수로의 고정을 지시하는 것인 것을 특징으로 하는 정보 처리 장치.
제 1 항에 있어서,
상기 처리 회로에서 실행되는 상기 소프트웨어로서의 오퍼레이팅 시스템을 기억해 두는 기억부를 구비하고,
상기 설정부는, 상기 오퍼레이팅 시스템이 상기 처리 회로에서 실행됨으로써 당해 정보 처리 장치 내에 구축되는 기능인 것을 특징으로 하는 정보 처리 장치.
제 1 항에 있어서,
유저의 접근을 검출하는 센서를 구비하고,
상기 계측부는, 상기 입력부에서의 최종의 유저 조작으로부터의 경과 시간의 계측 대신에, 상기 센서에 의한, 유저의 존재가 최종적으로 검출되지 않게 된 시점으로부터의 경과 시간을 계측하는 것이며,
상기 통지부는, 상기 계측부에 의해 소정의 문턱값 시간 이상의 경과 시간이 계측된 것을 수신하여, 상기 설정부를 향하여, 상기 복수의 동작 허용 주파수 중 최저 동작 주파수로의 고정을 지시하고, 상기 센서에 의한 유저의 검출을 수신하여 상기 고정의 해제를 지시하는 것인 것을 특징으로 하는 정보 처리 장치.
제 1 항에 있어서,
상기 처리 회로는 CPU인 것을 특징으로 하는 정보 처리 장치.
설정된 동작 주파수에서 동작하여 프로그램을 실행하는 처리 회로와, 유저에 의한 조작 입력을 수신하는 입력부와, 상기 처리 회로의 동작 주파수를 자동으로 변경하는 동작 주파수 요구 기능을 갖는 소프트웨어를 구비한 정보 처리 장치 내에서 실행되는, 상기 처리 회로의 동작을 제어하는 동작 제어 방법으로서,
상기 입력부에서의 최종의 유저 조작으로부터의 경과 시간을 계측하는 계측 스텝과,
상기 처리 회로의, 복수의 동작 허용 주파수를 통지하고, 상기 계측 스텝에 의해 소정의 문턱값 시간 이상의 경과 시간이 계측된 것을 수신하여, 상기 복수의 동작 허용 주파수 중 최저 동작 주파수로의 고정을 지시하고, 상기 입력부에서의 유저 조작을 수신하여 상기 고정의 해제를 지시하는 통지 스텝과,
상기 통지 스텝에서 통지된 복수의 동작 허용 주파수 중에서 동작 주파수를 선택하여 선택한 동작 주파수를 상기 처리 회로에 설정하고, 상기 최저 동작 주파수로의 고정의 지시를 수신하여 상기 처리 회로에 상기 최저 동작 주파수를 설정하고, 상기 고정의 해제를 수신하여, 상기 처리 회로로의, 상기 복수의 동작 허용 주파수 중에서 소프트웨어가 선택한 동작 주파수의 설정을 재개하는 설정 스텝을 갖는 것을 특징으로 하는 동작 제어 방법.
동작 제어 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록 매체로서,
상기 동작 제어 프로그램은,
설정된 동작 주파수에서 동작하여 프로그램을 실행하는 처리 회로와, 유저에 의한 조작 입력을 수신하는 입력부와, 상기 처리 회로의 동작 주파수를 자동으로 변경하는 동작 주파수 요구 기능을 갖는 소프트웨어를 구비한 정보 처리 장치 내에서 실행되고, 상기 정보 처리 장치 내에,
상기 입력부에서의 최종의 유저 조작으로부터의 경과 시간을 계측하는 계측부와,
상기 처리 회로의, 복수의 동작 허용 주파수를 통지하고, 상기 계측부에 의해 소정의 문턱값 시간 이상의 경과 시간이 계측된 것을 수신하여, 상기 복수의 동작 허용 주파수 중 최저 동작 주파수로의 고정을 지시하고, 상기 입력부에서의 유저 조작을 수신하여 상기 고정의 해제를 지시하는 통지부와,
상기 통지부로부터 복수의 동작 허용 주파수의 통지를 수신하여 상기 복수의 동작 허용 주파수 중에서 동작 주파수를 선택하여 선택한 동작 주파수를 상기 처리 회로에 설정하고, 상기 통지부로부터의 상기 최저 동작 주파수로의 고정의 지시를 수신하여 상기 처리 회로에 상기 최저 동작 주파수를 설정하고, 상기 고정의 해제를 수신하여, 상기 처리 회로로의, 상기 복수의 동작 허용 주파수 중에서 소프트웨어가 선택한 동작 주파수의 설정을 재개하는 설정부를 구축하는 것을 특징으로 하는 동작 제어 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록 매체.