JPH1173237A - データ処理装置及びクロック切換方法 - Google Patents
データ処理装置及びクロック切換方法Info
- Publication number
- JPH1173237A JPH1173237A JP9235012A JP23501297A JPH1173237A JP H1173237 A JPH1173237 A JP H1173237A JP 9235012 A JP9235012 A JP 9235012A JP 23501297 A JP23501297 A JP 23501297A JP H1173237 A JPH1173237 A JP H1173237A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- clock
- switching
- data
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
くし、かつ高速処理を実現することである。 【解決手段】アプリケーションプログラムからメインC
PU12のクロック周波数の切り換えを指示するコマン
ドを受け取ると、コマンドに付加されているパラメータ
の値を判別し、パラメータが「0」であればデフォルト
の周波数にクロック信号を切り換え(図7、S15,S
16)、パラメータが「1」であれば、クロック信号の
周波数を16MHzに切り換える(S18)。また、パ
ラメータ「2」であれば、クロック信号の周波数を33
MHzに切り換え、パラメータが上記の値以外であれば
周波数を66MHzに切り換える(S21)。
Description
波数の切り換え機能を有するデータ処理装置及びクロッ
ク切り換え方法に関する。
と共に、その動作クロックも高速化してきている。電池
で駆動される携帯型のパーソナルコンピュータなどで
は、機器の使用可能時間を長くするために省電力の工夫
が行われている。マイクロプロセッサの消費電力は動作
クロックの周波数に比例して増加するので、マイクロプ
ロセッサが処理を実行していないときには、低速のクロ
ックで動作させて消費電力を減らすことが行われてい
る。例えば、電源がオン状態でキー入力が一定時間以上
行われないときには、クロック周波数を低速に切り換え
て消費電力を少なくしている。
リーダ等の光学読み取り部で読み取ったデータ、あるい
は入力部から入力されたデータを内部のメモリに記憶し
ておいて、記憶したデータをホストコンピュータ等に転
送できるハンディターミナル等の携帯端末装置が広く利
用されてきている。携帯端末装置も携帯型パーソナルコ
ンピュータと同様に電池により駆動されるので、使用可
能な時間を長くするために、入力が行われないときクロ
ックを低速に切り換える省電力モードが設けられてい
る。
の周波数をユーザが切り換えられるようにして、ユーザ
がクロックの周波数を低く設定することで、機器の使用
可能時間を長くするこができるようにしたものも考えら
れている。
能な時間を長くするためにマイクロプロセッサのクロッ
ク周波数を低く設定すると、通常の処理では処理速度が
充分であっても、例えばデータ転送時の実行可能な通信
速度が遅くなるという問題が生じる。
少なくし、かつ高速処理を実現することである。
ータ処理装置は、アプリケーションプログラムから通知
されるクロック切り換え情報に基づいてCPUの動作の
基準となるクロック信号の周波数を切り換えるクロック
切り換え手段と、クロック切り換え手段で切り換えられ
たクロック信号に基づいてアプリケーションプログラム
を実行する実行手段とを備える。
ションプログラム側からCPU(マイクロプロセッサ等
を含む)のクロック信号の周波数の切り換えを指示でき
るので、例えば、通信処理を実行するときのクロック信
号の周波数を通常動作時より高くして高速の処理を実現
し、通常動作時はそれより低い周波数でCPUを動作さ
せることで消費電力を少なくし、装置の使用可能時間を
長くすることができる。
通常より速い速度で実行したい処理の起動を検出する検
出手段と、検出手段でその処理の起動が検出されたと
き、CPUの動作の基準となるクロック信号の周波数を
通常動作時より高い周波数に切り換えるクロック切り換
え手段とを備える。
を必要とする処理を実行するときのCPUのクロック信
号を通常動作時より高くできるので、通常動作時の消費
電力を少なくし、かつ高速処理を実現できる。
データの通信速度を示す通信速度データを記憶する通信
速度記憶手段と、通信速度記憶手段に対するアクセスが
行われたか否かを検出する検出手段と、検出手段で通信
速度記憶手段に対するアクセスが行われたことが検出さ
れた場合に、通信速度記憶手段に記憶されている通信速
度データを読み出す読み出し手段と、読み出された通信
速度データに応じてCPUの動作の基準となるクロック
信号の周波数を切り換えるクロック切り換え手段とを備
える。
のとき、通信速度に応じた周波数のクロック信号でCP
Uを動作させることができるので、要求される通信速度
を満足する処理速度でCPUを動作させることができ
る。
セットアップ時に少なくとも処理名と該処理を実行する
ときのCPUのクロック信号の周波数を設定する設定手
段と、設定手段で設定された処理名とその処理を実行す
るときのクロック信号の周波数とを記憶する記憶手段と
を備える。
プ時に、高速で処理したい処理名とその実行周波数とを
設定することができるので、通常動作時は比較的低い周
波数でCPUを動作させて装置の消費電力を少なくし、
特定の処理のときだけ高い周波数でCPUを動作させて
処理時間を短くすることができる。
を参照しながら説明する。以下、本発明をハンドヘルド
ターミナルに適用した場合について説明する。ハンドヘ
ルドターミナルは、携帯型の入力端末装置であり、デー
タを入力する入力部と、表示部と、通信部とを有し、入
力したデータ、あるいはそのデータの処理結果を内部に
記憶しておいて、記憶したデータをホストコンピュータ
等に転送する機能を有している。
ンCPU12、ディジタルPLL(DPLL)含むクロ
ックジェネレータ13、リアルタイムクロック(RT
C)15、プログラマブルインターバルタイマ(PI
T)16等からなる。
14で生成される32KHzの基準クロック信号を逓
倍、分周して、所望の周波数のクロック信号を生成する
回路である。クロックジェネレータ13は、図2に示す
ように水晶発振器14で生成される32KHzの信号を
逓倍するディジタルPLL(phase locked loop;位相比
較器、誤差増幅器、電圧制御発振器等からなる) 回路2
1と、そのディジタルPLL回路21で逓倍された信号
を、1/2、1/3、1/4に分周して66MHz、3
3MHz、16MHz等の信号を出力する分周回路22
と、ディジタルPLL回路21から出力される信号と分
周回路22から出力される信号とを分周する分周回路2
3と、分周回路23の出力とディジタルPLL回路21
から出力される14.318MHzの信号との一方を選択して
出力するセレクタと、セレクタ24の出力を外部に出力
するか、それとも出力しないかを決める出力回路25
と、その出力回路25の出力信号を1/2に分周して出
力する分周回路26等で構成されている。
ク切替レジスタ27には、後述するセットアップメニュ
ー、あるいはアプリケーションプログラムにより指定さ
れる周波数がメインCPU12により書き込まれる。こ
のCPUクロック切替レジスタ27に書き込まれる周波
数により、ディジタルPLL回路21の逓倍率、分周回
路22の分周比が決められ、指定された周波数のクロッ
ク信号が生成される。
ィジタルPLL回路21で逓倍された信号または分周回
路22で分周された信号を、さらに分周する為のデータ
が書き込まれる。例えば、スリープモードのときに低周
波数のクロック信号を分周回路23から出力させるため
のデータが書き込まれる。
クタ24で14.318MHzのクロック信号を選択するか否
か指定するデータが書き込まれるレジスタであり、通常
はセレクタ24が分周回路23の出力信号を選択するよ
うに、14.318MHzのクロック信号の設定を無効とする
データが書き込まれている。そして、クロック信号の周
波数の切り換え時に、14.318MHzの信号の設定を有効
にするデータが14MHz設定有効レジスタ29に書き
込まれ、セレクタ24は14.318MHzのクロック信号を
選択する。これにより、クロック信号の周波数の切り換
え時には、クロック信号の周波数が一旦14.318MHzに
切り換えられた後、指定された周波数に切り換えられ
る。
回路25からクロック信号を出力するか、それとも出力
しないかを指定するデータが記憶されるレジスタであ
り、通常はクロック信号の出力を許可するデータが書き
込まれており、例えば、スリープモードにおいてCPU
の動作を停止させる場合に、クロック信号の出力を不許
可とするデータが書き込まれる。
は、日付及び時刻を計時する計時部と、セットアップメ
ニューで設定される動作条件等を記憶するメモリとを有
し、電源オフ時にも日付及び時刻の計時を行えるように
電池によりバックアップされている。
は、独立した3個のタイマ/カウンタからなり、これら
のタイマ/カウンタはプログラムにより使用される。プ
ログラマブルインターラプトコントローラ(PIC)1
7は、外部からの割り込み要求を受け付け、メインCP
U12に対して割り込みをかける。
の回路であり、送信データはドライバ/レシーバ41を
介してRS232Cポート42から出力され、受信デー
タはRS232Cポート42、ドライバ/レシーバ41
を介して通信IC18に入力される。
と液晶表示部(LCD)44のタッチパネル(TP)4
5は、キーボードコントローラ46に接続されており、
タッチパネル44またはキーボード43の操作信号がキ
ーボードコントローラ46により検出されてチップセッ
ト11に出力される。キーボードコントローラ46は内
部にCPUを有し、発振器47で生成されるクロックに
基づいて動作する。
力されたデータを表示すると共に、透明タッチパネル4
5のスイッチの部分に入力キー、あるいは入力キーの内
容を示す図形等を表示する。ビデオグラフィックアレイ
(VGA)は、液晶表示部44の表示を制御する回路で
ある。PCカードコントローラ49は、PCカードスロ
ット50、51に挿入されるPCカードの制御を行うコ
ントローラであり、PCカード内のROMまたはRAM
のプログラムコードを直接実行できる機能を有してい
る。上述したキーボードコントローラ46、ビデオグラ
フィックアレイ48及びPCカードコントローラ49は
ISAバス53を介してチップセット11に接続されて
いる。
子54を介して行う赤外線によるデータ転送を制御する
コントローラである。通信用コントローラ52から出力
される送信信号はドライバ55を介して発光・受光素子
54に出力され、発光・受光素子54で受光された受信
信号はドライバ55を介して通信用コントローラ52に
出力される。
を行う制御プログラム及びデータ転送処理等のアプリケ
ーションプログラムを記憶する16MビットのROMで
ある。RAM57は、キーボード43から入力されたデ
ータ等を記憶する2Mビットの2個のDRAMからな
る。RAM58は、RAM57に記憶されるデータのパ
リティデータを記憶する2Mまたは4MビットのDRA
Mである。これらのROM56、RAM57、58は、
高速なデータ転送が可能なローカルバス59によりチッ
プセット11に接続されている。
1の印字を制御する回路であり、制御用のCPUを有し
ている。このプリンタコントローラ60から出力される
信号はドライバ62で増幅されてプリンタ61の印字ヘ
ッドに供給されて印字が行われる。
される交流電圧を整流して、回路各部を駆動するための
電源電圧を作成する回路であり、整流後の電圧をリチウ
ム二次電池65に供給してリチウム二次電池65の充電
を行う。また、電源制御部63は、リチウム電池66の
電圧をリアルタイムクロック15のメモリ等に供給し
て、電源オフ時、あるいはリチウム二次電池65が放電
した場合でもメモリのデータを保護するようにしてい
る。
ブロック図である。セレクト/コントロールロジック7
2は、メインCPU12から出力されるアドレスデータ
A0〜A2と、リード信号RD、ライト信号WR等の制
御信号に従って通信IC18内のレジスタの選択及びそ
の選択したレジスタへのデータの書き込み及び読み出し
等の制御を行う回路である。メインCPU12から送ら
れてくるデータD0〜D7は、一旦データバッファ71
に格納された後、セレクト/コントロールロジック72
の制御の元に内部データバスを介して該当するレジスタ
に転送される。
ジック74を制御するデータが書き込まれるレジスタで
あり、モデム制御ロジック74はモデム制御レジスタ7
3に書き込まれたデータに従って、通信相手のモデムと
の間でモデムステータス信号を送受信して送信側及び受
信側の状態を定める。モデムステータスレジスタ75
は、モデム制御ロジック74の状態を示すデータを記憶
するレジスタである。
を示す通信速度データがデータバッファ71に書き込ま
れ、そのデータバッファ71の通信速度データがセレク
ト/コントロールロジック72の制御の元に通信レイト
設定レジスタ76に書き込まれる。ボーレイトジェネレ
ータ77は、通信速度データに対応する周波数のボーレ
イトクロックを生成して送信タイミングコントロール7
8及び外部に出力する。
書き込まれると、そのデータが送信レジスタ79に転送
され、さらに送信シフトレジスタ80でシリアルデータ
に変換されて外部に出力される。送信シフトレジスタ8
0のシフト動作は、送信タイミングコントロール78に
より制御されており、通信シフトレジスタ80のシフト
動作はボーレイトジェネレータ77のボーレイトクロッ
クに同期したタイミングで行われる。
ジスタ81でシリアルの受信データがパラレルデータに
変換され受信バッファレジスタ82に書き込まれ、さら
にそのパラレルデータがデータバッファ71に書き込ま
れてメインCPU12に転送される。受信シフトレジス
タ81のシフト動作は、受信タイミングコントロール8
3で受信される受信クロックに同期したタイミングで行
われる。
ーミナルにおいて、特定の処理のクロック信号の周波数
を切り換える場合の動作を説明する。先ず、セットアッ
プメニューでクロック信号の周波数を設定する本発明の
第1の実施の形態を、図4のフローチャートを参照して
説明する。
報はチップセット11のリアルタイムクロック15のメ
モリに記憶されており、このメモリは電源オフ時にもデ
ータが保持されるように電池でバックアップされてい
る。
ョンシステムの機能の一部で入力装置の制御をするシス
テム)のイニシャル処理が起動される(図4,S1)。
イニシャル処理が起動されると、次に、起動時に特定の
キーが操作されたか否かが判別される(S2)。特定の
キーが操作されていなければ、ステップS3に進みリア
ルタイムクロック15のメモリに記憶されている通常動
作時のクロック情報を読み出す。そして、その記憶され
ているクロック情報に従って、クロックジェネレータ1
3のCPUクロック切替レジスタ27にクロック信号の
周波数を書き込む。
れたと判別された場合には、セットアップ処理が起動さ
れ、セットアップ画面が表示される(S5)。このセッ
トアップ処理では、通常動作時のクロック信号の周波数
として16M、33M、66MHzの3種類が表示さ
れ、さらに処理名とその処理を実行するクロック信号の
周波数として3種類の周波数が表示されるので、ユーザ
は通常動作時の周波数と、表示されている処理の内で高
速で実行したい処理(例えば、データ転送処理)と、そ
の処理を実行するときのクロック信号の周波数とを選択
する。
の選択が終了したか否かが判別される(S6)。処理名
及び周波数の選択が終了すると、選択された処理名、周
波数等のクロック情報が前述したリアルタイムクロック
15のメモリに書き込まれる(S7)。
動作時の周波数のみが設定された場合には、それまでメ
モリに記憶されていたクロック情報が新たに選択された
周波数に書き換えられる。また、処理名とクロック信号
の周波数の両方が選択された場合には、リアルタイムク
ロック15のメモリの別のメモリエリアに、処理名とそ
の処理を実行するときのクロック信号の周波数がクロッ
ク情報として書き込まれる。
にシステムをリセットすると、BIOSがリアルタイム
クロック15のメモリに記憶されている周波数を読み出
し、その読み出した周波数を前述したクロックジェネレ
ータ13のCPUクロック切替レジスタ27に書き込
む。これにより、クロックジェネレータ13から、指定
された周波数のクロック信号が出力され、メインCPU
12はその周波数のクロックで動作する。
た処理が起動されるときに、リアルタイムクロック15
のメモリに処理名に対応して記憶されている周波数が読
み出され、その周波数がCPUクロック切替レジスタ2
7に書き込まれる。これにより、指定された処理が実行
されるとき、クロックジェネレータ13から出力される
クロック信号の周波数が切り換えられる。
常動作時のクロック信号の周波数と、特定の処理を実行
するときのクロック信号の周波数をユーザが設定できる
ようにすることで、例えば通常動作時のクロック信号の
周波数を低くし、高速処理を要求されるデータ転送処理
等の実行時のクロック信号の周波数を高くすることがで
きる。これにより、通常動作時の消費電力を少なくして
ハンディターミナルの使用可能時間を長くし、同時に高
速なデータ転送を実現できる。
クロック信号の周波数の切り換えを指示する本発明の第
2の実施の形態を説明する。図5は、クロック信号の周
波数の切り換えを指示するコマンドの説明図である。周
波数の切り換えを指示するコマンドは「SYSCLK」
であり、コマンドに続くパラメータの値で周波数を指定
するようになっている。例えば、パラメータとして
「0」が指定されると、クロック信号の周波数がデフォ
ルトの値、つまり起動時の周波数へ切り換えられる。パ
ラメータとして「1」が指定されると、クロック信号の
周波数が16MHzに切り換えられ、パラメータとして
「2」が指定されると、クロック信号の周波数が33M
Hzに切り換えられ、パラメータとして「3」が指定さ
れると、クロック信号の周波数が66MHzに切り換え
られる。
らクロック信号の周波数を切り換えるプログラムの一例
を示す図である。同図はC言語により作成されたプログ
ラムを示しており、system("command") は、"command"
が示す文字列をDOSのコマンドとして実行する命令で
ある。
すると、A処理は16MHzのクロック信号により実行
される。A処理が終了し、次のB処理でsystem("sysclk
3")が実行されると、そのコマンドで指定されるプログ
ラムが起動される。
マンドにより起動される周波数の切り換え処理のフロー
チャートである。先ず、指定されたパラメータをチェッ
クし(図7、S11)、パラメータの値が0〜3の範囲
外か否かを判別する(S12)。パラメータの値が範囲
外のときには、ステップS24に進み異常終了を示すパ
ラメータを設定して処理を終了する。
が範囲内と判別されたときには、ステップS13に進み
クロック信号の切り換え中は制御権を他の処理に渡さな
いようにメインCPU12を割り込み禁止の状態にす
る。そして、パラメータの値が「0」か否か、すなわち
デフォルトの周波数への切り換えの指示か否かを判別す
る(S14)。この判別でパラメータの値が「0」と判
別されたときには、ステップS15に進みリアルタイム
クロック15のメモリに記憶されているデフォルトのク
ロック情報(クロック信号の周波数)を読み出す。そし
て、その読み出した周波数をCPUクロック切替レジス
タ27に書き込む(S16)。これにより、クロックジ
ェネレータ13で生成されるクロック信号の周波数が、
デフォルトの値(例えば、16MHz)に切り換えられ
る。
内容を書き換える際には、予め14MHz設定有効レジ
スタ29を有効にして、セレクタ24で14.318MHzの
信号を選択させてクロック信号の周波数を一旦14.318M
Hzに切り換えた後、CPUクロック切り換えレジスタ
27の周波数を書き換え、周波数の切り換えが完了して
から、14MHz設定有効レジスタ29を無効にして、
セレクタ24で変更後の周波数のクロック信号を選択す
るようにしている。
「0」でないと判別されたときには、ステップS17に
進みパラメータの値が「1」か否か、すなわち16MH
zへの切り換えの指示か否かを判別する。パラメータの
値が「1」で16MHzへの切り換えの指示の場合に
は、ステップS18に進みCPUクロック切替レジスタ
27に16MHzの値を書き込む。これにより、クロッ
クジェネレータ13で生成されるクロック信号の周波数
が16MHzに切り換えられる。
ではないと判別された場合には、次のステップS19に
進みパラメータの値が「2」か否か。すなわち33MH
zへの切り換えの指示か否かを判別する。パラメータの
値が「2」で、33MHzへの切り換えの指示であった
ときには、ステップS20に進みCPUクロック切替レ
ジスタ27に33MHzの値を書き込む。これにより、
クロックジェネレータ13で生成されるクロック信号の
周波数が33MHzに切り換えられる。
ではないと判別された場合には、パラメータの値が
「3」で66MHzへの切り換えが指示された場合であ
るので、ステップS21に進みCPUクロック切替レジ
スタ27に66MHzの値を書き込む。これによりクロ
ックジェネレータ13で生成されるクロック信号の周波
数が66MHzに切り換えられる。
切り換えが終了したなら、ステップS22に進みメイン
CPU12に対する割り込みを許可する。これにより周
波数の切り換え処理が終了したので、正常終了パラメー
タを設定して(S23)、周波数切り換え処理を終了
し、制御権をDOSに戻す。
が切り換えられると、図6の処理Bが66MHzのクロ
ック信号で実行され、B処理の最後でクロック信号の周
波数をデフォルト(この場合は16MHz)に切り換え
るコマンドを実行することにより、クロック信号の周波
数を元の16MHzに戻すことができる。
ーションプログラム側からメインCPU12の動作周波
数を切り換えることができるので、通常はメインCPU
12を低い周波数で動作させて消費電流を少なくして、
装置の使用可能時間を長くし、高速の処理速度を要求さ
れる処理を実行するときにはメインCPU12を高い周
波数で動作させ、処理時間を短縮することができる。
検出して、クロック信号の周波数を切り換えるようにし
た本発明の第3の実施の形態を、図8及び図9を参照し
て説明する。
するアクセスを検出するアクセス検出回路90の回路ブ
ロック図である。ハンディターミナルからホストコンピ
ュータにデータを送信する場合には、通信速度を設定す
るために、メインCPU12から通信IC18の通信レ
イト設定レジスタ76に通信速度が書き込まれる。デコ
ード回路91は、メインCPU12から出力されるアド
レスデータをデコードして、通信レイト設定レジスタ7
6のアドレスと一致するアドレスデータを検出したな
ら、アクセス監視回路92にアドレス一致信号を出力す
る。アクセス監視回路92は、デコード回路91からア
ドレス一致信号を受け取ると、割り込み発生回路93に
指示して割り込み信号を出力させると共に、内部のカウ
ンタを起動する。
6に通信速度が設定された後、データ転送が開始される
と、送信レジスタ79に一定時間毎に送信データが書き
込まれるので、デコード回路91でメインCPU12か
ら出力されるアドレスデータを送信レジスタ79のアド
レスと比較してアドレスが一致したならアドレス一致信
号をアクセス監視回路92に出力する。アクセス監視回
路92は、送信レジスタ79のアドレス一致信号を受信
する毎にカウンタをリセットする。
対するアクセスが終了すると、デコード回路91から送
信レジスタ79のアドレス一致信号が出力されなくなる
ので、アクセス監視回路92のカウンタがカウントアッ
プする。アクセス監視回路92は、カウンタがカウント
アップすると、割り込み発生回路93に対して割り込み
信号の出力を指示する。
データ送信を行う際の通信速度を設定するときと、デー
タ送信が終了したときに割り込み信号が出力されるの
で、BIOS側でこの割り込み信号を検出したときクロ
ック信号の周波数を切り換えることで、データ転送処理
を高速で処理することができる。
割り込み信号により周波数を切り換える場合の処理内容
を示すフローチャートである。割り込み信号を検出した
なら、プログラマブルインターラプトコントローラ17
のレジスタを参照して割り込み要因をチェックする(図
9、S31)。割り込み要因がデータ転送に関するもの
でれば、先ず、通信レイト設定レジスタ76に対するア
クセスか否かを判別する(S32)。ステップS32で
通信レイト設定レジスタ76に対するアクセスと判別さ
れた場合には、ステップS33に進み通信レイト設定レ
ジスタ76に記憶されている通信速度を読み出す。そし
て、その読み出した通信速度が所定値(例えば、38.
4KBPS)以下か、それとも所定値を超えているかを
判別する(S34) 読み出した通信速度が所定値以下であればステップS3
5に進み、クロック信号の周波数として33MHzをク
ロックジェネレータ13のCPUクロック切替レジスタ
27に書き込む。これによりクロックジェネレータ13
から33MHzのクロック信号がメインCPU12の動
作クロックとして出力される。
を超えていると判別されたときには、ステップS36に
進み、クロック信号の周波数として66MHzをクロッ
クジェネレータ13のCPUクロック切替レジスタ27
に書き込む。これにより、クロックジェネレータ13か
ら66MHzのクロック信号がメインCPU12の動作
クロックとして出力される。
に対するアクセスではないと判別された場合には、ステ
ップS37に進みアクセス監視回路92のカウンタがカ
ウントアップしたか否かを判別する。カウンタがカウン
トアップしている場合には、データ転送処理が終了した
ものと判断して、ステップS38に進み、リアルタイム
クロック15のメモリに記憶されているデフォルトのク
ロック情報を読み出す。そして、その読み出した周波数
をクロックジェネレータ13のCPUクロック切替レジ
スタ27に書き込む(S39)。これにより、クロック
ジェネレータ13から通常動作時の周波数のクロック信
号がメインCPU12に出力される。
送処理等の高速な処理が必要となる処理によるレジスタ
等のメモリへのアクセスをハードウェアで検出し、その
処理の実行中はCPUのクロック信号の周波数を高く
し、あるいは通信速度に応じた周波数に切り換え、処理
が終了したなら通常動作時の周波数に切り換えるように
したので、通常動作時は低い周波数のクロック信号でメ
インCPU12を動作させて消費電力を少なくして、装
置の使用可能な時間を長くし、高速な処理速度が要求さ
れる処理を実行するときには高い周波数のクロック信号
でメインCPU12を動作させて高速の処理を実現でき
る。
を例にとり説明したが、これに限らず、高速な処理速度
が必要となる他の処理にも本発明は適用できる。また、
第3の実施の形態において、例えば特定の処理が起動さ
れるときにアクセスされるアドレスを記憶しておいて、
そのアドレスに対するアクセスを検出することでその特
定の処理の起動を検出し、そのときクロック信号の周波
数を切り換えるようにすることもできる。
ンディターミナルに適用した場合について説明したが、
これに限らず携帯型パーソナルコンピュータ、携帯型小
型端末等のデータ処理装置にも適用できる。
グラムを実行するときには、CPUの動作クロックの周
波数を通常動作時より高くすることで、通常動作時の消
費電力を少なくして装置の使用可能時間を長くし、同時
に高速な処理を実現できる。また、クロック信号の周波
数の切り換えをアプリケーションプログラム側から行え
るようにしたので、そのプログラムに適した処理速度で
CPUを動作させることができ、消費電力を少なくし、
かつ処理時間を短縮できる。さらに、データ通信を行う
とき、通信速度に応じた周波数でCPUを動作させるこ
とで、消費電力を少なくし、かつ高速なデータ通信を実
現できる。
ロック図である。
る。
ーチャートである。
波数の切り換えを指示するコマンドの説明図である。
グラムの一例を示す図である。
ーチャートである。
監視回路の回路ブロック図である。
ーチャートである。
Claims (17)
- 【請求項1】アプリケーションプログラムから通知され
るクロック切り換え情報に基づいてCPUの動作の基準
となるクロック信号の周波数を切り換えるクロック切り
換え手段と、 前記クロック切り換え手段で切り換えられた周波数のク
ロック信号に基づいて前記アプリケーションプログラム
を実行する実行手段とを備えることを特徴とするデータ
処理装置。 - 【請求項2】前記クロック切り換え手段は、前記アプリ
ケーションプログラムからクロック切り換え情報として
通知される周波数の切り換えを指示するコマンドと該コ
マンドに付加されるデータに基づいて前記クロック信号
の周波数を切り換えることを特徴とする請求項1記載の
データ処理装置。 - 【請求項3】前記クロック切り換え手段は、前記アプリ
ケーションプログラムから通知されるクロック切り換え
情報に基づいて前記クロック信号の周波数を通常動作時
の周波数より高くし、該アプリケーションプログラムの
終了時に、該クロック信号を通常動作時の周波数に戻す
ことを特徴とする請求項1または2記載のデータ処理装
置。 - 【請求項4】前記アプリケーションプログラムは、デー
タ転送を行うデータ転送プログラムであり、 前記クロック切り換え手段は、前記データ転送プログラ
ムの指定により起動される周波数切り換えプログラム
と、該周波数切り換えプログラムにより指定される周波
数のクロック信号を生成するクロック発生回路とからな
ることを特徴とする請求項1または2記載のデータ処理
装置。 - 【請求項5】通常より速い速度で実行したい処理の起動
を検出する検出手段と、 前記検出手段で前記処理の起動が検出されたとき、CP
Uの動作の基準となるクロック信号の周波数を通常動作
時より高い周波数に切り換えるクロック切り換え手段と
を備えることを特徴とするデータ処理装置。 - 【請求項6】前記検出手段は前記処理の起動を検出した
とき割り込み信号を出力し、 前記クロック切り換え手段はBIOSのプログラムとし
て構成され、前記検出手段から出力される割り込み信号
により該BIOSが起動され、該BIOSのクロック切
り換え手段によりクロック信号の周波数の切り換えが行
われることを特徴とする請求項5記載のデータ処理装
置。 - 【請求項7】データの通信速度を示す通信速度データを
記憶する通信速度記憶手段と、 前記通信速度記憶手段に対するアクセスが行われたか否
かを検出する検出手段と、 前記検出手段で前記通信速度記憶手段に対するアクセス
が行われたことが検出された場合に、前記通信速度記憶
手段に記憶されている通信速度データを読み出す読み出
し手段と、 前記読み出された通信速度データに応じてCPUの動作
の基準となるクロック信号の周波数を切り換えるクロッ
ク切り換え手段とを備えることを特徴とするデータ処理
装置。 - 【請求項8】転送データを記憶する転送データ記憶手段
を有し、 前記検出手段は、前記通信速度記憶手段に対するアクセ
スを検出したとき、データ転送処理の開始を示す割り込
み信号を出力し、前記転送データ記憶手段に対するアク
セスが一定時間以上行われなくなったとき、データ転送
処理の終了を示す割り込み信号を出力し、 前記読み出し手段及びクロック切り換え手段は、BIO
Sのプログラムとして構成され、前記データ転送処理の
開始を示す割り込み信号によりBIOSが起動され、該
BIOSの前記読み出し手段が前記通信速度記憶手段か
ら通信速度データを読み出し、前記クロック切り換え手
段が該通信速度データに基づいて前記クロック信号の周
波数を切り換え、前記データ転送処理の終了を示す割り
込み信号を検出したとき、前記クロック信号の周波数を
元の周波数に戻すことを特徴とする請求項7記載のデー
タ処理装置。 - 【請求項9】セットアップ時に少なくとも処理名と該処
理を実行するときのCPUのクロック信号の周波数とを
設定する設定手段と、 前記設定手段で設定された処理名と該処理を実行すると
きのクロック信号の周波数とを記憶する記憶手段とを備
えることを特徴とするデータ処理装置。 - 【請求項10】前記記憶手段に記憶されている処理が実
行されるとき、クロック信号の周波数を該処理に対応す
る周波数に切り換えるクロック切り換え手段を有するこ
とを特徴とする請求項9記載のデータ処理装置。 - 【請求項11】アプリケーションプログラムから通知さ
れるクロック切り換え情報に基づいてCPUの動作の基
準となるクロック信号の周波数を切り換えるクロック切
り換えステップと、 前記周波数の切り換えられたクロック信号に基づいて前
記アプリケーションプログラムを実行するステップとか
らなることを特徴とするクロック切り換え方法。 - 【請求項12】前記クロック切り換えステップは、前記
アプリケーションプログラムからクロック切り換え情報
として通知される周波数の切り換えを指示するコマンド
と該コマンドに付加されるデータに基づいて前記クロッ
ク信号の周波数を切り換えることを特徴とする請求項1
1記載のクロック切り換え方法。 - 【請求項13】前記クロック切り換えステップは、前記
アプリケーションプログラムから通知されるクロック切
り換え情報に基づいて前記クロック信号の周波数を通常
動作時の周波数より高くし、該アプリケーションプログ
ラムの終了時に、該クロック信号を通常動作時の周波数
に戻すことを特徴とする請求項11または12記載のク
ロック切り換え方法。 - 【請求項14】通常より速い速度で実行したい処理の起
動を検出する検出ステップと、 前記処理の起動が検出されたとき、CPUの動作の基準
となるクロック信号の周波数を通常動作時より高い周波
数に切り換えるクロック切り換えステップとからなるこ
とを特徴とするクロック切り換え方法。 - 【請求項15】前記検出ステップは前記処理の起動を検
出したとき割り込み信号を出力し、 前記クロック切り換えステップはBIOSのプログラム
として構成され、前記割り込み信号により該BIOSが
起動され、該BIOSによりクロック信号の周波数の切
り換えが行われることを特徴とする請求項14記載のク
ロック切り換え方法。 - 【請求項16】データの通信速度を示す通信速度データ
を通信速度記憶部に記憶させるステップと、 前記通信速度記憶部に対するアクセスが行われたか否か
を検出する検出ステップと、 前記通信速度記憶部に対するアクセスが検出された場合
に、該通信速度記憶部に記憶されている通信速度データ
を読み出す読み出しステップと、 前記読み出された通信速度データに応じてCPUの動作
の基準となるクロック信号の周波数を切り換えるクロッ
ク切り換えステップとからなることを特徴とするクロッ
ク切り換え方法。 - 【請求項17】セットアップ時に少なくとも処理名と該
処理を実行するときのCPUのクロック信号の周波数を
設定するステップと、 前記設定された処理名と該処理を実行するときのクロッ
ク信号の周波数とを記憶するステップとからなることを
特徴とするクロック切り換え方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23501297A JP3179054B2 (ja) | 1997-08-29 | 1997-08-29 | データ処理装置及びクロック切換方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23501297A JP3179054B2 (ja) | 1997-08-29 | 1997-08-29 | データ処理装置及びクロック切換方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1173237A true JPH1173237A (ja) | 1999-03-16 |
JP3179054B2 JP3179054B2 (ja) | 2001-06-25 |
Family
ID=16979771
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23501297A Expired - Fee Related JP3179054B2 (ja) | 1997-08-29 | 1997-08-29 | データ処理装置及びクロック切換方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3179054B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003098992A (ja) | 2001-09-19 | 2003-04-04 | Nec Corp | ディスプレイの駆動方法、その回路及び携帯用電子機器 |
US6895519B2 (en) | 2002-02-25 | 2005-05-17 | Oki Electric Industry Co., Ltd. | System LSI |
WO2009047853A1 (ja) * | 2007-10-11 | 2009-04-16 | Fujitsu Limited | 情報処理装置、動作制御方法および動作制御プログラム |
JP2009134536A (ja) * | 2007-11-30 | 2009-06-18 | Sony Ericsson Mobilecommunications Japan Inc | 情報処理装置、情報処理装置のクロック信号制御方法およびクロック信号制御プログラム |
US7577417B2 (en) | 2002-04-03 | 2009-08-18 | Hitachi, Ltd. | Mobile terminal |
JP2011103051A (ja) * | 2009-11-10 | 2011-05-26 | Toshiba Tec Corp | 情報処理装置 |
WO2021171520A1 (ja) * | 2020-02-27 | 2021-09-02 | 日本電信電話株式会社 | サーバ内周波数制御装置、制御方法、プログラム |
-
1997
- 1997-08-29 JP JP23501297A patent/JP3179054B2/ja not_active Expired - Fee Related
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003098992A (ja) | 2001-09-19 | 2003-04-04 | Nec Corp | ディスプレイの駆動方法、その回路及び携帯用電子機器 |
US6895519B2 (en) | 2002-02-25 | 2005-05-17 | Oki Electric Industry Co., Ltd. | System LSI |
US7577417B2 (en) | 2002-04-03 | 2009-08-18 | Hitachi, Ltd. | Mobile terminal |
WO2009047853A1 (ja) * | 2007-10-11 | 2009-04-16 | Fujitsu Limited | 情報処理装置、動作制御方法および動作制御プログラム |
US8171320B2 (en) | 2007-10-11 | 2012-05-01 | Fujitsu Limited | Information processing apparatus, operation control method and operation control program storage medium |
KR101149838B1 (ko) | 2007-10-11 | 2012-05-25 | 후지쯔 가부시끼가이샤 | 정보 처리 장치, 동작 제어 방법 및 동작 제어 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록 매체 |
JP5099143B2 (ja) * | 2007-10-11 | 2012-12-12 | 富士通株式会社 | 情報処理装置、動作制御方法および動作制御プログラム |
JP2009134536A (ja) * | 2007-11-30 | 2009-06-18 | Sony Ericsson Mobilecommunications Japan Inc | 情報処理装置、情報処理装置のクロック信号制御方法およびクロック信号制御プログラム |
JP2011103051A (ja) * | 2009-11-10 | 2011-05-26 | Toshiba Tec Corp | 情報処理装置 |
WO2021171520A1 (ja) * | 2020-02-27 | 2021-09-02 | 日本電信電話株式会社 | サーバ内周波数制御装置、制御方法、プログラム |
JPWO2021171520A1 (ja) * | 2020-02-27 | 2021-09-02 |
Also Published As
Publication number | Publication date |
---|---|
JP3179054B2 (ja) | 2001-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5675364A (en) | Display wakeup control | |
US5630148A (en) | Dynamic processor performance and power management in a computer system | |
TW470876B (en) | Launch key, low power CD-ROM player for portable computers | |
US7610496B2 (en) | Controlling heat generated by a central processing unit utilizing battery power management modes when power supply is limited | |
JP2001331242A (ja) | 情報処理装置及びその消費電力制御方法 | |
US5297286A (en) | Popup control system for portable computer having setup function and popup function | |
JP3179054B2 (ja) | データ処理装置及びクロック切換方法 | |
US20010020276A1 (en) | Method for automatically verifying security code of computer system operated by remote controller | |
JPH0784686A (ja) | 携帯型ペン入力コンピュータ装置 | |
JP2994154B2 (ja) | コンピュータシステム | |
US6134187A (en) | Real-time clock device suitable for portable computer having auto power-on function | |
JP3684904B2 (ja) | 電子機器及び記憶媒体 | |
JP3416961B2 (ja) | 利用環境の変更を容易にした情報処理装置 | |
KR940006812B1 (ko) | 팝업 메뉴로 그레이 스케일 레벨을 설정하는 표시 제어 시스템 | |
JPH05273950A (ja) | 画像表示装置 | |
JP2983391B2 (ja) | ポータブルコンピュータ | |
JP2974519B2 (ja) | コンピュータシステム | |
JP2002067449A (ja) | バックアップ手段を備えた画像形成装置 | |
JP2006086821A (ja) | 電力制御方法及び電力制御装置及び電力制御プログラム及び電力制御プログラムを記録した記録媒体 | |
JPH06152695A (ja) | シリアルインタフェース回路 | |
KR100274781B1 (ko) | 클럭제어기능을 갖는 컴퓨터 | |
JPH11296251A (ja) | 情報処理装置 | |
JPS6336529B2 (ja) | ||
US5870209A (en) | Information processing apparatus | |
CN115826723A (zh) | 芯片的供电控制方法、芯片、装置及介质产品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010403 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080413 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090413 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090413 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100413 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |