JP3179054B2

JP3179054B2 - データ処理装置及びクロック切換方法

Info

Publication number: JP3179054B2
Application number: JP23501297A
Authority: JP
Inventors: 達成真庭; 秀樹横山
Original assignee: Fujitsu Ltd; Fujitsu Frontech Ltd
Current assignee: Fujitsu Ltd; Fujitsu Frontech Ltd
Priority date: 1997-08-29
Filing date: 1997-08-29
Publication date: 2001-06-25
Anticipated expiration: 2017-08-29
Also published as: JPH1173237A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、クロック信号の周
波数の切り換え機能を有するデータ処理装置及びクロッ
ク切り換え方法に関する。

【０００２】

【従来の技術】マイクロプロセッサの処理能力が高まる
と共に、その動作クロックも高速化してきている。電池
で駆動される携帯型のパーソナルコンピュータなどで
は、機器の使用可能時間を長くするために省電力の工夫
が行われている。マイクロプロセッサの消費電力は動作
クロックの周波数に比例して増加するので、マイクロプ
ロセッサが処理を実行していないときには、低速のクロ
ックで動作させて消費電力を減らすことが行われてい
る。例えば、電源がオン状態でキー入力が一定時間以上
行われないときには、クロック周波数を低速に切り換え
て消費電力を少なくしている。

【０００３】他方、入力部と表示部を備え、バーコード
リーダ等の光学読み取り部で読み取ったデータ、あるい
は入力部から入力されたデータを内部のメモリに記憶し
ておいて、記憶したデータをホストコンピュータ等に転
送できるハンディターミナル等の携帯端末装置が広く利
用されてきている。携帯端末装置も携帯型パーソナルコ
ンピュータと同様に電池により駆動されるので、使用可
能な時間を長くするために、入力が行われないときクロ
ックを低速に切り換える省電力モードが設けられてい
る。

【０００４】また、マイクロプロセッサの動作クロック
の周波数をユーザが切り換えられるようにして、ユーザ
がクロックの周波数を低く設定することで、機器の使用
可能時間を長くするこができるようにしたものも考えら
れている。

【０００５】

【発明が解決しようとする課題】しかしながら、使用可
能な時間を長くするためにマイクロプロセッサのクロッ
ク周波数を低く設定すると、通常の処理では処理速度が
充分であっても、例えばデータ転送時の実行可能な通信
速度が遅くなるという問題が生じる。

【０００６】本発明の課題は、通常動作時の消費電力を
少なくし、かつ高速処理を実現することである。

【０００７】

【課題を解決するための手段】請求項１記載の発明のデ
ータ処理装置は、アプリケーションプログラムから通知
されるクロック切り換え情報に基づいてＣＰＵの動作の
基準となるクロック信号の周波数を切り換えるクロック
切り換え手段と、クロック切り換え手段で切り換えられ
たクロック信号に基づいてアプリケーションプログラム
を実行する実行手段とを備える。

【０００８】請求項１記載の発明によれば、アプリケー
ションプログラム側からＣＰＵ（マイクロプロセッサ等
を含む）のクロック信号の周波数の切り換えを指示でき
るので、例えば、通信処理を実行するときのクロック信
号の周波数を通常動作時より高くして高速の処理を実現
し、通常動作時はそれより低い周波数でＣＰＵを動作さ
せることで消費電力を少なくし、装置の使用可能時間を
長くすることができる。

【０００９】請求項５記載の発明のデータ処理装置は、
通常より速い速度で実行したい処理の起動を検出する検
出手段と、検出手段でその処理の起動が検出されたと
き、ＣＰＵの動作の基準となるクロック信号の周波数を
通常動作時より高い周波数に切り換えるクロック切り換
え手段とを備える。

【００１０】請求項５記載の発明によれば、高速の処理
を必要とする処理を実行するときのＣＰＵのクロック信
号を通常動作時より高くできるので、通常動作時の消費
電力を少なくし、かつ高速処理を実現できる。

【００１１】請求項７記載の発明のデータ処理装置は、
データの通信速度を示す通信速度データを記憶する通信
速度記憶手段と、通信速度記憶手段に対するアクセスが
行われたか否かを検出する検出手段と、検出手段で通信
速度記憶手段に対するアクセスが行われたことが検出さ
れた場合に、通信速度記憶手段に記憶されている通信速
度データを読み出す読み出し手段と、読み出された通信
速度データに応じてＣＰＵの動作の基準となるクロック
信号の周波数を切り換えるクロック切り換え手段とを備
える。

【００１２】請求項７記載の発明によれば、データ通信
のとき、通信速度に応じた周波数のクロック信号でＣＰ
Ｕを動作させることができるので、要求される通信速度
を満足する処理速度でＣＰＵを動作させることができ
る。

【００１３】請求項９記載の発明のデータ処理装置は、
セットアップ時に少なくとも処理名と該処理を実行する
ときのＣＰＵのクロック信号の周波数を設定する設定手
段と、設定手段で設定された処理名とその処理を実行す
るときのクロック信号の周波数とを記憶する記憶手段と
を備える。

【００１４】請求項９記載の発明によれば、セットアッ
プ時に、高速で処理したい処理名とその実行周波数とを
設定することができるので、通常動作時は比較的低い周
波数でＣＰＵを動作させて装置の消費電力を少なくし、
特定の処理のときだけ高い周波数でＣＰＵを動作させて
処理時間を短くすることができる。

【００１５】

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照しながら説明する。以下、本発明をハンドヘルド
ターミナルに適用した場合について説明する。ハンドヘ
ルドターミナルは、携帯型の入力端末装置であり、デー
タを入力する入力部と、表示部と、通信部とを有し、入
力したデータ、あるいはそのデータの処理結果を内部に
記憶しておいて、記憶したデータをホストコンピュータ
等に転送する機能を有している。

【００１６】図１において、チップセット１１は、メイ
ンＣＰＵ１２、ディジタルＰＬＬ（ＤＰＬＬ）含むクロ
ックジェネレータ１３、リアルタイムクロック（ＲＴ
Ｃ）１５、プログラマブルインターバルタイマ（ＰＩ
Ｔ）１６等からなる。

【００１７】クロックジェネレータ１３は、水晶発振器
１４で生成される３２ＫＨｚの基準クロック信号を逓
倍、分周して、所望の周波数のクロック信号を生成する
回路である。クロックジェネレータ１３は、図２に示す
ように水晶発振器１４で生成される３２ＫＨｚの信号を
逓倍するディジタルＰＬＬ(phase locked loop；位相比
較器、誤差増幅器、電圧制御発振器等からなる) 回路２
１と、そのディジタルＰＬＬ回路２１で逓倍された信号
を、１／２、１／３、１／４に分周して６６ＭＨｚ、３
３ＭＨｚ、１６ＭＨｚ等の信号を出力する分周回路２２
と、ディジタルＰＬＬ回路２１から出力される信号と分
周回路２２から出力される信号とを分周する分周回路２
３と、分周回路２３の出力とディジタルＰＬＬ回路２１
から出力される14.318ＭＨｚの信号との一方を選択して
出力するセレクタと、セレクタ２４の出力を外部に出力
するか、それとも出力しないかを決める出力回路２５
と、その出力回路２５の出力信号を１／２に分周して出
力する分周回路２６等で構成されている。

【００１８】クロックジェネレータ１３のＣＰＵクロッ
ク切替レジスタ２７には、後述するセットアップメニュ
ー、あるいはアプリケーションプログラムにより指定さ
れる周波数がメインＣＰＵ１２により書き込まれる。こ
のＣＰＵクロック切替レジスタ２７に書き込まれる周波
数により、ディジタルＰＬＬ回路２１の逓倍率、分周回
路２２の分周比が決められ、指定された周波数のクロッ
ク信号が生成される。

【００１９】ＣＰＵクロック分周レジスタ２８には、デ
ィジタルＰＬＬ回路２１で逓倍された信号または分周回
路２２で分周された信号を、さらに分周する為のデータ
が書き込まれる。例えば、スリープモードのときに低周
波数のクロック信号を分周回路２３から出力させるため
のデータが書き込まれる。

【００２０】１４ＭＨｚ設定有効レジスタ２９は、セレ
クタ２４で14.318ＭＨｚのクロック信号を選択するか否
か指定するデータが書き込まれるレジスタであり、通常
はセレクタ２４が分周回路２３の出力信号を選択するよ
うに、14.318ＭＨｚのクロック信号の設定を無効とする
データが書き込まれている。そして、クロック信号の周
波数の切り換え時に、14.318ＭＨｚの信号の設定を有効
にするデータが１４ＭＨｚ設定有効レジスタ２９に書き
込まれ、セレクタ２４は14.318ＭＨｚのクロック信号を
選択する。これにより、クロック信号の周波数の切り換
え時には、クロック信号の周波数が一旦14.318ＭＨｚに
切り換えられた後、指定された周波数に切り換えられ
る。

【００２１】ＣＰＵクロック許可レジスタ３０は、出力
回路２５からクロック信号を出力するか、それとも出力
しないかを指定するデータが記憶されるレジスタであ
り、通常はクロック信号の出力を許可するデータが書き
込まれており、例えば、スリープモードにおいてＣＰＵ
の動作を停止させる場合に、クロック信号の出力を不許
可とするデータが書き込まれる。

【００２２】図１に戻り、リアルタイムクロック１５
は、日付及び時刻を計時する計時部と、セットアップメ
ニューで設定される動作条件等を記憶するメモリとを有
し、電源オフ時にも日付及び時刻の計時を行えるように
電池によりバックアップされている。

【００２３】プログラマブルインターバルタイマ１６
は、独立した３個のタイマ／カウンタからなり、これら
のタイマ／カウンタはプログラムにより使用される。プ
ログラマブルインターラプトコントローラ（ＰＩＣ）１
７は、外部からの割り込み要求を受け付け、メインＣＰ
Ｕ１２に対して割り込みをかける。

【００２４】通信ＩＣ１８は、データを送受信するため
の回路であり、送信データはドライバ／レシーバ４１を
介してＲＳ２３２Ｃポート４２から出力され、受信デー
タはＲＳ２３２Ｃポート４２、ドライバ／レシーバ４１
を介して通信ＩＣ１８に入力される。

【００２５】データ入力を行うキーボード（ＫＢ）４３
と液晶表示部（ＬＣＤ）４４のタッチパネル（ＴＰ）４
５は、キーボードコントローラ４６に接続されており、
タッチパネル４４またはキーボード４３の操作信号がキ
ーボードコントローラ４６により検出されてチップセッ
ト１１に出力される。キーボードコントローラ４６は内
部にＣＰＵを有し、発振器４７で生成されるクロックに
基づいて動作する。

【００２６】液晶表示部４４は、キーボード４３から入
力されたデータを表示すると共に、透明タッチパネル４
５のスイッチの部分に入力キー、あるいは入力キーの内
容を示す図形等を表示する。ビデオグラフィックアレイ
（ＶＧＡ）は、液晶表示部４４の表示を制御する回路で
ある。ＰＣカードコントローラ４９は、ＰＣカードスロ
ット５０、５１に挿入されるＰＣカードの制御を行うコ
ントローラであり、ＰＣカード内のＲＯＭまたはＲＡＭ
のプログラムコードを直接実行できる機能を有してい
る。上述したキーボードコントローラ４６、ビデオグラ
フィックアレイ４８及びＰＣカードコントローラ４９は
ＩＳＡバス５３を介してチップセット１１に接続されて
いる。

【００２７】通信用コントローラ５２は、発光・受光素
子５４を介して行う赤外線によるデータ転送を制御する
コントローラである。通信用コントローラ５２から出力
される送信信号はドライバ５５を介して発光・受光素子
５４に出力され、発光・受光素子５４で受光された受信
信号はドライバ５５を介して通信用コントローラ５２に
出力される。

【００２８】フラッシュＲＯＭ５６は、回路全体の制御
を行う制御プログラム及びデータ転送処理等のアプリケ
ーションプログラムを記憶する１６ＭビットのＲＯＭで
ある。ＲＡＭ５７は、キーボード４３から入力されたデ
ータ等を記憶する２Ｍビットの２個のＤＲＡＭからな
る。ＲＡＭ５８は、ＲＡＭ５７に記憶されるデータのパ
リティデータを記憶する２Ｍまたは４ＭビットのＤＲＡ
Ｍである。これらのＲＯＭ５６、ＲＡＭ５７、５８は、
高速なデータ転送が可能なローカルバス５９によりチッ
プセット１１に接続されている。

【００２９】プリンタコントローラ６０は、プリンタ６
１の印字を制御する回路であり、制御用のＣＰＵを有し
ている。このプリンタコントローラ６０から出力される
信号はドライバ６２で増幅されてプリンタ６１の印字ヘ
ッドに供給されて印字が行われる。

【００３０】電源制御部６３は、充電端子６４から供給
される交流電圧を整流して、回路各部を駆動するための
電源電圧を作成する回路であり、整流後の電圧をリチウ
ム二次電池６５に供給してリチウム二次電池６５の充電
を行う。また、電源制御部６３は、リチウム電池６６の
電圧をリアルタイムクロック１５のメモリ等に供給し
て、電源オフ時、あるいはリチウム二次電池６５が放電
した場合でもメモリのデータを保護するようにしてい
る。

【００３１】次に、図３は、通信ＩＣ１８の構成を示す
ブロック図である。セレクト／コントロールロジック７
２は、メインＣＰＵ１２から出力されるアドレスデータ
Ａ０〜Ａ２と、リード信号ＲＤ、ライト信号ＷＲ等の制
御信号に従って通信ＩＣ１８内のレジスタの選択及びそ
の選択したレジスタへのデータの書き込み及び読み出し
等の制御を行う回路である。メインＣＰＵ１２から送ら
れてくるデータＤ０〜Ｄ７は、一旦データバッファ７１
に格納された後、セレクト／コントロールロジック７２
の制御の元に内部データバスを介して該当するレジスタ
に転送される。

【００３２】モデム制御レジスタ７３は、モデム制御ロ
ジック７４を制御するデータが書き込まれるレジスタで
あり、モデム制御ロジック７４はモデム制御レジスタ７
３に書き込まれたデータに従って、通信相手のモデムと
の間でモデムステータス信号を送受信して送信側及び受
信側の状態を定める。モデムステータスレジスタ７５
は、モデム制御ロジック７４の状態を示すデータを記憶
するレジスタである。

【００３３】データを送信する場合には、先ず通信速度
を示す通信速度データがデータバッファ７１に書き込ま
れ、そのデータバッファ７１の通信速度データがセレク
ト／コントロールロジック７２の制御の元に通信レイト
設定レジスタ７６に書き込まれる。ボーレイトジェネレ
ータ７７は、通信速度データに対応する周波数のボーレ
イトクロックを生成して送信タイミングコントロール７
８及び外部に出力する。

【００３４】次に、送信データがデータバッファ７１に
書き込まれると、そのデータが送信レジスタ７９に転送
され、さらに送信シフトレジスタ８０でシリアルデータ
に変換されて外部に出力される。送信シフトレジスタ８
０のシフト動作は、送信タイミングコントロール７８に
より制御されており、通信シフトレジスタ８０のシフト
動作はボーレイトジェネレータ７７のボーレイトクロッ
クに同期したタイミングで行われる。

【００３５】データを受信する場合には、受信シフトレ
ジスタ８１でシリアルの受信データがパラレルデータに
変換され受信バッファレジスタ８２に書き込まれ、さら
にそのパラレルデータがデータバッファ７１に書き込ま
れてメインＣＰＵ１２に転送される。受信シフトレジス
タ８１のシフト動作は、受信タイミングコントロール８
３で受信される受信クロックに同期したタイミングで行
われる。

【００３６】次に、以上のような構成のハンドヘルドタ
ーミナルにおいて、特定の処理のクロック信号の周波数
を切り換える場合の動作を説明する。先ず、セットアッ
プメニューでクロック信号の周波数を設定する本発明の
第１の実施の形態を、図４のフローチャートを参照して
説明する。

【００３７】クロック信号の周波数等を示すクロック情
報はチップセット１１のリアルタイムクロック１５のメ
モリに記憶されており、このメモリは電源オフ時にもデ
ータが保持されるように電池でバックアップされてい
る。

【００３８】電源をオンすると、ＢＩＯＳ（オペレーシ
ョンシステムの機能の一部で入力装置の制御をするシス
テム）のイニシャル処理が起動される（図４，Ｓ１）。
イニシャル処理が起動されると、次に、起動時に特定の
キーが操作されたか否かが判別される（Ｓ２）。特定の
キーが操作されていなければ、ステップＳ３に進みリア
ルタイムクロック１５のメモリに記憶されている通常動
作時のクロック情報を読み出す。そして、その記憶され
ているクロック情報に従って、クロックジェネレータ１
３のＣＰＵクロック切替レジスタ２７にクロック信号の
周波数を書き込む。

【００３９】他方、ステップＳ２で特定のキーが操作さ
れたと判別された場合には、セットアップ処理が起動さ
れ、セットアップ画面が表示される（Ｓ５）。このセッ
トアップ処理では、通常動作時のクロック信号の周波数
として１６Ｍ、３３Ｍ、６６ＭＨｚの３種類が表示さ
れ、さらに処理名とその処理を実行するクロック信号の
周波数として３種類の周波数が表示されるので、ユーザ
は通常動作時の周波数と、表示されている処理の内で高
速で実行したい処理（例えば、データ転送処理）と、そ
の処理を実行するときのクロック信号の周波数とを選択
する。

【００４０】そして、クロック信号の周波数の切り換え
の選択が終了したか否かが判別される（Ｓ６）。処理名
及び周波数の選択が終了すると、選択された処理名、周
波数等のクロック情報が前述したリアルタイムクロック
１５のメモリに書き込まれる（Ｓ７）。

【００４１】ステップＳ６で処理名が選択されず、通常
動作時の周波数のみが設定された場合には、それまでメ
モリに記憶されていたクロック情報が新たに選択された
周波数に書き換えられる。また、処理名とクロック信号
の周波数の両方が選択された場合には、リアルタイムク
ロック１５のメモリの別のメモリエリアに、処理名とそ
の処理を実行するときのクロック信号の周波数がクロッ
ク情報として書き込まれる。

【００４２】メモリのクロック情報が書き換えられた後
にシステムをリセットすると、ＢＩＯＳがリアルタイム
クロック１５のメモリに記憶されている周波数を読み出
し、その読み出した周波数を前述したクロックジェネレ
ータ１３のＣＰＵクロック切替レジスタ２７に書き込
む。これにより、クロックジェネレータ１３から、指定
された周波数のクロック信号が出力され、メインＣＰＵ
１２はその周波数のクロックで動作する。

【００４３】また、セットアッププログラムで選択され
た処理が起動されるときに、リアルタイムクロック１５
のメモリに処理名に対応して記憶されている周波数が読
み出され、その周波数がＣＰＵクロック切替レジスタ２
７に書き込まれる。これにより、指定された処理が実行
されるとき、クロックジェネレータ１３から出力される
クロック信号の周波数が切り換えられる。

【００４４】上述したようにセットアップメニューで通
常動作時のクロック信号の周波数と、特定の処理を実行
するときのクロック信号の周波数をユーザが設定できる
ようにすることで、例えば通常動作時のクロック信号の
周波数を低くし、高速処理を要求されるデータ転送処理
等の実行時のクロック信号の周波数を高くすることがで
きる。これにより、通常動作時の消費電力を少なくして
ハンディターミナルの使用可能時間を長くし、同時に高
速なデータ転送を実現できる。

【００４５】次に、アプリケーションプログラム側から
クロック信号の周波数の切り換えを指示する本発明の第
２の実施の形態を説明する。図５は、クロック信号の周
波数の切り換えを指示するコマンドの説明図である。周
波数の切り換えを指示するコマンドは「ＳＹＳＣＬＫ」
であり、コマンドに続くパラメータの値で周波数を指定
するようになっている。例えば、パラメータとして
「０」が指定されると、クロック信号の周波数がデフォ
ルトの値、つまり起動時の周波数へ切り換えられる。パ
ラメータとして「１」が指定されると、クロック信号の
周波数が１６ＭＨｚに切り換えられ、パラメータとして
「２」が指定されると、クロック信号の周波数が３３Ｍ
Ｈｚに切り換えられ、パラメータとして「３」が指定さ
れると、クロック信号の周波数が６６ＭＨｚに切り換え
られる。

【００４６】図６は、アプリケーションプログラム側か
らクロック信号の周波数を切り換えるプログラムの一例
を示す図である。同図はＣ言語により作成されたプログ
ラムを示しており、system("command") は、"command"
が示す文字列をＤＯＳのコマンドとして実行する命令で
ある。

【００４７】デフォルトの周波数が１６ＭＨｚであると
すると、Ａ処理は１６ＭＨｚのクロック信号により実行
される。Ａ処理が終了し、次のＢ処理でsystem("sysclk
3")が実行されると、そのコマンドで指定されるプログ
ラムが起動される。

【００４８】図７は、アプリケーションプログラムのコ
マンドにより起動される周波数の切り換え処理のフロー
チャートである。先ず、指定されたパラメータをチェッ
クし（図７、Ｓ１１）、パラメータの値が０〜３の範囲
外か否かを判別する（Ｓ１２）。パラメータの値が範囲
外のときには、ステップＳ２４に進み異常終了を示すパ
ラメータを設定して処理を終了する。

【００４９】ステップＳ１２で、指定されたパラメータ
が範囲内と判別されたときには、ステップＳ１３に進み
クロック信号の切り換え中は制御権を他の処理に渡さな
いようにメインＣＰＵ１２を割り込み禁止の状態にす
る。そして、パラメータの値が「０」か否か、すなわち
デフォルトの周波数への切り換えの指示か否かを判別す
る（Ｓ１４）。この判別でパラメータの値が「０」と判
別されたときには、ステップＳ１５に進みリアルタイム
クロック１５のメモリに記憶されているデフォルトのク
ロック情報（クロック信号の周波数）を読み出す。そし
て、その読み出した周波数をＣＰＵクロック切替レジス
タ２７に書き込む（Ｓ１６）。これにより、クロックジ
ェネレータ１３で生成されるクロック信号の周波数が、
デフォルトの値（例えば、１６ＭＨｚ）に切り換えられ
る。

【００５０】なお、ＣＰＵクロック切替レジスタ２７の
内容を書き換える際には、予め１４ＭＨｚ設定有効レジ
スタ２９を有効にして、セレクタ２４で14.318ＭＨｚの
信号を選択させてクロック信号の周波数を一旦14.318Ｍ
Ｈｚに切り換えた後、ＣＰＵクロック切り換えレジスタ
２７の周波数を書き換え、周波数の切り換えが完了して
から、１４ＭＨｚ設定有効レジスタ２９を無効にして、
セレクタ２４で変更後の周波数のクロック信号を選択す
るようにしている。

【００５１】ステップＳ１４の判別でパラメータの値が
「０」でないと判別されたときには、ステップＳ１７に
進みパラメータの値が「１」か否か、すなわち１６ＭＨ
ｚへの切り換えの指示か否かを判別する。パラメータの
値が「１」で１６ＭＨｚへの切り換えの指示の場合に
は、ステップＳ１８に進みＣＰＵクロック切替レジスタ
２７に１６ＭＨｚの値を書き込む。これにより、クロッ
クジェネレータ１３で生成されるクロック信号の周波数
が１６ＭＨｚに切り換えられる。

【００５２】ステップＳ１７でパラメータの値が「１」
ではないと判別された場合には、次のステップＳ１９に
進みパラメータの値が「２」か否か。すなわち３３ＭＨ
ｚへの切り換えの指示か否かを判別する。パラメータの
値が「２」で、３３ＭＨｚへの切り換えの指示であった
ときには、ステップＳ２０に進みＣＰＵクロック切替レ
ジスタ２７に３３ＭＨｚの値を書き込む。これにより、
クロックジェネレータ１３で生成されるクロック信号の
周波数が３３ＭＨｚに切り換えられる。

【００５３】ステップＳ１９でパラメータの値が「２」
ではないと判別された場合には、パラメータの値が
「３」で６６ＭＨｚへの切り換えが指示された場合であ
るので、ステップＳ２１に進みＣＰＵクロック切替レジ
スタ２７に６６ＭＨｚの値を書き込む。これによりクロ
ックジェネレータ１３で生成されるクロック信号の周波
数が６６ＭＨｚに切り換えられる。

【００５４】以上のようにしてクロック信号の周波数の
切り換えが終了したなら、ステップＳ２２に進みメイン
ＣＰＵ１２に対する割り込みを許可する。これにより周
波数の切り換え処理が終了したので、正常終了パラメー
タを設定して（Ｓ２３）、周波数切り換え処理を終了
し、制御権をＤＯＳに戻す。

【００５５】上述した処理によりクロック信号の周波数
が切り換えられると、図６の処理Ｂが６６ＭＨｚのクロ
ック信号で実行され、Ｂ処理の最後でクロック信号の周
波数をデフォルト（この場合は１６ＭＨｚ）に切り換え
るコマンドを実行することにより、クロック信号の周波
数を元の１６ＭＨｚに戻すことができる。

【００５６】この第２の実施の形態によれば、アプリケ
ーションプログラム側からメインＣＰＵ１２の動作周波
数を切り換えることができるので、通常はメインＣＰＵ
１２を低い周波数で動作させて消費電流を少なくして、
装置の使用可能時間を長くし、高速の処理速度を要求さ
れる処理を実行するときにはメインＣＰＵ１２を高い周
波数で動作させ、処理時間を短縮することができる。

【００５７】次に、特定のレジスタに対するアクセスを
検出して、クロック信号の周波数を切り換えるようにし
た本発明の第３の実施の形態を、図８及び図９を参照し
て説明する。

【００５８】図８は、データ転送時の通信ＩＣ１８に対
するアクセスを検出するアクセス検出回路９０の回路ブ
ロック図である。ハンディターミナルからホストコンピ
ュータにデータを送信する場合には、通信速度を設定す
るために、メインＣＰＵ１２から通信ＩＣ１８の通信レ
イト設定レジスタ７６に通信速度が書き込まれる。デコ
ード回路９１は、メインＣＰＵ１２から出力されるアド
レスデータをデコードして、通信レイト設定レジスタ７
６のアドレスと一致するアドレスデータを検出したな
ら、アクセス監視回路９２にアドレス一致信号を出力す
る。アクセス監視回路９２は、デコード回路９１からア
ドレス一致信号を受け取ると、割り込み発生回路９３に
指示して割り込み信号を出力させると共に、内部のカウ
ンタを起動する。

【００５９】通信ＩＣ１８の通信レイト設定レジスタ７
６に通信速度が設定された後、データ転送が開始される
と、送信レジスタ７９に一定時間毎に送信データが書き
込まれるので、デコード回路９１でメインＣＰＵ１２か
ら出力されるアドレスデータを送信レジスタ７９のアド
レスと比較してアドレスが一致したならアドレス一致信
号をアクセス監視回路９２に出力する。アクセス監視回
路９２は、送信レジスタ７９のアドレス一致信号を受信
する毎にカウンタをリセットする。

【００６０】データ送信が終了して送信レジスタ７９に
対するアクセスが終了すると、デコード回路９１から送
信レジスタ７９のアドレス一致信号が出力されなくなる
ので、アクセス監視回路９２のカウンタがカウントアッ
プする。アクセス監視回路９２は、カウンタがカウント
アップすると、割り込み発生回路９３に対して割り込み
信号の出力を指示する。

【００６１】すなわち、割り込み発生回路９３からは、
データ送信を行う際の通信速度を設定するときと、デー
タ送信が終了したときに割り込み信号が出力されるの
で、ＢＩＯＳ側でこの割り込み信号を検出したときクロ
ック信号の周波数を切り換えることで、データ転送処理
を高速で処理することができる。

【００６２】次に、図９は割り込み発生回路９３からの
割り込み信号により周波数を切り換える場合の処理内容
を示すフローチャートである。割り込み信号を検出した
なら、プログラマブルインターラプトコントローラ１７
のレジスタを参照して割り込み要因をチェックする（図
９、Ｓ３１）。割り込み要因がデータ転送に関するもの
でれば、先ず、通信レイト設定レジスタ７６に対するア
クセスか否かを判別する（Ｓ３２）。ステップＳ３２で
通信レイト設定レジスタ７６に対するアクセスと判別さ
れた場合には、ステップＳ３３に進み通信レイト設定レ
ジスタ７６に記憶されている通信速度を読み出す。そし
て、その読み出した通信速度が所定値（例えば、３８．
４ＫＢＰＳ）以下か、それとも所定値を超えているかを
判別する（Ｓ３４）読み出した通信速度が所定値以下であればステップＳ３
５に進み、クロック信号の周波数として３３ＭＨｚをク
ロックジェネレータ１３のＣＰＵクロック切替レジスタ
２７に書き込む。これによりクロックジェネレータ１３
から３３ＭＨｚのクロック信号がメインＣＰＵ１２の動
作クロックとして出力される。

【００６３】他方、ステップＳ３４で通信速度が所定値
を超えていると判別されたときには、ステップＳ３６に
進み、クロック信号の周波数として６６ＭＨｚをクロッ
クジェネレータ１３のＣＰＵクロック切替レジスタ２７
に書き込む。これにより、クロックジェネレータ１３か
ら６６ＭＨｚのクロック信号がメインＣＰＵ１２の動作
クロックとして出力される。

【００６４】ステップＳ３２で通信レイトレジスタ７６
に対するアクセスではないと判別された場合には、ステ
ップＳ３７に進みアクセス監視回路９２のカウンタがカ
ウントアップしたか否かを判別する。カウンタがカウン
トアップしている場合には、データ転送処理が終了した
ものと判断して、ステップＳ３８に進み、リアルタイム
クロック１５のメモリに記憶されているデフォルトのク
ロック情報を読み出す。そして、その読み出した周波数
をクロックジェネレータ１３のＣＰＵクロック切替レジ
スタ２７に書き込む（Ｓ３９）。これにより、クロック
ジェネレータ１３から通常動作時の周波数のクロック信
号がメインＣＰＵ１２に出力される。

【００６５】この第３の実施の形態によれば、データ転
送処理等の高速な処理が必要となる処理によるレジスタ
等のメモリへのアクセスをハードウェアで検出し、その
処理の実行中はＣＰＵのクロック信号の周波数を高く
し、あるいは通信速度に応じた周波数に切り換え、処理
が終了したなら通常動作時の周波数に切り換えるように
したので、通常動作時は低い周波数のクロック信号でメ
インＣＰＵ１２を動作させて消費電力を少なくして、装
置の使用可能な時間を長くし、高速な処理速度が要求さ
れる処理を実行するときには高い周波数のクロック信号
でメインＣＰＵ１２を動作させて高速の処理を実現でき
る。

【００６６】上述した実施の形態では、データ転送処理
を例にとり説明したが、これに限らず、高速な処理速度
が必要となる他の処理にも本発明は適用できる。また、
第３の実施の形態において、例えば特定の処理が起動さ
れるときにアクセスされるアドレスを記憶しておいて、
そのアドレスに対するアクセスを検出することでその特
定の処理の起動を検出し、そのときクロック信号の周波
数を切り換えるようにすることもできる。

【００６７】さらに、上述した実施の形態は本発明をハ
ンディターミナルに適用した場合について説明したが、
これに限らず携帯型パーソナルコンピュータ、携帯型小
型端末等のデータ処理装置にも適用できる。

【００６８】

【発明の効果】本発明によれば、高速処理が必要なプロ
グラムを実行するときには、ＣＰＵの動作クロックの周
波数を通常動作時より高くすることで、通常動作時の消
費電力を少なくして装置の使用可能時間を長くし、同時
に高速な処理を実現できる。また、クロック信号の周波
数の切り換えをアプリケーションプログラム側から行え
るようにしたので、そのプログラムに適した処理速度で
ＣＰＵを動作させることができ、消費電力を少なくし、
かつ処理時間を短縮できる。さらに、データ通信を行う
とき、通信速度に応じた周波数でＣＰＵを動作させるこ
とで、消費電力を少なくし、かつ高速なデータ通信を実
現できる。

【図面の簡単な説明】

【図１】本発明の実施の形態のハンディターミナルのブ
ロック図である。

【図２】クロックジェネレータ１３のブロック図であ
る。

【図３】通信ＩＣ１８のブロック図である。

【図４】第１の実施の形態の周波数切り換え処理のフロ
ーチャートである。

【図５】第２の実施の形態において、クロック信号の周
波数の切り換えを指示するコマンドの説明図である。

【図６】第２の実施の形態のアプリケーション側のプロ
グラムの一例を示す図である。

【図７】第２の実施の形態の周波数切り換え処理のフロ
ーチャートである。

【図８】通信ＩＣ１８へのアクセスを検出するアクセス
監視回路の回路ブロック図である。

【図９】第３の実施の形態の周波数切り換え処理のフロ
ーチャートである。

【符号の説明】

１１チップセット１２メインＣＰＵ１３クロックジェネレータ１８通信ＩＣ２７ＣＰＵクロック切替レジスタ７６通信レイト設定レジスタ９１デコード回路９２アクセス監視回路

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開平２−3809（ＪＰ，Ａ) 特開平８−36445（ＪＰ，Ａ) 特開平９−297688（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 1/08

Claims

(57)【特許請求の範囲】

【請求項１】データの通信速度を示す通信速度データを
記憶する通信速度記憶手段と、転送データを記憶する転送データ記憶手段と、前記通信速度記憶手段及び前記転送データ記憶手段に対
するアクセスを検出する検出手段と、前記検出手段により前記通信速度記憶手段に対するアク
セスが検出されたときには、前記通信速度記憶手段に記
憶されている通信速度データに基づいてＣＰＵの動作の
基準となるクロック信号を切り換え、前記検出手段によ
り前記転送データ記憶手段に対するアクセスが一定時間
以上行われていないことが検出されたときには、通常動
作時の周波数または通常動作時より低い待機時の周波数
のクロック信号へ切り換えるクロック切り換え手段とを
備えることを特徴とするデータ処理装置。
【請求項２】データの通信速度を示す通信速度データを
記憶する通信速度記憶手段と、転送データを記憶する転送データ記憶手段と、前記通信速度記憶手段及び前記転送データ記憶手段に対
するアクセスを検出する検出手段と、アプリケーションプログラムから通知されるクロック情
報に基づいてＣＰＵの動作の基準となるクロック信号の
周波数を切り換え、前記検出手段により前記通信速度記
憶手段に対するアクセスが検出されたときには、前記通
信速度記憶手段に記憶されている通信速度データに基づ
いてＣＰＵの動作の基準となるクロック信号を切り換
え、前記検出手段により前記転送データ記憶手段に対す
るアクセスが一定時間以上行われていないことが検出さ
れたときには、通常動作時の周波数または通常動作時よ
り低い待機時の周波数のクロック信号に切り換えるクロ
ック切り換え手段とを備えることを特徴とするデータ処
理装置。
【請求項３】携帯型の端末装置であることを特徴とする
請求項１または２記載のデータ処理装置。
【請求項４】前記クロック切り換え手段は、前記検出手
段により前記通信速度記憶手段に対するアクセスが検出
されたときカウントアップを開始し、前記検出手段によ
り前記転送データ記憶手段に対するアクセスが検出され
たとき、カウント値をリセットするカウンタを有するこ
とを特徴とする請求項１，２または３記載のデータ処理
装置。
【請求項５】前記クロック切り換え手段は、ＢＩＯＳの
プログラムとして構成され、前記検出手段により前記通
信速度記憶手段に対するアクセスが検出されたとき出力
される信号に基づいて前記ＢＩＯＳが前記通信速度記憶
手段から通信速度データを読み出し、クロック信号の周
波数を切り換え、前記検出手段により前記転送データ記
憶手段に対するアクセスが一定時間以上行われていない
ことが検出されたとき出力される信号に基づいてクロッ
ク信号を通常動作時の周波数または通常動作時より低い
待機時の周波数に切り換えることを特徴とする請求項１
または２記載のデータ処理装置。
【請求項６】データの通信速度を示す通信速度データを
通信速度記憶部に記憶させ、前記通信速度記憶部及び転送データを記憶する転送デー
タ記憶部に対するアクセスを検出し、前記通信速度記憶部に対するアクセスが検出されたとき
には、前記通信速度記憶部に記憶されている通信速度デ
ータに基づいてＣＰＵの動作の基準となるクロック信号
を切り換え、前記転送データ記憶部に対するアクセスが
一定時間以上行われていないことが検出されたときに
は、通常動作時の周波数または通常動作時より低い待機
時の周波数のクロック信号に切り換えることを特徴とす
るクロック切り換え方法。
【請求項７】実行可能な複数のアプリケーションプログ
ラムの中で高速で実行したいアプリケーションプログラ
ムと前記アプリケーションプログラムの実行時にＣＰＵ
に供給するクロック信号の周波数をユーザが設定できる
ようにしたことを特徴とする請求６記載のクロック切り
換え方法。