KR100370641B1 - 전력 보존 동작 모드를 지원하는 방법 및 장치 - Google Patents

전력 보존 동작 모드를 지원하는 방법 및 장치 Download PDF

Info

Publication number
KR100370641B1
KR100370641B1 KR10-1999-7005358A KR19997005358A KR100370641B1 KR 100370641 B1 KR100370641 B1 KR 100370641B1 KR 19997005358 A KR19997005358 A KR 19997005358A KR 100370641 B1 KR100370641 B1 KR 100370641B1
Authority
KR
South Korea
Prior art keywords
circuit
clock
oscillator
signal
time
Prior art date
Application number
KR10-1999-7005358A
Other languages
English (en)
Other versions
KR20000069495A (ko
Inventor
잭슨데이비드알
크로스레오나드더블유
야콥스로버트에이
오츠타스킨알리에스
Original Assignee
인텔 코오퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코오퍼레이션 filed Critical 인텔 코오퍼레이션
Publication of KR20000069495A publication Critical patent/KR20000069495A/ko
Application granted granted Critical
Publication of KR100370641B1 publication Critical patent/KR100370641B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Information Transfer Systems (AREA)

Abstract

버스로부터 전력을 수신하는 전기 디바이스의 전력을 관리하는 장치가 설명된다. 장치는 제1 신호를 수신하는 즉시 발진기에 의한 생 주파수 출력에서 발생된 공칭 클록 주파수를 생성하기 위하 클록(430)을 디스에이블하는 클록 인에이블 회로를 포함한다. 시간이란 점에서 독립적인 시간 기준 회로(420)는 클록 인에이블 회로(430)에 연결되어 있다. 시간이란 점에서 독립적인 시간 기준 회로(420)는 중지상태로 입력되는 신호를 수신한 후에 소정의 제 1 주기 시간에 클록 인에이블 회로(430)로 제 1 신호를 전송한다.

Description

전력 보존 동작 모드를 지원하는 방법 및 장치{METHOD AND APPARATUS FOR SUPPORTING POWER CONSERVATION OPERATION MODES}
유니버설 시리얼 버스(USB)는 USB 디바이스를 USB 호스트에 연결한다. 호스트는 시스템의 USB 디바이스 각각의 동작을 관리하는 제어기를 포함한다. 각각의 USB 시스템에는 하나의 호스트가 있다. USB 물리적 상호접속은 겹쳐진 스타 토폴로지이다. 허브는 각 스타의 중심에 있다. 각각의 와이어 세그먼트는 호스트와 허브 또는 USB 디바이스, 또는 다른 허브 또는 USB 디바이스에 연결된 허브사이의 두 지점간 연결이다. 도 1 은 USB의 토폴로지를 도시한다.
USB는 네개의 케이블을 거쳐 신호와 전력을 전송한다. 두개의 와이어는 두 지점간 세그먼트로부터 신호를 전송하도록 지정된다. 전압 와이어와 접지 와이어는 USB 케이블에 USB 디바이스로 전력을 전달하도록 지정된다. 전압 와이어(VBus)는 정상적으로 소스에서 5볼트이다. 각 USB 세그먼트는 케이블을 통하여 제한된 양의 전력을 공급한다. 호스트는 직접적으로 연결된 USB 디바이스가 사용하는 전력을 공급한다. USB 호스트는 USB와 독립적인 전력 관리 시스템을 갖는다. USB 시스템 소프트웨어는 USB 시스템에서 전력 보존을 돕는 중지 또는 재개모드같은 시스템 전력 이벤트를 조작하기 위한 호스트의 전력 관리 시스템에 상호작용한다.
중지모드는 소정의 시간량 예를 들면, 3.0 밀리초 보다 더 많은 시간동안 버스 라인상에 일정한 유휴상태가 있는 것을 USB 디바이스가 인식할 때 USB 디바이스가 입력되는 전력 절약 상태이다. 재개모드는 중지상태에 있는 USB 디바이스를 깨우기 위해 호스트 또는 디바이스에 의해 사용된다. 중지 및 재개 동작을 지원하는 USB 디바이스는 많은 요구에 따라야 한다. 우선, USB 디바이스는 소정량의 전류, 현재 중지상태에서 동작할 때 USB로부터 500마이크로 암페어보다 적게 드로우해야 한다. 이러한 전력 제한을 대처하는 한가지 접근방법은 중지상태에 있을때 USB 디바이스상의 발진기와 클록을 전력 다운함으로써 이룰수 있다. 둘째로, USB 디바이스상의 발진기와 클록의 전력 다운전에, 메모리에 현재의 USB 디바이스 상태 정보를 저장하도록 충분한 시간이 USB 디바이스에 할당될 필요가 있다. 이것은 중지상태를 이탈할 때 USB 디바이스로 하여금 동일한 상태로 돌아오게 한다. 세째로, USB 디바이스가 재개신호에 의해 깨어날 때, 발진기는 클록이 발진기로부터 정상적인 주파수를 끌어내게하기 전에 안정시키기 위해 충분한 시간이 주어져야 한다. 이것은 불안정한 주파수를 갖는 클록 펄스를 생성하는 것으로부터 클록을 보호한다. 네째로, 재개상태 이탈과 정상적인 동작을 시작하기 전에 저장된 USB 디바이스 상태 동작을 레지스터에 기록하기 위해 충분한 시간이 USB 디바이스에 할당될 필요가 있다. 따라서, 컴퓨터 시스템의 버스로부터 전력을 수신하는 디바이스에 전력 보존 모드를 지원할 방법과 장치가 필요하다.
발명의 개요
본 발명의 일 태양에 따라, 디바이스에서 전력을 관리하는 장치가 설명된다. 장치는 제 1 신호를 수신하면서 발진기에 의해 출력된 생(raw) 주파수 출력으로부터 이끌어낸 정상적인 클록 주파수를 생성하는 클록을 디스에이블하는 클록 인에이블 회로를 포함한다. 시간적으로 독립된 시간 기준 회로는 클록 인에이블 회로에 연결되어 있다. 시간적으로 독립된 시간 기준 회로는 중지상태가 되기 위해 제 2 신호를 수신하고나서 제 1 소정의 주기시간 이후에 제 1 신호를 클록 인에이블 회로로 전송한다.
본 발명의 또다른 태양에 따라, 발진기로부터 공칭 주파수를 이끌어내는 클록과 발진기를 구비하여 동작하는 전력 관리 장치가 설명된다. 장치는 버스상의 활동을 모니터하는 버스 모니터링 회로를 포함한다. 버스 모니터링 회로는 활동이 검출될때 활동 신호를 마이크로컨트롤러로 전송한다. 발진기 인에이블 회로는 버스 모니터링 회로에 연결되어 있다. 발진기 인에이블 회로는 재개 신호를 수신할 때 발진기를 동작시킨다. 시간 기준 회로는 재개신호를 수신한 후에 소정 시간에 클록 인에이블 신호를 발생시키며, 여기에서 시간 기준 회로는 발진기와 클록에 대하여 시간적으로 독립된 방법으로 동작한다. 클록 인에이블 회로는 시간 기준 회로에 연결되어 있다. 클록 인에이블 회로는 클록을 인에이블한다. 클록 인에이블 회로는 제 1 신호를 수신할 때 클록을 디스에이블한다.
발명의 또다른 태양에 따라, 버스에 의해 전력이 공급된 전기 디바이스에 대한 전력 절약 모드를 이탈하고 발진기를 동작시키고 클록이 공칭 주파수를 끌어내는 방법이 설명된다. 방법에 따라, 활동을 재개하기 위한 신호가 수신된다. 발진기는 인에이블된다. 발진기가 인에이블된 후에 제 1 소정의 주기 시간이 측정되며, 여기에서 측정은 발진기 또는 클록에 대하여 시간적으로 독립된 방법으로 수행된다. 클록은 제 1 소정의 주기 시간 후에 인에이블된다.
본 발명은 전기 디바이스에 대한 전력 관리 분야에 관한 것이다. 보다 상세하게, 본 발명은 컴퓨터 시스템의 버스로부터 전력을 수신하는 전기 디바이스에 대한 저 전력 동작모드를 제공하는 방법 및 장치에 관한 것이다.
본 발명은 첨부된 도면의 구성이 유사한 요소를 지시할 수 있는 참조와 같이 제한적인 것이 아니라 예시적으로 도시된다:
도 1은 유니버설 시리얼 버스의 토폴로지를 도시한다;
도 2는 본 발명의 일 실시예를 나타내는 컴퓨터 시스템의 블록도를 도시한다;
도 3은 본 발명을 나타내는 유니버설 시리얼 버스 디바이스 실시예의 블록도를 도시한다;
도 4는 본 발명의 일 실시예에 따라 중지 제어 회로의 실시예의 블록도를 도시한다;
도 5는 본 발명에 사용된 R-C 회로망의 일 실시예이다;
도 6은 발진기에 의해 생성된 주파수와 발진기 주파수로부터 얻어진 클록 펄스를 도시하는 도이다;
도 7은 중지 제어 회로의 신호를 도시하는 시간도이다; 및
도 8은 버스로부터 전력을 수신하는 전기 디바이스에서 전력 보존 모드를 지원하는 방법을 도시하는 흐름 챠트이다.
도 2 에서, 본 발명의 실시예를 표현할 수 있는 예시적 컴퓨터 시스템이 200으로 도시된다. 컴퓨터 시스템(200)은 디지털 데이터를 처리하는 프로세서(201)를 포함한다. 프로세서(201)는 복합 명령 세트 컴퓨팅(CISC) 마이크로프로세서, 한정 명령 세트 컴퓨팅(RISC) 마이크로프로세서, 초장 명령어(VLIW) 마이크로프로세서, 명령 세트의 조합을 나타내는 프로세서, 또는 다른 프로세서 디바이스일 수 있다. 프로세서(201)는 프로세서(201)와 컴퓨터 시스템(200)의 다른 구성요소사이에 신호를 전송하는 CPU 버스(210)에 연결되어 있다.
도시된 실시예에서, 메모리(213)는 DRAM 디바이스, SRAM 디바이스, 또는 다른 메모리 디바이스를 포함한다. 메모리(213)는 프로세서(201)에 의해 수행되는 동안 정보 또는 다른 중간 데이터를 저장한다. 브릿지 메모리 제어기(211)는 CPU 버스(210)와 메모리(213)에 연결되어 있다. 브릿지 메모리 제어기(211)는 프로세서(201), 메모리(213), 및 컴퓨터 시스템(200)의 다른 구성요소들 사이의 데이터 통신량과 이러한 구성요소로부터의 브릿지 신호를 고속의 I/O버스(220)로 향하게 한다.
도시된 실시예에서, 고속 I/O 버스(220)는 데이터의 고속 처리능력으로 주변 동작을 지원한다. 버스(220)는 단일 버스 또는 다중 버스의 조합일 수 있다. 예로써, 버스(220)는 주변 구성요소 내부접속(PCI)버스, 개인용 컴퓨터 메모리 카드 국제협회(PCMCIA)버스, 또는 다른 버스를 포함한다. 버스(220)는 컴퓨터 시스템(200)의 구성요소사이에 통신 링크를 제공한다. 회로망 제어기(221)는 컴퓨터 상호간의 회로망을 링크하고 장치들 사이에 통신을 제공한다. 디스플레이 디바이스 제어기(222)는 고속 I/O 버스(220)에 연결되어 있다. 디스플레이 디바이스 제어기(222)는 컴퓨터 시스템에 디스플레이 디바이스의 연결을 가능하게 하고 디스플레이 디바이스와 컴퓨터 시스템(200)사이에 인터페이스로서 작용한다. 디스플레이 디바이스는 디스플레이 디바이스 제어기(222)를 통하여 프로세서(201)로부터 정보와 데이터를 수신하고 컴퓨터 시스템(200)의 사용자에게 정보와 데이터를 디스플레이한다.
도시된 실시예에서, 버스 브릿지(223)는 고속 I/O 버스(220)를 I/O 버스(230)와 I/O 버스(240)에 연결한다. 버스 브릿지(223)는 고속 I/O 버스(220), I/O 버스(230) 및 I/O 버스(240)사이의 브릿지 신호를 번역하는 프로그램을 포함한다.
I/O 버스(230)는 저속의 처리능력에서 동작하는 주변 장치사이의 정보를 통신하기 위해 사용된다. I/O 버스(230)는 단일 버스 또는 다중 버스의 조합일 수 있다. 예로써, 버스(230)는 업계 표준 아키텍쳐(ISA) 버스, 에이사(EISA) 버스, 또는 마이크로 채널 아키텍쳐(MCA) 버스를 포함할 수 있다. 버스(230)는 컴퓨터 시스템(200)의 구성요소사이에 통신 링크를 제공한다. 데이터 저장 디바이스(231)는 하드 디스크 드라이브, 플로피 디스크 드라이브, CD-ROM 디바이스, 플래시 메모리 디바이스 또는 다른 대용량 저장 디바이스일 수 있다.
I/O버스(240)는 버스에 연결된 디바이스에 전력을 공급하는 능력을 갖는 버스이다. I/O 버스(240)는 단일 버스 또는 다중 버스의 조합일 수 있다. 컴퓨터 시스템(200)의 일 실시예에서, I/O 버스(240)는 USB이고 버스 브릿지(223)는 USB(240)에 호스트 제어기로 동작한다. 버스(240)는 컴퓨터 시스템의 구성요소사이에 통신 링크를 제공한다. 구성요소(241)는 버스(240)에 연결된 USB 디바이스이다. USB 디바이스(241)는 예를 들면 비디오 카메라, 오디오 스피커, 키보드 제어기, 오디오 제어기, 또는 다른 디바이스일 수 있다. 중지 제어 회로(242)는 USB 디바이스(241)내에 설치되고 USB 디바이스(241)에 대한 전력 보존 모드를 지원하도록 동작한다. 중지 제어 회로(242)는 USB가 아닌 다른 버스로부터 전력을 수신하며 USB 디바이스가 아닌 다른 디바이스내에 구현될 수 있다는 것을 이해할 수 있다.
도 3은 본 발명을 나타내는 USB 디바이스(241)의 일 실시예의 블록도이다. USB 디바이스(241)는 정보를 처리하도록 동작하고 USB 디바이스(241)의 기능을 지원하는 마이크로컨트롤러 회로(301)를 포함한다. 중지 제어 회로(242)는 마이크로컨트롤러 회로(301)에 연결되어 있다. 중지 제어 회로(242)는 USB 디바이스에서 저 전력 동작 모드를 지원하도록 동작한다. 발진기 유닛(302)은 중지 제어 회로(242)에 연결되어 있다. 발진기 유닛(302)은 USB 디바이스(241)에 생(raw)주파수로 클록킹하는 것을 제공하도록 동작한다. 발진기 유닛(302)은 파형을 생성하는 발진기와 발진기 파형으로부터 클록 펄스를 도출하는 셀을 포함한다. 생주파수는 발진기 유닛(302)에 의해 직접 생성된 주파수이다. 공칭 또는 서브 주파수는 중지 제어 회로(242)의 클록에 의해 생주파수로부터 도출된다.
중지 제어 회로(242)는 USB(240)의 쉬지않는 상태를 검출함으로써 USB(240)의 활동을 모니터한다. 중지 제어 회로(242)는 중지 제어 회로(242)가 USB(240)의 활동을 검출할 때 활동 신호를 마이크로컨트롤러 회로(301)로 전송한다. 마이크로컨트롤러(301)는 중지 제어 회로(242)로부터 활동 신호를 기다리는 시간인 윈도 시간을 정의한다. 만일 마이크로컨트롤러(301)가 윈도 시간동안 활동신호를 수신하지 못하면, 마이크로컨트롤러(301)는 USB 디바이스(241)가 중지상태가 되도록 지시하는 중지신호를 중지 제어 회로로 전송한다. 중지 상태에서 동작할 때, USB 디바이스(241)는 USB 디바이스(241)내의 발진기 유닛(302)과 중지 제어 회로(242)의 클록을 디스에이블함으로써 전력 소모를 감소시킨다. 발진기 유닛(302)과 중지 제어 회로(242)의 클록을 디스에이블함으로써, 전류 소모가 USB 디바이스(241)내의 구성소자로부터의 전류 누설에서만 발생하는 정적인 상태로 USB 디바이스(241)를 들어가게 한다.
중지 제어 회로(242)는 자체의 클록과 발진기 유닛(302)을 디스에이블하기 전에 USB 디바이스 상태 정보를 저장하도록 하기위해 지연을 제공한다. 마이크로컨트롤러(301)로부터 중지신호를 수신하는 즉시, 중지 제어 회로(242)는 중지 제어 회로(242)내에 설치된 시간 기준 회로를 동작시킨다. 소정의 주기시간 후에, 시간 기준 회로는 클록과 외부 발진기 유닛(302)을 디스에이블하기 위해 중지 제어 회로(242)에 신호를 한다. 시간 기준 회로는 클록과 발진기 유닛(302)을 디스에이블하기 전에 마이크로컨트롤러가 USB 디바이스(241)의 상태 정보를 메모리에 저장하기 위한 충분한 주기 시간을 제공하도록 구성된다. 시간 기준 회로는 시간관점에서는 USB내의 발진기 유닛(302)과 클록에 독립적이다. 마이크로컨트롤러(301)가 메모리에 USB 디바이스 상태 정보를 저장한 후에, 중지 제어 회로(242)는 중지 제어 회로(242)내에 있는 클록을 디스에이블한다. 중지 제어 회로(242)내에 있는 클록이 디스에이블된 후에, 중지 제어 회로(242)는 발진기 유닛(302)을 디스에이블한다.
중지 제어 회로(242)는 디바이스(241)가 중지모드에 있는 동안 USB(240)를 계속해서 모니터한다. 활동이 USB(240)에서 검출될 때, 중지 제어 회로(242)는 재개상태를 시작한다. 재개상태를 시작하는 즉시, 중지 제어 회로(242)는 발진기 유닛(302)을 인에이블한다. 중지 제어 회로(242)는 발진기 유닛(302)에 대한 충분한 주기 시간을 허락하여 중지 제어 회로(242)내의 클록을 인에이블하기 전에 안정화를 가능하게 한다. 주기 시간은 중지 제어 회로(242)내에 있는 시간 기준 회로에 의해 측정된다. 시간 기준 회로는 USB 디바이스(241)내의 발진기 유닛(302)과 클록에 대해 시간적으로 독립되고, 안정화할 시간을 요구하지 않기 때문에 따라서 확실한 시간 기준을 제공한다. 발진기 유닛(302)과 클록이 모두 인에이블된 후에, 중지 제어 회로(242)는 재개모드가 시작되고 메모리에 저장된 USB 상태 정보를 갖는 마이크로컨트롤러(301)의 레지스터를 갱신하도록 지시하는 마이크로컨트롤러(301)로 인터럽트 신호를 전송한다. 레지스터가 갱신된 후에, 중지 제어 회로(242)는 재개모드가 종료되고 공칭 활동을 시작하도록 지시하는 마이크로컨트롤러(301)로 제 2 인터럽트 신호를 전송한다. 마이크로컨트롤러(301), 중지 제어 회로(242), 및 발진기 유닛(302)은 공지된 회로로 표현될 수 있다.
도 4는 본 발명의 일 실시예에 따른 중지 제어 회로(242)의 실시예의 블록도이다. 중지 제어 회로(242)는 버스 모니터 회로(405)를 포함한다. 버스 모니터 회로(405)는 USB(240)상의 버스 신호를 검출함으로써 USB(240)상의 활동성을 모니터하도록 동작한다. 버스 모니터링 회로(405)는 버스 모니터링 회로(405)가 USB(240)상의 활동성을 검출할 때 활동신호 또는 활동비트를 발생시킨다. 활동신호는 마이크로컨트롤러로 전송되고 USB 디바이스(241)가 중지상태로 입력되었는지 아닌지를 결정하기 위해 마이크로컨트롤러에 의해 사용된다. USB 디바이스(241)가 중지상태에 있을때, USB 디바이스는 USB로부터 소정량의 전류 도시된 실시예에 대해서 500 마이크로 암페어 보다 더 적게 드로우한다. 이러한 전력 소모의 감소는 중지 제어 회로(242)의 클록( 이것은 도시된 실시예에 대하여 클록 인에이블 회로(430)내부에 배치된다)과 USB 디바이스내의 발진기 유닛(302)을 디스에이블함으로써 이루어진다. 활동신호는 또한 신호를 시간 기준 회로(420)로 보내는 발진기 인에이블 회로(425)로 전송된다.
중지 제어 회로(242)는 중지 표명/불표명(assert/deassert) 검출 회로(SADDC)(410)를 포함한다. SADDC(410)는 마이크로컨트롤러(301)에 연결되어 있고 마이크로컨트롤러(301)가 USB 디바이스(241)가 중지상태로 입력되었다는 것을 결정할 때 마이크로컴퓨터(301)로부터 중지신호를 수신한다. SADDC(410)는 중지 프로세스를 너무 빨리 정지하는 것으로부터 버스 활동을 블로킹하기 위해 신호를 재개 인에이블 회로(415)로 우선 드라이브한다. 재개 인에이블 회로(415)는 USB 디바이스(241)가 중지상태로 입력되는 것을 지시하는 발진기 인에이블 회로(425)로 신호를 드라이브한다. 발진기 인에이블 회로(425)는 다음에 신호를 시간 기준 회로(420)로 통과시킨다.
시간 기준 회로(420)는 USB 디바이스(241)가 발진기 인에이블 회로(410)로부터 중지상태에 입력될 것을 지시하는 신호를 수신하고 클록 인에이블 회로(430)에 클록을 인에이블하기 전에 지연을 제공한다. 지연은 마이크로컨트롤러(301)가 USB 디바이스 상태 정보를 마이크로컨트롤러(301)가 중지모드로 입력되기 전에 로컬 메모리로 저장하는 것을 가능하게 한다. 본 발명의 일 실시예에서, 시간 기준 회로(420)는 USB 디바이스(241)상의 발진기 유닛(302)과 클록에 대하여 시간적으로 독립되어 동작하는 저항-커패시터(R-C) 회로망을 사용하는 지연회로를 포함한다. R-C회로망의 저항과 커패시터는 마이크로컨트롤러가 메모리에 USB 디바이스 상태 정보를 저장하게 하는 충분한 지연을 제공하도록 구성된다. 요구되는 지연량은 적용에 의존하고 경험적으로 결정된다.
도 5는 본 발명에 사용되는 R-C 회로망(500)의 일 실시예를 도시한다. 다이오드(510)는 USB 디바이스의 공급 전원에 연결되어 있다. 전력이 R-C 회로망(500)에 인가되지 않을때, Vcc 와 접지는 동일한 포텐셜에 있고 커패시터(520)는 다이오드(510)를 통하여 방전할 수 있다. rc_out 신호는 R-C 회로망의 커패시터가 충전하기 위한 전압을 제공하는데 사용된다. 회로가 충전되었는지 결정하기 위해 rc_in 신호가 모니터된다. R-C 회로망을 충전하기 위한 시간량은 상기에 설명되듯이 적용에 의존하고 경험적으로 결정되는 저항과 커패시터 구성요소에 사용된 값에 의존한다. R-C 회로망은 충전되거나 또는 방전되는 양쪽에서 주기 시간을 측정하는데 사용될 수 있다. 지연후에, 시간 기준 회로(420)는, 마이크로컨트롤러가 메모리에 USB 디바이스 상태 정보를 저장하기 위한 시간을 가졌는지를 지시하기 위해 신호를 클록 인에이블 회로(430)로 드라이브한다.
도 4를 다시 언급하면, 클록 인에이블 회로(430)는 중지 제어 로직(242) 외부에 있는 발진기 유닛(302)으로부터 규격 또는 서브-주파수를 드라이브하는 클록을 포함한다. 클록 인에이블 회로(430)는 마이크로컨트롤러가 USB 디바이스 상태 정보 저장을 완료했다는 것을 지시하는 시간 기준 회로(420)로부터 신호를 수신하는 즉시 클록을 디스에이블한다. 참조로써 발진기 유닛을 사용함으로써 측정된 소정의 주기 시간 후에, 클록 인에이블 회로(430)는 발진기 인에이블 회로(425)가 발진기 유닛(302)을 디스에이블하도록 신호한다. 클록 인에이블 회로(430)의 클록은 발진기 유닛(302)을 디스에이블하기 전에 디스에이블된다. 클록을 디스에이블하는 것은 우선 불안정한 클록 신호 도출로부터의 클록을 발진기 유닛(302)의 불안정한 출력으로부터 보호한다. 불안정한 클록 신호는 마이크로컨트롤러가 무효상태로 들어가게 할 수 있다. 본 발명의 일 실시예에서, 소정의 주기 시간은 발진기 유닛(302)에 의해 생성된 생 주파수에 의해 측정되고 소정의 주기 시간은 발진기 유닛(302)에 의해 정의된 한 주기이다.
중지상태동안에, 버스 모니터 회로(405)는 계속해서 USB(240)상의 활동을 모니터한다. USB(240)상의 활동을 검출하는 즉시, 버스 모니터 회로(405)는 재개 신호를 발진기 인에이블 회로(425)에 드라이브하고 발진기 인에이블 회로(425)는 다음에 신호를 시간 기준 회로(420)로 전송한다. 발진기 인에이블 회로(425)는 버스 모니터 회로(405)로부터 재개신호를 수신하는 즉시 발진기 유닛(302)를 인에이블한다. 시간 기준 회로(420)는 신호를 드라이브하기 전에 버스 모니터 회로(405)로부터 재개신호를 수신하는 즉시 클록신호를 인에이블하는 소정의 지연을 클록 인에이블 회로(430)에 제공한다. 소정의 지연은 클록 인에이블 회로(430)의 클록이 발진기 유닛(302)에 의한 생 주파수 출력으로부터 정상 또는 서브-주파수를 끌어내게하기 전에 발진기 유닛을 안정화하게 한다.
도 6은 주기시간을 통해서 발진기 유닛(302)의 발진기로부터의 생 주파수 출력의 예를 도시한다. 파형(610)은 발진기로부터 생성된 출력이다. 시간 0에서 시간 t까지 발진기에 의해 생성된 파는 크기에 있어서 요동하는 진폭을 갖는다. t시간 후에, 발진기는 안정되고 요동하지 않는 진폭을 갖는 파를 발생시킨다. 펄스 형태(620)는 발진기의 파 출력으로부터 생 주파수를 끌어내는 발진기 유닛(302)의 셀의 출력이다. 시간 0에서 시간 t까지 발진기에 의해 생성된 요동하는 크기를 갖는 파는 셀이 시간 0에서 시간 t까지 불안정한 주파수를 갖는 불완전한 생 주파수를 생성하게 한다. 요동하지 않는 크기를 갖는 파로부터 시간 t후에 생성된 생 주파수는 안정한 주파수를 갖는다.
상기에 언급되듯이 도 4를 다시 언급하면, 클록 인에이블 회로(430)의 클록은 발진기 유닛(302)이 안정된 후에 인에이블된다. 시간 기준 회로(420)는 발진기 유닛(302)이 인에이블된 후에 클록 인에이블 회로(430)의 클록을 인에이블하기 전에 발진기 유닛(302)을 안정시키기 위해 시간을 주는 소정의 지연을 제공한다. 본 발명의 일 실시예에서, 시간 기준 회로(420)는 소정의 지연을 제공하는 상기에 설명된 동일한 R-C 회로망을 사용한다. 본 발명의 대체 실시예에서, 상이한 구조를 갖지만 클록 또는 발진기 유닛(302)에 대하여 여전히 시간적으로 독립되어 동작하는 상이한 R-C 회로망이 사용된다. R-C 회로망의 저항과 커패시터는 발진기 유닛에 의한 생 주파수 출력으로부터 공칭 또는 서브-주파수를 끌어내기 위해 클록을 인에이블하기 전에 발진기 유닛(302)을 안정하게하는 충분한 지연을 제공한다. 유사하게, 요구된 지연량은 적용에 의존하고 경험적으로 결정된다.
인터럽트 회로(435)는 도 3에 도시된 마이크로컨트롤러와 클록 인에이블 회로(430)에 연결되어 있다. 클록 인에이블 회로(430)의 클록이 인에이블된 후에 클록 인에이블 회로(430)는 재개 시작 신호를 인터럽트 회로(435)에 드라이브한다. 재개 시작 신호에 응답하여, 인터럽트 회로(435)는 제 1 인터럽트를 마이크로컨트롤러(301)에 드라이브한다. 제 1 인터럽트는 재개 상태가 시작되고 중지모드동안 메모리에 저장된 USB디바이스 상태 정보가 마이크로컨트롤러(301)의 레지스터에 다시 기록되었다는 것을 마이크로컨트롤러에 지시한다. USB 디바이스(241) 상태 정보가 마이크로컨트롤러(301)의 레지스터에 다시 저장된 후에, 인터럽트 회로(435)는 재개 상태가 종료되고 USB 디바이스(241)가 다시 정상 동작 상태에 있다는 것을 지시하는 제 2 인터럽트 신호를 마이크로컨트롤러(301)로 드라이브한다. USB는 라인모두 주기시간동안 로우로 드라이브되었을때 재개가 종료되었다는 신호를 보낸다. 버스 모니터 회로(405)는 이러한 상황을 보고 제 2 인터럽트를 마이크로컨트롤러(301)로 드라이브한다.
본 발명의 일 실시예에서, 재개 인에이블 회로(415)는 SADDC(410), 발진기 인에이블 회로(425) 및 클록 인에이블 회로(430)에 연결되어 있다. 재개 인에이블 회로(415)는 USB 디바이스(241)가 재개상태로 들어가는 단계를 시작하도록 하기 전에 USB 디바이스(241)가 중지상태로 들어가는 단계를 종료하도록 동작한다. SADDC(410)는 USB 디바이스(241)가 재개 인에이블 회로(415)에 의해 중지상태로 들어가는 것을 지시하는 신호를 시간 기준 회로(420)에 보낸다. 재개 인에이블 회로(415)는 신호를 발진기 인에이블 회로(425) 및 이를 통과하여 시간 기준 회로(420)로 드라이브하여, 버스 모니터링 회로(405)로부터의 재개신호가 발진기 인에이블 회로(425)로부터 블록킹되고 그 결과 시간 기준 회로(420)로부터 블록킹되게한다. 일단 클록 인에이블 회로(430)는 시간 기준 회로(420)로부터 마이크로컨트롤러(301)가 USB 상태정보를 저장하는 것을 완료하고 중지상태로 막 입력되려는 것을 지시하는 신호를 수신하면, 클록 인에이블 회로(430)는 신호를 재개 인에이블 회로(415)에 드라이브한다. 응답에서, 재개 인에이블 회로(415)는 신호를 발진기 인에이블 회로(425)에 드라이브하여 버스 모니터 회로(405)로부터 재개신호의 블록킹을 제거한다. 본 발명의 일 실시예에서, 버스 모니터 회로(405), SADDC(410), 재개 인에이블 회로(415), 시간 기준 회로(420), 발진기 인에이블 회로(425), 클록 인에이블 회로(430) 및 인터럽트 회로(435) 모두 동일한 실리콘 기판상의 단일 칩에 상주한다.
버스 모니터 회로(405), SADDC(410), 재개 인에이블 회로(415), 시간 기준 회로(420), 발진기 인에이블 회로(425), 클록 인에이블 회로(430) 및 인터럽트 회로(435)는 공지된 회로로 구현할 수 있다. 도 4에 도시된 중지 제어 회로(242)는 USB와 다른 버스로부터 전력을 수신하는 USB 디바이스와 다른 디바이스로 구현될 수 있다는 것을 이해할 수 있을 것이다.
도 7은 중지 제어 회로의 신호를 도시하는 시간도이다. 시간 0에서, USB 디바이스는 정상 작동 상태로 동작한다. 마이크로컨트롤러는 중지 펄스를 USB상의 비활동 주기후에 중지 제어 회로로 보낸다. 중지 제어 회로의 중지 표명/불표명 검출 회로는 중지 펄스를 수신하고 신호를 중지 제어 회로의 시간 기준 회로로 드라이브한다. 시간 기준 회로는 지연 회로를 통하여 rc_out으로 도시된 신호를 표명한다. 시간 10에서, 지연 회로는 rc_in상에 신호를 표명함으로써 응답한다. rc_out과 rc_in의 표명사이의 시간주기는 USB 디바이스 상태 정보를 메모리에 저장하기 위해 마이크로컨트롤러에 의해 사용된다.
시간 15에서 USB디바이스에 지시된 활동은 버스 모니터링 회로에 의해 검출된다. 중지 제어 회로의 버스 모니터링 회로는 재개 펄스를 발진기 인에이블 회로 와 발진기 인에이블 회로를 거쳐 시간 기준 회로로 보낸다. 시간 기준 회로는 rc_out으로 도시된 신호를 표명하지 않는다. 시간 20에서, 지연 회로는 rc_in상에 신호를 표명하지 않음으로써 응답한다. rc_out과 rc_in의 불표명사이의 독립적인 시간 주기는 중지 제어 회로의 클록 인에이블 회로에 의해 기준으로써 사용된다. 클록 인에이블 회로는 클록을 인에이블하기전에 발진기 유닛을 안정하게 하기 위한 기준으로써 이러한 시간 주기를 사용한다.
시간 20에서, 재개 시작 인터럽트 신호는 클록이 인에이블된 후에 인터럽트 회로에 의해 마이크로컨트롤러로 전송된다. 마이크로컨트롤러는 마이크로컨트롤러의 레지스터 내부의 메모리에 저장된 USB 디바이스 상태 정보를 기입함으로써 재개 시작 인터럽트에 응답한다. 시간 25에서, 재개 종료 인터럽트는 인터럽트 회로에 의해 마이크로컨트롤러로 전송된다. 재개 종료 인터럽트는 USB 디바이스가 정상 동작 모드에서 동작할 것이라는 것을 마이크로컨트롤러에 알려준다.
도 8은 버스에서 전력을 공급받는 전기 디바이스에 대해서 전력 절약 모드를 이탈하는 방법을 도시한다. 전기 디바이스는 발진기와 발진기로부터의 공칭 주파수를 끌어내는 클록과 함께 동작한다. 단계 801에서, 전기 디바이스에 지시된 버스상의 활동이 있는지가 결정된다. 전기 디바이스에 지시된 버스상에 활동이 없다면, 제어는 단계(801)로 나아간다. 전기 디바이스에 지시된 버스상에 활동이 있다면, 제어는 단계(802)로 나아간다.
단계(802)에서, 발진기는 인에이블된다.
단계(803)에서, 주기 시간은 발진기가 인에이블된 시간으로부터 독립적으로 측정된다. 측정은 발진기와 클록에 대해 독립적인 시간 기준을 사용함으로써 수행된다. 본 발명의 일 실시예에서, 독립적인 측정은 지연회로를 통하여 신호를 전송함으로써 이루어진다. 지연회로는 저항-커패시터 회로망을 사용함으로써 구현될 수 있다. 주기 시간은 발진기를 안정시키기 위해 요구되는 시간 보다 더 크다.
단계(804)에서, 클록은 주기 시간이 만료된 후에 인에이블된다.
전술한 명세서에서, 본 발명은 특정한 실시예를 참조하여 설명되었다. 그러나, 본 발명의 사상과 범위를 벗어나지 않고 다양한 수정과 변경이 가능하다는 것은 분명할 것이다. 따라서, 명세서와 도면은 제한적이기보다는 오히려 예시적으로 간주된다.

Claims (23)

  1. 주변장치내의 중지 제어회로에 의해 수행되는 방법에 있어서,
    주변장치에 연결된 버스의 데이터 세그먼트 상에서 호스트 디바이스로부터의 데이터 활동에 근거한 활동신호를 발생하는 단계;
    활동신호에 근거한 버스의 데이터 세그먼트 상에서 소정의 비활동기간에 응답하여 주변장치내의 마이크로컨트롤러로부터의 중지신호를 수신하는 단계; 및
    중지신호에 근거한 중지모드에 들어가기 위해 중지절차를 개시하는 단계를 포함하고,
    상기 중지절차는:
    중지절차 동안 재개절차의 개시를 막기위해 활동신호를 블로킹하는 단계;
    상태 정보를 저장하는 단계;
    중지절차를 개시하고 제1의 소정 주기시간이 지난 뒤 클록을 디스에이블하는 단계;
    클록이 디스에이블되고 제2의 소정 주기시간이 지난 뒤 발진기를 디스에이블하는 단계; 및
    활동신호를 언블로킹(un-blocking)하는 단계를 포함하는 것을 특징으로 하는 방법.
  2. 제 1 항에 있어서, 활동신호에 근거한 중지모드에서부터 재개절차를 개시하는 단계를 더 포함하고,
    상기 재개절차는:
    발진기를 인에이블하는 단계;
    발진기가 인에이블되고 제3의 소정 주기시간이 지난 뒤 클록을 인에이블하는 단계; 및
    저장된 상태 정보로 디바이스를 갱신하는 단계를 포함하는 것을 특징으로 하는 방법.
  3. 제 2 항에 있어서, 제3의 소정 주기시간은 독립된 클록 기준회로를 통해 신호를 전송함으로써 측정되는 것을 특징으로 하는 방법.
  4. 제 2 항에 있어서, 독립된 클록 기준회로는 시정수를 갖는 저항-커패시터 회로망을 포함하는 것을 특징으로 하는 방법.
  5. 주변장치내의 중지 제어회로에 있어서,
    호스트 디바이스로부터의 데이터 활동을 대해 주변장치에 연결된 버스의 데이터 세그먼트를 모니터하고, 데이터 활동이 검출되었을 때 활동신호를 발생하는 버스 모니터 회로;
    활동신호에 의해 지시되는 비활동 주기에 응답하여 주변장치의 마이크로컨트롤러로부터의 중지신호를 수신하고, 중지모드로 들어가기 위해 중지신호에 근거하여 중지절차를 개시하는 중지 검출회로;
    중지절차 동안에 재개절차를 막기 위해 활동신호를 블로킹하는 재개 인에이블 회로;
    상태 정보를 저장하기 위해 주변장치에 대한 중지절차의 개시에 응답하여 제1 지연을 제공하는 시간 기준 회로;
    중지절차의 개시에 응답한 제1 지연 후에 주변장치의 클록을 디스에이블하는 클록 인에이블 회로; 및
    중지절차의 개시에 응답하여 클록이 디스에이블된 후에 주변장치의 발진기를 디스에이블하는 발진기 인에이블 회로를 포함하는 것을 특징으로 하는 중지 제어회로.
  6. 제 5 항에 있어서, 버스 모니터 회로가 중지모드에서 버스의 데이터 세그먼트상의 활동을 검출한 후에 마이크로컨트롤러에 인터럽트 신호를 발생하는 인터럽트 회로를 더 포함하고, 상기 인터럽트 신호는 주변장치의 동작을 형성하기 위해 마이크로컨트롤러에 신호하는 것을 특징으로 하는 중지 제어회로.
  7. 제 5 항에 있어서, 상기 발진기 인에이블 회로는 활동신호의 수신에 응답하여 발진기를 인에이블하고 또한 중지모드로부터 재개절차를 개시하고,
    상기 시간 기준 회로는 발진기가 안정하기 위해 재개절차의 개시에 응답하여 제2 지연을 제공하고,
    상기 클록 인에이블 회로는 재개절차의 개시에 응답한 제2 지연 후에 클록을 인에이블하는 것을 특징으로 하는 중지 제어회로.
  8. 제 5 항에 있어서, 상기 시간 기준 회로는 발진기에 대해 시간적으로 독립된 방법으로 동작하는 저항-커패시터 회로망을 포함하는 것을 특징으로 하는 중지 제어회로.
  9. 제 5 항에 있어서, 버스 모니터, 중지 검출회로, 재개 인에이블 회로, 시간 기준 회로, 발진기 인에이블회로, 및 클록 인에이블 회로 모두가 동일한 실리콘 기판에 있는 것을 특징으로 하는 중지 제어회로.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
KR10-1999-7005358A 1996-12-16 1997-11-18 전력 보존 동작 모드를 지원하는 방법 및 장치 KR100370641B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/766,089 US6085325A (en) 1996-12-16 1996-12-16 Method and apparatus for supporting power conservation operation modes
US8/766,089 1996-12-16
US08/766,089 1996-12-16

Publications (2)

Publication Number Publication Date
KR20000069495A KR20000069495A (ko) 2000-11-25
KR100370641B1 true KR100370641B1 (ko) 2003-02-05

Family

ID=25075378

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-7005358A KR100370641B1 (ko) 1996-12-16 1997-11-18 전력 보존 동작 모드를 지원하는 방법 및 장치

Country Status (7)

Country Link
US (1) US6085325A (ko)
EP (1) EP1008030B1 (ko)
JP (1) JP4191254B2 (ko)
KR (1) KR100370641B1 (ko)
AU (1) AU5450098A (ko)
TW (1) TW388011B (ko)
WO (1) WO1998027482A1 (ko)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19755259A1 (de) * 1997-12-12 1999-06-17 Kostal Leopold Gmbh & Co Kg Elektronische Schaltungsanordnung zum Beaufschlagen eines Mikroprozesses mit Weck- und Aktionssignalen
US6201977B1 (en) * 1998-04-24 2001-03-13 Micron Technology, Inc. Power-saving mode for portable communication devices
JP2000105638A (ja) * 1998-09-29 2000-04-11 Nec Corp Ｕｓｂデバイス及びｕｓｂ接続システム
US6272644B1 (en) * 1999-01-06 2001-08-07 Matsushita Electrical Industrial Co., Ltd. Method for entering powersave mode of USB hub
US6567921B1 (en) * 1999-01-25 2003-05-20 Agere Systems, Inc. Asynchronous low power mode bus controller circuit and method of low power mode operation
US7032119B2 (en) * 2000-09-27 2006-04-18 Amphus, Inc. Dynamic power and workload management for multi-server system
US6795450B1 (en) * 2000-09-28 2004-09-21 Tdk Semiconductor Corporation Method and apparatus for supporting physical layer link-suspend operation between network nodes
JP2002175127A (ja) * 2000-09-29 2002-06-21 Oki Electric Ind Co Ltd マイクロコントローラ
US6483843B1 (en) * 2000-10-12 2002-11-19 Emulex Corporation Detecting and counting open ordered sets originating from an attached node port
TWI222001B (en) * 2000-11-10 2004-10-11 Sanyo Electric Co Microcomputer
US6467042B1 (en) * 2000-12-27 2002-10-15 Cypress Semiconductor Corporation Method and/or apparatus for lowering power consumption in a peripheral device
JP3913991B2 (ja) * 2001-02-13 2007-05-09 富士通株式会社 マイクロコンピュータおよびコンピュータシステム
US6816976B2 (en) * 2001-03-29 2004-11-09 Cypress Semiconductor Corp. System and method for reducing power consumption in a universal serial bus device
US20030196126A1 (en) 2002-04-11 2003-10-16 Fung Henry T. System, method, and architecture for dynamic server power management and dynamic workload management for multi-server environment
US20030014676A1 (en) * 2001-07-13 2003-01-16 Tzong-Yu Wang Method of remote start of wireless transmission USB
US6950960B2 (en) * 2001-07-17 2005-09-27 Synopsys, Inc. Disabling a clock signal to a peripheral interface engine block during peripheral operation in a selected operational mode
US7103788B1 (en) * 2001-10-31 2006-09-05 Microsoft Corporation Selective suspension of bus devices
FI116702B (fi) * 2001-12-20 2006-01-31 Nokia Corp Dynaaminen tehonsäätö integroiduissa piireissä
US7170949B2 (en) 2002-03-14 2007-01-30 Intel Corporation Methods and apparatus for signaling on a differential link
US7200186B2 (en) * 2002-03-14 2007-04-03 Intel Corporation Methods and apparatus for reducing power usage of a transmitter and receiver coupled via a differential serial data link
US7133028B2 (en) * 2002-04-23 2006-11-07 Gateway Inc. Drive activity sampling and notification
US7032120B2 (en) * 2002-07-18 2006-04-18 Agere Systems Inc. Method and apparatus for minimizing power requirements in a computer peripheral device while in suspend state and returning to full operation state without loss of data
US20040041933A1 (en) * 2002-08-29 2004-03-04 Eastman Kodak Company Demo via on-camera display with power jack
US7194638B1 (en) * 2002-09-27 2007-03-20 Cypress Semiconductor Corporation Device and method for managing power consumed by a USB device
JP2004171445A (ja) * 2002-11-22 2004-06-17 Renesas Technology Corp 半導体データ処理装置及びデータ処理システム
CN100334575C (zh) * 2003-03-06 2007-08-29 华硕电脑股份有限公司 搭载台式电脑用处理器的可携式电脑及其电源管理方法
TWI227398B (en) * 2003-04-15 2005-02-01 Asustek Comp Inc Automatic adjusting device of computer system performance
JP3979381B2 (ja) * 2003-11-18 2007-09-19 セイコーエプソン株式会社 データ転送制御装置、及び電子機器
US20050198257A1 (en) * 2003-12-29 2005-09-08 Gupta Ajay G. Power conservation in wireless devices
US7415626B2 (en) * 2004-10-01 2008-08-19 Sony Ericsson Mobile Communications Ab Methods, devices and circuits for activating a communication device connected to an external bus
JP2006344159A (ja) * 2005-06-10 2006-12-21 Toshiba Information Systems (Japan) Corp 共通バス接続デバイス用通信制御装置
US9041513B1 (en) * 2005-10-03 2015-05-26 National Semiconductor Corporation System and method for communicating with sensors/loggers in integrated radio frequency identification (RFID) tags
US9619004B1 (en) * 2006-12-20 2017-04-11 Nvidia Corporation Reducing system power consumption due to USB host controllers
US8315269B1 (en) 2007-04-18 2012-11-20 Cypress Semiconductor Corporation Device, method, and protocol for data transfer between host device and device having storage interface
TWI448902B (zh) * 2007-08-24 2014-08-11 Cypress Semiconductor Corp 具頁存取基礎處理器介面之橋接裝置
US8145920B2 (en) * 2007-09-17 2012-03-27 Intel Corporation Techniques for collaborative power management for heterogeneous networks
US8090894B1 (en) 2007-09-21 2012-01-03 Cypress Semiconductor Corporation Architectures for supporting communication and access between multiple host devices and one or more common functions
US7895387B1 (en) 2007-09-27 2011-02-22 Cypress Semiconductor Corporation Devices and methods for sharing common target device with two different hosts according to common communication protocol
US7849251B2 (en) * 2007-12-07 2010-12-07 Intel Corporation Hardware assisted endpoint idleness detection for USB host controllers
US8433936B2 (en) * 2008-04-04 2013-04-30 Advanced Micro Devices, Inc. USB power conservation method and apparatus
US8214665B2 (en) * 2009-03-12 2012-07-03 Broadcom Corporation Method and system for transmit queue management for energy efficient networking
JP2011008346A (ja) * 2009-06-23 2011-01-13 Renesas Electronics Corp 半導体集積回路
EP2446339A1 (en) * 2009-06-26 2012-05-02 ST-Ericsson (Grenoble) SAS Management of a usb host device
GB2472030B (en) * 2009-07-22 2011-11-02 Wolfson Microelectronics Plc Real-time clock
JP5819678B2 (ja) 2011-08-30 2015-11-24 ルネサスエレクトロニクス株式会社 Ｕｓｂハブ及びｕｓｂハブの制御方法
JP2013149093A (ja) * 2012-01-19 2013-08-01 Toshiba Corp 制御装置、制御方法、プログラムおよび電子機器
US8775838B2 (en) * 2012-02-01 2014-07-08 Texas Instruments Incorporated Limiting the number of unexpected wakeups in a computer system implementing a power-saving preemptive wakeup method from historical data
US9477255B2 (en) * 2012-07-09 2016-10-25 Apple Inc. Systems and methods for suspending idle devices based on idle policies for the devices
US9497142B2 (en) * 2012-11-30 2016-11-15 T-Mobile Usa, Inc. Triggering actions on a computing device
US9891691B2 (en) * 2013-09-27 2018-02-13 Intel Corporation Reducing pin count requirements for implementation of interconnect idle states
US10514747B2 (en) 2014-03-24 2019-12-24 Silicon Laboratories Inc. Low-power communication apparatus with wakeup detection and associated methods
US9886412B2 (en) 2014-03-24 2018-02-06 Silicon Laboratories Inc. Communication apparatus having an oscillator that is disabled based on idle state detection of a communication link and associated methods
US9713090B2 (en) * 2014-03-24 2017-07-18 Silicon Laboratories Inc. Low-power communication apparatus and associated methods
US9625980B2 (en) * 2014-12-16 2017-04-18 Nxp Usa, Inc. Low power configuration for USB (Universal Serial Bus) devices
US9998276B2 (en) 2016-09-27 2018-06-12 Nxp B.V. USBPD type-C BMC encoded receive message squelch detection
US11262834B1 (en) * 2021-01-14 2022-03-01 Arm Limited Data processing system and method for monitoring system properties
CN117439599A (zh) * 2022-07-13 2024-01-23 恩智浦有限公司 振荡器控制系统

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5237699A (en) * 1988-08-31 1993-08-17 Dallas Semiconductor Corp. Nonvolatile microprocessor with predetermined state on power-down
CA2282912C (en) * 1989-06-30 2000-09-12 John P. Fairbanks Computer power management system
US5222239A (en) * 1989-07-28 1993-06-22 Prof. Michael H. Davis Process and apparatus for reducing power usage microprocessor devices operating from stored energy sources
JP2676966B2 (ja) * 1990-03-16 1997-11-17 日本電気株式会社 シングルチップマイクロコンピュータ
US5396635A (en) * 1990-06-01 1995-03-07 Vadem Corporation Power conservation apparatus having multiple power reduction levels dependent upon the activity of the computer system
US5446904A (en) * 1991-05-17 1995-08-29 Zenith Data Systems Corporation Suspend/resume capability for a protected mode microprocessor
DE69231230T2 (de) * 1991-11-12 2001-03-01 Microchip Tech Inc Einschaltverzoegerung fuer mikrokontroller
GB2264794B (en) * 1992-03-06 1995-09-20 Intel Corp Method and apparatus for automatic power management in a high integration floppy disk controller
US5345564A (en) * 1992-03-31 1994-09-06 Zilog, Inc. Serial communication peripheral integrated electronic circuit that recognizes its unique address before the entire circuit is enabled
US5452401A (en) * 1992-03-31 1995-09-19 Seiko Epson Corporation Selective power-down for high performance CPU/system
JP3742839B2 (ja) * 1992-07-21 2006-02-08 レジェリティ・インコーポレイテッド シャットダウンモードにおかれることが可能なクロック発生器
US5345119A (en) * 1992-09-16 1994-09-06 At&T Bell Laboratories Continuous-time filter tuning with a delay-locked-loop in mass storage systems or the like
US5414745A (en) * 1993-06-01 1995-05-09 Advanced Micro Devices, Inc. Synchronized clocking disable and enable circuit
EP0656579B1 (en) * 1993-12-01 2003-05-21 Advanced Micro Devices, Inc. Power management for computer system and method therefor
US5638542A (en) * 1993-12-29 1997-06-10 Intel Corporation Low power non-overlap two phase complementary clock unit using synchronous delay line
US5511203A (en) * 1994-02-02 1996-04-23 Advanced Micro Devices Power management system distinguishing between primary and secondary system activity
JP3759758B2 (ja) * 1994-02-03 2006-03-29 株式会社ルネサステクノロジ 半導体記憶装置
US5493684A (en) * 1994-04-06 1996-02-20 Advanced Micro Devices Power management architecture including a power management messaging bus for conveying an encoded activity signal for optimal flexibility
US5560022A (en) * 1994-07-19 1996-09-24 Intel Corporation Power management coordinator system and interface
US5603038A (en) * 1994-09-07 1997-02-11 International Business Machines Corporation Automatic restoration of user options after power loss
KR970010634B1 (ko) * 1994-10-25 1997-06-28 삼성전자 주식회사 네트워크 하이버네이션 시스템
US5675808A (en) * 1994-11-02 1997-10-07 Advanced Micro Devices, Inc. Power control of circuit modules within an integrated circuit
US5781780A (en) * 1994-12-22 1998-07-14 Texas Instruments Incorporated Power management supply interface circuitry, systems and methods
US5754837A (en) * 1994-12-22 1998-05-19 Texas Instruments Incorporated Clock control circuits, systems and methods
US5758174A (en) * 1995-06-07 1998-05-26 International Business Machines Corporation Computer system having a plurality of stored system capability states from which to resume

Also Published As

Publication number Publication date
WO1998027482A1 (en) 1998-06-25
TW388011B (en) 2000-04-21
KR20000069495A (ko) 2000-11-25
EP1008030A4 (en) 2002-01-02
JP4191254B2 (ja) 2008-12-03
JP2001506788A (ja) 2001-05-22
US6085325A (en) 2000-07-04
AU5450098A (en) 1998-07-15
EP1008030B1 (en) 2007-04-25
EP1008030A1 (en) 2000-06-14

Similar Documents

Publication Publication Date Title
KR100370641B1 (ko) 전력 보존 동작 모드를 지원하는 방법 및 장치
JP3509232B2 (ja) コンピュータシステムおよびその電力管理装置
EP0889387B1 (en) Controlling a power state of a computer
US5586332A (en) Power management for low power processors through the use of auto clock-throttling
JP3442810B2 (ja) チップの消費電力を自動的に減少する方法および装置
US5623677A (en) Apparatus and method for reducing power consumption in a computer system
US5442794A (en) Disable technique employed during low battery conditions within a portable computer system
KR100229575B1 (ko) 정보처리시스템의 파워매니지먼트시스템
US5630145A (en) Method and apparatus for reducing power consumption according to bus activity as determined by bus access times
GB2493257A (en) Method for entering and exiting sleep mode in a graphics subsystem
JPH1139769A (ja) 情報処理装置及び省電力装置
EP0834105B1 (en) Wake-up system for a pcmcia card
JPH07200093A (ja) コンピュータシステムの電力を管理するための装置および方法
US6272645B1 (en) Method and control circuit for waking up a computer system from standby mode
JPH08194663A (ja) コンピュータシステム、および周辺バスのためのクロックラン特性を能動化または不能化する方法
US7370215B2 (en) Method and apparatus of self-powering down ATA devices
US7502635B1 (en) Method and computer for remote communication while operating in a power-saving mode
US6112309A (en) Computer system, device and operation frequency control method
US6477655B1 (en) System and method to set PME—status bit and wake up the system, and selectively load device driver by searching who set the bit without requiring clock
US7039826B2 (en) Circuit for controlling the clock supplied to a state controller in a data transfer control device according to states of first and second devices
US6931563B2 (en) Clock supply controller supplies an independent clock control signal to a PCMCIA controller which generates an interrupt signal
US5410712A (en) Computer system equipped with extended unit including power supply
US7225346B2 (en) Information processor, program, storage medium, and control method
US7076683B2 (en) Clock control circuit for controlling an oscillation circuit in a data transfer control device according to states of a first device and a second device
US5918066A (en) Method and device for displaying configuration information of a computer through a speaker output port of the computer

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130104

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee