JP2001506788A - 電力節約動作モードをサポートする方法と装置 - Google Patents

Abstract

(57)【要約】 バスから電力を受ける電子デバイス内で電力を管理する装置が記述されている。この装置は、第１の信号を受信したとき発振器から出力される生の周波数から導き出された公称クロック周波数を生成するクロック（４３０）をディスエーブルにするクロック・イネーブル回路を備える。時間的に独立した時間基準回路（４２０）はクロック・イネーブル回路（４３０）に結合されている。時間的に独立した時間基準回路（４２０）は、中断状態に入る信号を受信した後、第１の所定の期間後にクロック・イネーブル回路（４３０）に第１の信号を送る。

Description

【発明の詳細な説明】 電力節約動作モードをサポートする方法と装置 発明の分野 本発明は、電子デバイスの電力管理分野に関する。詳しくは、本発明はコンピ ュータ・システム内でバスから電力を受ける電子デバイスに低電力動作モードを 与える装置と方法に関する。発明の背景 ユニバーサル・シリアル・バス（ＵＳＢ）はＵＳＢデバイスをＵＳＢホストに 接続する。ホストはコントローラを含み、システム内の各ＵＳＢデバイスの動作 を管理する。各ＵＳＢシステム上には１つのホストがある。ＵＳＢの物理的な内 部接続は、層状星形トポロジ（ｔｉｅｒｅｄ ｓｔａｒ ｔｏｐｏｌｏｇｙ）で ある。各星形の中央には１つのハブがある。各ワイヤ・セグメントはホストとハ ブ、ＵＳＢデバイス、別のハブあるいはＵＳＢデバイスに接続されているハブと の間でポイント・ツー・ポイント接続になっている。第１図にはＵＳＢのトポロ ジを示す。 ＵＳＢは４ワイヤ・ケーブルで信号と電力を送信する。２本のワイヤは、ポイ ント・ツー・ポイント・セグメントからの信号を搬送するためのものである。電 圧線とアース線は、ＵＳＢケーブルの中でＵＳＢデバイスに電力を送るためのも のである。電圧線、すなわちＶバスはソースでは公称５ボルトである。各ＵＳＢ セグメントがケーブルで供給する電力量は制限されている。ホストは直接接続さ れているＵＳＢデバイスが使用する電力を供給する。ＵＳＢホストは、ＵＳＢか らは独立した電力管理システムを有する。ＵＳＢシステム・ソフトウェアはホス トの電力管理システムと相互作用し、ＵＳＢシステム内で電力の節約を助ける中 断モードや再開モードなどの、システムの電力事象を扱う。 中断モードは電力節約状態で、ＵＳＢデバイスがたとえば３．０ミリ秒などの 所定の時間以上バス・ライン上でアイドル状態が続いていると検出した時にＵＳ Ｂデバイスが入る状態である。再開モードは、中断状態にあるＵＳＢデバイスを 再開するためにホストまたはデバイスによって使用される。中断モード動作と再 開モード動作をサポートするＵＳＢデバイスは、多くの要件を満たす必要がある 。第１にＵＳＢデバイスは、中断状態で動作している時には現在は５００マイク ロアンペアとなっている所定の電流より少ない電流を導き出す必要がある。この 電力の制限を満たす方法の１つは、中断状態のＵＳＢデバイス上でクロックと発 振器の電力を落とすことである。第２に、ＵＳＢデバイス上でクロックと発振器 の電力を落とす前に、十分な時間をＵＳＢデバイスに割り当て、現在のＵＳＢデ バイス状態情報をメモリに格納する必要がある。これによって、ＵＳＢデバイス が中断状態を終了した時に同じ状態に戻ることができる。第３に、ＵＳＢデバイ スが再開信号で起動した時、発振器に十分な時間を与え、クロックは発振器が安 定してから発振器から公称周波数を導き出すようにする必要がある。これによっ て、クロックが不安定な周波数でクロック・パルスを生成するのが防げる。第４ に、十分な時間をＵＳＢデバイスに割り当て、格納されたＵＳＢデバイス状態情 報をレジスタに書き込んでから再開状態を終了し、通常の動作を始める必要があ る。 従って、コンピュータ・システム内のバスから電力を受け取るデバイス内での 電力節約モードをサポートする方法と装置が必要とされている。発明の概要 本発明の１態様によれば、デバイス内で電力を管理する装置が記述される。装 置はクロック・イネーブル回路を備え、第１の信号を受信すると発振器から出力 された生の周波数から取り出された公称クロック周波数を生成するクロックをデ ィスエーブルにする。時間的に独立した時間基準回路はクロック・イネーブル回 路に接続され、第２の信号を受信すると所定の期間後にクロック・イネーブル回 路に第１の信号を送り、中断状態に入る。 本発明の別の態様によれば、発振器と、発振器から公称周波数を導き出すクロ ックと共に動作するデバイス内で電力を管理する装置が記述される。この装置は バス上のアクティビティを監視するバス監視回路を備える。バス監視回路は、ア クティビティを検出するとアクティビティ信号をデバイスのマイクロコントロー ラに送信する。発信器イネーブル回路はバス監視回路と結合している。発信器イ ネーブル回路は、再開信号を受信すると発振器を起動する。時間基準回路は、再 開信号を受信すると所定の期間後にクロック・イネーブル信号を生成する。時間 基準回路は発振器とクロックに関して時間的に独立して動作する。クロック・イ ネーブル回路は時間基準回路と結合している。クロック・イネーブル回路がクロ ックをイネーブルにする。クロック・イネーブル回路は第１の信号を受信すると クロックをディスエーブルにする。 本発明のさらなる側面によれば、バスから電力を受けて電子デバイスが電力節 約モードを終了し、発振器を動作させその発信器からの導き出される公称周波数 で電子デバイスを動作させる方法が記述されている。この方法によれば、アクテ ィビティを再開する信号が受信される。発振器がイネーブルになる。発振器がイ ネーブルになってから第１の所定の時間が測定される。その測定は発振器あるい はクロックに対して時間的に独立して実行される。クロックは第１の所定の時間 後にイネーブルになる。図面の簡単な説明 本発明は添付の図面の図で例示されるが、これに限定されるものではない。こ の図の中で同じ参照番号は同じ要素を示す。 第１図は、ユニバーサル・シリアル・バスのトポロジを表す図である。 第２図は、本発明の一実施形態を実行するコンピュータ・システムのブロック 図である。 第３図は、本発明を実装したユニバーサル・シリアル・バス・デバイスの実施 形態のブロック図である。 第４図は、本発明の一実施形態による中断制御回路の実施形態のブロック図で ある。 第５図は、本発明に使用されるＲ−Ｃネットワークの一実施形態である。 第６図は、時間の経過に応じて発振器が生成した周波数と、発振器周波数から 導き出されたクロック・パルスを示す図である。 第７図は、中断制御回路内の信号を示すタイミング図である。 第８図は、バスから電力を受け取る電子デバイス内の電力節約モードをサポー トする方法を示すフロー・チャートである。詳細な説明 第２図では、本発明の実施形態が実装されたコンピュータ・システムの一例が ２００として示されている。コンピュータ・システム２００は、ディジタル・デ ータを処理するプロセッサ２０１を備える。プロセッサ２０１は、複雑命令セッ ト・コンピューティング（ＣＩＳＣ）マイクロプロセッサ、縮小命令セット・コ ンピューティング（ＲＩＳＣ）マイクロプロセッサ、超長命令ワード（ＶＬＩＷ ）マイクロプロセッサ、命令セットの組み合わせを実行するプロセッサ、あるい はそのほかのプロセッサ・デバイスのどれでもよい。プロセッサ２０１は、ＣＰ Ｕバス２１０と結合され、ＣＰＵバス２１０はプロセッサ２０１とコンピュータ ・システム２００内の別の構成要素との間で信号を伝送する。 例示の実施形態では、メモリ２１３はダイナミック・ランダム・アクセス・メ モリ（ＤＲＡＭ）デバイス、静的ランダム・アクセス・メモリ（ＳＲＡＭ）デバ イス、あるいはほかのメモリ・デバイスを備える。メモリ２１３はプロセッサ２ ０１による実行の間、情報などの中間データを格納する。ブリッジ・メモリ・コ ントローラ２１１は、ＣＰＵバス２１０とメモリ２１３に結合されている。ブリ ッジ・メモリ・コントローラ２１１は、プロセッサ２０１、メモリ２１３、およ びコンピュータ・システム２００内のほかの構成要素の間のデータのトラフィッ クを管理し、これらの構成要素から高速Ｉ／Ｏバス２２０へ信号を橋渡しする。 例示の実施形態で、高速Ｉ／Ｏバス２２０は高速データ・スループット・レー トで動作する周辺機器をサポートする。バス２２０は単一バスでもよく、複数バ スの組み合わせでもよい。たとえば、バス２２０は周辺構成要素相互接続（ＰＣ Ｉ）バス、パーソナル・コンピュータ・メモリ・カード・インターナショナル・ アソシエーション（ＰＣＭＣＩＡ）バス、あるいはほかのバスでもよい。バス２ ２０は、コンピュータ・システム２００内の混成要素の間での通信リンクとなっ ている。ネットワーク・コントローラ２２１はコンピュータのネットワークをリ ンクし、マシン間で通信を行う。表示デバイス・コントローラ２２２は、高速Ｉ ／Ｏバス２２０に結合されている。表示デバイス・コントローラ２２２は、表示 デバイスとコンピュータ・システムの結合を可能にし、表示デバイスとコンピュ ータ・システム２００の間のインタフェースとしての役割を果たす。表示デバイ スは、表示デバイス・コントローラ２２２を通じてプロセッサ２０１から情報と データを受け取り、その情報とデータをコンピュータ・システム２００のユーザ に表示する。 例示の実施形態で、バス・ブリッジ２２３は高速Ｉ／Ｏバス２２０をＩ／Ｏバ ス２３０とＩ／Ｏバス２４０へ結合する。バス・ブリッジ２２３はトランスレー タを備え、高速Ｉ／Ｏバス２２０とＩ／Ｏバス２３０、Ｉ／Ｏバス２４０の間の 信号を橋渡しする。 Ｉ／Ｏバス２３０は、低いスループット・レートで動作する周辺機器の間で情 報を通信するために使われる。Ｉ／Ｏバス２３０は、単一のバスでも複数バスの 組み合わせでもよい。たとえば、バス２３０は業界標準アーキテクチャ（ＩＳＡ ）バス、拡張業界標準アーキテクチャ（ＥＩＳＡ）バス、あるいはマイクロ・チ ャネル・アーキテクチャ（ＭＣＡ）バスのどれでもよい。バス２３０は、コンピ ュータ・システム２００内の構成要素の間の通信リンクである。データ保存デバ イス２３１はハード・ディスク・ドライブ、フロッピ・ディスク・ドライブ、Ｃ Ｄ−ＲＯＭデバイス、フラッシュ・メモリ・デバイス、あるいはほかの大量保存 デバイスのどれでもよい。 Ｉ／Ｏバス２４０は、Ｉ／Ｏバス２４０に結合されたデバイスに電力を供給す る能力を有するバスである。Ｉ／Ｏバス２４０は、単一のバスでも、複数のバス の組み合わせでもよい。コンピュータシステム２００の一実施形態では、Ｉ／Ｏ バス２４０はＵＳＢであり、バス・ブリッジ２２３はＵＳＢ２４０へのホスト・ コントローラとして動作する。バス２４０は、コンピュータ・システム内の構成 要素の間での通信リンクである。構成要素２４１は、バス２４０に結合されたＵ ＳＢデバイスである。ＵＳＢデバイス２４１はたとえば、ビデオ・カメラ、音声 スピーカ、キーボード・コントローラ、音声コントローラなどのデバイスでもよ い。中断制御回路２４２はＵＳＢデバイス２４１内部に常駐し、ＵＳＢデバイス ２４１の電力保存モードをサポートするように動作する。中断制御回路２４２は 、 ＵＳＢ以外のバスから電力を受け取る、ＵＳＢデバイス以外のデバイスでも実行 できる。 第３図は、本発明を実施するＵＳＢデバイス２４１の一実施形態を示すブロッ ク図である。ＵＳＢデバイス２４１はマイクロコントローラ回路３０１を含み、 マイクロコントローラ回路３０１は情報を処理し、ＵＳＢデバイス２４１の機能 をサポートするように動作する。マイクロコントローラ回路３０１に中断制御回 路２４２が結合されている。中断制御回路２４２はＵＳＢデバイス２４１内で低 電力動作モードをサポートするように動作する。中断制御回路２４２に発振器ユ ニット３０２が結合されている。発振器ユニット３０２は生の周波数のクロック をＵＳＢデバイス２４１に与えるように動作する。発振器ユニット３０２は、波 形を生成する発振器と発振器波形からクロック・パルスを導き出すセルを含む。 生の周波数とは、発振器ユニット３０２が直接生成した周波数である。公称周波 数あるいは副周波数が、中断制御回路２４２内のクロックによって生の周波数か ら導き出される。 中断制御回路２４２はＵＳＢ２４０のアイドルでない状態を検出することによ って、ＵＳＢ２４０のアクティビティを監視する。中断制御回路２４２は、ＵＳ Ｂ２４０のアクティビティを検出すると、マイクロコントローラ回路３０１にア クティビティ信号を送る。マイクロコントローラ３０１は時間ウィンドウを決め 、その中で中断制御回路２４２からのアクティビティ信号を待つ。マイクロコン トローラ３０１が時間ウィンドウの中でアクティビティ信号を受信しないと、マ イクロコントローラ３０１は中断信号を中断制御回路２４２に送り、ＵＳＢデバ イス２４１を中断状態にするように指示する。中断状態で動作している時、ＵＳ Ｂデバイス２４１は中断制御回路２４２内のクロックとＵＳＢデバイス２４１内 の発振器ユニット３０２をディスエーブルにして電力の消費を減らす。中断制御 回路２４２内のクロックと発振器ユニット３０２がディスエーブルになると、Ｕ ＳＢデバイス２４１は静的状態になり、電流の消費はＵＳＢデバイス２４１内の 構成要素からのリークだけになる。 中断制御回路２４２は、ＵＳＢデバイス状態情報を格納してから回路自体のク ロックと発振器ユニット３０２をディスエーブルにするように動作を延ばす。マ イクロコントローラ３０１から中断信号を受信すると、中断制御回路２４２は中 断制御回路２４２内に常駐する時間基準回路を起動する。所定の時間後、時間基 準回路は中断制御回路２４２に信号を送り、クロックと外部の発振器ユニット３ ０２をディスエーブルにする。時間基準回路はマイクロコントローラ３０１に十 分な時間を与え、ＵＳＢデバイス２４１の状態情報をメモリの中に格納してから クロックと発振器ユニット３０２をディスエーブルにするように構成されている 。時間基準回路は、ＵＳＢデバイス２４１内のクロックと発振器ユニット３０２ とは時間的に独立している。マイクロコントローラ３０１がＵＳＢデバイス状態 情報をメモリ内に格納すると、中断制御回路２４２は中断制御回路２４２内に常 駐するクロックをディスエーブルにする。中断制御回路２４２内に常駐するクロ ックがディスエーブルになると、中断制御回路２４２は発振器ユニット３０２を ディスエーブルにする。 中断制御回路２４２はデバイス２４１が中断モードの間、ＵＳＢ２４０を監視 し続ける。ＵＳＢ２４０上でアクティビティが検出されると、中断制御回路２４ ２は再開状態に入る。再開状態に入ると、中断制御回路２４２は発振器ユニット ３０２をイネーブルにする。中断制御回路２４２は発振器ユニット３０２に十分 な時間を与え、発振器ユニットが安定してから中断制御回路２４２内のクロック をイネーブルにする。この時間は、中断制御回路２４２内に常駐している時間基 準回路によって測定される。時間基準回路はＵＳＢデバイス２４１内のクロック と発振器ユニット３０２とは時間的に独立しており、安定するための時間を必要 としないので、信頼できるタイミング基準を提供する。発振器ユニット３０２と クロックの両方がイネーブルになると、中断制御回路２４２はマイクロコントロ ーラ３０１に割り込み信号を送り、マイクロコントローラ３０１に再開モードが 開始し、メモリ内に格納されたＵＳＢ状態情報でマイクロコントローラ３０１内 のレジスタを更新するように指示する。レジスタが更新されると、中断制御回路 ２４２は第２の割り込み信号をマイクロコントローラ３０１に送り、再開モード が終了したので通常のアクティビティを開始するように指示する。マイクロコン トローラ３０１、中断制御回路２４２、発振器ユニット３０２は既知の任意の回 路によって実行することが可能である。 第４図は本発明の一実施形態による、中断制御回路２４２の実施形態を示すブ ロック図である。中断制御回路２４２はバス監視回路４０５を含む。バス監視回 路４０５はＵＳＢ２４０上にバス信号を検出することによってＵＳＢ２４０のア クティビティを監視するように動作する。バス監視回路４０５はＵＳＢ２４０上 でアクティビティを検出すると、アクティビティ信号かアクティビティ・ビット を生成する。アクティビティ信号はマイクロコントローラに送られ、マイクロコ ントローラはこの信号を使用してＵＳＢデバイス２４１を中断状態にするかどう かを決定する。ＵＳＢデバイス２４１は中断状態の場合、例示された実施形態で は所定の５００マイクロアンペアより少ない量の電流をＵＳＢから導き出す。こ の電力消費の削減は、中断制御回路２４２のクロック（例示された実施形態では 、クロック・イネーブル回路４３０の中に配置されている）とＵＳＢデバイス内 の発振器ユニット３０２をディスエーブルにすることによって達成される。アク ティビティ信号は発信器イネーブル回路４２５にも送られ、発信器イネーブル回 路４２５は信号を時間基準回路４２０に渡す。 中断制御回路２４２はさらに、中断アサート／デアサート検出回路（ＳＡＤＤ Ｃ）４１０を含む。ＳＡＤＤＣ４１０はマイクロコントローラ３０１に結合され 、マイクロコントローラ３０１がＵＳＢデバイス２４１が中断状態に入るべきで あると決定した時に、マイクロコントローラ３０１から中断信号を受信する。Ｓ ＡＤＤＣ４１０は最初に信号を再開イネーブル回路４１５に送り、バスのアクテ ィビティが早く中断プロセスを中止しないように阻止する。再開イネーブル回路 ４１５は信号を発信器イネーブル回路４２５に送り、ＵＳＢデバイス２４１が中 断状態に入るように指示する。発信器イネーブル回路４２５はそれから信号を時 間基準回路４２０に送る。 時間基準回路４２０はＵＳＢデバイス２４１が中断状態に入ることを示す信号 を発信器イネーブル回路４１０から受け、遅延してからクロック・イネーブル回 路４３０内のクロックをディスエーブルにする。この遅延があるため、マイクロ コントローラ３０１はＵＳＢデバイス状態情報をローカル・メモリに格納してか ら、マイクロコントローラ３０１が中断モードに入ることができる。本発明の一 実施形態では、時間基準回路４２０は、ＵＳＢデバイス２４１上のクロックと発 振器ユニット３０２とは時間的に独立して動作する抵抗−容量（Ｒ−Ｃ）ネット ワークを使用した遅延回路を備える。Ｒ−Ｃネットワーク内の抵抗器とコンデン サは十分な遅延を与え、マイクロコントローラがＵＳＢデバイス状態情報をメモ リ内に格納できるように構成されている。必要な遅延の量は適用例によって異な り、実験によって決定される。 第５図は本発明で使用されるＲ−Ｃネットワーク５００の一実施形態を示す。 ダイオード５１０はＵＳＢデバイスの供給電圧に結合されている。Ｒ−Ｃネット ワーク５００に電力が供給されていないと、Ｖｃｃとアースは同じ電位で、コン デンサ５２０はダイオード５１０を通じて放電することができる。ｒｃ＿ｏｕｔ 信号を使用してＲ−Ｃネットワーク内のコンデンサ５２０に電圧を提供し、充電 する。ｒｃ＿ｉｎ信号は監視され、回路が充電されたかどうかを決定する。Ｒ− Ｃネットワークを充電するための時間は、抵抗器構成要素とコンデンサ構成要素 に使われる値によって異なり、上記のように、適用例によって異なり、実験によ って決定される。Ｒ−Ｃネットワークは充電されている時間と放電されている時 間の両方を測定するために使われる。遅延の後、時間基準回路４２０は信号をク ロック・イネーブル回路４３０に送り、マイクロコントローラがＵＳＢデバイス 状態情報をメモリ内に格納したことを示す。 第４図に戻ると、クロック・イネーブル回路４３０は、中断制御論理の外部に ある発振器ユニット３０２から公称周波数あるいは副周波数を導き出すクロック を含む。クロック・イネーブル回路４３０は、マイクロコントローラがＵＳＢデ バイス状態情報の格納を終えたことを示す信号を時間基準回路４２０から受け取 ると、クロックをディスエーブルにする。発振器ユニットを基準として使って測 定された所定の時間の後、クロック・イネーブル回路４３０は発信器イネーブル 回路４２５に信号を送り、発振器ユニット３０２をディスエーブルにする。クロ ック・イネーブル回路４３０の中のクロックがディスエーブルになってから、発 振器ユニット３０２がディスエーブルになる。最初にクロックをディスエーブル にすることによって、クロックが発振器ユニット３０２の不安定な出力から不安 定なクロック信号を導き出すことが防げる。不安定なクロック信号は、マイクロ コントローラがディスエーブルな状態になる原因になる。本発明の一実施形態で は、所定の時間は発振器ユニット３０２によって生成された生の周波数によって 測定され、発振器ユニット３０２によって所定された１つの期間である。 中断状態の間、バス監視回路４０５はＵＳＢ２４０上のアクティビティを監視 し続ける。ＵＳＢ２４０上でアクティビティを検出すると、バス監視回路４０５ は再開信号を発信器イネーブル回路４２５に送り、次に発信器イネーブル回路４ ２５は信号を時間基準回路４２０に送る。発信器イネーブル回路４２５は、バス 監視回路４０５から再開信号を受信すると、発振器ユニット３０２をイネーブル にする。時間基準回路４２０は所定の遅延を経てから信号をクロック・イネーブ ル回路４３０に送り、クロック・イネーブル回路４３０はバス監視回路４０５か ら再開信号を受信するとクロックをイネーブルにする。所定の遅延によって発振 器ユニットが安定してから、クロック・イネーブル回路４３０内のクロックは発 振器ユニット３０２から出力された生の周波数から公称周波数あるいは副周波数 を導き出す。 第６図は、一定の時間にわたって発振器ユニット３０２の発振器から出力され る生のクロック周波数の例を示す図である。波形６１０は発振器が生成する出力 である。発振器が時間０から時間ｔの間に生成する波は、強さが変動する振幅を 有する。時間ｔの後、発振器は安定し、変動しない振幅を有する波を生成する。 パルス形６２０は、発振器の波出力から生の周波数を導き出す発振器ユニット３ ０２のセルの出力である。時間０から時間ｔの間、発振器が生成する不安定な振 幅の波は、時間０から時間ｔの間にセルが不安定な周波数を有する不完全な生の 周波数を生成する原因になる。時間ｔの後、変動しない振幅を有する波から生成 される生の周波数は、安定した周波数を有する。 第４図に戻ると、前に記述したように、クロック・イネーブル回路４３０内の クロックは、発振器ユニット３０２が安定してからイネーブルになる。時間基準 回路４２０は発振器ユニット３０２がイネーブルになってから所定時間遅延し、 発振器ユニット３０２が安定してからクロック・イネーブル回路４３０内のクロ ックをイネーブルにする。本発明の一実施形態では、時間基準回路４２０は上記 と同じＲ−Ｃネットワークを使用して、遅延させる。本発明の別の実施形態では 、構成は異なるが、クロックや発振器ユニット３０２に関して時間的に独立して 動 作する異なるＲ−Ｃネットワークが使用されている。Ｒ−Ｃネットワーク内の抵 抗器とコンデンサは適切な遅延を与え、発振器ユニット３０２が安定してからク ロックをイネーブルにし、発振器ユニット３０２が出力する生の周波数から公称 周波数や副周波数を導き出すように構成されている。同様に、必要な遅延の量は 用途によって異なり、経験的に決定される。 第３図が示すように、割り込み回路４３５はクロック・イネーブル回路４３０ とマイクロコントローラに結合されている。クロック・イネーブル回路４３０内 のクロックがイネーブルになると、クロック・イネーブル回路４３０は再開開始 信号を割り込み回路４３５に送る。割り込み回路４３５は再開開始信号に応じて 、第１の割り込みをマイクロコントローラ３０１に送る。第１の割り込みはマイ クロコントローラ３０１に対し、再開状態が開始し、中断モードの間にメモリに 格納されたＵＳＢデバイス状態情報をマイクロコントローラ３０１内のレジスタ に書き戻す必要があることを示す。ＵＳＢデバイス２４１状態情報がマイクロコ ントローラ３０１のレジスタに再び格納されると、割り込み回路４３５は第２の 割り込み信号をマイクロコントローラ３０１に送り、再開状態が終わり、ＵＳＢ デバイス２４１は通常の動作状態に戻ることを示す。ＵＳＢは両方の回線が一定 の時間低く駆動されると、再開の終わりを知らせる信号を送る。バス監視回路４ ０５はこの状態を見て、第２の割り込みをマイクロコントローラ３０１に送る。 本発明の一実施形態では、再開イネーブル回路４１５はＳＡＤＤＣ４１０、発 信器イネーブル回路４２５、クロック・イネーブル回路４３０に結合されている 。再開イネーブル回路４１５はＵＳＢデバイス２４１が中断状態に入るステップ を完了してから、再開状態に入るステップを開始するように動作する。ＳＡＤＤ Ｃ４１０は時間基準回路４２０に信号を送り、ＵＳＢデバイス２４１が再開イネ ーブル回路４１５により中断状態に入るべきであることを示す。再開イネーブル 回路４１５は発信器イネーブル回路４２５に信号を送り、さらに時間基準回路４ ２０に送って、バス監視回路４０５からの任意の再開信号が発信器イネーブル回 路４２５からブロックされ、その結果、時間基準回路４２０からもブロックされ るようにする。これによってＵＳＢデバイス２４１は割り込みを受けずに、中断 状態に入るステップを完了することが可能になる。クロック・イネーブル回路４ ３ ０が、マイクロコントローラ３０１がＵＳＢ状態情報の格納を終了し中断状態に 入ろうとしていることを示す信号を時間基準回路４２０から受信すると、クロッ ク・イネーブル回路４３０は信号を再開イネーブル回路４１５に送る。再開イネ ーブル回路４１５はこれに応じて信号を発信器イネーブル回路４２５に送り、発 信器イネーブル回路４２５はバス監視回路４０５からの再開信号のブロッキング を除去する。本発明の一実施形態では、バス監視回路４０５、ＳＡＤＤＣ４１０ 、再開イネーブル回路４１５、時間基準回路４２０、発信器イネーブル回路４２ ５、クロック・イネーブル回路４３０、割り込み回路４３５はすべて同じシリコ ン基板上の１つのチップ上にある。 バス監視回路４０５、ＳＡＤＤＣ４１０、再開イネーブル回路４１５、時間基 準回路４２０、発信器イネーブル回路４２５、クロック・イネーブル回路４３０ 、割り込み回路４３５は既知の任意の回路で実行することができる。第４図に示 された中断制御回路２４２はＵＳＢ以外のバスから電力を受け取るＵＳＢデバイ ス以外のデバイスでも実行できる。 第７図は中断制御回路内の信号を示すタイミング図である。時間０で、ＵＳＢ デバイスは通常の動作状態で動作している。時間５で中断が検出される。マイク ロコントローラはＵＳＢ上の一定の時間の非アクティビティ後、中断パルスを中 断制御回路に送る。中断制御回路内の中断アサート／デアサート検出回路は中断 パルスを受信し、中断制御回路内の時間基準回路に信号を送る。時間基準回路は 遅延回路を通じて、ｒｃ＿ｏｕｔとして示された信号をアサートする。時間１０ で、遅延回路はｒｃ＿ｉｎ上の信号をアサートして応答する。ｒｃ＿ｏｕｔとｒ ｃ＿ｉｎのアサートの間の時間はマイクロコントローラが使い、ＵＳＢデバイス 状態情報をメモリ内に格納する。 時間１５において、ＵＳＢデバイスへ向けられたアクティビティがバス監視回 路によって検出される。中断制御回路内のバス監視回路は、発信器イネーブル回 路を通じて発信器イネーブル回路と時間基準回路に再開パルスを送る。時間基準 回路はｒｃ＿ｏｕｔと示された信号をデアサートする。時間２０において、遅延 回路はｒｃ＿ｉｎ上の信号をデアサートして応答する。ｒｃ＿ｏｕｔとｒｃ＿ｉ ｎのデアサートの間の独立した時間は中断制御回路内のクロック・イネーブル回 路が基準として使用する。クロック・イネーブル回路はこの時間を基準として使 用し、発振器ユニットが安定してからクロックをイネーブルにする。 時間２０において、再開開始割り込み信号はクロックがイネーブルになった後 、割り込み回路によってマイクロコントローラに送られる。マイクロコントロー ラは、メモリ内に格納されたＵＳＢデバイス状態情報をマイクロコントローラの レジスタに書き込むことによって、再開開始割り込みに応答する。時間２５にお いて、再開終了割り込みが割り込み回路からマイクロコントローラに送られる。 再開終了割り込みはマイクロコントローラに対し、ＵＳＢデバイスが通常の動作 モードで実行されることを知らせる。 第８図は、バスによって電力を供給される電子デバイスの電力節約モードを終 了する方法を示したフロー・チャートである。電子デバイスは発振器と、発振器 から公称周波数を導き出すクロックと共に動作する。ステップ８０１では、電子 デバイスへのバスにアクティビティがあるかどうかが決定される。電子デバイス へのバス上にアクティビティがない場合、制御はステップ８０１に進む。電子デ バイスへのバス上にアクティビティがある場合、制御はステップ８０２に進む。 ステップ８０２では、発振器がイネーブルになる。 ステップ８０３では、時間が発振器がイネーブルになった時間とは独立して測 定される。測定は発振器とクロックから独立した時間基準を使用して実行される 。本発明の一実施形態では、独立した測定は遅延回路を通じて信号を送ることに よって達成される。遅延回路は抵抗−容量ネットワークを使用して実行すること も可能である。この時間は発振器が安定するために必要な時間よりも多い。 ステップ８０４では、時間終了後にクロックがイネーブルになる。 以上の説明では、本発明を特定の実施形態について記述した。しかし本発明の 広い趣旨と範囲から逸脱することなく、さまざまな修正や変更を加えることが可 能である。従って、本明細書と図面は制限的なものではなく例示的なものである と見なすべきである

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，Ｌ Ｕ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ， ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＫＥ，ＬＳ，ＭＷ，Ｓ Ｄ，ＳＺ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ，ＡＭ，ＡＴ ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ， ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＣＺ，ＤＥ，ＤＥ，Ｄ Ｋ，ＤＫ，ＥＥ，ＥＥ，ＥＳ，ＦＩ，ＦＩ，ＧＢ，ＧＥ ，ＧＨ，ＨＵ，ＩＤ，ＩＬ，ＩＳ，ＪＰ，ＫＥ，ＫＧ， ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，Ｌ Ｕ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ， ＳＩ，ＳＫ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，Ｕ Ａ，ＵＧ，ＵＺ，ＶＮ，ＹＵ，ＺＷ (72)発明者 ジェイコブス，ロバート・エイ アメリカ合衆国・97212・オレゴン州・ポ ートランド・ノースイースト 40ティエイ チ アヴェニュ・2515 (72)発明者 オズタスキン，アリ・エス アメリカ合衆国・97007・オレゴン州・ビ ーバートン・サウスウエスト ファルコン ドライブ・15905

Claims (1)

1. 【特許請求の範囲】 １．デバイス内の電力を管理する装置であって、 第１の信号を受信したとき発振器から導き出される公称クロック周波数を生成 するクロックをディスエーブルにするクロック・イネーブル回路と、 クロック・イネーブル回路に結合され、デバイスが中断状態に入るべきことを 示す第２の信号を受け取った後第１の所定の期間後にクロック・イネーブル回路 に第１の信号を送り、発振器およびクロックに対して時間的に独立して動作する 時間基準回路と を備える装置。 ２．時間基準回路が発振器に対して時間的に独立して動作する抵抗器−コンデン サ・ネットワークを備える請求項１に記載の装置。 ３．クロック・イネーブル回路に結合され、発振器をディスエーブルにする第３ の信号を受信したとき発振器をディスエーブルにする発信器イネーブル回路をさ らに備える請求項１に記載の装置。 ４．クロック・イネーブル回路が、第１の信号を受信してから第２の所定の時間 、発振器をディスエーブルにする第３の信号を発信器イネーブル回路に送る請求 項３に記載の装置。 ５．発信器イネーブル回路が、再開信号を受信したとき発振器をイネーブルにす る請求項３に記載の装置。 ６．クロック・イネーブル回路が、第４の信号を受信したときクロックをイネー ブルにし、発振器から導き出される公称クロック周波数を生成する請求項５に記 載の装置。 ７．時間基準回路が再開信号を受信した後第３の所定の時間、クロック・イネー ブル回路に第４の信号を送る請求項６に記載の装置。 ８．発振器と発振器から公称周波数を導き出すクロックと共に動作するデバイス 内で電力を管理する装置において、 所定の期間アクティビティでないことが検出された後、マイクロコントローラ から中断信号を受信する中断制御回路と、 中断制御回路に結合され、中断制御回路から中断信号を受信する発信器イネー ブル回路と、 第１の信号を受信したときクロックをディスエーブルにするクロック・イネー ブル回路と、 発信器イネーブル回路およびクロック・イネーブル回路に結合され、発信器イ ネーブル回路からデバイスが中断状態に入るべきことを示す第２の信号を受信し た後第１の所定の期間後にクロック・イネーブル回路に第１の信号を送り、発振 器およびクロックに対して時間的に独立して動作する時間基準回路と を備える装置。 ９．時間基準回路が抵抗器−コンデンサ・ネットワークである請求項８に記載の 装置。 １０．クロック・イネーブル回路に結合され、発振器をディスエーブルにする第 ３の信号を受信したとき発振器をディスエーブルにする発信器イネーブル回路を 備える請求項８に記載の装置。 １１．クロック・イネーブル回路が、第１の信号を受信した後、第２の所定の期 間後に発信器イネーブル回路に発振器ディスエーブル信号を送る請求項１０に記 載の装置。 １２．発信器イネーブル回路が、マイクロコントローラから再開信号を受信した とき発振器をイネーブルにする請求項１０に記載の装置。 １３．クロック・イネーブル回路が、第４の信号を受信したときクロックをイネ ーブルにし、発振器から導き出される公称クロック周波数を生成する請求項１０ に記載の装置。 １４．時間基準回路が再開信号を受信したとき第３の所定の期間後にクロック・ イネーブル回路に第４の信号を送る請求項１３に記載の装置。 １５．クロック・イネーブル回路に結合され、クロック・イネーブル回路から第 ４の信号を受信したときマイクロコントローラが電子デバイスを動作するように 構成するようマイクロコントローラに伝える第１の割り込み信号を生成する割り 込み回路を備える請求項１３に記載の装置。 １６．割り込み回路が第２の信号を受信した後、第４の所定の期間後に電子デバ イスが動作していることをマイクロコントローラに知らせる第２の割り込み信号 をマイクロコントローラに対して生成する請求項１５に記載の装置。 １７．発振器と発振器から公称周波数を導き出すクロックと共に動作する、デバ イス内で電力を管理する装置において、 バス上のアクティビティを監視し、アクティビティが検出されると再開信号を 生成するバス監視回路と、 バス監視回路に結合され、再開信号を受信したとき発振器を起動する発信器イ ネーブル回路と、 発信器イネーブル回路に結合され、再開信号を受信した後所定の期間後にクロ ック・イネーブル信号を生成し、発振器およびクロックに対して時間的に独立し て動作する時間基準回路と、 時間基準回路に結合され、クロック・イネーブル信号を受信した後クロックを イネーブルにするクロック・イネーブル回路と を備える装置。 １８．時間基準回路が抵抗−容量ネットワークを備える請求項１７に記載の装置 。 １９．バスから電力を受け取り、発振器と発振器から公称周波数を導き出すクロ ックと共に動作する、電子デバイス内で電力を管理する方法であって、 バス上のアクティビティを監視するステップと、 所定の期間アクティビティでないことを検出した後、中断モードに入るステッ プと、 デバイスの状態情報をメモリに格納するステップと、 中断モードに入った後、第１の所定の期間の後クロックをディスエーブルにす るステップと、 クロックがディスエーブルになった後、第２の所定の期間後に発振器をディス エーブルにするステップと を含む方法。 ２０．バス上でアクティビティが検出された後再開モードに入るステップと、 発振器をイネーブルにするステップと、 発振器がイネーブルになった後第３の所定の期間後にクロックをイネーブルに するステップと、 メモリ内の状態情報でデバイスを更新するステップとをさらに含む請求項１９ に記載の方法。 ２１．第３の所定の時間が、信号を独立クロック基準回路に送ることによって測 定される請求項２０に記載の方法。 ２２．バスから電力の供給を受け、発振器と発振器から公称周波数を導き出すク ロックと共に動作する、電子デバイスで電力節約モードを終了させる方法におい て、 アクティビティを再開する信号を受信するステップと、 発振器をイネーブルにするステップと、 発振器がイネーブルになった後第１の所定の時間を測定し、この測定が発振器 やクロックの使用とは独立して実行されるステップと、 第１の所定の時間後にクロックをイネーブルにするステップと を含む方法。 ２３．測定ステップが、時定数を有する抵抗−容量ネットワークを通じて信号を 送ることによって実行される請求項２２に記載の方法。