JP2000056850A - ジョイスティックの動きにより起動するシステム - Google Patents

ジョイスティックの動きにより起動するシステム

Info

Publication number
JP2000056850A
JP2000056850A JP11191325A JP19132599A JP2000056850A JP 2000056850 A JP2000056850 A JP 2000056850A JP 11191325 A JP11191325 A JP 11191325A JP 19132599 A JP19132599 A JP 19132599A JP 2000056850 A JP2000056850 A JP 2000056850A
Authority
JP
Japan
Prior art keywords
processor
joystick
interface
game port
port interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11191325A
Other languages
English (en)
Other versions
JP3604962B2 (ja
Inventor
Fadabi-Aadekani Jariru
ファダビ−アーデカニ ジャリル
Lawson Potts David
ローソン ポッツ デビッド
G Soto Walter
ジー．ソト ウォルター
Bellinker Abinash
ベリンカー アビナッシュ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nokia of America Corp
Original Assignee
Lucent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lucent Technologies Inc filed Critical Lucent Technologies Inc
Publication of JP2000056850A publication Critical patent/JP2000056850A/ja
Application granted granted Critical
Publication of JP3604962B2 publication Critical patent/JP3604962B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/033—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor
    • G06F3/038—Control and interface arrangements therefor, e.g. drivers or device-embedded control circuitry
    • G06F3/0383—Signal control means within the pointing device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G06F13/30—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal with priority control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3259—Power saving in cursor control device, e.g. mouse, joystick, trackball
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466—Performance evaluation by tracing or monitoring
    • G06F11/349—Performance evaluation by tracing or monitoring for interfaces, buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit
    • H04L7/0278—Band edge detection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/88—Monitoring involving counting
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0004—Initialisation of the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0025—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of clock signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0029—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of received data signal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Human Computer Interaction (AREA)
  • Position Input By Displaying (AREA)
  • Numerical Control (AREA)

Abstract

(57)【要約】 【課題】 ジョイスティックがプロセッサを低パワーモ
ードからウェイクアップさせるインタフェースと方法を
提供する。 【解決手段】 本発明のシステムはジョイスティックイ
ンタフェースを有するプロセッサと、このジョイスティ
ックインタフェースに接続されたジョイスティックとを
有する。このプロセッサは、スリープモードにあるとき
でもジョイスティックの位置の変化を検出でき、かつ、
ジョイスティックの位置の変化を検出すると、プロセッ
サに対し、ウェイクアップ手順にさせることができる。
本発明の他の対応では、本発明のゲームポートインタフ
ェースは、ゲームポートインタフェースとインタフェー
スする外部装置の状態の変化を検出する、タイミング回
路を有する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、コンピュータに関
し、特に通常は低パワーモードにあり、外部入力により
この低パワーモードから切り替えることのできるプロセ
ッサを含むシステムに関する。
【０００２】
【従来の技術】パソコン（ＰＣ）等の多くのコンピュー
タは、例えばジョイスティックとインタフェースする、
ゲームポートインタフェースを有している。
【０００３】例えば、図２は、従来のゲームポートイン
タフェース４５０とインタフェースする従来のジョイス
ティックデバイス４００を表すブロック図である。この
従来のゲームポートインタフェース４５０は、例えばデ
ータバス４８を用いて、システム内の他のデバイスから
アクセスされる。
【０００４】この従来のゲームポートインタフェース４
５０は、５５８クワッドタイマ（558 quad timer）４６
０とインタフェース論理装置と、例えばＩＳＡインタフ
ェース４７０のようなバスインタフェースを構成する３
状態バッファ装置を有する。
【０００５】従来のジョイスティックは、ｘ軸方向とｙ
軸方向にそれぞれ１つずつ、２つの可変抵抗を有してい
る。この各可変抵抗は、ジョイスティックの位置の変化
により抵抗値を変える。あるジョイスティックのデバイ
スは、複数のジョイスティックを有する。図１に示すよ
うな例えば、従来構成である４軸のジョイスティック４
００は、２つのジョイスティックを含む。
【０００６】従来のゲームポートインタフェース４５０
は、従来のジョイスティックデバイス４００の可変抵抗
とそれぞれ並列に配列されたキャパシタを有する。この
ため、それぞれの時定数Ｔ＝ＲＣが従来のジョイスティ
ックデバイス４００内の各可変抵抗とそれぞれのキャパ
シタとの間で形成される。従来のジョイスティックデバ
イス４００内の各ジョイスティックが位置を変えると、
可変抵抗とキャパシタの並列接続により形成された時定
数も変化する。
【０００７】５５８クワッドタイマ４６０は１個のパッ
ケージ内に４個のタイマを有する。５５８クワッドタイ
マ４６０内のこのすべての４個のタイマは、従来のジョ
イスティックデバイス４００の４個の可変抵抗用に用い
られる。別法として、４個の５５５タイマを組み合わせ
て、等価のタイマ素子を形成することもできる。同様
に、２軸のジョイスティック装置は、５５８クワッドタ
イマ内で、４個の利用可能なタイマのうち、２個のタイ
マのみを用いてもよく、またあるいは２個の５５５タイ
マのみを用いてもよい。
【０００８】図３はゲームポートインタフェース内のタ
イマのそれぞれの位置の動作を示すタイミング図であ
る。
【０００９】図３の波形に示すように、５５８クワッド
タイマ４６０内の各タイマは、ファイヤイネーブル信号
４６１により通常動作時にトリガーされる。例えば、Ｉ
ＳＡバス４８０を介してホストプロセッサにより初期化
（開始）される（図２）。ファイヤイネーブル信号４６
１はそれぞれのタイマをリセットして、関連する軸の従
来のジョイスティックデバイス４００の位置の測定を開
始する。
【００１０】図３の波形は、波形（ａ）に示すファイヤ
イネーブル信号４６１によりイネーブルされ（たすなわ
ちトリガー）された５５８クワッドタイマ４６０により
出力されたパルスすなわちデータ信号４６３を示す。こ
のデータ信号４６３の長さ４８８は、ジョイスティック
デバイス４００の関連軸の可変抵抗の現在の値と、この
可変抵抗に並列に接続されたキャパシタの値から得られ
たＲＣ時定数に対応している。かくして、図３はデータ
信号４６３の幅はジョイスティックの位置を表してい
る。
【００１１】図４は、パソコン（ＰＣ）のようなコンピ
ュータ内の従来のゲームポートインタフェース４５０の
詳細ブロック図である。
【００１２】この従来のゲームポートインタフェース４
５０は、５５８クワッドタイマ４６０と従来のジョイス
ティックデバイス４００の４本の軸に対応する４本の入
力ラインにそれぞれ接続されるキャパシタ６２２〜６２
８を有する。直列接続された抵抗６３２〜６３８は、５
５８クワッドタイマ４６０への入力にかかる短絡状態を
回避する。図４の従来のジョイスティックデバイス４０
０は、４軸の動きすなわち２本のジョイスティックと、
この２本のジョイスティックのそれぞれに関連する２個
のボタンとを有する。
【００１３】従来のゲームポートインタフェース４５０
は、さらにＩＳＡバスインタフェースのようなＩＳＡイ
ンタフェース４７０を有する。このＩＳＡインタフェー
ス４７０は、アドレスデコーダ６６２とデータラッチ６
６４とを有する。このアドレスデコーダ６６２は、ファ
イヤ（FIRE）信号６６１を５５８クワッドタイマ４６０
に、そしてイネーブル（ENABLE）信号６６５をデータラ
ッチ６６４に与える。抵抗６０２〜６０８は、従来のジ
ョイスティックデバイス４００が従来のゲームポートイ
ンタフェース４５０に接続されていないときに、データ
ラッチ６６４へのフローティング入力を阻止し、一方、
キャパシタ６１２〜６１８は、データラッチ６６４への
信号のスパイクを阻止するようなフィルタ機構を提供す
る。
【００１４】パワー（バッテリーパワー）を節約するた
めに、コンピュータあるいは他のプロセッサシステム
（特にラップトップコンピュータ等）は、不使用期間中
はパワーダウンモードに入る。従来のゲームポートイン
タフェースは、コンピュータまたはプロセッサシステム
によりトリガーされるが、これではコンピュータまたは
プロセッサシステムが低パワーモード（すなわちパワー
ダウンモード）にある間は、ジョイスティックの動きを
検出することはできない。従来、ＵＡＲＴ（Universal
Asynchronous Receiver Transmitter）のような外部素
子は、プロセッサ６０１と通信して、プロセッサ６０１
をパワーダウンモードから切り替える。しかしこれには
従来のジョイスティックデバイス４００以外にユーザに
よる動作が必要とされ時間を浪費したり、ユーザの必要
とされる作業を増やすことになる。
【００１５】例えば、図４のプロセッサ６０１は、ファ
イヤイネーブル信号６６１が５５８クワッドタイマ４６
０をトリガーさせることにより、通常動作時にＩＳＡバ
ス４８０を介して従来のジョイスティックデバイス４０
０へのアクセスとポーリングを行う。しかし、プロセッ
サ６０１がパワーダウンモードにある間は、５５８クワ
ッドタイマ４６０はファイヤイネーブル信号６６１を受
信することはできない。
【００１６】
【発明が解決しようとする課題】従って、本発明の目的
は、ジョイスティックがプロセッサを低パワーモード
（パワーダウンモード）からウェイクアップさせるよう
なインタフェースと方法を提供することである。
【００１７】
【課題を解決するための手段】本発明のシステムは、ジ
ョイスティックインタフェースを有するプロセッサと、
このジョイスティックインタフェースに接続されたジョ
イスティックとを有する。このプロセッサは、スリープ
モード（あるいは、低パワーモード、パワーダウンモー
ド）にあるときでもジョイスティックの位置の変化を検
出でき、かつ、ジョイスティックの位置の変化を検出す
ると、プロセッサをウェイクアップさせる。
【００１８】本発明の他の態様では、本発明のゲームポ
ートインタフェースは、ゲームポートインタフェースと
インタフェースする外部装置の状態の変化を検出するタ
イミング回路を有する。第１データバスインタフェース
が、外部装置の状態への第１プロセッサのアクセスを提
供し、第２データバスインタフェースが、外部装置の状
態に第２プロセッサのアクセスを提供する。
【００１９】本発明によるゲームポートインタフェース
のポーリング方法は、第１プロセッサからゲームポート
インタフェースをポーリングするステップを含む。第１
プロセッサは、低パワーモードにされ、ゲームポートイ
ンタフェースは第２プロセッサからポーリングされる。
【００２０】
【発明の実施の形態】従来のコンピュータはまたホスト
プロセッサは、ジョイスティックの使用中には、低パワ
ーモードから効率的にウェイクアップできない。その理
由は、通常ジョイスティックをポーリングするコンピュ
ータ即ちホストプロセッサがスリープ状態にあるからで
ある。本発明では、この従来のコンピュータ即ちホスト
プロセッサに加えて、第２プロセッサインタフェースを
有するゲームポートインタフェースを提供し、その結果
第２プロセッサは、コントローラ即ちホストプロセッサ
が低パワーモードにある間でも、ジョイスティックをポ
ーリングすることができる。かくして、第２プロセッサ
は、ホストプロセッサが低パワーモードにある間でもゲ
ームポートインタフェースをポーリングすることがで
き、ジョイスティックの動きを認識して、コントローラ
即ちホストプロセッサのウェイクアップシーケンスを開
始させる。この付属のプロセッサインタフェースによ
り、第２プロセッサは、ジョイスティックをポーリング
できるが、これはジョイスティックの通常の動作とはイ
ンタフェースすることなく行うことができる。かくし
て、本発明により、コントローラまたはホストプロセッ
サを低パワーモードにしておきながら、同時にジョイス
ティックの動きにより、ホストプロセッサのウェイクア
ップシーケンスを開始させる手段が得られる。
【００２１】図１において、ゲームポートインタフェー
ス１５０は、ＩＳＡインタフェース４７０のようなバス
インタフェースを有し、これによりジョイスティックの
位置をポーリングし読み出すことが可能となる。しか
し、本発明によれば、ゲームポートインタフェースのト
リガーに対する第２のアクセスパスが与えられる。第２
のアクセスパスを有する。図１の実施例においては、５
５８クワッドタイマ４６０からのデータバス１５７は、
ＩＳＡインタフェース４７０への第１データバス１５７
ａと、コントローラ１５４への第２データバス１５７ｂ
とを有する。このプロセッサの例としては、マイクロコ
ントローラ、マイクロプロセッサ、デジタル信号プロセ
ッサである。第１データバス１５７ａおよび／または第
２データバス１５７ｂは、第１データバス１５７ａから
第２データバス１５７ｂを切り離す３状態バッファのよ
うな適宜のバス制御論理装置を有する。
【００２２】本発明は、例えばＯＲゲート１５２のよう
な論理装置を有し、これにより、ＩＳＡインタフェース
４７０を介して開始される第１ファイアイネーブル信号
１６１ａを用いて、従来方法により、あるいは第２プロ
セッサであるコノトローラ１５４からの第２ファイアイ
ネーブル信号１６１ｂを用いるかのいずれかにより、ゲ
ームポートインタフェース１５０をトリガーすることが
できる。かくしてＯＲゲート１５２により、第１プロセ
ッサがＩＳＡインタフェース４７０を介してゲームポー
トインタフェース１５０をポーリングするか、第２プロ
セッサであるコノトローラ１５４がゲームポートインタ
フェース１５０を直接ポーリングすることができる。
【００２３】コントローラ１５４のパワーを節約するた
めに、可能ならばコントローラ１５４は低速モードで動
作してもよい。かくして、コントローラ１５４は、第１
プロセッサがＩＳＡバス１８２を用いて、低パワーモー
ド（すなわち中止モード）にあるときには、コントロー
ラ１５４もまた低パワーモードにあるが、ゲームポート
インタフェースのトリガーに直接アクセスできるコント
ローラ１５４は、従来のゲームポートインタフェース４
５０内のジョイスティックが動いたか否かを決定するた
めに、ゲームポートインタフェース１５０へ時々ポーリ
ングする。
【００２４】コントローラ１５４が従来のジョイスティ
ックデバイス４００内のジョイスティックの動きを検出
すると、このコントローラ１５４は、第１プロセッサと
ＩＳＡインタフェース４７０とＩＳＡバス１８２を用い
て通信をして、第１プロセッサのウェイクアップシーケ
ンスを開始させる。
【００２５】
【発明の効果】かくして、本発明によれば、ＩＳＡバス
を用いて従来のプロセッサがファイヤイネーブル信号を
生成し、そして、ゲームポートインタフェースをポーリ
ングするか、あるいはゲームポートインタフェースに直
接アクセスできる第２プロセッサ１５４が、ファイヤイ
ネーブル信号を生成することができる。さらにまた、第
１と第２のいずれかのプロセッサは、ゲームポートイン
タフェースから互いに干渉することなくデータを読み出
すことができる。第２プロセッサが、ジョイスティック
の位置を読みとると、第２プロセッサは、動きが発生し
たか否かを決定して、低パワーモードにある第１プロセ
ッサを移行させるために、何らかの措置を取ることがで
きる。
【図面の簡単な説明】
【図１】本発明によるジョイスティックインタフェース
の一実施例を表すブロック図。
【図２】従来のジョイスティックインタフェースを表す
ブロック図。
【図３】図１のジョイスティックインタフェースの動作
を表すタイミング図。
【図４】パソコン（ＰＣ）のようなコンピュータ内で
の、従来のゲームポートインタフェースを表すブロック
図。
【符号の説明】
１５０ ゲームポートインタフェース １５２ ＯＲゲート １５４ コントローラ １５７ データバス １５７ａ 第１データバス １５７ｂ 第２データバス １６１ａ 第１ファイヤイネーブル信号 １６１ｂ 第２ファイヤイネーブル信号 １８２ ＩＳＡバス ４００ 従来のジョイスティックデバイス ４５０ 従来のゲームポートインタフェース ４６０ ５５８クワッドタイマ ４６１ ファイヤイネーブル信号 ４６３ データ信号 ４７０ ＩＳＡインタフェース ４８０ ＩＳＡバス ４８８ 長さ ６０１ プロセッサ ６０２〜６０８ 抵抗 ６１２〜６１８ キャパシタ ６２２〜６２８ キャパシタ ６３２〜６３８ 抵抗 ６６１ ファイヤイネーブル信号 ６６２ アドレスデコーダ ６６４ データラッチ ６６５ イネーブル信号
フロントページの続き (71)出願人 596077259 600 Ｍｏｕｎｔａｉｎ Ａｖｅｎｕｅ, Ｍｕｒｒａｙ Ｈｉｌｌ， Ｎｅｗ Ｊｅ ｒｓｅｙ 07974−0636Ｕ．Ｓ．Ａ. (72)発明者 ジャリル ファダビ−アーデカニ アメリカ合衆国，18069 ペンシルバニア, オーレフィールド，ヒーター レイン 5530 (72)発明者 デビッド ローソン ポッツ アメリカ合衆国，19468 ペンシルバニア, ローヤーズフォード，フォックス メドウ ドライブ 2302 (72)発明者 ウォルター ジー．ソト アメリカ合衆国，92714 カリフォルニア, イルビン，ラロンダ 20 (72)発明者 アビナッシュ ベリンカー アメリカ合衆国，18069 ペンシルバニア, オーレフィールド，マックイントゴッシュ ドライブ 3729

Claims (22)

    【特許請求の範囲】
  1. 【請求項１】 プロセッサと、 ジョイスティックインタフェース（１５０）とを有する
    システムにおいて、 前記プロセッサがスリープモードにある間でも、前記ジ
    ョイスティックインタフェースに接続されたジョイステ
    ィック（４００）の位置の変化を検出し、 前記プロセッサは、前記ジョイスティックの位置の変動
    が検出された後、ウェイクアップ手順に入ることを特徴
    とするジョイスティックの動きにより起動するシステ
    ム。
  2. 【請求項２】 ゲームポートインタフェースとインタフ
    ェースする外部装置の位置の変化を検出するタイミング
    回路（４６０）と、 前記外部装置の状態への第１プロセッサ（４７０）によ
    るアクセスを提供する第１データバスインタフェース
    と、 前記外部装置の状態への第２プロセッサ（１５４）によ
    るアクセスを提供する第２データバスインタフェースと
    を有することを特徴とするゲームポートインタフェー
    ス。
  3. 【請求項３】 前記第１データバスインタフェースは、
    前記第２データバスインタフェースとの通信パスを有
    し、前記第２プロセッサから前記第１プロセッサへの通
    信が可能となることを特徴とする請求項２記載のインタ
    フェース。
  4. 【請求項４】 前記外部装置はジョイスティックである
    ことを特徴とする請求項２記載のインタフェース。
  5. 【請求項５】 前記第２プロセッサは、デジタル信号プ
    ロセッサであることを特徴とする請求項２記載のインタ
    フェース。
  6. 【請求項６】 前記第１プロセッサから第１ポーリング
    信号と、前記第２プロセッサから第２ポーリング信号の
    一方が、前記ゲームポートインタフェースをトリガーさ
    せるようにする論理回路をさらに有することを特徴とす
    る請求項２記載のインタフェース。
  7. 【請求項７】 （Ａ）第１プロセッサを低パワーモード
    にするステップと、 （Ｂ）第２プロセッサから、ゲームポートインタフェー
    スをポーリングするステップとを有することを特徴とす
    るゲームポートインタフェースをポーリングする方法。
  8. 【請求項８】 （Ｄ）前記ゲームポートインタフェース
    を、前記第１プロセッサからポーリングするステップを
    さらに有することを特徴とする請求項７記載の方法。
  9. 【請求項９】 （Ｅ）前記第１プロセッサ内でのウェイ
    クアップシーケンスを、前記第２プロセッサから開始さ
    せることを特徴とする請求項８記載の方法。
  10. 【請求項１０】 前記ウェイクアップシーケンスは、前
    記ゲームポートインタフェースとインタフェースしてい
    る装置の状態の変化に基づいて開始されることを特徴と
    する請求項９記載の方法。
  11. 【請求項１１】 前記装置はジョイスティックであり、 前記状態の変化は、前記ジョイスティックの動きである
    ことを特徴とする請求項１０記載の方法。
  12. 【請求項１２】 前記ウェイクアップシーケンスは、前
    記ゲームポートインタフェースとインタフェースしてい
    るジョイスティック装置の動きの検出に基づいて開始さ
    れるをさらに有することを特徴とする請求項９記載の方
    法。
  13. 【請求項１３】 前記低パワーモードは、前記第１プロ
    セッサから前記ゲームポートインタフェースへのポーリ
    ングを中止させることを特徴とする請求項８記載の方
    法。
  14. 【請求項１４】 （Ｆ）前記第２プロセッサを低パワー
    モードにおくステップをさらに有することを特徴とする
    請求項８記載の方法。
  15. 【請求項１５】 （Ａ）第１プロセッサを低パワーモー
    ドにするステップと、 （Ｂ）第２プロセッサから、ゲームポートインタフェー
    スをポーリングする手段とを有することを特徴とするゲ
    ームポートインタフェースをポーリングする装置。
  16. 【請求項１６】 （Ｄ）前記ゲームポートインタフェー
    スを、前記第１プロセッサからポーリングする手段をさ
    らに有することを特徴とする請求項１５記載の装置。
  17. 【請求項１７】 （Ｅ）前記第１プロセッサ内でのウェ
    イクアップシーケンスを、前記第２プロセッサから開始
    させるをさらに有することを特徴とする請求項１６記載
    の装置。
  18. 【請求項１８】 前記ウェイクアップシーケンスは、前
    記ゲームポートインタフェースとインタフェースしてい
    る装置の状態の変化に基づいて開始されることを特徴と
    する請求項１７記載の装置。
  19. 【請求項１９】 前記装置はジョイスティックであり、 前記状態の変化は、前記ジョイスティックの動きである
    ことを特徴とする請求項１８記載の装置。
  20. 【請求項２０】 前記ウェイクアップシーケンスは、前
    記ゲームポートインタフェースとインタフェースしてい
    るジョイスティック装置の動きの検出に基づいて開始さ
    れることを特徴とする請求項１７記載の装置。
  21. 【請求項２１】 前記低パワーモードは、前記第１プロ
    セッサから前記ゲームポートインタフェースへのポーリ
    ングを中止させることを特徴とする請求項１６記載の装
    置。
  22. 【請求項２２】 （Ｆ）前記第２プロセッサを低パワー
    モードにする手段をさらに有することを特徴とする請求
    項１６記載の装置。
JP19132599A 1998-07-07 1999-07-06 ジョイスティックの動きにより起動するシステム Expired - Fee Related JP3604962B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/110,673 US6279048B1 (en) 1997-11-14 1998-07-07 System wake-up based on joystick movement
US09/110673 1998-07-07

Publications (2)

Publication Number Publication Date
JP2000056850A true JP2000056850A (ja) 2000-02-25
JP3604962B2 JP3604962B2 (ja) 2004-12-22

Family

ID=22334279

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19132599A Expired - Fee Related JP3604962B2 (ja) 1998-07-07 1999-07-06 ジョイスティックの動きにより起動するシステム

Country Status (5)

Country Link
US (1) US6279048B1 (ja)
JP (1) JP3604962B2 (ja)
KR (1) KR100323813B1 (ja)
CN (1) CN1245941A (ja)
GB (1) GB2342475B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103890667A (zh) * 2011-10-21 2014-06-25 耐斯特实验公司 用户友好、网络连接的学习型恒温器及相关系统和方法
US11148046B2 (en) * 2018-01-16 2021-10-19 Vr Leo Usa, Inc. Chip structure of VR self-service game joy stick

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1046979B1 (en) * 1998-11-09 2006-08-16 Seiko Epson Corporation Interface device, method of controlling interface device, and information recording device
US6728892B1 (en) * 1999-09-15 2004-04-27 Koninklijke Philips Electronics N.V. Method for conserving power in a can microcontroller and a can microcontroller that implements this method
US7100061B2 (en) 2000-01-18 2006-08-29 Transmeta Corporation Adaptive power control
US6968469B1 (en) 2000-06-16 2005-11-22 Transmeta Corporation System and method for preserving internal processor context when the processor is powered down and restoring the internal processor context when processor is restored
GB2364208B (en) * 2000-06-30 2004-11-17 Nokia Mobile Phones Ltd Improved data input
US6622178B1 (en) * 2000-07-07 2003-09-16 International Business Machines Corporation Method and apparatus for activating a computer system in response to a stimulus from a universal serial bus peripheral
US7260731B1 (en) * 2000-10-23 2007-08-21 Transmeta Corporation Saving power when in or transitioning to a static mode of a processor
JP3824260B2 (ja) * 2001-11-13 2006-09-20 任天堂株式会社 ゲームシステム
US7112978B1 (en) 2002-04-16 2006-09-26 Transmeta Corporation Frequency specific closed loop feedback control of integrated circuits
US7336090B1 (en) 2002-04-16 2008-02-26 Transmeta Corporation Frequency specific closed loop feedback control of integrated circuits
US7941675B2 (en) * 2002-12-31 2011-05-10 Burr James B Adaptive power control
US7228242B2 (en) 2002-12-31 2007-06-05 Transmeta Corporation Adaptive power control based on pre package characterization of integrated circuits
US7205758B1 (en) 2004-02-02 2007-04-17 Transmeta Corporation Systems and methods for adjusting threshold voltage
US7949864B1 (en) 2002-12-31 2011-05-24 Vjekoslav Svilan Balanced adaptive body bias control
US7642835B1 (en) * 2003-11-12 2010-01-05 Robert Fu System for substrate potential regulation during power-up in integrated circuits
US7786756B1 (en) 2002-12-31 2010-08-31 Vjekoslav Svilan Method and system for latchup suppression
US7953990B2 (en) * 2002-12-31 2011-05-31 Stewart Thomas E Adaptive power control based on post package characterization of integrated circuits
US7129771B1 (en) 2003-12-23 2006-10-31 Transmeta Corporation Servo loop for well bias voltage source
US7692477B1 (en) * 2003-12-23 2010-04-06 Tien-Min Chen Precise control component for a substrate potential regulation circuit
US7012461B1 (en) 2003-12-23 2006-03-14 Transmeta Corporation Stabilization component for a substrate potential regulation circuit
US7649402B1 (en) 2003-12-23 2010-01-19 Tien-Min Chen Feedback-controlled body-bias voltage source
US7816742B1 (en) * 2004-09-30 2010-10-19 Koniaris Kleanthes G Systems and methods for integrated circuits comprising multiple body biasing domains
US7859062B1 (en) 2004-02-02 2010-12-28 Koniaris Kleanthes G Systems and methods for integrated circuits comprising multiple body biasing domains
US7774625B1 (en) 2004-06-22 2010-08-10 Eric Chien-Li Sheng Adaptive voltage control by accessing information stored within and specific to a microprocessor
US7562233B1 (en) 2004-06-22 2009-07-14 Transmeta Corporation Adaptive control of operating and body bias voltages
DE102004047658B3 (de) 2004-09-30 2005-08-25 Infineon Technologies Ag Verfahren zur Steuerung der Datenkommunikation zwischen einem ersten Prozessor und einem mit dem ersten Prozessor gekoppelten zweiten Prozessor sowie Zweiprozessoranordnung und mobiles Funkkommunikationsgerät
US7496770B2 (en) * 2005-09-30 2009-02-24 Broadcom Corporation Power-efficient technique for invoking a co-processor
US20080259551A1 (en) * 2007-04-20 2008-10-23 Gotive A.S. Modular computing device
TWI358635B (en) * 2008-02-26 2012-02-21 Mstar Semiconductor Inc Power managing method for a multi-microprocessor s
US9021284B2 (en) * 2011-09-08 2015-04-28 Infineon Technologies Ag Standby operation with additional micro-controller
CN113109806A (zh) * 2021-04-09 2021-07-13 青岛易来智能科技股份有限公司 低功耗目标监测装置、方法及系统

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5247655A (en) * 1989-11-07 1993-09-21 Chips And Technologies, Inc. Sleep mode refresh apparatus
EP0459247A3 (en) * 1990-05-31 1992-06-24 National Semiconductor Corporation Event driven scanning of data input equipment using multi-input wake-up techniques
WO1993022151A1 (en) * 1992-04-28 1993-11-11 Dynamic Controls Limited Control means for electrically driven vehicles
US5317301A (en) * 1992-07-15 1994-05-31 Devolpi Dean Joy stick
US5424756A (en) * 1993-05-14 1995-06-13 Ho; Yung-Lung Track pad cursor positioning device and method
WO1995020787A1 (en) * 1994-01-27 1995-08-03 Exos, Inc. Multimode feedback display technology
US5754869A (en) * 1994-10-04 1998-05-19 Intel Corporation Method and apparatus for managing power consumption of the CPU and on-board system devices of personal computers
US5675309A (en) * 1995-06-29 1997-10-07 Devolpi Dean Curved disc joystick pointing device
US5724558A (en) * 1995-07-31 1998-03-03 Microsoft Corporation System and method for dynamic data packet configuration
US5708819A (en) * 1995-10-10 1998-01-13 Standard Microsystems Corporation Process and apparatus for generating power management events in a computer system
US5842028A (en) * 1995-10-16 1998-11-24 Texas Instruments Incorporated Method for waking up an integrated circuit from low power mode
US5615083A (en) * 1995-12-11 1997-03-25 Gateway 2000, Inc. Detachable joystick for a portable computer
US5839959A (en) * 1996-03-26 1998-11-24 Pacific Digital Peripherals, Inc. Joystick game adapter card for a personal computer
US5848281A (en) * 1996-07-23 1998-12-08 Smalley; Kenneth George Method and apparatus for powder management in a multifunction controller with an embedded microprocessor
US5925131A (en) * 1996-08-19 1999-07-20 Compaq Computer Corporation Computer and computer network having a power down inhibit
US5874944A (en) * 1996-11-13 1999-02-23 Vlsi Technology, Inc. Variable voltage detector power-up and power-down circuit for a joystick interface
US5784051A (en) * 1997-01-27 1998-07-21 Vlsi Technology, Inc. Digital power management system
US6105142A (en) * 1997-02-11 2000-08-15 Vlsi Technology, Inc. Intelligent power management interface for computer system hardware
US5794058A (en) * 1997-02-28 1998-08-11 International Business Machines Corporation Extension device for a computer system capable of operating in at least three states of power management
US5959556A (en) * 1997-10-22 1999-09-28 Shrader; Michael C. Joystick controller

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103890667A (zh) * 2011-10-21 2014-06-25 耐斯特实验公司 用户友好、网络连接的学习型恒温器及相关系统和方法
US11148046B2 (en) * 2018-01-16 2021-10-19 Vr Leo Usa, Inc. Chip structure of VR self-service game joy stick

Also Published As

Publication number Publication date
KR20000011342A (ko) 2000-02-25
JP3604962B2 (ja) 2004-12-22
KR100323813B1 (ko) 2002-02-19
GB2342475A (en) 2000-04-12
GB2342475B (en) 2001-01-31
CN1245941A (zh) 2000-03-01
US6279048B1 (en) 2001-08-21
GB9914626D0 (en) 1999-08-25

Similar Documents

Publication Publication Date Title
JP3604962B2 (ja) ジョイスティックの動きにより起動するシステム
US9310838B2 (en) Power management method for switching power mode of a computer system based on detection of a human interface device
JP3442810B2 (ja) チップの消費電力を自動的に減少する方法および装置
US6567921B1 (en) Asynchronous low power mode bus controller circuit and method of low power mode operation
KR100370368B1 (ko) 내부 온도가 기준 온도를 초과할 때 슬립 모드로 진입하는 에이씨피아이를 채용한 컴퓨터 시스템 및 그 방법
US6895285B2 (en) Computer system status monitoring
EP1224559B1 (en) Method and apparatus for detecting the type of interface to which a peripheral device is connected
EP1356366B9 (en) Computer peripheral device that remains operable when central processor operations are suspended
AU2009291819B2 (en) Circuit having a low power mode
US6035354A (en) Method for issuing transaction requests to a target device in accordance with the state of connection between a portable computer and the target device
US6269449B1 (en) Capacitive wake-up mechanism for hand held data entry unit
KR20040107376A (ko) 컴퓨터 장치, 시스템 가동 상태의 전환 제어 방법, 주변장치에의 전력 공급 제어 방법 및 프로그램
EP1586979A2 (en) Power reduction for unintentional activation of a wireless input device
KR100322467B1 (ko) 다중 사용자 컴퓨터 시스템 및 그의 원격 제어 방법
CN112639755A (zh) 从机到从机直接通信
JP2002008372A (ja) セルリフレッシュ可能なメモリ・デバイスの内容を保存する方法およびリフレッシュ制御回路
US20020124125A1 (en) Method and apparatus to permit a peripheral device to become the default system bus master
US7120811B1 (en) Method and apparatus for detection of a power management state based on a power control signal controlling main power to the computer system and a power control signal controlling power to system memory and waking up therefrom
JP4411480B2 (ja) 携帯用コンピュータ
JP2005209230A (ja) 記憶装置
JPH11203173A (ja) ウオッチドッグタイマ回路
KR100704895B1 (ko) 컨버터블 컴퓨터의 모드관리방법 및 장치
TWI633417B (zh) 電子系統及控制方法
JPH0883133A (ja) コンピュータシステム及びそのクロック制御方法
JP2000112580A (ja) コンピュータシステムおよびそのウェイクアップ制御方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040308

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040608

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040906

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040930

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071008

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081008

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091008

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091008

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101008

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111008

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121008

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121008

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131008

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees