JP3442810B2 - チップの消費電力を自動的に減少する方法および装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は全体として集積回路の電
力管理の分野に関するものである。とくに、本発明は集
積回路を電力消費量減少状態に置くことができる電力管
理回路の分野に関するものである。

【０００２】

【従来の技術】ラップトップ・コンピュータ市場の出現
とともに、非常に低い電力で動作する新規なパーソナル
・コンピュータ（ＰＣ）に対する希望が存在してきた。
最近ＰＣ市場は５ボルト電源電圧の代わりに３ボルト電
源電圧へ移動しようとしているが、電力消費量を減少す
る事の中心は、むしろチップがほとんど動作しない状態
か、または全く動作しない状態にあるときにある。チッ
プが現在動作していないとき電力消費量を減少すること
は、それによりチップが電力を常に引き出している場合
よりも低い電力で動作するから有利である。チップにお
いて低電力消費量を達成する１つの方法は電力管理回路
を採用することである。電力管理回路は、電源電圧がチ
ップへ結合されたままであっても、電流をほとんど、ま
たは全くとらない状態にチップを置く。この状態は電力
減少として知られている。電力管理回路はチップが現在
動作していない時に利用すると特に有利である。

【０００３】１つの種類の従来の電力管理回路はチップ
内の動作を検出するために外部カウンタを利用する。そ
れらのカウンタは通常は、チップへの最後のアクセスで
動作するタイマである。所定の時間にわたって動作が行
われていない時に、チップへの電力供給を減少する事を
許されるように、それらのタイマは再トリガ可能なワン
ショットとして動作する。そのような電力管理技術の１
つの問題は、電力管理回路の外部制御（すなわち、カウ
ンタを介する）を求められることである。チップを電力
消費量を減少したモードに置くことができることを外部
カウンタが知らせると、外部スイッチが電源を断つ。し
たがって、電力消費量を減少したモードに実際に入るこ
とは外部から制御される。更に、それらの電力管理回路
はチップを制御するソフトウエアにはトランスペアレン
トではない。電源が断たれ、電力消費量を減少した状態
に入ると、全ての内部状態が失われる。チップへ電力が
供給されると、失われた全ての状態を回復せねばならな
い。

【０００４】従来の電力管理回路の別の問題は、ソフト
ウエアまたはハードウエア（たとえば、ピン）での任意
の態様のリセットが電力消費量を減少したモードを通常
リセットする。ソフトウエアのリセットはほとんどのア
プリケーション・ソフトウエアおよびディスク・オペレ
ーション・システム（ＤＯＳ）で起きるから、電力消費
量を減少したモードは間もなく失われ、そのモードを維
持するためには基本的な入力／電力システム（ＢＩＯ
Ｓ）、ＤＯＳまたはアプリケーション・ソフトウエアに
再び依存する。更に、チップをリセットするとその状態
が失われる結果となる。したがって、リセットによりチ
ップを、リセット前のチップの内部状態とは異なるデフ
ォールト状態へ初期化する。それらの異なる状態ビット
をリセット後に回復せねばならない。

【０００５】ナショナル・セミコンダクタース（Ｎａｔ
ｉｏｎａｌ Ｃｏｎｄｕｃｔｏｒｓ）ＰＣ８４７７のよ
うな他の従来の電力管理回路は、チップの動作を再びバ
ックアップした時に電力消費量を減少したモードを復帰
させることを必要とするような、電力消費量を減少した
モードを有する。更に、従来の電力管理回路は、チップ
の電力消費量を減少させた時に、チップ上の水晶発振器
が動作するか否かをユーザーがプログラムできない。典
型的には、従来の電力管理回路の全ては発振器の動作を
停止させるから、電力を供給する時に回復時間および始
動という問題が生ずる。

【０００６】インテル（Ｉｎｔｅｌ）８２０７７ＡＡに
より採用されているような、別の種類の従来の電力管理
回路は電力を非常に低いレベルへ減少するが、チップが
電力消費量を減少した状態にいつ置かれるかを制御する
ためにＢＩＯＳ，ＤＯＳまたはアプリケーション・ソフ
トウエアを必要とする。更に、それらの電力管理回路は
内部マシンの状態をそれ以前の（電力消費量を減少する
以前の）状態へ復旧させるためにかなりのソフトウエア
と時間を必要とする。最後に、水晶発振器はチップの残
りのものと一緒に電力消費量を減少させられる。水晶発
振器が電力消費量を減少させられると、復旧はあまり良
く制御されず、復旧時間は非常に長くなることがある。

【０００７】

【発明が解決しようとする課題】本発明は、チップがそ
れ自身の動作をモニタし、チップを動作させているソフ
トウエアにトランスペアレントなやり方で電力消費量を
減少した状態に入り、復旧時間を実効的に瞬間的なもの
とするよう発振器を動作させ得る方法および装置を提供
することである。

【０００８】

【課題を解決するための手段】本発明は、チップが安全
に電力消費量を減少できる所定の状態を定める過程と、
チップがいつその状態にあるかを決定するためにチップ
をモニタする過程とを含む。本発明は、チップが所定の
状態にある時に、そのチップを電力消費量を減少した状
態に置くための方法および装置も含む。

【０００９】本発明は、チップが外部装置にとってチッ
プへの電力が増大されているかのように見えるように、
前記チップが電力が減少された状態にある時にその外部
装置へインターフェイスを設けるための方法および装置
も含む。本発明はチップを電力消費を減少した状態にし
た後に適当な動作の要求でチップを正常動作状態とする
方法及び装置を含む。本発明は電力消費量を減少した状
態の間クロック発生回路をターンオフし、またはオン状
態のままにするための方法および装置も含む。

【００１０】この明細書においては、チップがそれ自体
の動作をモニタし、かつ電力消費量を減少した状態に入
り／出るための方法および装置について説明する。以下
の説明においては、本発明を完全に理解できるようにす
るために、特定のピン数、特定の信号名、特定のビット
数、および特定のバイト数等のような数多くの特定の詳
細について述べる。しかし、それらの特定の詳細なしに
本発明を実施できることが当業者には明らかであろう。
他の場合には、本発明を不必要にあいまいにしないよう
にするために、周知の動作は説明しなかった。

【００１１】本発明はチップを電力消費量を減少した状
態へ自動的に置くことができる電力管理論理回路の分野
に関するものである。本発明の電力消費量を減少した状
態は、チップ内の回路により電流がほとんど、または全
く取り出されないような論理の状態を指すものである。
回路が電流をほとんど、または全く取り出さないとして
も、電源電圧は全ての論理へ加えられたままであり、選
択された回路は「生きていて」外部活動をモニタし、い
つ動作を再開するかを決定する。更に、チップが動作を
再開する時に電力消費量を減少する以前のそれの状態に
ついての十分な情報をチップが保持し、チップが電力消
費量を減少させられたことを外部装置が気付く事なしに
新たに動作を継続するように、電源電圧はある内部状態
情報を維持する。このようにして、チップの電力消費量
減少は外部装置にとって明らかである。

【００１２】

【実施例】図１は外部システム（たとえば、チップを動
作させるソフトウエア）にとってトランスペアレントな
やり方で、チップの電力消費量を自動的に減少させる本
発明の方法を示す。図１を参照する。本発明の方法は、
チップの電力消費量をいつ減少できるかを決定するため
にチップをモニタすることを含む。これはブロック１０
１に示されている。すなわち、ブロック１０１はチップ
が電力消費量を減少できる状態にあるかどうかをモニタ
する。次に、チップを電力消費量を減少した状態に置き
（ブロック１０２）、その減少した状態の間に、そのチ
ップが電力を供給されているように外部装置に見えるよ
うにする状態を、通常のアプリケーション・インターフ
ェイスを介して外部装置へもたらす。（電力消費量を減
少したモードを示すために別々の状態が与えられる。）
電力消費量を減少した状態になると、チップはそれ自
体の動作をモニタし、適切な要求がそのチップに対して
行われるまで待つ。そのような要求が行われると、チッ
プへは電力が再び供給される（ブロック１０３）（すな
わち、チップは「目ざめる」）。

【００１３】チップの電力消費量を減少できるかどうか
を判定するためにそのチップをモニタすることは２つの
別々の動作を含む。第１に、チップがある状態にある時
に、そのチップの機能を妨害する事なしにそのチップの
電力消費量をきちんと減少できるように、その状態を定
めねばならない。チップの電力消費量を減少してもチッ
プの現在の機能を妨害しないか、そのチップの状態を維
持するそれ性能を妨げる結果とならなければ、そのチッ
プの電力消費量を安全に減少できる。この状態はチップ
の設計者の決定にまかされる。その状態は、その状態に
ある間はチップに関連する動作が起きない、という状態
として定義される。

【００１４】他方、チップがその状態にない時にそのチ
ップの電力消費量を減少できるように、その状態を定め
ることができる。たとえば、チップの状態についての動
作ではなくて、チップの目的または機能に関連する動作
だけであるように状態を定めることができる。たとえ
ば、フロッピーディスク制御器の場合には、チップの機
能に関連する動作はディスク・ドライブのアクセスを行
うことを含む。しかし、チップがディスク・ドライブで
直列アクセス読出しを現在行っているかどうかを判定す
る目的で、フロッピーディスク制御器チップのレジスタ
をアクセスすることが状態と考えられる。したがって、
チップが動作しており、その動作がそのチップの機能ま
たは目的に関連するならば、そのチップの電力消費量を
減少させることは許されない。

【００１５】一般に、チップの電力消費量を減少した状
態をアイドル状態（すなわち、チップがアイドルである
状態）とすることができる。あるチップのアイドル状態
を構成するものはチップと設計に依存する。更に、チッ
プが全くアクセスされないように、チップは完全にアイ
ドルにする必要はない。典型的なチップが図２に示され
ている。図２を参照すると、チップ２００はそれを別の
チップとインターフェイスするためのインターフェイス
論理２０１を含む。そのインターフェイス論理２０１は
バス２０２を用いてチップ２００の残りの部分へ結合さ
れ、その部分と通信する。チップ２００は、チップ２０
０の制御機能を行うコア論理２０３も含む。コア論理２
０３は、チップがそれ設計された機能を実行するために
必要なマイクロコードと制御論理を含むことができる。
コア論理２０３の制御論理には実行装置と、コマンド装
置と、コマンド・レジスタなどを含むことができる。チ
ップ２００は非コア論理２０４も含む。その非コア論理
２０４はバス２０２を介してチップ２００によりアクセ
スできる。非コア論理２０４は、チップ２００へ（ピン
を介して）結合されている外部チップまたは外部回路に
よりアクセスすることもできる。非コア論理２０４は一
般にチップ２００の小さい部分である。非コア論理２０
４はチップ２００の状態を保持するために必要な論理を
含むことができ、かつ典型的にはレジスタその他の記憶
部品を含む。非コア論理２０４の電力消費量を減少して
も「安全でない」電力消費量減少をもたらさないよう
に、非コア論理２０４はコア論理に特別に関連しない論
理を含むことができる。更に、チップ２００が外部装置
には動作しているように見えるようにするために、非コ
ア論理２０４へ「電流を通じた」ままにしなければなら
ないこともある。この非コア論理２０４は、正しく設計
されているならば、電力をほとんどまたは全く消費して
はならない。チップ２００は電力管理論理２０５も含
む。この電力管理論理はチップ２００の動作をモニタ
し、チップ２００を電力消費量を減少した状態に置き、
かつその状態から抜け出させる。チップ２００はそれを
クロッキングするために利用されるクロック発生器論理
と発振器２０６の少なくとも一方を含むこともできる。
クロック論理２０６は外部クロッキング信号により制御
できる。クロック発生器論理と発振器２０６の少なくと
も一方を電力管理論理２０５に含むこともできる。

【００１６】図２のチップ２００のようなチップのアイ
ドル状態は、その状態においてはチップのコア論理が求
められないような状態である。したがって、チップがア
イドル状態に無いときは、コアの使用が切迫している
か、直接求められている。コアに関連する動作が存在し
ているならば、チップを安全に電力消費量を減少するこ
とはできない。他方、チップの状態を含み、かつ外部ピ
ンの読出しを制御する非コア論理は相互作用せず、かつ
コア論理の機能に寄与しない。このように、非コア論理
がアクセスされている時すなわち利用されている時は、
その非コア論理はチップのコア論理を要求しない。した
がって、非コア動作が存在している時は、チップの電力
消費量を減少できる。

【００１７】図１を再び参照すると、電力消費量が減少
した状態を、その状態においてはコアの動作が存在しな
いような状態とすることができる。たとえば、チップが
コマンドまたはコマンド列を実行していない時は、電力
管理論理はそのチップの電力消費量を減少できる。した
がって、電力消費量を減少した状態を定義するために、
コアが要求されるか、またはアクセスできるようなチッ
プ動作の最少セットを決定せねばならない。これはチッ
プを動作状態に保持するために求められる最少動作であ
る。

【００１８】それに対してチップが動作したままでなけ
ればならないようなチップ動作の最少セットが定められ
ると、本発明の電力管理論理がチップをモニタして、そ
れらの動作が生じている（たとえば、コアに関連する動
作が存在する）かどうかを判定する。チップの動作をモ
ニタすることは種々の態様をとることができる。簡単な
論理を用いて、電力管理論理コマンドをアクセスし、特
定のビット名（たとえば、論理１または論理０）または
特定のビット・パターンに従ってチップ動作を示すレジ
スタを制御する。電力管理論理は、チップの動作を示す
特定の信号が特定の論理状態（高、低など）にあるかど
うかによりそれらの信号をモニタすることもできる。論
理の出力はチップが電力消費量を減少した状態に置かれ
るかどうかを制御する。チップが現在動作していること
を論理の出力が示したとすると、電力管理論理はそのチ
ップを電力消費量を減少させない。他方、チップが動作
していないことを論理の出力が示したとすると、電力管
理論理はそのチップを電力消費量を減少した状態に置
く。

【００１９】チップの電力消費量が減少させられると、
そのチップはそれが動作している外部装置へインターフ
ェイスを提供する。典型的には、それはコンピュータ装
置である。そのインターフェイスにより、チップが電力
消費量を減少した状態にあるとしても、外部装置からコ
マンドを受ける用意ができているように見えるようにな
ることをそのチップは許される。あるチップの場合に
は、コマンドを受ける用意ができているように見えると
いうことは、チップにおけるレジスタすなわち記憶場所
が外部装置によりアクセスされる値（すなわち、ビット
またはバイト名）を含む事を意味する。レジスタすなわ
ち記憶場所をアクセスすると、チップがコードを受ける
用意ができていることを外部装置は判定する。コマンド
を受ける用意ができているように見えることは、高く、
または低くて、そのことを外部装置へ指示する信号によ
り示される。したがって、あるチップがコマンドを受け
るように見えるためには、チップの部分がコマンドを受
ける用意ができていることを示すどのような信号すなわ
ちレジスタ値も同じでなければならない。（これは、チ
ップが電力消費量を減少させられたことを示す特殊な信
号すなわち状態を持つことを妨げない。）

【００２０】更に、インターフェイスは、チップを電力
消費量を減少した状態から出ることなしに、非コア論理
をアクセスする事を許す。したがって、インターフェイ
スはチップが任意のレジスタへの入力を受けることを許
し、そのチップへ書込まれる任意のデータが保持され、
かつチップが動作を開始した時に動作において反映され
る。更に、全てのシステム・インターフェイス・レジス
タを依然として読出すことができる。電力消費量減少中
は状態は失われず、または変化させられないことに注目
すべきである。したがって、レジスタが読出されると、
それらのレジスタは、電力消費量を減少している間に外
部装置により変更させられた任意の状態値およびチップ
自体により故意に変更された任意のピン状態値を除き、
電力消費量を減少した状態に入る前に有していた値を含
む。更に、チップの動作を開始させる事ができるシステ
ム・アクセスをモニタするために、チップにおけるシス
テム・インターフェイス・ピンは動作状態のままにされ
る。したがって、外部装置にとっては、電力消費量減少
中にチップは動作していて、コマンドを受ける用意がで
きているように見える。

【００２１】電力消費量減少状態中は、チップが電力消
費量を減少させられているかどうかとは独立に、内部発
振器が電力消費量減少状態または動作状態であるように
プログラムされることを本発明は許す。水晶発振器がチ
ップに設けられているとすると、発振器へは電力が供給
されたままであり、チップの残りの部分は電力消費量を
減少させられる。チップは起動時に水晶発振器が安定す
る事を待つ必要がないから、それによりチップは迅速に
動作を開始できるようにされる。

【００２２】水晶発振器を用いる典型的な応用は次のよ
うに動作する。発振器は常に電力を供給されるようにプ
ログラムされ、チップは自動的に電力消費量を減少する
（すなわち、動作が行われない時に電力消費量を減少す
る）ためにプログラムされる。チップがそれ自身で電力
消費量を減少すると、発振器は動作を継続して約２ｍＡ
を消費する。チップが動作を開始する時は、復旧時間は
非常に短い。外部装置が電力節約待機モードに入るとす
ると（ユーザーの要求または装置の時間切れにより）、
外部装置電力管理回路が水晶発振器の動作を停止させて
可能な全ての電力を節約する。この場合には、ユーザー
または外部装置は電力管理制御を行い、アプリケーショ
ン・ソフトウエアに対する透明性（トランスペアレンシ
ー）はもはや求められない。この状態からの復旧は、水
晶発振器が動作を回復できるようにするために、チップ
の動作を開始させるより十分以前にソフトウエアが水晶
発振器をターンオンすることを要する。内部発振器が電
力消費量を減少させられるか、動作させられるかするた
めにプログラムされる事は電力管理回路内部の論理（た
とえば、信号）により制御される。あるチップが外部発
振器によりクロックされるとすると、任意の内部水晶発
振器回路の電源を断って電力を節約できる。この場合に
は、チップの復旧時間は外部発振器の特性に依存する。
チップが電力消費量を減少されている間外部発振器が動
作しているとすると、復旧時間は最も短くされる。

【００２３】外部装置からの適切な動作要求が行われた
時にチップは電力消費量を減少した状態から電力消費量
を増加させられる（目ざめる）（図１におけるブロック
１０３）。チップは要求信号に応じて電力消費量を増加
することもできる。目ざめるために、その要求をコアま
たはコア動作へ向けなければならない。

【００２４】フロッピ−ディスク・ドライブ・サポート
装置およびその他のアプリケーション・プログラムのよ
うなある外部装置は、コマンドの最初のバイトの書込み
におけるどのような遅延にも敏感であり、この期間中は
非常に短いタイムアウトを有する。このように、チップ
への電力消費量を増加すると、電力消費量を減少してい
る間の任意の時刻にコマンドを受ける用意ができておら
ず、かつコマンドを受ける事ができないチップはそれら
のプログラムにより許されない。しかし、全てのプログ
ラムは最初のコマンド・バイトが出された後の遅延は耐
えねばならない。その遅延は一般にチップのチップ検査
状態内のマイクロコードおよびそれの接続によるもので
ある。外部ソフトウエアはその遅延を耐えねばならな
い。現在のＢＩＯＳコードはその遅延を保証するために
２秒のタイムアウトを与える。遅延に対するこの耐性に
より復旧時間を隠すために優れたウィンドウが提供され
る。

【００２５】また、電力消費量を増加中、発振器が電力
管理論理によりターンオフされているならば、その発振
器をターンオンせねばならない。オン状態からの復旧は
遅く、「ドロップ・アウト」にさらされる。それらの問
題は共に復旧時間中に隠すことができる。

【００２６】ここで説明する好適な実施例においては、
ひとたび目ざめると、チップは所定の時間中は電力消費
量を増加した状態を保つ。この時間中にコマンドが実行
されないとすると、チップは電力消費量を減少したモー
ドへ戻る。しかし、コマンドが実行されたか、実行中で
あるならば、チップは目ざめたままである。その時間の
長さは、リセットされた後で、またはチップの電力消費
量を増加した後で、アプリケーション・ソフトウエア、
ＤＯＳまたはＢＩＯＳがチップへ入力された任意のコマ
ンドの実行を開始すること、およびチップを電力消費量
を減少したモードから外すことを許すために、アプリケ
ーション・ソフトウエア、ＤＯＳまたはＢＩＯＳが必要
とする時間に従ってユーザーによりセットされる。

【００２７】好適な実施例 図３は、デジタル・コンピュータと磁気ディスク・レコ
ーダその他の記憶装置との間でインターフェイスを行う
制御器における本発明の好適な実施例を示す。図３では
制御器３０２として示されている本発明のための磁気デ
ィスク制御器が、デジタル・コンピュータ３０５とディ
スク・ドライブ３０６の間のインターフェイスを行う。
デジタル・コンピュータ３０５はデータ・バス３０３
と、アクセス・バス３０４と、制御バス３０８とを介し
て制御器３０２へ結合される。制御器３０２は複数の制
御線・データ線・アドレス線３０７を介してディスク・
ドライブ３０６へ結合される。

【００２８】図４は本発明のためのフロッピ−ディスク
・ドライブ（ＦＤＣ）４００の全体的なブロック図であ
る。一般に、ＦＤＣ４００はバス・インターフェイス論
理４０１と、ホスト・インターフェイス・レジスタ４０
６〜４１３と、フロッピーディスク・ドライブ（ＦＤ
Ｄ）インターフェイス４０２と、直列データ・インター
フェイス４０３と、マイクロコードおよび制御論理４０
４と、電力消費量減少論理およびクロック発生器４０５
とを備える。以下の記述においては記号の反転を示すた
めに、記号の後に（−）を添えるものとする。ここで説
明している好適な実施例においては、ＤＭＡサイクル中
に、チップ選択ＣＳ（−）信号と、読出しＲＤ（−）信
号と、書込みＷＲ（−）信号と、レジスタ４０６〜４１
３の１つを選択するためのアドレス・ビットＡ０〜３
と、直接メモリ・アクセス（ＤＭＡ）サイクル中に信号
ＲＤ（−）とＷＲ（−）を修飾するためのＤＭＡ肯定応
答ＤＡＣＫ（−）信号とを受けることにより、バス・イ
ンターフェイス論理４０１は、ＦＤＣ４００とデジタル
・コンピュータの間のインターフェイスを行う。

【００２９】データ・バスＤＢ０〜７はホスト・インタ
ーフェイス・レジスタ４０６〜４１３との間でデータを
転送する。データ・バスＤＢ０〜７とレジスタ４０６〜
４１３の間のデータ転送の向きは、矢印を付けられてい
るバス部分により示されている。デジタル入力レジスタ
（ＤＩＲ）４１３はデジタル入力動作の状態を含む。Ｄ
ＩＲ４１３は読出し信号をバス・インターフェイス論理
４０１から受け、ＦＤＤインターフェイス・ピン状態を
ＦＤＤインターフェイス４０２から受けて出力データを
データ・バスＤＢ０〜７へ出す。デジタル出力レジスタ
（ＤＯＲ）４１２はドライブ選択、モータ可能化ビット
（ＭＥ０〜３）と、リセット・ビットと、ＤＭＡゲート
・ビットとを含む。ＤＯＲ４１２は読出しおよび書込み
信号をバス・インターフェイス論理４０１から受ける。
モータ可能化ビットＭＥ０〜３およびドライブ選択はＤ
ＯＲ４１２とＦＤＤインターフェイス４０２の間に結合
される。更に、ＤＯＲリセット信号がＤＯＲ４１２と電
力消費量減少論理４０５の間に結合される。状態レジス
タＡ（４１０）とＢ（４１１）は読出し専用であり、割
込みおよびいくつかのディスク・インターフェイス・ピ
ンの状態をモニタする。レジスタ４１０と４１１はデー
タのみをデータ・バスＤＢ０〜７へ出し、読出し（それ
ぞれＲＳＲＡとＲＳＲＢ）制御信号をバス・インターフ
ェイス論理４０１から受ける。更に、レジスタ４１０と
４１１からＦＤＤインターフェイス・ピン状態をＦＤＤ
インターフェイス４０２から受ける。ＦＩＦＯ４０９が
全てのコマンド・パラメータおよびディスク・データ転
送を受ける。ＦＩＦＯ４０９はインターフェイス論理４
０１からの読出しおよび書込み信号（ＲＤ／ＷＲ ＦＩ
ＦＯ）に応じてデータを入力し、そのデータをデータ・
バスＤＢ０〜７へ出力する。ＲＤ／ＷＲ ＦＩＦＯ信号
は電力消費量減少論理４０５へも結合される。ＦＩＦＯ
４０９はリセット信号を電力消費量減少論理４０５と呼
出し／書込み（Ｒ／Ｗ）制御信号をマイクロコードおよ
び制御論理４０４から受ける。ＦＩＦＯ４０９はデータ
を内部データ・バス４１４へも転送する。

【００３０】主状態レジスタ（ＭＳＲ）は読出し専用レ
ジスタであって、コード入力と、全てのコマンドに対す
る結果出力とを制御する。ＭＳＲ４０８はバス・インタ
ーフェイス論理４０１からの読出し制御（ＲＤ ＭＳ
Ｒ）信号に応答してデータをＤＢ０〜７へ出力する。そ
れは電力消費量減少論理４０５へも入力される。ＭＳＲ
４０８がデータを内部データ・バス４１４へ転送するた
めに、ＭＳＲ４０８はマイクロコード読出し／書込み
（ＭＣＯＤＥ Ｒ／Ｗ）をマイクロコードおよび制御論
理４０４から得る。ＭＳＲ４０８からのＭＳＲ状態は電
力消費量減少論理４０５へ供給する。

【００３１】データレート選択および構成制御レジスタ
（ＤＳＲ／ＣＣＲ）４０７は、データレートを制御する
ために用いられて、駆動タイミングが全て妨げられない
ようにする。ＤＳＲ／ＣＣＲ４０７はバス・インターフ
ェイス論理４０１からの書込み（Ｗ．ＤＳＲ）制御信号
に応答してＤＢ０〜７からデータを受ける。ＤＳＲデー
タ信号はＤＳＲ／ＣＣＲ４０７から電力消費量減少論理
４０５へも供給される。テープ駆動周波数（ＴＤＲ）４
０６がテープ駆動信号を直列データ・インターフェイス
４０３へ供給する。ＴＤＲ４０６はバス・インターフェ
イス論理４０１からの読出しおよび書込み（Ｒ／Ｗ）制
御信号に応じてＤＢ０〜７のアクセスも行う。

【００３２】ＦＤＤインターフェイス４０２はＦＤＣ４
００とフロッピーディスク・ドライブの間のインターフ
ェイスを行う。ＦＤＤインターフェイス４０２はモータ
可能化および駆動選択をＤＯＲ４１２から受け、制御信
号をマイクロコードおよび制御論理４０４から受け、電
力消費量減少状態信号（ＰＤ＿ＳＴＡＴＥ）を電力消費
量減少論理４０５から受ける。ＦＤＤインターフェイス
４０２は内部データ・バス４１４をアクセスする。ＦＤ
Ｄインターフェイスはモータ可能化（ＭＥ０〜３），駆
動選択（ＤＳ０〜３）、ヘッドの運動の向きを制御する
ための向き（ＤＩＲ）制御信号、ステップパルス（ＳＴ
ＥＰ）、ヘッド選択制御信号（ＨＤＳＥＬ）、リセット
時に動作モードをプログラムするためにも用いられるモ
ード信号（ＭＦＭ）、密度選択（ＤＥＮＳＥＬ）制御信
号および書込み可能化（ＷＥ）制御信号をフロッピーデ
ィスク・ドライブへ供給する。それらの信号の動作はこ
の技術において周知である。ＦＤＤインターフェイス
は、ヘッドがトラック０にあることを示すトラック制御
線（ＴＲＫ０）信号と、ドライブが書込み保護されてい
るかどうかを示す書込み保護（ＷＰ）信号と、ディスク
交換（ＤＳＫＣＨＧ）信号と、反転（ＩＮＶＥＲＴ）信
号と、トラックのスターとを示すインデックス（ＩＮＤ
ＥＸ）信号とをフロッピーディスク・ドライブから受け
る。それらの信号の動作はこの技術で知られている。

【００３３】直列データ・インターフェイス４０３はＦ
ＤＣ４００とフロッピーディスク・ドライブの間で直列
データ・インターフェイスを行う。直列データ・インタ
ーフェイス４０３は内部データ・バス４１４をアクセス
でき、マイクロコードおよび制御論理４０４から制御信
号を受け、ＰＤ＿ＳＴＡＴＥ信号を電力消費量減少論理
４０５から受けることができる。直列データ・インター
フェイス４０３は直列データをドライブ（ＷＲＤＡＴ
Ａ）へドライブし、直列データをディスク（ＲＤＤＡＴ
Ａ）から読出す。直列データ・インターフェイス４０３
はＰＬＬ応答特性を制御するモード選択信号ＰＬＬ０も
受ける。

【００３４】マイクロコードおよび制御論理４０４はＦ
ＤＣ４００の機能を確実に実行させるためにそのＦＤＣ
の動作を制御する。マイクロコードおよび制御論理４０
４は信号を発生して、それらの信号をＦＤＤインターフ
ェイス論理４０２と、直列データ・インターフェイス４
０３と、電力消費量減少論理４０５（ＭＣＯＤＥ ＣＮ
ＴＲＬとして）と、ＦＩＦＯ４０９とへ供給する。制御
論理４０４はＦＤＤインターフェイス・ピン状態をＦＤ
Ｄインターフェイス４０２から受け、ＰＤ＿ＳＴＡＴＥ
信号を電力消費量減少論理４０５から受ける。制御論理
は内部データ・バス４１４をアクセスし、現在のディス
ク転送を終わらせるための終了カウント（ＴＣ）信号お
よびインターフェイス・モードを選択するためのアイデ
ンティティ（ＩＤＥＮＴ）信号を外部ソースから受け
る。また、制御論理４０４は電力消費量減少論理４０５
へ供給し、かつＤＭＡ要求（ＤＲＱ）信号とともに使用
するための割込み信号（ＩＮＴ）を発生する。上記のそ
れらの接続の他に、電力消費量減少論理４０５は内部デ
ータ・バス４１４をアクセスし、リセット信号（ＲＥＳ
ＥＴ）とクロック接続Ｘ１，Ｘ２を受け、ＩＤＬＥ信号
およびＰＤ信号を出力する。

【００３５】ＦＤＣ４００は２つの一般的な区域に分け
られる。第１に、バス・インターフェイス論理４０１お
よびレジスタ４０６〜４１３が１つの部分を形成する。
この論理の全ては静的論理であるから、クロックは含ま
れず、それらのレジスタに対してアクセスが行われない
とすると電力は取出されない。この理由から、ここで説
明している好適な実施例においては、それらのブロック
は電力消費量を減少する必要はなく、電力消費量を減少
した状態においてもアクセスされる用意を常にされる。
論理の残りはクロックされる（すなわち、ダイナミック
である）。しかし、残りの論理はダイナミックまたはス
タチックにでき、いずれを採用するかは設計上の選択の
問題である。スタチック論理もクロックされた時に電力
を取ることに注目すべきである。というのは、ＣＭＯＳ
内の電力は容量性変位電流により発生されるからであ
る。電力消費量減少モード中に停止する必要があるのは
その電流である。

【００３６】電力消費量減少論理４０５は、ＦＤＣ４０
０がどのようなコマンドも実行していないか、実行を待
っている時に、ＦＤＣ４００の電力消費量を減少するこ
とにより、ソフトウエアに対する透明性を達成する。こ
のようにして、電力消費量減少論理４０５は、アイドル
状態にある時に、ＦＤＣ４００を電力消費量減少モード
に置く。この好適な実施例においては、ＦＤＣ４００は
コマンドを待っている時はそれはアイドル状態にあって
割込み活動は存在せず、ヘッド・ロード・タイマは零に
あり、任意のドライブにおけるモータは停止する。電力
消費量減少論理４０５がＦＤＣ４００を電力消費量減少
モードに置くと、ＦＤＣ４００はソフトウエアと装置に
とってはそれが電力消費量を増加させられたように見え
る。ＦＤＣ４００は任意のレジスタへの入力を受けるこ
とができ、全てのシステム・インターフェイス・レジス
タを依然として読出すことができる。特定のレジスタに
対するアクセス、または任意のモータ可能化ビットだけ
がチップを目ざめさせる。更に、電力消費量減少論理４
０５がＦＤＣ４００を電力消費量減少モードに置くと、
状態が失われたり、変更されたりすることはない（電力
消費量減少中に開始された故意の変更がない）。これに
よりＦＤＣ４００が電力消費量減少状態に入る前に放置
された場所をとることをＦＤＣ４００は許される。

【００３７】この好適な実施例においては、８つのシス
テム・インターフェイス４０６〜４１３のうち、ＦＩＦ
Ｏ４０９とＭＳＲ４０８だけのアクセス制御器が電力消
費量減少論理４０５へ接続される。それらは、そのアク
セスがチップを電力消費量減少状態から目ざめさせるた
だ２つのレジスタである。他のレジスタのビット内容の
種々の部分が電力消費量減少論理４０５へ接続され、あ
る組合わせが、後でわかるように、電力消費量減少論理
４０５に影響を及ぼすことがある。

【００３８】図５は図４に示されている電力消費量減少
論理ブロックを示す。電力消費量減少論理５００はＲＥ
Ｇ＿ＡＣＣＥＳＳ５０１と、ＴＤＬＥ論理５０２と、自
動電力消費量減少論理５０３と、自動目ざめ論理５０４
と、電力消費量最小タイマ５０５と、ＰＤ制御論理５０
６と、ＰＤモード・ラッチ５０７と、クロック発生器お
よび発振器５０９とを備える。それらの各ブロックの個
々の接続と信号については、各ブロックに関連する個々
の論理に関連して後で説明する。

【００３９】電力消費量減少論理５００は、内部クロッ
ク（クロック発生器５０９により発生された）を止め、
電力消費量減少状態（ＰＤ＿ＳＴＡＴＥ）信号を回路へ
加えることにより、ＦＤＣの電力消費量を減少する。こ
の好適な実施例においては、これは、マイクロコード制
御論理と直列データ・インターフェイスを含む。アナロ
グＰＬＬ回路と、あるＰＬＡｓ回路と、センス回路とも
このようにして取扱われる。クロック発生器５０９は、
指定された状態へサイクルし、ＰＤ＿ＳＴＡＴＥ信号が
アクティブである時はその状態に留まり、それからそれ
が除かれた時に復旧するように構成される。

【００４０】クロック発生器はクロッキング信号Ｘ１と
Ｘ２、およびＤＳＲのデータ・レート・ビットを受け、
ＦＤＣのための内部クロックを発生する。クロック発生
器回路５０９の一部である水晶発振器へそれ自身の信号
（すなわち、制御ビット）が与えらえれて、ＰＤ＿ＳＴ
ＡＴＥ信号とは独立に、発振器が動作するか否かを制御
する。この好適な実施例においては、このビットはＤＳ
Ｒのビット５である。別々の制御ビットが、電力消費量
減少モード中に発振器を動作させたままにするか、電力
消費量減少モード中に発振器の動作を停止させるか、を
ユーザーが選択することを許す。この好適な実施例にお
いては、発振器の動作を停止させることをユーザーが決
定したとすると、ユーザーは、電力消費量増大時にシス
テムをクロックするために、外部発振器を設けることを
強いられる。ユーザーが何とかして外部発振器を設けた
とすると、ＦＤＣ４００は、発振器を常にターンオフす
ることにより、発振器の電力消費量を節約する。ユーザ
ーが取りつけられた水晶を有するものとすると、電力消
費量減少論理５００は、瞬時に復旧する（すなわち、透
明）ために、電力消費量減少中に発振器が動作すること
を許す。

【００４１】ＲＥＧ＿ＡＣＣＥＳＳ論理５００はモータ
可能化信号（すなわち、ビット）と、読出し／書込み
（ＲＤ／ＷＲ）ＦＩＦＯ信号と、読出し（ＲＤ）ＭＳＲ
信号とを受ける。それらの信号に応答して、ＲＥＧ＿Ａ
ＣＣＥＳＳ論理５０１は、フロッピーディスクのドライ
ブのモータの１つが可能状態にされるか、ＦＩＦＯが読
出し動作または書込み動作により現在アクセスされてい
るか、およびＭＳＲコマンド・レジスタが読出されてい
るかどうかを判定する。ＲＥＧ＿ＡＣＣＥＳＳ論理５０
１は信号（ＲＥＧ＿ＡＣＣＥＳＳ）を自動電力消費量減
少論理５０３へ出力する。この論理５０３は、その信号
に応答して、ＦＤＣを電力消費量減少状態に置くかどう
かを決定する。論理５０１は信号を自動目ざめ論理５０
４へも出力する。

【００４２】ＩＤＬＥ論理５０２はコマンド状態（ＭＳ
Ｒ０〜７）信号と、割込みが係属中であることを示すＩ
ＮＴ＿ＰＥＮＤＩＮＧ信号と、ヘッド・ロード・タイマ
が時間切れであることを示すＨＥＡＤ＿ＬＯＡＤＥＤタ
イマ信号とを受ける。それらの入力に応答して、ＩＤＬ
Ｅ論理５０２は信号（ＩＤＬＥ）を自動電力消費量減少
論理５０３と自動目ざめ論理５０４へ出力する。

【００４３】ＰＤ制御論理５０６はＦＤＣを電力消費量
モードに置く。自動電力消費量減少論理５０３と自動目
ざめ論理５０４は電力消費量減少論理５０６に、ＰＤ＿
ＳＴＡＴＥ信号を発生するフリップフロップをそれぞれ
セットおよびリセットさせることを信号し、それにより
チップをそれぞれ電力消費量減少モードに入れたり、そ
のモードから出させたりする。この好適な実施例におい
ては、このフリップフロップはＤＳＲのＰＤビット（ビ
ット６）によってもセットされ、かつリセット信号のい
ずれかによってもリセットされる。自動目ざめ論理５０
４はＡＵＴＯ＿ＰＤ ＳＴＡＴＵＳ信号も内部データバ
ス５０８へ出力する。

【００４４】電力消費量減少最小タイマ５０５はＰＤモ
ード・ラッチからのタイマ遅延選択と、内部マイクロコ
ード・タイマ出力と、ＰＤ制御論理５０６からのＰＤ＿
ＳＴＡＴＥ信号とを受け、タイマが時間切れしたことを
示す信号（ＰＤ ＭＩＮ ＴＩＭＥＲ ＤＯＮＥ）を発
生する。この信号はＰＤ制御論理５０６と自動電力消費
量減少論理５０３へ出力される。

【００４５】ＰＣモード・ラッチ５０７へはマイクロコ
ードおよび制御論理により電力消費量減少モードがロー
ドされる。後で説明するように、本発明は自動電力消費
量減少モードと直接電力消費量減少モードをサポートす
る。電力消費量減少モードの保持に応答して、ＰＤモー
ド・ラッチが、自動電力消費量減少論理５０３への電力
消費量減少モード可能化（ＰＤ ＭＯＤＥ ＥＮＡＢＬ
Ｅ）信号と、タイマ５０５へのタイマ遅延選択信号と、
ＦＤＤピンを可能化するためのＦＤＤ三状態不能化ピン
とを発生する。

【００４６】電力消費量減少モード ここで説明している実施例においては、電力管理論理
は、直接電力消費量減少と自動電力消費量減少の２つの
電力消費量減少モードをサポートする。プログラミング
動作の直接の結果として、遅れがほとんど、または全く
なしに、あるいは他の要因（すなわち、チップの動作）
にほとんど、または全く依存することなしに、電力消費
量が減少することになった時に、直接電力消費量減少が
起きる。自動電力消費量減少は、電力管理論理がＦＤＣ
をある条件についてモニタした時に、以前にプログラム
されたモードに従って起きる。

【００４７】自動電力消費量減少モードが可能にされる
と、プログラムされた最小遅延タイマ（図１１参照）が
カウントを直ちに開始する。タイマにより所定の時間カ
ウントされた後でモータ可能化が活動せず、かつＦＤＣ
がアイドルであるとすると、電力管理論理はＦＤＣの電
力消費量を減少させる。最小遅延タイマが時間切れした
時にいずれかのモータ可能化が活動し、またはチップが
アイドル状態でないとすると、ＦＤＣは、電力消費量減
少モードに入る前に、全てのモータ可能化が活動しなく
なり、ＦＤＣがアイドル状態になるまで待つ。自動電力
消費量減少モードを不能にすると、タイマはキャンセル
され、チップは自動電力消費量減少モードから外された
ままにされる。データ・レートをプログラミングするこ
とによりタイマの再スタートも行われて、十分な遅延が
見られようにする。この実施例においては、ＤＳＲ電力
消費量減少ビットが自動電力消費量減少モードおよびそ
れの最小遅延を無効にする。これについては後で図１０
を参照して詳しく説明する。

【００４８】図５、および図６は、自動電力消費量減少
状態に入り、およびその状態から自動的に出る（すなわ
ち、自動目ざめ）ためにチップの状態を検出するために
必要な、ＡＣＣＥＳＳ＿ＲＥＧＩＳＴＥＲおよびＩＤＬ
Ｅ論理をそれぞれ示す。図６Ａにおいて、ＡＣＣＥＳＳ
＿ＲＥＧＩＳＴＥ論理は、ＦＩＦＯに対するアクセス、
またはＭＳＲからの読出しが存在するかを検出する。そ
れらのアクセスはＦＤＣを目ざめさせる。

【００４９】ＡＣＣＥＳＳ＿ＲＥＧＩＳＴＥＲ論理はオ
アゲート６０１と６０２を有する。オアゲート６０２は
ＭＥ０〜３として示されているモータ可能化ビットを受
け、モータ可能化アクセス（ＭＥ＿ＡＣＴ）信号を発生
する。この信号はオアゲート６０１への入力の１つであ
る。オアゲート６０１は読出し／書込みＦＩＦＯ信号と
読出しＭＳＲ信号も受ける。それらの信号に応答して、
オアゲート６０１はＡＣＣＥＳＳ＿ＲＥＧ信号を発生す
る。

【００５０】ＡＣＣＥＳＳ＿ＲＥＧＩＳＴＥＲおよびＩ
ＤＬＥ論理は、ＦＤＣを目ざめさせるレジスタ・アクセ
スが存在するかどうかを判定する。高いＲＤ＿ＦＩＦＯ
信号と高いＷＲ＿ＦＩＦＯ信号により示される、ＦＤＣ
のＦＩＦＯに対する読出しまたは書込みが存在するもの
とすると、オアゲート６０１からのレジスタ・アクセス
（ＡＣＣＥＳＳ＿ＲＥＧ）信号出力は論理的に高くて、
ＦＩＦＯアクセスを示す。同様に、高いＲＤ＿ＭＳＲに
より示されている、ＭＳＲコマンド・レジスタが読出さ
れているとすると、オアゲート６０１からのＡＣＣＥＳ
Ｓ＿ＲＥＧ信号出力も論理的に高く、ＭＳＲレジスタが
読出されていることを示す。この実施例においては、そ
れをアクセスすることによりチップを目ざめさせるよう
なレジスタが２つだけある。別のレジスタの全てに対す
るアクセスはＦＤＣを目ざめさせない。しかし、別のレ
ジスタにおけるあるビット設定がチップを目ざめさせ
る。それらの場合には、全レジスタ・アクセスをモニタ
するのではなくて、ビットが直接モニタされる。この種
のモニタの例が図６Ａに示されている。図６Ａにおいて
は、モータ可能化ビット（ＭＥ０〜３）がオアゲート６
０２の入力端子へ全て結合される。この実施例において
は、モータ可能化ビットのいずれか１つが論理１で、フ
ロッピーディスクの駆動モータが可能化されていること
を示すとすると、モータ動作可能化（ＭＥ＿ＡＣＴ）信
号が高く、オアゲート６０１へ入力される。この高い入
力に応じて、オアゲート６０１は高いＡＣＣＥＳＳ＿Ｒ
ＥＧ信号を出力する。モニタされる別のそのようなビッ
トはＤＳＲビット６（手動電力消費量減少）と、ＤＳＲ
ビット７（ＤＳＲ＿ＲＥＳＥＴ）と、ＤＯＲビット２
（ＤＯＲ＿ＲＥＳＥＴ）とを含む。ＡＣＣＥＳＳ＿ＲＥ
Ｇ信号は自動電力消費量減少論理と自動目ざめ論理へ入
力される。ＡＣＣＥＳＳ＿ＲＥＧ信号が高いと、自動電
力消費量減少論理はＦＤＣを電力消費量減少状態に置か
ない。また、ＦＤＣが電力消費量減少モードにあるとす
ると、高いＡＣＣＥＳＳ＿ＲＥＧ信号は自動目ざめ論理
にＦＤＣの電力消費量を増大させる。

【００５１】図６ＢはＩＤＬＥ信号を発生させるために
必要な論理の好適な実施例を示す。ＩＤＬＥ信号発生論
理はアンドゲート６０３と、アンドゲート６０４と、Ｉ
ＤＬＥピン６０６へ結合されるバッファ６０５とで構成
される。アンドゲート６０３への入力はＭＳＲビット０
〜７である。アンドゲート６０３の出力はＭＳＲ＿ＩＤ
ＬＥ信号であって、アンドゲート６０４への入力の１つ
である。アンドゲート６０４への別の２つの入力はＩＮ
ＴＥＲＲＵＰＴ＿ＰＥＮＤＩＮＧ信号およびＨＥＡＤ＿
ＬＯＡＤＥＤ信号であって、共に反転された入力である
（アンドゲート６０４が論理１を発生するためには信号
は論理０でなければならない）。アンドゲート６０４の
出力はＩＤＬＥ信号である。アンドゲート６０４の出力
はバッファ６０５への入力でもある。バッファ６０５の
出力はＩＤＬＥピン６０６へ結合される。

【００５２】ＩＤＬＥ信号はアンドゲート６０４から出
力される。この実施例においては、アンドゲート６０４
の高いＭＳＲ＿ＩＤＬＥ入力と、アンドゲート６０４の
低いＩＮＴＥＲＲＵＰＴ＿ＰＥＮＤＩＮＧ入力および低
いＨＥＡＤ＿ＬＯＡＤＥＤ入力とに応答してＩＤＬＥは
高くなる。ＦＤＣが割込み保留を有する時に高くなる。
割込みが取扱われると、ＩＮＴＥＲＲＵＰＴ＿ＰＥＮＤ
ＩＮＧ信号は低くなる。ＨＥＡＤ＿ＬＯＡＤＥＤ信号
は、ＦＤＣがディスクをアクセスしている間は高く、そ
の後のある時間の間高いままである。その時間はプログ
ラム可能な遅延により設定される。ディスク・ドライブ
のヘッドのローディングに合わされているタイマが時間
切れとなり、ＨＥＡＤ＿ＬＯＡＤＥＤ信号が低い時だ
け、アンドゲート６０４からのＩＤＬＥ信号出力は高く
なることができる。またＭＳＲのＩＤＬＥ信号（ＭＳＲ
＿ＩＤＬＥ）が高くなった時だけＩＤＬＥ信号は高くな
ることができる。ＭＳＲの０〜６ビットが全て低く（す
なわち、論理０）、ＭＳＲの７ビットが高い（すなわ
ち、論理１）の時にＭＳＲ＿ＩＤＬＥ信号は高くなる。
ＦＤＣがＤＳＲ中のビット６を介しての手動（すなわ
ち、直接）電力消費量減少モードにあるとすると、ＲＯ
Ｍビットは０である（ＭＳＲビット７）であることに注
目すべきである。これはＦＤＣが自動電力消費量減少状
態になることを阻止する。というのは、ＭＳＲ＿ＩＤＬ
Ｅが低くてアンドゲート６０４からのＩＤＬＥ信号を低
くするからである。

【００５３】したがって、アイドル状態は、保留中の割
込みまたはコマンド動作（コマンド・ビジーおよびドラ
イブがビジーでない）がなく、かつヘッド・タイマがタ
イムアウトした時と定義される。この実施例において
は、ＩＤＬＥ信号が高い時にアイドル状態が生ずる。Ｉ
ＤＬＥ信号が低いと、自動電力消費量減少論理はＦＤＣ
を電力消費量減少状態に置かない。また、ＦＤＣが電力
消費量減少モードにあるとすると、低いＩＤＬＥ信号が
自動目ざめ論理にＦＤＣを目ざめさせる。図６Ｂを再び
参照すれば、外部電力消費量減少または論理保留のため
にＩＤＬＥ信号を条件付き信号として外部で用いるため
に、ＩＤＬＥ信号は、バッファ６０５を介して、ＩＤＬ
Ｅピン６０６へも取出されることに注目すべきである。

【００５４】自動電力消費量減少制御論理７００が図７
に示されている。この制御論理７００はオアゲート７０
１，７０２，７０５と、アンドゲート７０３と、Ｒ／Ｓ
フリップフロップ７０４，７０６と、バッファ７０７
と、ＰＤピン７０８とで構成される。制御論理７００を
参照すれば、ＤＯＲ＿ＲＥＳＥＴ、ＤＳＲ＿ＲＥＳＥＴ
およびＰＩＮ＿ＲＥＳＥＴがオアゲート７０１の入力端
子へ結合される。オアゲート７０１の出力、ＡＬＬ＿Ｒ
ＥＳＥＴ信号が全体リセット論理へ出力され、かつオア
ゲート７０２の入力端子の１つへ結合される。オアゲー
ト７０２への別の入力はＩＤＬＥ信号、ＡＣＣＥＳＳ＿
ＲＥＧ信号およびＰＤ＿ＳＴＡＴＥ信号である。しか
し、ＩＤＬＥ信号はオアゲート７０２の入力端子におい
て反転される。ＰＤ＿ＳＴＡＴＥ信号はバッファ７０７
への入力でもある。バッファ７０７の出力はＰＤ＿ＰＩ
Ｎ７０８へ結合される。オアゲート７０５はＰＤモード
可能化信号とＡＬＬ＿ＲＥＳＥＴ信号をそれの入力端子
に受ける。ＰＤモード可能化信号は反転される。オアゲ
ート７０５の出力はフリップフロップ７０６のＲ入力端
子へ結合される。フリップフロップ７０６のＺ出力はＰ
Ｄ ＣＮＴＲ ＤＯＮＥ信号であって、アンドゲート７
０３の入力端子へ結合される。アンドゲート７０３の他
の入力端子はオアゲート７０２の出力とＮＡＮ＿ＰＤ
（ＤＳＲビット６）信号へ結合される。それらの信号は
両方ともアンドゲート７０３への反転された入力であ
る。オアゲート７０２の出力はフリップフロップ７０４
のＲ入力端子へも結合される。フリップフロップ７０４
のＺ出力は自動電力消費量減少信号ＡＵＴＯ ＰＤであ
って、電力消費量減少論理（図５）へ結合される。

【００５５】図７を参照する。制御論理７００は信号を
電力制御論理（図５）へ供給して、フリップフロップ７
０４のＺ出力が、たとえ一時的にでも高くなった時に、
その制御論理にＦＤＣチップを電力消費量減少モードに
置かせる。オアゲート７０２の入力は、チップが電力消
費量減少状態に入ることを阻止する条件を支配する。そ
の条件は、ＡＬＬ＿ＲＥＳＥＴが高く、ＩＤＬＥが低
く、ＡＣＣＥＳＳ＿ＲＥＧが高く、またはＰＤ＿ＳＴＡ
ＴＥが高い、という条件である。それらの条件のいずれ
かが真であるとすると、オアゲート７０２の出力は高
く、フリップフロップ７０４はそのＲ入力端子を介して
リセットされる。（Ｒ入力とＳ入力は、フリップフロッ
プ７０４へのＥ入力が高い時に可能化されるだけであ
る。Ｅ入力が低いと、入力ＲとＳは無視される。この実
施例においては、内部クロックＰＨＩ１が高い時だけフ
リップフロップ７０４の状態を変えることができる。）
真である上記条件の全てが存在しないと、フリップフロ
ップ７０４のＲ入力を低くして、アンドゲート７０３の
別の入力もひとたび真であると、アンドゲート７０３を
高くできる。オアゲート７０２の出力が高いとすると、
それはアンドゲート７０３の出力を低くする。そうする
とフリップフロップ７０４のＳ入力が論理的に低く保た
れ、それによりチップが電力消費量減少状態に入ること
を阻止する。

【００５６】ＤＯＲまたはＤＳＲからのプログラムされ
たリセット（それぞれＤＯＲ＿ＲＥＳＥＴまたはＤＳＲ
＿ＲＥＳＥＴ）が存在するか、またはリセットピンが高
くされて、ＦＤＣチップがリセットさせられることを示
すと、オアゲート７０１は論理的に高いＡＬＬ＿ＲＥＳ
ＥＴ信号を発生する。高いＡＬＬ＿ＲＥＳＥＴ信号はオ
アゲート７０２の出力を高くし、フリップフロップ７０
４のＲ入力を介してそのフリップフロップをリセットす
る（ＰＨＩ１が高くなった時）。ＡＬＬ＿ＲＥＳＥＴ信
号はＦＤＣチップも同様にリセットすることに注目すべ
きである。

【００５７】ＩＤＬＥ信号が低いか、ＡＣＣＥＳＳ＿Ｒ
ＥＧ信号が高いとすると、オアゲート７０２の出力は高
く、上記のように、ＡＵＴＯ＿ＰＤ信号が低く保たれ
て、チップが電力消費量減少状態に入ることを阻止す
る。

【００５８】オアゲート７０２の出力が低いと、アンド
ゲート７０３の出力は高くなることを可能にされる。そ
れはチップを電力消費量減少状態に置く。アンドゲート
７０３への入力は他に２つある。これが起きるためには
アンドゲート７０３は正しい状態になければならない。
第１に、ＤＳＲビット６からのＭＡＮ＿ＰＤ信号は低く
なければならない。ＤＳＲレジスタを介してプログラム
された手動電力消費量減少が自動電力消費量減少モード
を無効にする。前記のように、この場合にはＩＤＬＥ信
号も低くされて、オアゲート７０２の出力を１にし、自
動電力消費量減少フリップフロップ７０４をリセットす
る。また、電力消費量減少カウンタが行った、ＰＤ＿Ｃ
ＮＴＲ＿ＤＯＮＥ、信号を論理１にして、自動電力消費
量減少モードをセットすることを可能にせねばならな
い。ＰＤ＿ＣＮＴＲ＿ＤＯＮＥ信号はフリップフロップ
７０６のＺ出力から来る。

【００５９】この実施例においては、フリップフロップ
７０６のＳ入力端子のＰＤ ＭＩＮＴＩＭＥＲ ＤＯＮ
Ｅ信号により示されているように電力消費量減少タイマ
が動作し（タイムアウトする）、オアゲート７０５の出
力が論理０（すなわち、低い）とすると、フリップフロ
ップ７０６のＺ出力は高くて、アンドゲート７０３を高
くする（アンドゲート７０３への別の出力は低いとす
る）。これはフリップフロップ７０３にＡＵＴＯ＿ＰＤ
信号を出力させることにより、ＦＤＣチップを電力消費
量減少状態に置く。ＡＬＬ＿ＲＥＳＥＴ信号が低いこと
により示される、リセットが行われない時にオアゲート
７０５の出力は低く、ＰＤ ＭＯＤＥＥＮＡＢＬＥ信号
が高いことにより示されているように、自動電力消費量
減少モードが可能にされる。ＰＤ ＭＯＤＥ ＥＮＡＢ
ＬＥ信号はオアゲート７０５への入力端子において反転
させられる。

【００６０】アンドゲート７０３への入力の到達時刻の
順序は重要ではないことに注目すべきである。ＰＤ＿Ｃ
ＮＴＲ＿ＤＯＮＥ信号が高くなった時にオアゲート７０
２の出力を安定した論理０にして、その時にチップを電
力消費量減少状態に入れることができる。これとは逆
に、ＰＤ＿ＣＮＴＲ＿ＤＯＮＥ信号を長く高くでき、自
動電力消費量減少をセットするのはＩＤＬＥ信号であ
る。この実施例においては、ＡＵＴＯ＿ＰＤ信号が高く
セットされると、ＰＨＩ２が活動すると存在している論
理が直ちにＰＤ＿ＳＴＡＴＥ信号を高くセットする。信
号ＰＨＩ１とＰＨＩ２は全チップのための主、非重畳ク
ロック信号である。ここでＰＤ＿ＳＴＡＴＥが高くセッ
トされると、それはオアゲート７０２の出力を高くし
て、フリップフロップ７０４をセットし、ＡＵＴＯ＿Ｐ
Ｄ信号を低く戻す。ＡＵＴＯ＿ＰＤはただ１つのＰＨＩ
１時間だけ高いが、チップを電力消費量減少状態に置く
にはそれで十分である。

【００６１】このようにして、制御論理７００はＦＤＣ
を自動電力消費量状態にいつ置くかを決定する。この実
施例においては、ＦＤＣがアイドル状態で、どのような
種類のリセットも存在せず、レジスタのアクセスが起き
ず（またはモータ可能化が活動する）、ＦＤＣが現在は
電力消費量減少状態になく、ＦＤＣは手動電力消費量減
少のためにプログラムされず（すなわち、ＤＳＲビット
６はセットされており）、ＰＤ最少電力消費量減少タイ
マがタイムアウトする時だけ自動電力消費量減少モード
に入る。それらの条件の全てが満たされると、制御論理
７００は、ＦＤＣチップを電力消費量減少状態に置く信
号を発生する。

【００６２】外部論理使用のためにＰＤ＿ＳＴＡＴＥ状
態はＰＤと呼ばれるピンへも供給される。ＰＤピンは、
自動または手動の電力消費量減少モードに対してＰＤピ
ンは活動する。この実施例においては、ＩＤＬＥピンの
論理状態がそれら２つのモードを区別する。ＩＤＬＥピ
ンが論理０であれば、ＦＤＣチップは手動電力消費量減
少モードにある。ＩＤＬＥピンが論理１であれば、ＦＤ
Ｃチップは自動電力消費量減少モードにある。

【００６３】ＦＤＣを電力消費量減少状態に実際に置く
ために利用される電力消費量減少制御論理は、この明細
書の従来の技術の項で述べた本願出願人の８２０７７Ａ
Ａにより用いられるものと同じである。この電力消費量
減少制御論理はフリップフロップを有する。そのフリッ
プフロップの出力はＰＤ＿ＳＴＡＴＥ信号である。この
フリップフロップは任意の態様のリセットによってリセ
ットされる（すなわち、図７に示されているＡＬＬ＿Ｒ
ＥＳＥＴ）。それは、ＤＳＲ（図１０）内のＭＡＮ＿Ｐ
Ｄビットをリセットすることによってもセットされる。
チップが電力消費量減少モードに置かれると、ＦＤＣの
コアが数クロック・サイクルの間まずリセットされて、
チップを既知の静止状態に置き、それからクロック（Ｐ
ＨＩ１とＰＨＩ２）が、チップをその状態に凍結する状
態および電力消費量減少状態に停止させられる。リセッ
トにより電力消費量減少状態から出されると、クロック
はリセット中に再スタートさせられて、リセット状態か
ら正常な動作が回復させられる。

【００６４】この実施例においては、別のセット入力と
リセット入力がＰＤ＿ＳＴＡＴＥフリップフロップへ加
えられる（それぞれＡＵＴＯ＿ＰＤおよびＡＵＴＯ＿Ｗ
ＡＫＥ）。それらはＰＤ＿ＳＴＡＴＥを前のようにセッ
トおよびリセットする。コアに対するリセットはＩＤＬ
Ｅ条件に影響を及ぼさない。また、マイクロコードは、
リセット不可能なレジスタに貯えられている重要なチッ
プ状態を変更しない。マイクロコードは、自動電力消費
量減少論理（図８を参照して説明する）により供給され
る状態ビットを用いてその決定を行う。最後に、水晶発
振器の電力消費量減少は、チップの電力消費量減少状態
の残りとは独立に行われる。これも後で説明する

【００６５】電力消費量減少モード・コマンド ここで説明している実施例においては、自動電力消費量
減少モードに入るために、コマンドがＦＤＣのマイクロ
コードおよび制御論理へ送られる。このコマンドは自動
電力消費量減少のための正確なモードをセットする。コ
マンドのフォームが図８に示されている。図８を参照す
ると、この実施例においては、コマンドをＦＤＣチップ
へ書込む時に、ＡＵＴＯ＿ＰＤビット場所が０へセット
されるとすると、自動電力消費量減少モードが不能にさ
れる。ＡＵＴＯ＿ＰＤビット場所が１へセットされる
と、自動電力消費量減少モードが可能にされる。更に、
ＭＩＮ ＤＬＹビット場所が０へセットされ、ＡＵＴＯ
＿ＰＤビットが１へセットされたとすると、最短電力消
費量増大時間は１０ｍｓである。しかし、ＭＩＮ ＤＬ
Ｙビットが１へセットされ、ＡＵＴＯ＿ＰＤビットが１
へセットされたとすると、最短電力消費量増大時間は
０．５秒である。電力消費量減少モード・コマンド中の
第３のビットはＦＤＤ３状態不能化ビットである。ＡＵ
ＴＯ＿ＰＤ可能化ビットが０であれば、その不能化ビッ
トは無視される。ＡＵＴＯ＿ＰＤビットが１で、３状態
不能化ビットが０であるとすると、チップが電力消費量
減少状態になった時に、フロッピーディスク・ドライブ
（ＦＤＤ）へ接続する出力が高インピーダンス状態に置
かれる。これにより、ＦＤＤの電力が除去されるとする
と、どのような電流もチップの出力ピンから取出される
ことが阻止される。ＡＵＴＯ＿ＰＤ可能化ビットが１
で、３状態不能化ビットが１であると、ＦＤＤインター
フェイス出力は可能状態にされたままであって、電力消
費量減少中にＦＤＤをドライブする。

【００６６】電力消費量減少モード・コマンドの後で結
果フェーズに入る。結果フェーズはＭＩＮ ＤＬＹビッ
ト場所、ＡＵＴＯ＿ＰＤビット場所および３状態可能化
ビット場所の値を戻す。この実施例においては、結果フ
ェーズの２つの最上位ビットが０へセットされて、８０
ｈｅｘの不法なコマンド状態を戻すこのチップの以前の
バージョンにおける同じ値のコマンドからそれを区別す
る。

【００６７】この実施例においては、ハードウエア・リ
セットにより、自動電力消費量減少モードが「不能にさ
れた」状態へ初期設定される。この実施例においては、
ソフトウエアのリセットは電力消費量減少モード・コマ
ンド・パラメータに影響を及ぼさない。アプリケーショ
ン・ソフトウエアはソフトウエア・リセットをしばしば
出すから、そのようなソフトウエアに対する透明性を維
持するためには、電力消費量減少モードがソフトウエア
・リセットにより影響を受けないことが必要である。

【００６８】水晶発振器電力管理 本発明により、ＦＤＣチップの電力状態とは独立に、内
部発振器４０２を電力消費量減少モードまたは動作モー
ドにするように、その発振器をプログラムできる。この
実施例においては、発振器をオンにするか、オフにする
かのプログラミングはＤＳＲ「ＰＤＯＳＣ」ビット（ビ
ット５）を介して行われる。データ・レート選択レジス
タ（ＤＳＲ）の好適な実施例が図９に示されている。こ
の実施例においては、ＰＤＯＳＣビットが０（デフォー
ルト）であると、電力消費量減少状態中に発振器の電力
消費量が増大させられる。このビットが１へプログラム
されると、電力消費量減少中に発振器はターンオフされ
る。ハードウエア・リセットによりそのビット０へクリ
ヤされる。ソフトウエア・リセットによりそのビットは
影響を受けない。

【００６９】ＰＤＯＳＣビットは発振器の電力消費量を
全面的に制御する。ＤＳＲおよび自動電力消費量減少モ
ードは発振器の電力消費量に影響を及ぼさない。ＦＤＣ
チップが内部水晶発振器に使用されるとすると、ＰＤＯ
ＳＣビットを零であるそれのデフォールト状態（発振器
へ電力が供給されている）に常に置くことが普通であ
る。これにより、電力消費量減少状態中でも発振器は動
作を続けることができるようにされ、電力消費量減少状
態からのチップ復旧を迅速かつトランスペアレントにす
る。電力節約を希望するならば、外部装置ソフトウエア
は発振器をターンオフできるが、そうするとソフトウエ
アは電力消費量の回復も同様に制御せねばならない。こ
の制御はアプリケーション・ソフトウエアに対してトラ
ンスペアレントにすることが困難である。いずれの場合
にも、内部水晶発振器が用いられる場合には、チップが
クロック入力を求めない期間である、電力消費量減少モ
ード（ＰＤピンが高い）中だけＰＤＯＳＣビットをセッ
トすることを推奨する。外部発振器を用いる場合には、
発振器の消費電流、約２ｍＡを節約するために、ＰＤＯ
ＳＣビットを常にセットしたままにできる。

【００７０】ＰＤＯＳＣビットをセットしても、ＦＤＣ
チップへのクロック入力（すなわち、Ｘ１ピン）に何の
影響も及ぼさない。ＦＤＣチップの電力消費量が減少さ
せられた時は、クロック入力は別々に不能にされる。制
御のこの分離により、外部発振器が用いられる場合には
発振器をオフにでき、またはチップの残りの電力消費量
が減少させられる場合には発振器を動作させておくこと
ができる。従来技術においては、発振器の状態は、チッ
プの電力消費量が減少させられるか否かに常に一致させ
られる。

【００７１】電力消費量減少状態 自動電力消費量減少モードにおいては、電力管理論理
は、ＭＳＲ内のＲＱＭビット（ビット７）をリセットし
ないことにより、ソフトウエアに対する透明性を維持す
る。この実施例の外部装置はコマンドを送る前にＲＱＭ
ビットの状態を検査するから、ＦＤＣチップは次のコマ
ンドを受ける用意ができているように見える。

【００７２】レジスタ 電力消費量減少状態を定義する目的で、レジスタは２つ
のクラスへ分けられる。それらのクラスは、アクセスさ
れた時にチップを目ざめさせるものと、アクセスされた
時にチップを目ざめさせないものとである。表１は、こ
の実施例において、アクセスできるが、ＦＤＣを目ざめ
させないレジスタを示す。表１に示されていないレジス
タは、アクセスされた時にＦＤＣチップを目ざめさせな
い。

【００７３】 （表１） アドレス ＡＴレジスタ ＰＳ／２レジスタ ０ − ＳＴＡ Ｒ／Ｏ １ − ＳＴＢ Ｒ／Ｏ ２ ＤＯＲ Ｒ／Ｗ ＤＯＲ Ｒ／Ｗ ３ ＴＤＲ Ｒ／Ｗ ＴＤＲ Ｒ／Ｗ ４ ＤＳＲ Ｒ／Ｏ ＤＳＲ Ｒ／Ｏ ６ − − ７ ＤＩＲ Ｒ／Ｏ ＤＩＲ Ｒ／Ｏ ７ ＣＣＲ Ｗ／Ｏ ＣＣＲ Ｗ／Ｏ

【００７４】ＤＯＲへの書込みはＦＤＣチップをそれ自
体で目ざめさせないことに注目すべきである。しかし、
この実施例においては、任意のモータ可能化ビット活動
書込み（高）またはＤＯＲリセット・ビット活動書込み
（低）がＦＤＣを目ざめさせる。また、ＤＳＲへの書込
みは、ＤＳＲリセット・ビットがセットされなければ、
チップを目ざめさせないことに注目すべきである。

【００７５】前記例外を除き、上記レジスタのアクセス
は、チップの状態を変更することなしに、電力消費量減
少中の任意の時刻に行うことができる。それは、それら
のレジスタがスタチックであるから、電力消費量を減少
させられても変化しないためである。チップから読出さ
れた状態は、ある入力ピンの入力バッファが、後で述べ
るように電力消費量減少中は不能にされるような入力ピ
ンにおける値をいくつかのビットが反映する、という事
実に照らして、真の状態をできるだけ多く反映する。読
出された値は動作していないインターフェイスと両立す
る。チップへ書込まれたデータは保持され、チップが目
ざめた時にこの動作において反映される。レジスタに対
するアクセスは、実際のアクセス中にある余分の電力消
費量を必要とする（電力消費量減少中の電力消費量と比
較して）が、アクセスが終わった後はＦＤＣはそれの低
電力消費状態へ迅速に戻る。

【００７６】ＦＤＣチップ上のピン 好適な実施例においては、ＦＤＣのピンは、システム・
インターフェイス・ピンとフロッピーディスク・ドライ
ブ（ＦＤＤ）インターフェイス・ピンとの、２つの主な
種類に分けられる。ＦＤＤピンは電力消費量減少中は不
能にされるから、ＦＤＣの電源範囲内でピンへ加えられ
る任意の電圧レベルの結果として、ＦＤＤを介して電力
が取出されることはない。しかし、ほとんどのシステム
・インターフェイス・ピンは、チップを目ざめさせるこ
とができるシステム・アクセスをモニタするために、活
動状態のままにされる。

【００７７】表２は、電力消費量減少中における本発明
の好適な実施例のためのシステム・インターフェイス・
ピンの状態を示す。電力消費量減少モードによる影響を
受けないシステム・インターフェイス・ピンを記号「Ｕ
Ｃ」で示す。入力ピンの入力値が不確定である場合に、
内部電流が発生されることを阻止するために入力ピンが
不能にされる。

【００７８】 （表２） 入力ピン 状 態 出力ピン 状 態 ＣＳ^# ＵＣ ＤＲＱ ＵＣ（低） ＲＤ^# ＵＣ ＩＮＴ ＵＣ（低） ＷＲ^# ＵＣ ＰＤ ＵＣ（高） Ａ＜０：２＞ ＵＣ ＩＤＬＥ ＵＣ ＤＢ＜０：７＞ ＵＣ ＤＢ＜０：７＞ ＵＣ リセット ＵＣ ＩＤＥＮＴ ＵＣ ＤＡＣＫ^# 不能 ＴＣ 不能 Ｘ＜１：２＞ プログラム可能

【００７９】ＦＤＤインターフェイス内の、ＦＤＤ自体
へ直結される全てのピンは不能にされ、または３状態に
される。３状態にされたとして示されているものを、電
力消費量減少モード・コマンド内のＴＲＩ−ＳＴＡＴＥ
ＤＩＳＡＢＬＥビットを１へプログラミングすること
により、可能状態のままにできる。ＦＤＤへの電力が断
たれた時に電流が流れることを阻止するために、出力は
「３状態にされる」。入力ピンが不確定な入力値を有す
る時に内部電流が発生されることを阻止するために、入
力ピンは不能にさせられる。ローカル論理制御またはチ
ップ・プログラミングのために用いられるピンは影響を
受けないままにされる。表３はＦＤＤインターフェイス
・ピンと、電力消費量減少モード中のそれらのピンの現
在の状態を示す。

【００８０】 （表３） 入力ピン 状 態 出力ピン 状 態 ＲＤＤＡＴＡ 不能にされる ＭＥ＜０：３＞ ^*３状態にされた ＷＰ 不能にされる ＤＳ＜０：３＞ ^*３状態にされた ＴＲＫφ 不能にされる ＤＩＲ ^*３状態にされた ＩＮＤＸ 不能にされる ＳＴＥＰ ^*３状態にされた ＤＲＶ２ 不能にされる ＷＲＤＡＴＡ ^*３状態にされた ＤＳＫＣＨＧ 不能にされる ＷＥ ^*３状態にされた ＩＮＶＥＲＴ ＵＣ ＨＤＳＥＬ ^*３状態にされた ＰＬＬ１ ＵＣ ＤＥＮＳＥＬ ^*３状態にされた ＤＲＡＴＥ＜０：１＞ ^*３状態にされた ＭＦＭ ＵＣ^* ＴＲＩＳＴＡＴＥ ＤＩＳＡＢＬＥビットが１でなけ
れば３状態にされる。

【００８１】ＦＤＣ４００はＩＤＬＥとＰＤの２つの電
力消費量減少状態ピンを用いる。ＩＤＬＥピンは、チッ
プがアイドル状態にあり、電力消費量を減少できること
を示す。チップがＤＳＲ ＭＡＮ＿ＰＤビットにより電
力消費量を減少させられるとすると、電力消費量減少状
態においてはＩＤＬＥピンは低い。自動モードによりチ
ップの電力消費量が減少させられると、ＩＤＬＥピンは
高い。

【００８２】チップが電力消費量減少状態にある時は、
ＰＤ（電力消費量減少）ピンは活動する。それは、自動
的に、または手動で、電力消費量減少モードへ活動させ
られる。ＰＤピンは、ＦＤＣの周辺の任意の回路の電力
消費量を減少させるために用いることができる。とく
に、外部発振器が用いられるならば、その発振器の出力
を不能にするためにＰＤピンを使用できる。ＰＤピンが
高い時は、Ｘ１ピンをドライブする必要がないことに注
目すべきである。これにより、チップに悪影響を及ぼす
ことなしに、外部発振器を不能にしたり、電力節約モー
ドに置くことができる。

【００８３】電力消費量減少中の発振器の挙動 本発明のＦＤＣの好適な実施例は動作のために２４ＭＨ
ｚのクロックを必要とする。クロック源は外部にでき
（すなわち、Ｘ１ピンを介する）、またはピンＸ１とＸ
２の間へ接続される水晶とすることができる。外部クロ
ック源は通常は容器の中に納められた水晶発振器であ
る。前記したようにこの目的のために外部水晶発振器の
電力消費量を減少するためにＰＤピンを使用できる。

【００８４】水晶発振器が用いられると、チップの残り
が電力消費量を減少させられている間は、水晶発振器は
電力消費量を増大させられたままであって、ＦＤＣを迅
速かつ安全に目ざめさせることができるようにする。自
動電力消費量減少モードは発振器の電力消費量減少モー
ドも影響を及ぼさない。発振器の電力消費量を減少する
ことをユーザーが決定したとすると、発振器の電力消費
量を減少および減少するために、ＢＩＯＳまたはその他
のシステム・ソフトウェアを介在させねばならない。こ
れにより電力は節約されるが、それをアプリケーション
・ソフトウェアにとってトランスペアレントにすること
は通常は困難である。しかし、ＰＤＯＳＣプログラミン
グ・ビットを有すると、外部システム・ソフトウェア
へ、それの電力管理とソフトウェアに対する透明性とど
のような関係を望むかの選択権が与えられる。

【００８５】ＦＤＣが電力消費量減少状態にある時は、
それのクロック入力は不能にされる。クロック入力が不
能にされると、クロック入力、Ｘ１、を電力消費量減少
中にドライブすべきことを阻止する。クロック入力を不
能にすることにより、外部ソースにより、それ自体の水
晶発振器により、または不確定な入力値に放置したまま
にすることによりＸ１がドライブされることによる内部
電力消費が阻止される。

【００８６】目ざめモード 図１０は本発明のための自動目ざめ論理１０００を示
す。図１０を参照すると、この自動目ざめ論理１０００
はアンドゲート１００１，１００６，１００７と、オア
ゲート１００２，１００３と、Ｒ／Ｓフリップフロップ
１００４と、バッファ１００５とを有する。アンドゲー
ト１００１はＡＵＴＯ＿ＰＤ信号と、ＰＨＩ２信号をそ
れの入力端子に受ける。アンドゲート１００１の出力は
フリップフロップ１００４のＳ入力端子へ結合される。
オアゲート１００２はＡＬＬ＿ＲＥＳＥＴ信号をそれの
入力端子に受け、別の入力端子にＭＡＮ＿ＰＤ信号を受
ける。オアゲート１００２の出力はフリップフロップ１
００４のＲ入力端子へ結合される。オアゲート１００３
の入力はＩＤＬＥ信号とＡＣＣＥＳＳ＿ＲＥＧ信号であ
る。ＩＤＬＥ信号は反転される。オアゲート１００３の
出力と、フリップフロップ１００４のＺ出力と、ＰＤ＿
ＳＴＡＴＥ信号とはアンドゲート１００６へ入力され
る。アンドゲート１００６の出力は自動目ざめ信号であ
って、存在している電力消費量減少論理へ加えられる。
フリップフロップ１００４のＺ出力はバッファ１００５
へも結合される。バッファ１００５は、内部データバス
への自動電力消費量減少状態を制御するマイクロコード
・レジスタ読出し信号を受ける。フリップフロップ１０
０４のＺ出力はアンドゲート１００７の入力端子の１つ
へも結合される。アンドゲート１００７の他の入力端子
はリセット信号へ結合される。フリップフロップ１００
４のＺ出力はアンドゲート１００７の入力端子において
反転される。アンドゲート１００７の出力端子はＦＩＦ
Ｏ＿ＲＥＳＥＴ信号へ結合される。

【００８７】チップが自動モードで電力消費量減少状態
に入ると、あるレジスタのリセットまたは適切なアクセ
スによりチップを目ざめさせることができる。リセット
が用いられるとすると（ハードウエアまたはソフトウエ
ア）、マイクロコードはほとんど一定のリセット・シー
ケンスで進む。ディスク状態は初期化される。ＦＩＦＯ
モードは、ハードウエアがリセットされた時、またはＬ
ＯＣＫコマンドがソフトウエアのリセットを阻止しない
ならばソフトウエアのリセットにより、デフォールト・
モードへセットされる。最後に、ある遅延の後で、割り
込みが出される。アクセスが選択されたレジスタを介す
るものとすると、ＦＤＣはそれが決して電力消費量を減
少させられなかったとしても、動作を回復する。

【００８８】目ざめ制御論理１０００は、チップが自動
電力消費量減少状態になったという事実を記憶するため
に、フリップフロップ１００４を利用する。フリップフ
ロップ１００４のＺ出力は、ＦＤＣチップが自動電力消
費量減少状態にあることを示すＡＵＴＯ＿ＰＤ ＳＴＡ
ＴＵＳ信号であって、ＡＵＴＯ＿ＰＤ信号がセットされ
た時にセットされて、チップが自動電力消費量減少モー
ドに入り、ＰＨＩ２クロックが高いことを示す。この時
にＡＵＴＯ＿ＰＡＤはサンプリングされ、ＰＤ＿ＳＴＡ
ＴＥが電力消費量減少状態中に活動状態になった時にＡ
ＵＴＯ＿ＰＤ信号が低くなったとしても、リセットされ
るまで保持される。ＡＵＴＯ＿ＰＤ信号とＰＨＩ２信号
はアンドゲート１００１に論理１をフリップフロップ１
００４のＳ入力端子へ出力させる。このためにフリップ
フロップ１００４はＡＵＴＯ＿ＰＤ ＳＴＡＴＵＳビッ
トのために論理１を出力させられる。この状態ビット
は、マイクロコード・レジスタ読出し信号によりひとた
び可能にされたバッファ１００５を介して、マイクロコ
ードにより後で読出すことができる。これは、どの内部
状態を更新し、かつどの状態を保つかについてチップに
判定させるために行われる。ＡＵＴＯ＿ＰＤ ＳＴＡＴ
ＵＳビットはアンドゲート１００６の１つの入力端子へ
も結合されて、ＰＤ＿ＳＴＡＴＥ中と、低いＩＤＬＥま
たは高いＡＣＣＥＳＳ＿ＲＥＧ（オアゲート１００３の
出力が高い）という目ざめ条件中にそのビットが高い時
に、自動目ざめ信号が可能状態にされ出力させられるよ
うにする。ＡＵＴＯ＿ＰＤ ＳＴＡＴＵＳビットはアン
ドゲート１００７の反転入力端子へも結合されるから、
ビットが低く（ＡＵＴＯ＿ＰＤではない）、リセットが
存在するものと仮定する（すなわち、アンドゲート１０
０７への他の入力）と、ＦＩＦＯをリセットするための
信号が発生される。チップが自動電力消費量減少状態に
あるとすると、ＦＩＦＯはリセットされない（すなわ
ち、ＦＩＦＯ＿ＲＥＳＥＴは非動作のまま保持され
る）。これにより自動電力消費量減少状態中に、ＦＩＦ
Ｏをそれの正常なやり方でアクセスできるようにされ
る。また、それにより、ＲＱＭビットを活動状態に維持
できるから、外部アプリケーション・ソフトウエアはチ
ップが電力消費量減少状態にあることに気づかない（す
なわち、ソフトウエアに対する透明性）。ＡＵＴＯ＿Ｐ
Ｄ ＳＴＡＴＵＳビットは任意の態様のリセットにより
低くでき、または手動電力消費量減少モードにあるチッ
プにより低くできる。それらのうちのいずれかにより低
くされるとすると、オアゲート１００２はフリップフロ
ップ１００４のＲ入力端子に論理１を発生して、フリッ
プフロップ１００４にビットを論理０（すなわち、低
く）にさせる。

【００８９】このように、目ざめ論理１０００の動作は
非常に簡単である。チップが自動電力消費量減少状態に
あれば、ＡＵＴＯ＿ＰＤ ＳＴＡＴＵＳビットは高い
（すなわち、論理１）。ＩＤＬＥ信号が変化し、ＡＣＣ
ＥＳＳ＿ＲＥＧ信号が生じ、モータ可能化ビットが高い
（すなわち、それらのうちの任意の１つが起動させられ
る）（ＡＣＣＥＳＳ＿ＲＥＧ＝１）とすると、信号が電
力消費量減少論理（図５のブロック５０６）へ送られて
チップを目ざめさせる。

【００９０】ＩＤＬＥ信号が論理的に低いか、ＡＣＣＥ
ＳＳ＿ＲＥＧ信号が高いとすると、オアゲート１００３
の出力が高い。これにより、ＡＵＴＯ＿ＰＤ ＳＴＡＴ
ＵＳビットが高く、かつＰＤ＿ＳＴＡＴＥ信号が高い限
り、アンドゲート１００６から自動目ざめ論理への出力
を高くできる。モータ可能化の１つまたはそれ以上が起
動させられないか、外部装置によりＭＳＲの内容を読取
る試みが行われないか、またはＦＩＦＯコマンド・レジ
スタに対する読出しまたは書込みが行われない限り、Ｉ
ＤＬＥ信号とＡＣＣＥＳＳ＿ＲＥＧ信号はチップを目ざ
めさせない。

【００９１】ひとたび目ざめると、この実施例において
は、ＦＤＣは最も短くて１０ｍｓまたは０．５秒の間
（ＭＩＮ ＤＬＹビットに応じて）電力消費量を増大さ
せられたままである。ＤＳＲ電力消費量減少ビットをセ
ットすることだけが、この最短の遅延を無効にできる。
このためのタイミングと論理は図１１に示されている電
力消費量減少モード・ラッチおよびタイマ論理である。

【００９２】次に図１１を参照すると、ラッチおよびタ
イマ論理１１００は、ラッチ１１０１と、アンドゲート
１１０２と、３状態バッファ１１０３と、オアゲート１
１０９と、カウンタ１１０５〜１１０７と、マルチプレ
クサ（ＭＵＸ）１１０８とを有し、かつＦＤＤインター
フェイス・ピン１１０４へ結合される。ラッチ１１０１
は、ＰＤモード・コマンドを介して供給されたデータか
ら、内部マイクロコードおよび制御論理によりロードさ
れる。この実施例においては、ＰＤモードを可能にする
ビット（すなわち、それはＰＤ制御論理まで動く）と、
最短電力消費量減少時間が１０ｍｓまたは５００ｍｓの
いずれであるか選択するビットと、フロッピーディスク
・ドライブ（ＦＤＤ）インターフェイス・ピンが高イン
ピーダンス状態に置かれるか否かを可能または不能にす
るためのビットとの３つのビットが定められる。代表的
な論理がバッファ出力不能化（または高インピーダンス
制御）のために与えられる。ＦＤＤインターフェイス・
ピンを不能状態にするものとすると、ラッチ１１０１が
ＦＤＤ３状態ビットを０へセットする。高いＰＤ＿ＳＴ
ＡＴＥ信号により示されているように、ＦＤＣが電力消
費量減少モードにあると仮定すると、アンドゲート１１
０２の出力は高い。アンドゲート１１０２の出力が高い
ということは、３状態バッファ１１０３への入力が不能
にされ、それによりＦＤＤインターフェイス・ピンを高
インピーダンス状態に置くことを意味する。

【００９３】カウンタ１１０５は内部クロック（ＰＨＩ
１とＰＨＩ２）を４０９５で除し、５００ｋｂｐｓのデ
ータ・レートで１ｍｓのオーダーの時間基準を発生す
る。しかし、この時間基準はデータ・レートに比例する
から、データ・レートとは独立の１０ｍｓ遅延を提供す
るために、カウンタ１１０５の後にプログラム可能な分
周器（カウンタ１１０６）が設けられる。カウンタ１１
０６のモジュロは図１１に示されている表に与えられて
いる。クロックはカウンタ１１０７を用いてさらに５０
で除されて、０．５秒の第２の遅延オプションを提供す
る。電力消費量減少状態に置くことにより、または任意
の態様のリセットにより、セットされていないＰＤモー
ド可能化ビットによって、両方のカウンタはリセットさ
れたままにされる。ＰＤモード・ラッチ１１０１からの
タイマ遅延選択ビットが、ＭＵＸ１１０８のＳＥＬ入力
端子においてタイマ遅延ビットをアサートまたはデアサ
ートすることにより、プログラムされている遅延を選択
する。ＭＵＸ１１０８からの結果としての選択出力はＰ
Ｄ制御論理へ送られる。

【００９４】この実施例においては、リセット信号（Ｒ
ＥＳＥＴ）が存在するか、ＰＤモードが不能にされる
か、またはＦＤＤ３状態信号が低いかすると、オアゲー
ト１１０９はカウンタ１１０６と１１０７をリセットす
る。

【００９５】マイクロコード復旧 マイクロコード復旧法および復旧時間は、ＦＤＣがどの
ようにして電力消費量減少状態に置かれるか、およびＦ
ＤＣがどのようにして目ざめさせられたかに依存する。
発振器とチップの残りの部分とは別々に電力消費量が減
少させられるから、発振器の復旧時間の影響は無視され
る。

【００９６】自動電力消費量減少モードによりチップが
電力消費量減少状態に入ると、ＭＳＲは８０ｈｅｘを含
み続けて（ＲＱＭビットが１）、ＦＤＣはコマンドを受
ける用意ができていることを示す。これは、電力消費量
減少状態をソフトウエアに対してトランスペアレントに
しておくことが重要な特徴である。

【００９７】コマンドをＦＤＣへ書込むことができる前
に、ＦＤＣがコマンドを受ける用意ができていることを
確実にするために、ＭＳＲを読取る必要がある。チップ
は読出しを検出し、それがコマンドを予言すると仮定
し、目ざめプロセスを開始する。チップが目ざめている
間は、それはＭＳＲの状態は変えない（すなわち、ＲＱ
Ｍは１のままである）が、ＦＩＦＯ内のコマンドを受け
ることができる。それが目ざめつつある間にコマンドを
受けるものとすると、それはそのコマンドを記憶し、Ｍ
ＳＲ内のＲＱＭビットをクリヤしてそれ以上のバイトが
書込まれることを阻止し、マイクロコードが完全に目ざ
めた時にコマンドに対して作用する。

【００９８】何らかの理由で、コマンドの書込み前にＭ
ＳＲがポールされないとすると、目ざめは上記のように
進行して、ＲＱＭビットはクリヤされ、マイクロコード
がレディになるまでコマンド・バイトは保持される。こ
の時にＦＤＣはコマンドがＦＩＦＯへ書込まれることを
予測する（すなわち、ＭＳＲ内のＤＩＲビットは０であ
る）が、ＦＩＦＯからの読出しがチップを目ざませて、
「不法なコマンド」状態を、通常そうであるように、戻
させる。ＤＯＲ内のモータ可能化ビットが活動状態で書
込まれたとすると、チップはそれの目ざめシーケンス
を、ＭＳＲがポールされたかのように同じやり方で開始
する。ＭＳＲ状態は継続して、チップがコマンドを受け
る用意ができている、等を示す。

【００９９】マイクロコードは、目ざめた後でそれが実
行できる点へ達するための時間をとることができるが、
この遅れは問題ではない。チップが目ざめる時にマイク
ロコード中に定期的に生じ、コマンドの実行を遅らせる
ことができる「ポーリング・ループ」がある。このポー
リング・ループは、ＦＤＣがコマンドを実行していない
時の全てのドライブの状態に対して、一定の間隔でそれ
らのドライブをＦＤＣがポールした時刻から存在するマ
イクロコード・ループである。この実施例においては、
ポーリング・ループの長さは何十マイクロ秒である。マ
イクロコードがこのループに入った直後にコマンドが出
されたとすると、ループが完成されるまでそのコマンド
は保持される。それからそのコマンドは復号される。外
部ソフトウエアはこのポーリング・ループ遅延を許容で
きねばならない。この許容は、自動電力消費量減少後に
マイクロコード目ざめ時間も加える。

【０１００】水晶発振器復旧 水晶発振器の起動には時間がかかりすぎ、信頼できる復
旧特性を有しないから、ＦＤＣのこの実施例は自動発振
器復旧管理をサポートしない。自動電力消費量減少モー
ドは水晶発振器に影響を及ぼさない。水晶発振器の電力
管理はシステム・ソフトウエアで行わねばならない。

【０１０１】外部発振器源が用いられるならば、内部水
晶発振器の特性は問題ではない。この場合には、電流を
節約するために発振器の電力消費量をＤＳＲにより減少
できる。ＦＤＣの復旧時間は外部発振器源の特性に依存
する。外部発振器源が、ＦＤＣチップの電力消費量減少
中に動作を継続しているとすると、復旧時間は最短であ
る。電力を節約するためにＰＤピンを用いて外部発振器
源の出力をターンオフできる。ＰＤピンが活動中は、Ｆ
ＤＣチップはクロック源を必要としない。

【０１０２】ＰＤピンが低くなると、発振器が開始した
時に外部クロックが停止しないように外部クロックを再
開すべきである。外部発振器源が発振を再開してから１
μｓより長く外部発振器源が「ドロップ・アウト」する
ならば、ＦＤＣの正しい動作は保障できない。外部発振
器源はＰＤ信号が低くなった直後に発振を開始する必要
がないことに注目すべきである。外部発振器源は発振開
始後その発振を持続せねばならないだけである。以上、
チップが自身をモニタし、チップで走っているソフトウ
エアにトランスペアレントなやり方で、電力消費量減少
状態に出入りする方法を説明した。

【図面の簡単な説明】

【図１】本発明の方法を示す流れ図である。

【図２】本発明のチップのブロック図である。

【図３】本発明のコンピュータ装置のブロック図であ
る。

【図４】本発明のフロッピーディスク制御器のブロック
図である。

【図５】本発明の電力消費量減少論理ブロックのブロッ
ク図である。

【図６】本発明のアクセス・レジスタと本発明のＩＤＬ
Ｅ論理を示す。

【図７】本発明の自動電力消費量減少論理ブロックを示
す。

【図８】本発明のセット電力消費量減少モード・コマン
ドの好適な実施例を示す。

【図９】本発明のデータ・レート選択レジスタ（ＤＳ
Ｒ）の好適な実施例を示す。

【図１０】本発明の自動目ざめ論理を示す。

【図１１】本発明の電力管理回路の電力消費量減少モー
ド・ラッチおよびタイマ論理を示す。

【符号の説明】

５００ 電力消費量減少論理 ５０２ ＩＤＬＥ論理 ５０３ 自動電力消費量減少論理 ５０４ 自動目ざめ論理 ５０５ 電力消費量減少最小タイマ ５０６ ＰＤ制御論理 ５０７ ＰＤモード・ラッチ ５０９ クロック発生器および発振器

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭59−146324（ＪＰ，Ａ) 特開 平５−88798（ＪＰ，Ａ) 実開 昭61−103727（ＪＰ，Ｕ) 実開 平３−74025（ＪＰ，Ｕ) 特表 平６−507989（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 1/26 - 1/32 G06F 1/04

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】 コンピュータ装置において指定機能を行
   う集積回路チップの消費電力を自動的に制御する方法で
   あって、前記チップには、その指定機能を行うコア論理
   と、チップ状態を貯え得る非コア論理、および、前記コ
   ンピュータ装置との相互作用のために必要なインターフ
   ェイスが含まれ、前記チップはクロック入力によりクロ
   ックされ且つ複数の動作状態にて動作可能であり、前記チップによって、前記チップの前記コア論理のモニ
   タを内部的に行う過程を備え 、前記チップの前記コア論理が不動作状態になった時点の
   内部的な判定を行うする過程を備え 、前記チップによって、前記チップの前記コア論理の不動
   作状態を示す前記判定に応じて、前記チップを電力消費
   量減少状態に内部的に置く過程にして、前記チップの前
   記コア論理へのクロック入力を不能にすることを含んで
   いる過程を備え 、前記チップの前記コア論理が電力消費量減少状態にある
   場合に、コンピュータ装置に対して次の状態指示を、す
   なわち、外部からアクセス可能で、前記コンピュータ装
   置からは電力供給状態に見える状態指示を発生する過程
   を備え、もって、前記コア論理が電力消費量減少状態に
   ありながら前記非コア論理へのアクセスは許容されるよ
   うになされ 、前記チップが電力消費量減少状態に置かれた後で動作を
   求める適切なリクエストを受けると、前記チップを電力
   供給状態にパワー・オンする過程にして、前記チップを
   電力消費量減少状態から脱出させるよう前記クロック入
   力を可能状態にすることが含まれている過程を備えてい
   ることを特徴とする、集積回路チップの消費電力を自動
   的に制御する 方法。
2. 【請求項２】 集積回路チップの内部動作によってチッ
   プでの消費電力を自動的に低減させる方法であって、前
   記チップは、コア論理および非コア論理を含み且つクロ
   ック入力によりクロックされ、前記チップはそのコア論
   理によって指定機能を遂行し且つコンピュータ装置との
   相互作用を行い、前記チップの非コア論理にはチップ状
   態が貯えられ、前記チップは複数の動作状態にて動作可
   能であ り、前記チップによって、前記チップの前記コア論理のモニ
   タを内部的に行う過程を備え 、前記コア論理が不動作状態になったときに、前記チップ
   自身によって、前記チップを電力消費量減少状態に内部
   的に置く過程にして、前記チップの前記コア論理へのク
   ロック入力を不能にすることを含んでいる過程を備え、
   前記チップを電力消費量減少状態から脱出させて電力供
   給状態にしなくても前記非コア論理はコンピュータ装置
   からアクセス可能にされており 、前記コア論理が電力消費量減少状態にありながら前記チ
   ップへの入力は許容されることを示す状態指示を、前記
   非コア論理に設定する過程を備え 、前記チップに設けられたインターフェイス・ピンをモニ
   タして、前記チップにコマンドまたは割り込みが送られ
   ていないかどうかを判定する過程を備え 、前記チップの前記コア論理がコンピュータ装置により求
   められているときに前記チップをパワー・オンする過程
   にして、前記状態指示を読み出して前記チップがレディ
   ー状態にあるか否かの判定を行うこと、および、前記コ
   ア論理のクッロック入力をイネーブルさせることが含ま
   れている過程を備えていることを特徴とする、チップで
   の消費電力を自動的に低減させる 方法。
3. 【請求項３】 コンピュータ装置において使用をする集
   積回路チップであって、 (a) 特定の機能を遂行するコア論理を備え、 (b) 前記コア論理に結合された非コア論理にして、集積回路の状態を格納する第１の論理回路 、前記コア論理に結合されて前記コア論理を内部的にモニ
   タする第２の論理回路 、前記第２の論理回路に結合されて前記チップの前記コア
   論理が不動作状態になった時点の判定をする第３の論理
   回路、および 前記第３の論理回路に結合されて、前記第３の論理回路
   により前記コア論理の不動作状態が示されたことに応じ
   て前記チップを電力消費量減少状態に置く第４の論理回
   路にして、前記チップの前記コア論理へのクロック入力
   を不能にするこ とを含む第４の論理回路を有している非
   コア論理を備え 、 (c) 前記コア論理を電力消費量減少状態から脱出させて
   電力供給状態にしなくても、前記非コア論理はコンピュ
   ータ装置からアクセス可能であるよう構成されており、
   且つ、前記チップが電力消費量減少状態に置かれている
   ときに、前記チップが入力を受けられる状態にあること
   を示す指示であって、外部からアクセス可能な指示が、
   前記非コア論理に格納されるよう構成されていることを
   特徴とする、集積回路チップ。
4. 【請求項４】 コンピュータ装置において指定機能の遂
   行をする集積回路であって、 (a) バスを備え、 (b) 前記バスに結合され、前記指定機能の遂行をするコ
   ア論理を備え、 (c) 前記バスに結合され、前記チップの状態を格納する
   とともに前記コンピュータ装置から受ける入力データを
   格納する非コア論理にして、複数のレジスタを有し、それらのレジスタのうちの１つ
   で、前記チップの外部からアクセス可能なレジスタに
   は、前記チップがコンピュータ装置からコマンドを受け
   得る状態にあることを示す状態指示が貯えられており 、前記コア論理に結合されて前記コア論理を内部的にモニ
   タし、不動作状態になった時点の判定をする第１の論理
   回路を有し 、前記第１の論理回路に結合されて、前記第１の論理回路
   により前記コア論理の不動作状態が示されたことに応じ
   て前記コア論理を電力消費量減少状態に置く第２の論理
   回路を有している非コア論理を備え 、 (d) 電力消費量減少状態にあっても、前記非コア論理は
   入力データを受け且つ前記複数のレジスタの幾つかはア
   クセス可能であり、前記状態指示は、電力消費量減少状
   態中にコマンドを受け得ることを示すものであることを
   特徴とする、集積回路。
5. 【請求項５】 コンピュータ装置において指定機能の遂
   行をする集積回路であって、 (a) バスを備え、 (b) 前記バスに結合され、前記指定機能の遂行をするコ
   ア論理を備え、 (c) 前記バスに結合され、前記チップの状態を格納する
   とともに前記コンピュータ装置から受ける入力データを
   格納する非コア論理にして、複数のレジスタを有し、それらのレジスタのうちの１つ
   で、前記チップの外部からアクセス可能なレジスタに
   は、前記チップがコンピュータ装置からコマンドを受け
   得る状態にあることを示す状態指示が貯えられており 、前記コア論理に結合されて前記コア論理を内部的にモニ
   タし、不動作状態になった時点の判定をする第１の論理
   回路を有し 、前記第１の論理回路に結合されて、前記第１の論理回路
   により前記コア論理の不動作状態が示されたことに応じ
   て前記コア論理を電力消費量減少状態に置く第２の論理
   回路を有し 、前記コア論理に結合され前記コア論理を動作状態へとパ
   ワーアップする第３の論理回路にして、前記チップが、
   電力消費量減少状態に置かれた後で動作を求めるリクエ
   ストを受けると、パワー・オンされて電力消費量減少状
   態から脱出するようにされている、第３の論理回路を有
   している非コア論理を備え 、 (d) 電力消費量減少状態にあっても、前記非コア論理は
   入力データを受け且つ前記複数のレジスタの幾つかはア
   クセス可能であり、前記状態指示は、電力消費量減少状
   態中にコマンドを受け得ることを示し、前記チップは、
   コンピュータ装置で実行中のソフトウエアに対して透明
   性をもって、電力消費量減少状態に移行したりそれから
   脱出したりできることを特徴とする、集積回路。