JP3617105B2 - 電子機器及びその動作モード制御方法 - Google Patents
電子機器及びその動作モード制御方法 Download PDFInfo
- Publication number
- JP3617105B2 JP3617105B2 JP05179995A JP5179995A JP3617105B2 JP 3617105 B2 JP3617105 B2 JP 3617105B2 JP 05179995 A JP05179995 A JP 05179995A JP 5179995 A JP5179995 A JP 5179995A JP 3617105 B2 JP3617105 B2 JP 3617105B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- electronic device
- power saving
- mode
- physical layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 52
- 238000001514 detection method Methods 0.000 claims description 29
- 230000006854 communication Effects 0.000 claims description 18
- 238000004891 communication Methods 0.000 claims description 18
- 230000005540 biological transmission Effects 0.000 claims description 6
- 238000005259 measurement Methods 0.000 claims description 6
- 230000008569 process Effects 0.000 claims description 5
- 230000004044 response Effects 0.000 claims description 4
- 230000008859 change Effects 0.000 claims description 3
- 230000007175 bidirectional communication Effects 0.000 claims description 2
- 230000007704 transition Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 11
- 230000009471 action Effects 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000004134 energy conservation Methods 0.000 description 1
- 238000007562 laser obscuration time method Methods 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、例えば、Ｐ１３９４シリアルバスに接続して使用する電子機器、特にその省電力化を計るための制御技術に関するものである。
【０００２】
【従来の技術】
パーソナルコンピュータ（以下「パソコン」という）、デジタルビデオテープレコーダ（以下「Ｄ−ＶＴＲ」という）、デジタルテレビジョン受信機（以下「Ｄ−ＴＶ」という）等の電子機器をＰ１３９４シリアルバスで接続し、これらの電子機器間でデジタルビデオ信号、デジタルオーディオ信号、及び制御信号の通信を行うシステムが考えられている。
【０００３】
図１２にこのようなシステムの一例を示す。この図において、電子機器Ａ〜電子機器Ｄは、前述したパソコンやＤ−ＶＴＲ等である。そして、電子機器ＡとＢ、ＢとＣ、ＣとＤとの間は、Ｐ１３９４シリアルバスのケーブル４１，４２，４３で接続されている。
【０００４】
これらのＰ１３９４シリアルケーブルの内部には二対のシールド付きツイストペアケーブル（図示せず）が設けられている。二対のツイストペアケーブルの内一対はデータの伝送に使用し、他の一対はストローブ信号の伝送に使用する。
【０００５】
図１２に示すように、各電子機器は、Ｐ１３９４シリアルバスに対して通信を行うための基本構成として、物理層コントローラ４４とＣＰＵ及びリンク層コントローラ４５を備えている。物理層コントローラ４４は、バスのイニシャライズ、データのエンコード／デコード、アービトレーション等の機能を持つ。また、ＣＰＵ及びリンク層コントローラ４５は、誤り訂正符号の生成／検出、パケットの生成／検出等のリンク層コントロール機能とアプリケーションレイヤーの機能を持つ。
【０００６】
【発明が解決しようとする課題】
前述のように構成された電子機器において、電子機器の電源プラグ（図示せず）をＡＣコンセントに接続すると、物理層コントローラ４４とＣＰＵ及びリンク層コントローラ４５に電源電圧が供給される。しかしながら、これではバスを利用するか否かにかかわらず常に物理層コントローラ４４に電源電圧が供給されているため、無駄な電力を浪費してしまうという問題点があった。
【０００７】
そこで、ユーザーの操作により、物理層コントローラに供給される電源電圧をオン／スリープ制御することが考えられている。これにより、その電子機器がバスを利用する時だけ物理層コントローラの電源をオンにできるので、消費電力の節約が可能となる。しかしながら、この場合、例えば図１２における電子機器Ｂの物理層コントローラがスリープモードになっていると、ユーザーが電子機器Ｂを手動でオンモードにしない限り電子機器Ａと電子機器Ｃとの間の通信ができないという問題点があった。
【０００８】
本発明はこのような問題点に鑑みてなされたものであって、消費電力の節約と通信路の確保を両立できる電子機器及びその動作モード制御方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
前記課題を解決するために、本発明は、２対のツイストペアケーブルが設けられたケーブルを用いたバスで接続された複数の電子機器間で双方向通信を行うシステムに用いる電子機器であって、前記バスに対する通信を行うためのインターフェースとして、前記バスのドライバ／レシーバおよびデータのエンコード／デコード処理機能を持つ物理層コントローラと、パケットの生成／検出機能を持つリンク層コントローラとを含む構成をなし、前記物理層コントローラは、前記バスで接続された相手の電子機器が前記バスの１対のツイストペアケーブルへ出力したバイアス電圧を検出する第１の手段と、前記バスの他方のツイストペアケーブルへのバイアス電圧の出力制御を行う第２の手段とを備えると共に、該第２の手段がバイアス電圧を出力し、通常の動作を行う通常動作モードと、該第２の手段がバイアス電圧を出力しない省電力モードとを有し、前記バスで接続された相手の電子機器の物理層コントローラに対して、省電力モードになるよう指示する信号を送受信する手段と、所定時間を計測する時間計測手段とを備え、前記物理層コントローラが前記省電力モードである場合には、前記電子機器内において自ら前記通常モードに移行するべき要因が発生したとき、あるいは、前記第１の手段が前記バイアス電圧を検出したときに、前記省電力モードから前記通常動作モードに変化し、前記物理層コントローラが前記通常動作モードであり、前記省電力モードになるよう指示する信号を送信する場合には、前記信号を送信した後に、自らも前記省電力モードに移行し、前記物理層コントローラが前記通常動作モードであり、前記省電力モードになるよう指示する信号を受信した場合には、前記省電力モードに移行し、前記物理層コントローラが前記通常モードから前記省電力モードへ移行するときには、前記第２の手段は前記バイアス電圧の出力を止め、前記時間計測手段による時間計測を起動し、バスの状況が安定するまでの遅延時間が経過するまで待つという一時的な状態を経てから、前記省電力モードへ移行することを特徴とするものである。
【００１０】
また、本発明は、２対のツイストペアケーブルが設けられたケーブルを用いたバスで接続された複数の電子機器間で通信を行うシステムに用いる電子機器の動作モード制御方法であって、前記電子機器は、前記バスに対する通信を行うためのインターフェースとして、前記バスのドライバ／レシーバおよびデータのエンコード／デコード処理機能を持つ物理層コントローラと、パケットの生成／検出機能を持つリンク層コントローラとを含む構成をなし、前記バスで接続された相手の電子機器が前記バスの１対のツイストペアケーブルへ出力したバイアス電圧を検出する検出工程と、前記検出工程で、前記バスで接続された相手の電子機器が前記バスの１対のツイストペアケーブルへ出力したバイアス電圧を検出したときに、自分の動作モードを前記バスの他方のツイストペアケーブルに前記バイアス電圧を出力しない省電力モードから前記バスの他方のツイストペアケーブルに前記バイアス電圧を出力する通常動作モードに変化させる工程とを有し、前記物理層コントローラが前記省電力モードである場合には、前記電子機器内において自ら前記通常モードに移行するべき要因が発生したとき、あるいは、前記バイアス電圧を検出したときに、前記省電力モードから前記通常動作モードに変化し、前記物理層コントローラが前記通常動作モードであり、前記省電力モードになるよう指示する信号を送信する場合には、前記信号を送信した後に、自らも前記省電力モードに移行し、前記物理層コントローラが前記通常動作モードであり、前記省電力モードになるよう指示する信号を受信した場合には、前記省電力モードに移行し、前記物理層コントローラが前記通常モードから前記省電力モードへ移行するときには、前記第２の手段は前記バイアス電圧の出力を止め、バスの状況が安定するまでの所定時間の遅延時間が経過するまで待つという一時的な状態を経てから、前記省電力モードへ移行することを特徴とするものである。
【００１１】
さらに、本発明は、バスで接続された複数の電子機器間で通信を行うシステムに用いる電子機器であって、バスで接続された相手の電子機器が自分に宛てた所定のコマンドを検出する第３の手段をさらに備え、第３の手段が所定のコマンドを検出したときに、通常動作モードから省電力モードに変化することを特徴とするものである。
【００１２】
また、本発明は、バスで接続された複数の電子機器間で通信を行うシステムに用いる電子機器の動作モード制御方法であって、バスで接続された相手の電子機器が自分に宛てた所定のコマンドを検出したときに、自分の動作モードを通常動作モードから省電力モードに変化させることを特徴とするものである。
【００１３】
ここで、前記所定のコマンドは、システム内の所定の電子機器が他の全ての電子機器に対してバスの使用希望の有無を問い合わせ、他の全ての電子機器からバス使用希望がない旨の返答を受けたときには、他の全ての電子機器に対して送信される。そして、前記所定の電子機器になる能力を有する機器は、システム内に唯一でも複数でもよい。
【００１４】
また、前記所定のコマンドは、システム内の任意の電子機器がユーザーの指令を受けたときに、その電子機器から他の電子機器に対して送信される。
そして、各電子機器は所定のコマンドを検出したときは、所定時間内はバスで接続された相手の電子機器がバスへ出力したバイアス電圧の検出を行わないようする。
【００１５】
さらに、本発明においては、各電子機器は、自ら通常動作モードになったときに、第１の手段がバイアス電圧を検出しない場合には、第２の手段がバイアス電圧を出力しながら、内部の回路を停止させた省電力モードに変化するように構成した。
【００１６】
【作用】
本発明によれば、各電子機器は、バスで接続された相手の電子機器がバスへ出力したバイアス電圧を検出したときに、自分の動作モードをバスにバイアス電圧を出力しない省電力モードからバスにバイアス電圧を出力する通常動作モードに変化させる。
【００１７】
また、本発明によれば、各電子機器は、バスで接続された相手の電子機器が自分に宛てた所定のコマンドを検出したときに、自分の動作モードを通常動作モードから省電力モードに変化させる。
【００１８】
【実施例】
以下本発明の実施例について図面を参照しながら、
〔１〕バスに出力されたバイアス電圧を検出するための構成
〔２〕物理層コントローラの動作モード
（１）オンモード
（２）スリープモード
（３）ディレーモード
の順序で詳細に説明する。
【００１９】
〔１〕バスに出力されたバイアス電圧を検出するための構成
図１は本発明に係る電子機器（以下「電子機器」を「機器」と略す）が自身及びＰ１３９４シリアルバスのケーブルで直接接続された相手機器の物理層コントローラがバスに出力したバイアス電源を検出するための構成を説明する図である。
【００２０】
図１において、物理層コントローラ１と２は、Ｐ１３９４シリアルバスのケーブルの内部に設けられたツイストペアケーブル３及び４により直接接続されている。ツイストペアケーブル３及び４の一方はデータの双方向伝送に使用され、他の一方はストローブ信号の双方向伝送に使用されることは従来技術の説明で前述したとおりである。物理層コントローラ１は、抵抗を介してツイストペアケーブル３上にバイアス電圧Ｖｂを供給するように構成され、ツイストペアケーブル４上のバイアス電圧を抵抗を介して検出するように構成されている。一方、物理層コントローラ２は、抵抗を介してツイストペアケーブル４上にバイアス電圧Ｖｂを供給するように構成され、ツイストペアケーブル３上のバイアス電圧を抵抗を介して検出するように構成されている。
【００２１】
〔２〕物理層コントローラの動作モード
各物理層コントローラ１，２は、（１）オンモード（通常動作モード）、（２）、スリープモード（省電力モード）（３）ディレーモード、の三つの動作モードを持っている。
【００２２】
オンモードは、物理層コントローラが通常の動作を行うモードである。このモードでは、バスにバイアス電圧を出力し、かつバスに接続されている相手の機器がバスへ出力したバイアス電圧を検出する。
【００２３】
スリープモードでは、物理層コントローラは、バイアス電圧Ｖｂを出力しない。そして、バイアス電圧の検出以外の動作を行わない。このモードでは物理層コントローラがスリープ状態になっており、消費電力が少ない。
【００２４】
そして、ディレーモードは、オンモードからスリープモードへ移行する時に一時的にとるモードであって、バイアス電圧Ｖｂを出力せず、かつバイアス電圧の検出を一定時間行わない。このディレーモードの意義については後述する。
【００２５】
以下各モードについて順番に説明する。
（１）オンモード
本発明では、物理層コントローラをオンモードにする手順として、▲１▼自らオンモードになる、▲２▼バス上のバイアス電圧を検出してオンモードになる、の２通りがある。以下順番に説明する。
【００２６】
▲１▼自らオンモードになる
バスを使用したい機器は自らオンモードになることができる。例えば図１において、物理層コントローラ１を有する機器がＤ−ＶＴＲであり、物理層コントローラ２を有する機器がＤ−ＴＶであって、前者の再生信号を後者で表示するような場合、ユーザーの再生ボタン操作により、物理層コントローラ１は自らオンモードになる。
【００２７】
▲２▼バス上のバイアス電圧を検出してオンモードになる
一つの機器の物理層コントローラがオンモードになり、バイアス電圧Ｖｂを出力すると、ツイストペアケーブルで直接接続された相手の機器の物理層コントローラはそれを検出してオンモードになる。図１の場合、例えば物理層コントローラ１がオンモードになり、ツイストペアケーブル上にバイアス電圧Ｖｂを供給すると、その電圧が物理層コントローラ２において検出され、物理層コントローラ２もオンモードになる。逆に、物理層コントローラ２が先にオンモードになった場合には、物理層コントローラ１がツイストペアケーブル４上のバイアス電圧を検出してオンモードになる。したがって、図１２に示したようなシステムの場合、図２に示すように、全部の機器がスリープモードの状態から機器Ａが最初にオンモードになると、時間の経過とともに次々と隣の機器Ｂ，Ｃ，Ｄが連鎖的にオンモードになる。
【００２８】
次に、前述した動作を実現するための回路構成を説明する。図３は、物理層コントローラの内部構成の一例を示すブロック図である。物理層コントローラ１２は、内部バス１３によりＣＰＵ及びリンク層コントローラ１１と接続されている。また、外部バス（Ｐ１３９４シリアルバス）のケーブルにより他の機器と接続されている。
【００２９】
物理層コントローラ１２内には、外部バスに対して信号を送受信するための回路として、外部バス１４に接続されたドライバ及びレシーバ１５と、このドライバ及びレシーバ１５に接続されたエンコーダ及びデコーダ１６を備えている。ドライバ及びレシーバ１５は外部バス１４に対して信号の送受信を行う。また、エンコーダ及びデコーダ１６は送信信号の符号化及び受信信号の復号化を行う。エンコーダ及びテコーダ１６は、さらに内部バス１３を介してＣＰＵ及びリンクコントローラ１１と通信を行う。これらは、物理層コントローラ１２をオンモードにする動作とは関係ないが、後述するようにスリープモードにするために必要である。
【００３０】
次に、図３においてツイストペアケーブル上のバイアス電圧を検出して物理層コントローラをオンモードにするための構成について説明する。物理層コントローラ１２内には、このための構成として、外部バス上のバイアス電圧を検出するバイアス検出回路１７と、バイアス検出回路１７から出力されるバイアス検出出力と後述する定電圧回路１９から出力される基準電圧とを比較し、比較結果を出力する比較器１８と、図示しない電源回路により生成され端子Ｔ１から入力される電圧Ｖｃｃから基準電圧Ｖｒｅｆを生成すると共に後述するバイアス出力制御回路２１へバイアス電圧を供給する定電圧回路１９と、比較器１８の比較出力を内部バス１３を介してＣＰＵ及びリンクコントローラ１１へ送ると共にＣＰＵ及びリンクコントローラ１１から送られて来るバイアス出力指令をバイアス出力制御回路２１へ伝えるバイアス入出力制御回路２０と、バイアス入出力制御回路２０から送られて来るバイアス出力指令をもとに、定電圧回路１９が生成するバイアス電圧を端子Ｔ２へ出力するようにオン／オフ制御するバイアス出力制御回路２１を備えている。
【００３１】
次に、物理層コントローラ１２がツイストペアケーブル上のバイアス電圧を検出してオンモードになる動作について説明する。図３に示した構成において、外部バス１４で接続された相手機器の物理層コントローラがオンモードになり、外部バス１４内のツイストペアケーブル上にバイアス電圧を供給すると、このバイアス電圧はバイアス検出回路１７により検出され比較器１８へ入力される。相手機器の物理層コントローラがオンモードの時には、バイアス検出入力と基準電圧Ｖｒｅｆとが一致するので、比較器１８は一致信号をバイアス入出力制御回路２０へ送る。バイアス入出力制御回路２０は一致出力をＣＰＵ及びリンクコントローラ１１へ送る。ＣＰＵ及びリンクコントローラ１１は、この一致出力を見ることにより接続相手機器の物理層コントローラがバス上にバイアス電圧を供給していることを知ると、自分の物理層コントローラ１２からバイアス電圧を出力するための指令信号をバイアス入出力制御回路２０へ送る。バイアス入出力制御回路２０は、この指令信号を受け取ると、バイアス出力制御回路２１に対して、定電圧回路１９が生成したバイアス電圧を端子Ｔ２へ出力するように指令する。この結果、定電圧回路１９が生成したバイアス電圧がバイアス出力制御回路２１を通過し、端子Ｔ２から外部バス１４のツイストペアケーブルへ供給される。
【００３２】
図４はツイストペアケーブル上のバイアス電圧を検出して物理層コントローラをオンモードにするための他の構成例を示す。この構成例においては、物理層コントローラ３２の内部のバイアス検出回路（図示せず）で検出されたバイアス検出出力と基準電圧Ｖｒｅｆを比較し、比較結果を出力する比較器３３と、物理層コントローラ３２の内部で生成されたバイアス電圧をオン／オフ制御するスイッング回路３４が、物理層コントローラ３２の外部に設けられている。
【００３３】
比較器３３はバイアス検出出力と基準電圧Ｖｒｅｆとを比較し、比較出力をＣＰＵ及びリンクコントローラ３１へ送る。ＣＰＵ及びリンクコントローラ３１は、比較器３３の比較出力をもとにスイッチング回路３４をオン／オフ制御する。すなわち、バイアス検出入力が基準電圧Ｖｒｅｆと一致している時には、スイッチング回路３４をオンにする。スイッチング回路３４がオンになると、物理層コントローラ３２の内部で生成されたバイアス電圧がツイストペアケーブルへ供給される。
【００３４】
換言すれば、本実施例は、図３における比較器１８とバイアス出力制御回路２１を物理層コントローラの外部に設け、それらをＣＰＵ及びリンクコントローラと制御線を介して接続したものである。
【００３５】
（２）スリープモード
以上物理層コントローラをオンモードにする手順に関して説明したが、次にスリープモードにする手順について説明する。
【００３６】
本発明に係る機器は、物理層コントローラをスリープモードにするために基本的に二つの機能を持っている。一つは、物理層コントローラをスリープモードにするコマンド（以下「ＰＨＹ−ＳＬＥＥＰコマンド」という）を定義し、各機器はこのコマンドを受けた場合には自身の物理層コントローラをスリープモードにする。他の一つは、バス上の少なくとも一つの機器に、上位プロトコルによりバス上の全機器のステータスを把握し、どの機器もバスを使用する予定のない場合にＰＨＹ−ＳＬＥＥＰコマンドを送信する機能を持たせることである。これらの機能は、図３に示したＣＰＵ及びリンク層コントローラ１１内のアプリケーションソフトにより実行される。
【００３７】
次に、このような機能を持つ機器がスリープモードになるための手順について説明する。機器がスリープモードになるのは、その機器がバスを使用する予定のないときであるが、図２を参照しながら説明したように、システム内に一個でもオンモードの機器があると全機器がオンモードになるから、機器がスリープモードになるためには、システム内の全機器がバスを使用する予定のない時である。
【００３８】
そこで、本発明では、全機器がバスを使用する予定のないことを知るための手順として第１〜第４の手順を設けた。
まず、第１の手順では、システム内にシステム全体の機器のバス使用状況を管理する機器（バスマネージャー：以下「ＢＭ」という）を設け、ＢＭが各機器に対してバス使用希望の有無を定期的（例、１０分間隔）に問い合わせるようにする。バスを使用する予定がなく自らスリープモードになりたい機器はその旨返答する。ＢＭは全機器からバスを使用したくない旨の返答を受けた場合に、各機器に対してＰＨＹ−ＳＬＥＥＰコマンドを送信する。ＰＨＹ−ＳＬＥＥＰコマンドを受けた機器は自分の物理層コントローラをスリープモードにする。ＰＨＹ−ＳＬＥＥＰコマンドを送信した後、ＢＭ自身の物理層コントローラもスリープモードになる。
【００３９】
図５はこの場合の通信手順を示す図である。この図では、機器ＡがＢＭであり、順次機器Ｂ，Ｃ，Ｄに対してバス使用希望の有無を問い合わせ、全機器がバスを使用したくない旨返答した後に、順次機器Ｂ，Ｃ，ＤへＰＨＹ−ＳＬＥＥＰコマンドを送信している。
【００４０】
図６はこの場合のＢＭの動作を示すフローチャートである。まず、ステップＳ１では、ＢＭも含めて全ての機器の物理層コントローラがオンモードになっていることを示す。ステップＳ２〜Ｓ４は、図５の通信手順に示す動作に対応する処理である。ステップＳ５は、ＢＭも含めてシステム内の全ての機器の物理層コントローラがスリープモードになっている状態を示す。そして、ステップＳ６は、ＢＭの物理層コントローラがスリープモードになった後、ツイストペアケーブル上のバイアス電圧を検出する処理を示す。そして、１台でもオンモードになった機器があると、全ての機器がオンモードになるのでステップＳ１へ移る。
【００４１】
第２の手順では、システム内に前述したＢＭの機能を有する機器を複数台設けておき、ユーザーの設定等により機器を定め、この機器が前述したＢＭと同じ動作を行うものである。例えばシステム内の全機器がこの機能を有するようにした場合には、スリープモードになりたい機器は、バス上の他の全機器に対してバス使用希望の有無を定期的に問い合わせる。そして、他の全機器からバスを使用したくない旨の返答を受けた場合に、各機器に対してＰＨＹ−ＳＬＥＥＰコマンドを送信し、その後自らもスリープモードになる。この場合の通信手順及び動作フローは前述した第１の手順の場合と実質的に同様である。
【００４２】
第３の手順では、スリープモードになりたくない機器は、システム内の他の全機器に対して定期的（例、１０分間隔）に自分が起きていたい（オンモードでいたい）旨を示すパケットを同報通信により送信しておく。図７は機器Ａがこのパケットを送信している場合の手順を示す。各機器はバス上にこのパケットが流れていない時は、バスを使用する予定の機器がないことが分かる。そこで、第１の手順におけるＢＭ、あるいは第２の手順におけるＢＭの機能を有する機器は、このパケットがバス上にないことを検出した時に、他の機器に対してＰＨＹ−ＳＬＥＥＰコマンドを送信する。つまり、本手順は、第１、第２の手順のように、バスを使用する予定のないことを問い合わせに対して返答するのではなく、自ら知らせる点が特徴である。
【００４３】
第４の手順では、システム内に予め一つの機器を定め、その機器にシステム内の全機器がスリープモードになりたいか否かを登録するレジスタ（以下「スリープレジスタ」という）を設けておく。そして、このスリープレジスタを設けた機器のバス上のアドレスを予め全ての機器に知らせておく。スリープモードになりたい機器は、そのレジスタに自分のフラグを立てる。そして、スリープモードになりたい機器は、自分以外の全ての機器がスリープモードになりたいかどうかを、そのフラグを見て判断し、自分以外の全ての機器がスリープモードになりたい場合は、ＰＨＹ−ＳＬＥＥＰコマンドを全ての機器に送信する。そして、その後自身もスリープモードになる。
【００４４】
図８はこの場合の手順の一例を示す。この図では、機器Ｄにスリープレジスタが設けられており、機器Ｂがスリープモードになりたいので、機器Ｄのスリープレジスタのフラグを見にいき、全ての機器のフラグを立っていることを確認した後、機器Ａ，Ｃ，ＤにＰＨＹ−ＳＬＥＥＰコマンドを送信している。
【００４５】
以上システム内の全機器がバスを使用する予定のないことを知るための手順について説明した。本発明では、さらにユーザーの指令した機器が他の全機器に対してＰＨＹ−ＳＬＥＥＰコマンドを送信する手順を設けた。この場合の通信手順の一例を図９に示す。この図では、ユーザーが機器Ｄに対してスリープ指令を与える。これにより、機器Ｄは機器Ｃ，Ｂ，Ａに対してＰＨＹ−ＳＬＥＥＰコマンドを送信した後、自らもスリープモードとなる。
【００４６】
ただし、この手順には優先順位が存在し、アプリケーションによってはスリープモードに設定できないようにしておく。例えば、他の機器が録画、ダビング等を行っている時は、機器ＤからＰＨＹ−ＳＬＥＥＰコマンドを受け取ってもスリープモードに設定できないようにしておく。したがって、このような場合には、録画、ダビング等を行っていない機器が瞬間的にスリープモードになっても、スリープモードにならない機器があるため、結局全ての機器がオンモードに戻ってしまうことになる。
【００４７】
また、本発明では、機器が自らオンモードになった後、バスに接続されていないことを検出して自らスリープ状態になる手順を設けた。この手順における機器の動作フロー（サブルーチン）を図１０に示す。
【００４８】
まず、ステップＳ１１でカウンタを０にする。なお、このカウンタは図３のＣＰＵ及びリンクコントローラ１１内に設けられている。次に、ステップＳ１２で、バイアス出力をオンにする。すなわち、図３においては、ＣＰＵ及びリンクコントローラ１１がバイアス入出力制御回路２０に対して、バイアス出力指令を送る。
【００４９】
次に、ステップＳ１３で、時間Ｔｄ１待った後、ステップＳ１４でカウンタを１インクリメントする。そして、Ｓ１５でバイアス検出入力を見て、Ｓ１６でそのレベルを判定する。そして、ハイレベルであれば、自らオンモードになる（Ｓ１７）。これらのステップの作用は、自分がバイアスを出力した後、自分がバスに接続されているか否かを判定するものである。つまり、自分がバスに接続されていれば、図２を参照しながら説明した通り、バスに接続されている他の機器もオンモードになるから、バイアス検出入力はハイレベルになり、図３の比較器１８は一致信号を出力する。これに対し、もし自分がバスに接続されていなければ、他の機器の物理層コントローラがバスへ供給したとしても、そのバイアス電圧を検出できないから、バイアス検出入力はローレベルとなり、比較器１８は一致信号を出力しない。
【００５０】
前記したステップＳ１３〜Ｓ１６は、カウンタが３になる迄、すなわち自分がオンモードになってから、Ｔｄ１の３倍の時間迄行う。それでも、バイアス入力がハイにならない時は、自分がバスに接続されていないと判定し、自らスリープモードになる（Ｓ１８，１９）。
【００５１】
（３）ディレイモード
このモードは、オンモードの機器がＰＨＹ−ＳＬＥＥＰコマンドを受け取ることによりスリープモードに移行する時に、一時的になるモードである。このモードにいる時間Ｔは、少なくともシステム全体がオフになる迄である。このモードを設けないと、他の機器からのＰＨＹ−ＳＬＥＥＰコマンドを受け、スリープモードになった後、システム内にまだスリープモードに移行していない機器が存在するとその機器からのバイアス電圧により、オンモードに戻ってしまうおそれがあるので、それを回避するために設けたものである。
【００５２】
このモードの動作フロー（サブルーチン）の一例を図１１に示す。まず、ＰＨＹ−ＳＬＥＥＰコマンドを受け取ることにより、サブルーチンがスタートする。最初のステップＳ２１で、遅延時間のカウンタＴｄｌｙ＝０に設定し、次に、バス上のバイアス検出入力を無視するモードになり、かつ自分のバイアス出力を０にする（ステップＳ２２，２３）。ここで、バス上のバイアス検出入力を無視するとは、図３のＣＰＵ及びリンクコントローラ１１のＣＰＵが、ＰＨＹ１２内の比較器１８とバイアス入出力制御回路２０から送られて来る信号を無視するということである。この状態から、カンウタＴｄｌｙのカンウト値が前記時間Ｔに達すると、バイアス検出入力を見るモードになる（ステップＳ２４，２５）。そして、このサブルーチンをを抜ける。
【００５３】
なお、前記実施例はシステム内の全機器がＣＰＵ及びリンク層コントローラを有するものであったが、システム内のルータのような物理層コントローラのみ有する機器が存在するシステムもある。その場合には、ＰＨＹ−ＳＬＥＥＰコマンドにより物理層コントローラをスリープモードに設定することはできないので、ハードスイッチ等により物理層コントローラを強制的にスリープモードにすればよい。
【００５４】
【発明の効果】
以上説明したように、本発明によれば、定期的にシステム上の機器の状態を把握して必要に応じてシステムの全機器を省電力モードにさせる機能を持たせたので、システムの使用電力が最小限に抑えられて、省エネルギー化を推進することができる。
【００５５】
また、本発明によれば、システム内の各機器は、省電力モード時に、他の機器がバスへ出力したバイアス電圧を検出して自分の動作モードを省電力モードから通常動作モードに変化させ、自分もバスへバイアス電圧を出力するようにしたので、システム内の機器が１台でも通常動作モードになれは、全機器が連鎖的に省電力モードから通常モードに変化する。このため、従来の問題点であった途中の機器がオフになっているため通信ができないという事態を回避できる。
【００５６】
さらに、システム内の他の機器から省電力モードを指令するコマンドを受けた機器は、所定時間はバイアス電圧を検出しないようにしたので、他の機器がバイアス電圧をオフにする前に自分が検知して通常動作モードに戻ってしまうことを防止できる。
【図面の簡単な説明】
【図１】本発明に係る機器が自身及びＰ１３９４シリアルバスのケーブルで直接接続された相手機器の物理層コントローラの電源を制御する原理を説明する図である。
【図２】一台の機器がオンモードになった時に、他の機器が連鎖的にオンモードになるようすを示す図である。
【図３】ツイストペアケーブル上のバイアス電圧を検出して物理層コントローラをオンモードにするための構成例を示す図である。
【図４】ツイストペアケーブル上のバイアス電圧を検出して物理層コントローラをオンモードにするための他の構成例を示す図である。
【図５】ＢＭが他の全機器に対してバス使用希望の有無を問い合わせた後、ＰＨＹ−ＳＬＥＥＰコマンドパケットを送信する手順を示す図である。
【図６】図５の通信手順を実行する場合のＢＭの動作を示すフローチャートである。
【図７】オンモードでいたいことを示すパケットを同報している場合の手順の一例を示す図である。
【図８】スリープレジスタの内容を問い合わせたのち、ＰＨＹ−ＳＬＥＥＰコマンドパケットを送信する手順の一例を示す図である。
【図９】ユーザーの指令により強制的にスリープモードになる場合の通信手順の一例を示す図である。
【図１０】自らオンモードになった後、バスに接続されていないことを検出して自らスリープ状態になる場合の動作を示すフローチャートである。
【図１１】ディレーモードの動作の一例を示すフローチャートである。
【図１２】複数の機器をＰ１３９４シリアルバスで接続し、通信を行うシステムの一例を示す図である。
【符号の説明】
１，２，１２，３２，４４…物理層コントローラ、１１，３１，４４…ＣＰＵ及びリンク層コントローラ、１７…バイアス検出回路、１８，３３…比較器、１９…定電圧回路、２０…バイアス入出力制御回路、２１…バイアス出力制御回路、３４…スイッチング回路
【産業上の利用分野】
本発明は、例えば、Ｐ１３９４シリアルバスに接続して使用する電子機器、特にその省電力化を計るための制御技術に関するものである。
【０００２】
【従来の技術】
パーソナルコンピュータ（以下「パソコン」という）、デジタルビデオテープレコーダ（以下「Ｄ−ＶＴＲ」という）、デジタルテレビジョン受信機（以下「Ｄ−ＴＶ」という）等の電子機器をＰ１３９４シリアルバスで接続し、これらの電子機器間でデジタルビデオ信号、デジタルオーディオ信号、及び制御信号の通信を行うシステムが考えられている。
【０００３】
図１２にこのようなシステムの一例を示す。この図において、電子機器Ａ〜電子機器Ｄは、前述したパソコンやＤ−ＶＴＲ等である。そして、電子機器ＡとＢ、ＢとＣ、ＣとＤとの間は、Ｐ１３９４シリアルバスのケーブル４１，４２，４３で接続されている。
【０００４】
これらのＰ１３９４シリアルケーブルの内部には二対のシールド付きツイストペアケーブル（図示せず）が設けられている。二対のツイストペアケーブルの内一対はデータの伝送に使用し、他の一対はストローブ信号の伝送に使用する。
【０００５】
図１２に示すように、各電子機器は、Ｐ１３９４シリアルバスに対して通信を行うための基本構成として、物理層コントローラ４４とＣＰＵ及びリンク層コントローラ４５を備えている。物理層コントローラ４４は、バスのイニシャライズ、データのエンコード／デコード、アービトレーション等の機能を持つ。また、ＣＰＵ及びリンク層コントローラ４５は、誤り訂正符号の生成／検出、パケットの生成／検出等のリンク層コントロール機能とアプリケーションレイヤーの機能を持つ。
【０００６】
【発明が解決しようとする課題】
前述のように構成された電子機器において、電子機器の電源プラグ（図示せず）をＡＣコンセントに接続すると、物理層コントローラ４４とＣＰＵ及びリンク層コントローラ４５に電源電圧が供給される。しかしながら、これではバスを利用するか否かにかかわらず常に物理層コントローラ４４に電源電圧が供給されているため、無駄な電力を浪費してしまうという問題点があった。
【０００７】
そこで、ユーザーの操作により、物理層コントローラに供給される電源電圧をオン／スリープ制御することが考えられている。これにより、その電子機器がバスを利用する時だけ物理層コントローラの電源をオンにできるので、消費電力の節約が可能となる。しかしながら、この場合、例えば図１２における電子機器Ｂの物理層コントローラがスリープモードになっていると、ユーザーが電子機器Ｂを手動でオンモードにしない限り電子機器Ａと電子機器Ｃとの間の通信ができないという問題点があった。
【０００８】
本発明はこのような問題点に鑑みてなされたものであって、消費電力の節約と通信路の確保を両立できる電子機器及びその動作モード制御方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
前記課題を解決するために、本発明は、２対のツイストペアケーブルが設けられたケーブルを用いたバスで接続された複数の電子機器間で双方向通信を行うシステムに用いる電子機器であって、前記バスに対する通信を行うためのインターフェースとして、前記バスのドライバ／レシーバおよびデータのエンコード／デコード処理機能を持つ物理層コントローラと、パケットの生成／検出機能を持つリンク層コントローラとを含む構成をなし、前記物理層コントローラは、前記バスで接続された相手の電子機器が前記バスの１対のツイストペアケーブルへ出力したバイアス電圧を検出する第１の手段と、前記バスの他方のツイストペアケーブルへのバイアス電圧の出力制御を行う第２の手段とを備えると共に、該第２の手段がバイアス電圧を出力し、通常の動作を行う通常動作モードと、該第２の手段がバイアス電圧を出力しない省電力モードとを有し、前記バスで接続された相手の電子機器の物理層コントローラに対して、省電力モードになるよう指示する信号を送受信する手段と、所定時間を計測する時間計測手段とを備え、前記物理層コントローラが前記省電力モードである場合には、前記電子機器内において自ら前記通常モードに移行するべき要因が発生したとき、あるいは、前記第１の手段が前記バイアス電圧を検出したときに、前記省電力モードから前記通常動作モードに変化し、前記物理層コントローラが前記通常動作モードであり、前記省電力モードになるよう指示する信号を送信する場合には、前記信号を送信した後に、自らも前記省電力モードに移行し、前記物理層コントローラが前記通常動作モードであり、前記省電力モードになるよう指示する信号を受信した場合には、前記省電力モードに移行し、前記物理層コントローラが前記通常モードから前記省電力モードへ移行するときには、前記第２の手段は前記バイアス電圧の出力を止め、前記時間計測手段による時間計測を起動し、バスの状況が安定するまでの遅延時間が経過するまで待つという一時的な状態を経てから、前記省電力モードへ移行することを特徴とするものである。
【００１０】
また、本発明は、２対のツイストペアケーブルが設けられたケーブルを用いたバスで接続された複数の電子機器間で通信を行うシステムに用いる電子機器の動作モード制御方法であって、前記電子機器は、前記バスに対する通信を行うためのインターフェースとして、前記バスのドライバ／レシーバおよびデータのエンコード／デコード処理機能を持つ物理層コントローラと、パケットの生成／検出機能を持つリンク層コントローラとを含む構成をなし、前記バスで接続された相手の電子機器が前記バスの１対のツイストペアケーブルへ出力したバイアス電圧を検出する検出工程と、前記検出工程で、前記バスで接続された相手の電子機器が前記バスの１対のツイストペアケーブルへ出力したバイアス電圧を検出したときに、自分の動作モードを前記バスの他方のツイストペアケーブルに前記バイアス電圧を出力しない省電力モードから前記バスの他方のツイストペアケーブルに前記バイアス電圧を出力する通常動作モードに変化させる工程とを有し、前記物理層コントローラが前記省電力モードである場合には、前記電子機器内において自ら前記通常モードに移行するべき要因が発生したとき、あるいは、前記バイアス電圧を検出したときに、前記省電力モードから前記通常動作モードに変化し、前記物理層コントローラが前記通常動作モードであり、前記省電力モードになるよう指示する信号を送信する場合には、前記信号を送信した後に、自らも前記省電力モードに移行し、前記物理層コントローラが前記通常動作モードであり、前記省電力モードになるよう指示する信号を受信した場合には、前記省電力モードに移行し、前記物理層コントローラが前記通常モードから前記省電力モードへ移行するときには、前記第２の手段は前記バイアス電圧の出力を止め、バスの状況が安定するまでの所定時間の遅延時間が経過するまで待つという一時的な状態を経てから、前記省電力モードへ移行することを特徴とするものである。
【００１１】
さらに、本発明は、バスで接続された複数の電子機器間で通信を行うシステムに用いる電子機器であって、バスで接続された相手の電子機器が自分に宛てた所定のコマンドを検出する第３の手段をさらに備え、第３の手段が所定のコマンドを検出したときに、通常動作モードから省電力モードに変化することを特徴とするものである。
【００１２】
また、本発明は、バスで接続された複数の電子機器間で通信を行うシステムに用いる電子機器の動作モード制御方法であって、バスで接続された相手の電子機器が自分に宛てた所定のコマンドを検出したときに、自分の動作モードを通常動作モードから省電力モードに変化させることを特徴とするものである。
【００１３】
ここで、前記所定のコマンドは、システム内の所定の電子機器が他の全ての電子機器に対してバスの使用希望の有無を問い合わせ、他の全ての電子機器からバス使用希望がない旨の返答を受けたときには、他の全ての電子機器に対して送信される。そして、前記所定の電子機器になる能力を有する機器は、システム内に唯一でも複数でもよい。
【００１４】
また、前記所定のコマンドは、システム内の任意の電子機器がユーザーの指令を受けたときに、その電子機器から他の電子機器に対して送信される。
そして、各電子機器は所定のコマンドを検出したときは、所定時間内はバスで接続された相手の電子機器がバスへ出力したバイアス電圧の検出を行わないようする。
【００１５】
さらに、本発明においては、各電子機器は、自ら通常動作モードになったときに、第１の手段がバイアス電圧を検出しない場合には、第２の手段がバイアス電圧を出力しながら、内部の回路を停止させた省電力モードに変化するように構成した。
【００１６】
【作用】
本発明によれば、各電子機器は、バスで接続された相手の電子機器がバスへ出力したバイアス電圧を検出したときに、自分の動作モードをバスにバイアス電圧を出力しない省電力モードからバスにバイアス電圧を出力する通常動作モードに変化させる。
【００１７】
また、本発明によれば、各電子機器は、バスで接続された相手の電子機器が自分に宛てた所定のコマンドを検出したときに、自分の動作モードを通常動作モードから省電力モードに変化させる。
【００１８】
【実施例】
以下本発明の実施例について図面を参照しながら、
〔１〕バスに出力されたバイアス電圧を検出するための構成
〔２〕物理層コントローラの動作モード
（１）オンモード
（２）スリープモード
（３）ディレーモード
の順序で詳細に説明する。
【００１９】
〔１〕バスに出力されたバイアス電圧を検出するための構成
図１は本発明に係る電子機器（以下「電子機器」を「機器」と略す）が自身及びＰ１３９４シリアルバスのケーブルで直接接続された相手機器の物理層コントローラがバスに出力したバイアス電源を検出するための構成を説明する図である。
【００２０】
図１において、物理層コントローラ１と２は、Ｐ１３９４シリアルバスのケーブルの内部に設けられたツイストペアケーブル３及び４により直接接続されている。ツイストペアケーブル３及び４の一方はデータの双方向伝送に使用され、他の一方はストローブ信号の双方向伝送に使用されることは従来技術の説明で前述したとおりである。物理層コントローラ１は、抵抗を介してツイストペアケーブル３上にバイアス電圧Ｖｂを供給するように構成され、ツイストペアケーブル４上のバイアス電圧を抵抗を介して検出するように構成されている。一方、物理層コントローラ２は、抵抗を介してツイストペアケーブル４上にバイアス電圧Ｖｂを供給するように構成され、ツイストペアケーブル３上のバイアス電圧を抵抗を介して検出するように構成されている。
【００２１】
〔２〕物理層コントローラの動作モード
各物理層コントローラ１，２は、（１）オンモード（通常動作モード）、（２）、スリープモード（省電力モード）（３）ディレーモード、の三つの動作モードを持っている。
【００２２】
オンモードは、物理層コントローラが通常の動作を行うモードである。このモードでは、バスにバイアス電圧を出力し、かつバスに接続されている相手の機器がバスへ出力したバイアス電圧を検出する。
【００２３】
スリープモードでは、物理層コントローラは、バイアス電圧Ｖｂを出力しない。そして、バイアス電圧の検出以外の動作を行わない。このモードでは物理層コントローラがスリープ状態になっており、消費電力が少ない。
【００２４】
そして、ディレーモードは、オンモードからスリープモードへ移行する時に一時的にとるモードであって、バイアス電圧Ｖｂを出力せず、かつバイアス電圧の検出を一定時間行わない。このディレーモードの意義については後述する。
【００２５】
以下各モードについて順番に説明する。
（１）オンモード
本発明では、物理層コントローラをオンモードにする手順として、▲１▼自らオンモードになる、▲２▼バス上のバイアス電圧を検出してオンモードになる、の２通りがある。以下順番に説明する。
【００２６】
▲１▼自らオンモードになる
バスを使用したい機器は自らオンモードになることができる。例えば図１において、物理層コントローラ１を有する機器がＤ−ＶＴＲであり、物理層コントローラ２を有する機器がＤ−ＴＶであって、前者の再生信号を後者で表示するような場合、ユーザーの再生ボタン操作により、物理層コントローラ１は自らオンモードになる。
【００２７】
▲２▼バス上のバイアス電圧を検出してオンモードになる
一つの機器の物理層コントローラがオンモードになり、バイアス電圧Ｖｂを出力すると、ツイストペアケーブルで直接接続された相手の機器の物理層コントローラはそれを検出してオンモードになる。図１の場合、例えば物理層コントローラ１がオンモードになり、ツイストペアケーブル上にバイアス電圧Ｖｂを供給すると、その電圧が物理層コントローラ２において検出され、物理層コントローラ２もオンモードになる。逆に、物理層コントローラ２が先にオンモードになった場合には、物理層コントローラ１がツイストペアケーブル４上のバイアス電圧を検出してオンモードになる。したがって、図１２に示したようなシステムの場合、図２に示すように、全部の機器がスリープモードの状態から機器Ａが最初にオンモードになると、時間の経過とともに次々と隣の機器Ｂ，Ｃ，Ｄが連鎖的にオンモードになる。
【００２８】
次に、前述した動作を実現するための回路構成を説明する。図３は、物理層コントローラの内部構成の一例を示すブロック図である。物理層コントローラ１２は、内部バス１３によりＣＰＵ及びリンク層コントローラ１１と接続されている。また、外部バス（Ｐ１３９４シリアルバス）のケーブルにより他の機器と接続されている。
【００２９】
物理層コントローラ１２内には、外部バスに対して信号を送受信するための回路として、外部バス１４に接続されたドライバ及びレシーバ１５と、このドライバ及びレシーバ１５に接続されたエンコーダ及びデコーダ１６を備えている。ドライバ及びレシーバ１５は外部バス１４に対して信号の送受信を行う。また、エンコーダ及びデコーダ１６は送信信号の符号化及び受信信号の復号化を行う。エンコーダ及びテコーダ１６は、さらに内部バス１３を介してＣＰＵ及びリンクコントローラ１１と通信を行う。これらは、物理層コントローラ１２をオンモードにする動作とは関係ないが、後述するようにスリープモードにするために必要である。
【００３０】
次に、図３においてツイストペアケーブル上のバイアス電圧を検出して物理層コントローラをオンモードにするための構成について説明する。物理層コントローラ１２内には、このための構成として、外部バス上のバイアス電圧を検出するバイアス検出回路１７と、バイアス検出回路１７から出力されるバイアス検出出力と後述する定電圧回路１９から出力される基準電圧とを比較し、比較結果を出力する比較器１８と、図示しない電源回路により生成され端子Ｔ１から入力される電圧Ｖｃｃから基準電圧Ｖｒｅｆを生成すると共に後述するバイアス出力制御回路２１へバイアス電圧を供給する定電圧回路１９と、比較器１８の比較出力を内部バス１３を介してＣＰＵ及びリンクコントローラ１１へ送ると共にＣＰＵ及びリンクコントローラ１１から送られて来るバイアス出力指令をバイアス出力制御回路２１へ伝えるバイアス入出力制御回路２０と、バイアス入出力制御回路２０から送られて来るバイアス出力指令をもとに、定電圧回路１９が生成するバイアス電圧を端子Ｔ２へ出力するようにオン／オフ制御するバイアス出力制御回路２１を備えている。
【００３１】
次に、物理層コントローラ１２がツイストペアケーブル上のバイアス電圧を検出してオンモードになる動作について説明する。図３に示した構成において、外部バス１４で接続された相手機器の物理層コントローラがオンモードになり、外部バス１４内のツイストペアケーブル上にバイアス電圧を供給すると、このバイアス電圧はバイアス検出回路１７により検出され比較器１８へ入力される。相手機器の物理層コントローラがオンモードの時には、バイアス検出入力と基準電圧Ｖｒｅｆとが一致するので、比較器１８は一致信号をバイアス入出力制御回路２０へ送る。バイアス入出力制御回路２０は一致出力をＣＰＵ及びリンクコントローラ１１へ送る。ＣＰＵ及びリンクコントローラ１１は、この一致出力を見ることにより接続相手機器の物理層コントローラがバス上にバイアス電圧を供給していることを知ると、自分の物理層コントローラ１２からバイアス電圧を出力するための指令信号をバイアス入出力制御回路２０へ送る。バイアス入出力制御回路２０は、この指令信号を受け取ると、バイアス出力制御回路２１に対して、定電圧回路１９が生成したバイアス電圧を端子Ｔ２へ出力するように指令する。この結果、定電圧回路１９が生成したバイアス電圧がバイアス出力制御回路２１を通過し、端子Ｔ２から外部バス１４のツイストペアケーブルへ供給される。
【００３２】
図４はツイストペアケーブル上のバイアス電圧を検出して物理層コントローラをオンモードにするための他の構成例を示す。この構成例においては、物理層コントローラ３２の内部のバイアス検出回路（図示せず）で検出されたバイアス検出出力と基準電圧Ｖｒｅｆを比較し、比較結果を出力する比較器３３と、物理層コントローラ３２の内部で生成されたバイアス電圧をオン／オフ制御するスイッング回路３４が、物理層コントローラ３２の外部に設けられている。
【００３３】
比較器３３はバイアス検出出力と基準電圧Ｖｒｅｆとを比較し、比較出力をＣＰＵ及びリンクコントローラ３１へ送る。ＣＰＵ及びリンクコントローラ３１は、比較器３３の比較出力をもとにスイッチング回路３４をオン／オフ制御する。すなわち、バイアス検出入力が基準電圧Ｖｒｅｆと一致している時には、スイッチング回路３４をオンにする。スイッチング回路３４がオンになると、物理層コントローラ３２の内部で生成されたバイアス電圧がツイストペアケーブルへ供給される。
【００３４】
換言すれば、本実施例は、図３における比較器１８とバイアス出力制御回路２１を物理層コントローラの外部に設け、それらをＣＰＵ及びリンクコントローラと制御線を介して接続したものである。
【００３５】
（２）スリープモード
以上物理層コントローラをオンモードにする手順に関して説明したが、次にスリープモードにする手順について説明する。
【００３６】
本発明に係る機器は、物理層コントローラをスリープモードにするために基本的に二つの機能を持っている。一つは、物理層コントローラをスリープモードにするコマンド（以下「ＰＨＹ−ＳＬＥＥＰコマンド」という）を定義し、各機器はこのコマンドを受けた場合には自身の物理層コントローラをスリープモードにする。他の一つは、バス上の少なくとも一つの機器に、上位プロトコルによりバス上の全機器のステータスを把握し、どの機器もバスを使用する予定のない場合にＰＨＹ−ＳＬＥＥＰコマンドを送信する機能を持たせることである。これらの機能は、図３に示したＣＰＵ及びリンク層コントローラ１１内のアプリケーションソフトにより実行される。
【００３７】
次に、このような機能を持つ機器がスリープモードになるための手順について説明する。機器がスリープモードになるのは、その機器がバスを使用する予定のないときであるが、図２を参照しながら説明したように、システム内に一個でもオンモードの機器があると全機器がオンモードになるから、機器がスリープモードになるためには、システム内の全機器がバスを使用する予定のない時である。
【００３８】
そこで、本発明では、全機器がバスを使用する予定のないことを知るための手順として第１〜第４の手順を設けた。
まず、第１の手順では、システム内にシステム全体の機器のバス使用状況を管理する機器（バスマネージャー：以下「ＢＭ」という）を設け、ＢＭが各機器に対してバス使用希望の有無を定期的（例、１０分間隔）に問い合わせるようにする。バスを使用する予定がなく自らスリープモードになりたい機器はその旨返答する。ＢＭは全機器からバスを使用したくない旨の返答を受けた場合に、各機器に対してＰＨＹ−ＳＬＥＥＰコマンドを送信する。ＰＨＹ−ＳＬＥＥＰコマンドを受けた機器は自分の物理層コントローラをスリープモードにする。ＰＨＹ−ＳＬＥＥＰコマンドを送信した後、ＢＭ自身の物理層コントローラもスリープモードになる。
【００３９】
図５はこの場合の通信手順を示す図である。この図では、機器ＡがＢＭであり、順次機器Ｂ，Ｃ，Ｄに対してバス使用希望の有無を問い合わせ、全機器がバスを使用したくない旨返答した後に、順次機器Ｂ，Ｃ，ＤへＰＨＹ−ＳＬＥＥＰコマンドを送信している。
【００４０】
図６はこの場合のＢＭの動作を示すフローチャートである。まず、ステップＳ１では、ＢＭも含めて全ての機器の物理層コントローラがオンモードになっていることを示す。ステップＳ２〜Ｓ４は、図５の通信手順に示す動作に対応する処理である。ステップＳ５は、ＢＭも含めてシステム内の全ての機器の物理層コントローラがスリープモードになっている状態を示す。そして、ステップＳ６は、ＢＭの物理層コントローラがスリープモードになった後、ツイストペアケーブル上のバイアス電圧を検出する処理を示す。そして、１台でもオンモードになった機器があると、全ての機器がオンモードになるのでステップＳ１へ移る。
【００４１】
第２の手順では、システム内に前述したＢＭの機能を有する機器を複数台設けておき、ユーザーの設定等により機器を定め、この機器が前述したＢＭと同じ動作を行うものである。例えばシステム内の全機器がこの機能を有するようにした場合には、スリープモードになりたい機器は、バス上の他の全機器に対してバス使用希望の有無を定期的に問い合わせる。そして、他の全機器からバスを使用したくない旨の返答を受けた場合に、各機器に対してＰＨＹ−ＳＬＥＥＰコマンドを送信し、その後自らもスリープモードになる。この場合の通信手順及び動作フローは前述した第１の手順の場合と実質的に同様である。
【００４２】
第３の手順では、スリープモードになりたくない機器は、システム内の他の全機器に対して定期的（例、１０分間隔）に自分が起きていたい（オンモードでいたい）旨を示すパケットを同報通信により送信しておく。図７は機器Ａがこのパケットを送信している場合の手順を示す。各機器はバス上にこのパケットが流れていない時は、バスを使用する予定の機器がないことが分かる。そこで、第１の手順におけるＢＭ、あるいは第２の手順におけるＢＭの機能を有する機器は、このパケットがバス上にないことを検出した時に、他の機器に対してＰＨＹ−ＳＬＥＥＰコマンドを送信する。つまり、本手順は、第１、第２の手順のように、バスを使用する予定のないことを問い合わせに対して返答するのではなく、自ら知らせる点が特徴である。
【００４３】
第４の手順では、システム内に予め一つの機器を定め、その機器にシステム内の全機器がスリープモードになりたいか否かを登録するレジスタ（以下「スリープレジスタ」という）を設けておく。そして、このスリープレジスタを設けた機器のバス上のアドレスを予め全ての機器に知らせておく。スリープモードになりたい機器は、そのレジスタに自分のフラグを立てる。そして、スリープモードになりたい機器は、自分以外の全ての機器がスリープモードになりたいかどうかを、そのフラグを見て判断し、自分以外の全ての機器がスリープモードになりたい場合は、ＰＨＹ−ＳＬＥＥＰコマンドを全ての機器に送信する。そして、その後自身もスリープモードになる。
【００４４】
図８はこの場合の手順の一例を示す。この図では、機器Ｄにスリープレジスタが設けられており、機器Ｂがスリープモードになりたいので、機器Ｄのスリープレジスタのフラグを見にいき、全ての機器のフラグを立っていることを確認した後、機器Ａ，Ｃ，ＤにＰＨＹ−ＳＬＥＥＰコマンドを送信している。
【００４５】
以上システム内の全機器がバスを使用する予定のないことを知るための手順について説明した。本発明では、さらにユーザーの指令した機器が他の全機器に対してＰＨＹ−ＳＬＥＥＰコマンドを送信する手順を設けた。この場合の通信手順の一例を図９に示す。この図では、ユーザーが機器Ｄに対してスリープ指令を与える。これにより、機器Ｄは機器Ｃ，Ｂ，Ａに対してＰＨＹ−ＳＬＥＥＰコマンドを送信した後、自らもスリープモードとなる。
【００４６】
ただし、この手順には優先順位が存在し、アプリケーションによってはスリープモードに設定できないようにしておく。例えば、他の機器が録画、ダビング等を行っている時は、機器ＤからＰＨＹ−ＳＬＥＥＰコマンドを受け取ってもスリープモードに設定できないようにしておく。したがって、このような場合には、録画、ダビング等を行っていない機器が瞬間的にスリープモードになっても、スリープモードにならない機器があるため、結局全ての機器がオンモードに戻ってしまうことになる。
【００４７】
また、本発明では、機器が自らオンモードになった後、バスに接続されていないことを検出して自らスリープ状態になる手順を設けた。この手順における機器の動作フロー（サブルーチン）を図１０に示す。
【００４８】
まず、ステップＳ１１でカウンタを０にする。なお、このカウンタは図３のＣＰＵ及びリンクコントローラ１１内に設けられている。次に、ステップＳ１２で、バイアス出力をオンにする。すなわち、図３においては、ＣＰＵ及びリンクコントローラ１１がバイアス入出力制御回路２０に対して、バイアス出力指令を送る。
【００４９】
次に、ステップＳ１３で、時間Ｔｄ１待った後、ステップＳ１４でカウンタを１インクリメントする。そして、Ｓ１５でバイアス検出入力を見て、Ｓ１６でそのレベルを判定する。そして、ハイレベルであれば、自らオンモードになる（Ｓ１７）。これらのステップの作用は、自分がバイアスを出力した後、自分がバスに接続されているか否かを判定するものである。つまり、自分がバスに接続されていれば、図２を参照しながら説明した通り、バスに接続されている他の機器もオンモードになるから、バイアス検出入力はハイレベルになり、図３の比較器１８は一致信号を出力する。これに対し、もし自分がバスに接続されていなければ、他の機器の物理層コントローラがバスへ供給したとしても、そのバイアス電圧を検出できないから、バイアス検出入力はローレベルとなり、比較器１８は一致信号を出力しない。
【００５０】
前記したステップＳ１３〜Ｓ１６は、カウンタが３になる迄、すなわち自分がオンモードになってから、Ｔｄ１の３倍の時間迄行う。それでも、バイアス入力がハイにならない時は、自分がバスに接続されていないと判定し、自らスリープモードになる（Ｓ１８，１９）。
【００５１】
（３）ディレイモード
このモードは、オンモードの機器がＰＨＹ−ＳＬＥＥＰコマンドを受け取ることによりスリープモードに移行する時に、一時的になるモードである。このモードにいる時間Ｔは、少なくともシステム全体がオフになる迄である。このモードを設けないと、他の機器からのＰＨＹ−ＳＬＥＥＰコマンドを受け、スリープモードになった後、システム内にまだスリープモードに移行していない機器が存在するとその機器からのバイアス電圧により、オンモードに戻ってしまうおそれがあるので、それを回避するために設けたものである。
【００５２】
このモードの動作フロー（サブルーチン）の一例を図１１に示す。まず、ＰＨＹ−ＳＬＥＥＰコマンドを受け取ることにより、サブルーチンがスタートする。最初のステップＳ２１で、遅延時間のカウンタＴｄｌｙ＝０に設定し、次に、バス上のバイアス検出入力を無視するモードになり、かつ自分のバイアス出力を０にする（ステップＳ２２，２３）。ここで、バス上のバイアス検出入力を無視するとは、図３のＣＰＵ及びリンクコントローラ１１のＣＰＵが、ＰＨＹ１２内の比較器１８とバイアス入出力制御回路２０から送られて来る信号を無視するということである。この状態から、カンウタＴｄｌｙのカンウト値が前記時間Ｔに達すると、バイアス検出入力を見るモードになる（ステップＳ２４，２５）。そして、このサブルーチンをを抜ける。
【００５３】
なお、前記実施例はシステム内の全機器がＣＰＵ及びリンク層コントローラを有するものであったが、システム内のルータのような物理層コントローラのみ有する機器が存在するシステムもある。その場合には、ＰＨＹ−ＳＬＥＥＰコマンドにより物理層コントローラをスリープモードに設定することはできないので、ハードスイッチ等により物理層コントローラを強制的にスリープモードにすればよい。
【００５４】
【発明の効果】
以上説明したように、本発明によれば、定期的にシステム上の機器の状態を把握して必要に応じてシステムの全機器を省電力モードにさせる機能を持たせたので、システムの使用電力が最小限に抑えられて、省エネルギー化を推進することができる。
【００５５】
また、本発明によれば、システム内の各機器は、省電力モード時に、他の機器がバスへ出力したバイアス電圧を検出して自分の動作モードを省電力モードから通常動作モードに変化させ、自分もバスへバイアス電圧を出力するようにしたので、システム内の機器が１台でも通常動作モードになれは、全機器が連鎖的に省電力モードから通常モードに変化する。このため、従来の問題点であった途中の機器がオフになっているため通信ができないという事態を回避できる。
【００５６】
さらに、システム内の他の機器から省電力モードを指令するコマンドを受けた機器は、所定時間はバイアス電圧を検出しないようにしたので、他の機器がバイアス電圧をオフにする前に自分が検知して通常動作モードに戻ってしまうことを防止できる。
【図面の簡単な説明】
【図１】本発明に係る機器が自身及びＰ１３９４シリアルバスのケーブルで直接接続された相手機器の物理層コントローラの電源を制御する原理を説明する図である。
【図２】一台の機器がオンモードになった時に、他の機器が連鎖的にオンモードになるようすを示す図である。
【図３】ツイストペアケーブル上のバイアス電圧を検出して物理層コントローラをオンモードにするための構成例を示す図である。
【図４】ツイストペアケーブル上のバイアス電圧を検出して物理層コントローラをオンモードにするための他の構成例を示す図である。
【図５】ＢＭが他の全機器に対してバス使用希望の有無を問い合わせた後、ＰＨＹ−ＳＬＥＥＰコマンドパケットを送信する手順を示す図である。
【図６】図５の通信手順を実行する場合のＢＭの動作を示すフローチャートである。
【図７】オンモードでいたいことを示すパケットを同報している場合の手順の一例を示す図である。
【図８】スリープレジスタの内容を問い合わせたのち、ＰＨＹ−ＳＬＥＥＰコマンドパケットを送信する手順の一例を示す図である。
【図９】ユーザーの指令により強制的にスリープモードになる場合の通信手順の一例を示す図である。
【図１０】自らオンモードになった後、バスに接続されていないことを検出して自らスリープ状態になる場合の動作を示すフローチャートである。
【図１１】ディレーモードの動作の一例を示すフローチャートである。
【図１２】複数の機器をＰ１３９４シリアルバスで接続し、通信を行うシステムの一例を示す図である。
【符号の説明】
１，２，１２，３２，４４…物理層コントローラ、１１，３１，４４…ＣＰＵ及びリンク層コントローラ、１７…バイアス検出回路、１８，３３…比較器、１９…定電圧回路、２０…バイアス入出力制御回路、２１…バイアス出力制御回路、３４…スイッチング回路
Claims (12)
- ２対のツイストペアケーブルが設けられたケーブルを用いたバスで接続された複数の電子機器間で双方向通信を行うシステムに用いる電子機器であって、
前記バスに対する通信を行うためのインターフェースとして、前記バスのドライバ／レシーバおよびデータのエンコード／デコード処理機能を持つ物理層コントローラと、パケットの生成／検出機能を持つリンク層コントローラとを含む構成をなし、
前記物理層コントローラは、
前記バスで接続された相手の電子機器が前記バスの１対のツイストペアケーブルへ出力したバイアス電圧を検出する第１の手段と、前記バスの他方のツイストペアケーブルへのバイアス電圧の出力制御を行う第２の手段とを備えると共に、
該第２の手段がバイアス電圧を出力し通常の動作を行う通常動作モードと、該第２の手段がバイアス電圧を出力しない省電力モードとを有し、
前記バスで接続された相手の電子機器の物理層コントローラに対して、省電力モードになるよう指示する信号を送受信する手段と、所定時間を計測する時間計測手段とを備え、
前記物理層コントローラが前記省電力モードである場合には、前記電子機器内において自ら前記通常モードに移行するべき要因が発生したとき、あるいは、前記第１の手段が前記バイアス電圧を検出したときに、前記省電力モードから前記通常動作モードに変化し、
前記物理層コントローラが前記通常動作モードであり、前記省電力モードになるよう指示する信号を送信する場合には、前記信号を送信した後に、自らも前記省電力モードに移行し、
前記物理層コントローラが前記通常動作モードであり、前記省電力モードになるよう指示する信号を受信した場合には、前記省電力モードに移行し、
前記物理層コントローラが前記通常モードから前記省電力モードへ移行するときには、前記第２の手段は前記バイアス電圧の出力を止め、前記時間計測手段による時間計測を起動し、バスの状況が安定するまでの遅延時間が経過するまで待つという一時的な状態を経てから、前記省電力モードへ移行する
ことを特徴とする電子機器。 - 前記第２の手段は、
基準電圧を出力する定電圧出力手段と、
前記第１の手段で検出されたバイアス電圧と前記基準電圧とを比較する比較手段とを有し、
前記基準電圧と前記バイアス電圧とが一致した際に前記バスへ前記バイアス電圧を出力させることを特徴とする請求項１記載の電子機器。 - 前記リンク層コントローラが前記バスで接続された相手の電子機器が自分に宛てた所定のコマンドパケットを検出したときに、前記省電力モードになるよう指示する信号を送信することを特徴とする請求項１記載の電子機器。
- 自ら前記通常動作モードになったときに、前記第２の手段がバイアス電圧を出力し、前記時間計測手段による時間計測を起動し、所定時間経過したときに前記第１の手段がバイアス電圧を検出しない場合には、前記省電力モードに変化することを特徴とする請求項１記載の電子機器。
- ２対のツイストペアケーブルが設けられたケーブルを用いたバスで接続された複数の電子機器間で通信を行うシステムに用いる電子機器の動作モード制御方法であって、前記電子機器は、前記バスに対する通信を行うためのインターフェースとして、前記バスのドライバ／レシーバおよびデータのエンコード／デコード処理機能を持つ物理層コントローラと、パケットの生成／検出機能を持つリンク層コントローラとを含む構成をなし、
前記バスで接続された相手の電子機器が前記バスの１対のツイストペアケーブルへ出力したバイアス電圧を検出する検出工程と、
前記検出工程で、前記バスで接続された相手の電子機器が前記バスの１対のツイストペアケーブルへ出力したバイアス電圧を検出したときに、自分の動作モードを前記バスの他 方のツイストペアケーブルに前記バイアス電圧を出力しない省電力モードから前記バスの他方のツイストペアケーブルに前記バイアス電圧を出力する通常動作モードに変化させる工程とを有し、
前記物理層コントローラが前記省電力モードである場合には、前記電子機器内において自ら前記通常モードに移行するべき要因が発生したとき、あるいは、前記バイアス電圧を検出したときに、前記省電力モードから前記通常動作モードに変化し、
前記物理層コントローラが前記通常動作モードであり、前記省電力モードになるよう指示する信号を送信する場合には、前記信号を送信した後に、自らも前記省電力モードに移行し、
前記物理層コントローラが前記通常動作モードであり、前記省電力モードになるよう指示する信号を受信した場合には、前記省電力モードに移行し、
前記物理層コントローラが前記通常モードから前記省電力モードへ移行するときには、前記第２の手段は前記バイアス電圧の出力を止め、バスの状況が安定するまでの所定時間の遅延時間が経過するまで待つという一時的な状態を経てから、前記省電力モードへ移行する
ことを特徴とする電子機器の動作モード制御方法。 - 前記バスで接続された相手の電子機器が自分に宛てた所定のコマンドを検出したときに、自分の動作モードを通常動作モードから省電力モードに変化させる工程を有することを特徴とする請求項５記載の電子機器の動作モード制御方法。
- システム内の所定の電子機器が、他の全ての電子機器に対してバスの使用希望の有無の問い合わせを行う問い合わせ工程と、
前記問い合わせに対して該全ての電子機器からバス使用希望が無い旨の返答を受けたときに、該全ての電子機器に対して前記所定のコマンドを送信する送信工程と
を有することを特徴とする請求項６記載の電子機器の動作モード制御方法。 - システム内の電子機器のうち、通常動作モードを保持したい電子機器が所定のデータを送出するデータ送出工程と、
前記所定のデータが送出されているかどうかを検出する検出工程と、
前記検出工程で、前記所定のデータが送出されていないことが検出された際に、前記所定のコマンドを送出するコマンド送出工程と
を有することを特徴とする請求項６記載の電子機器の動作モード制御方法。 - システム内の電子機器のうち、所定の電子機器が前記複数の電子機器の省電力モード状況を保持する保持手段を有し、
前記動作モード制御方法は、
前記保持手段に所望の電子機器の省電力モード状況を書き込む書込工程と、
前記保持手段の内容を検出する検出工程と、
前記検出工程で、システム内の全ての電子機器が省電力モードに変化したいことが検出された際に、前記所定のコマンドを送出するコマンド送出工程と
を有することを特徴とする請求項６記載の電子機器の動作モード制御方法。 - システム内の二以上の電子機器が前記所定の電子機器になる能力を有することを特徴とする請求項７記載の電子機器の動作モード制御方法。
- ユーザの指令を受けた電子機器が、他の電子機器に対して前記所定のコマンドを送信する工程を有することを特徴とする請求項６記載の電子機器の動作モード制御方法。
- 前記所定のコマンドを検出したときは、所定時間内はバスで接続された相手の電子機器が前記バスへ出力したバイアス電圧の検出を行わないことを特徴とする請求項６記載の電子機器の動作モード制御方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05179995A JP3617105B2 (ja) | 1995-02-16 | 1995-02-16 | 電子機器及びその動作モード制御方法 |
| US08/598,946 US5790876A (en) | 1995-02-16 | 1996-02-09 | Power saving control system and method for use with serially connected electronic devices |
| DE69627409T DE69627409T2 (de) | 1995-02-16 | 1996-02-15 | Busverbindungsschnittstelle und Energiesparungssteuerungsverfahren für diese |
| EP96301041A EP0727729B1 (en) | 1995-02-16 | 1996-02-15 | Bus connection and power saving control method therefor |
| US09/038,474 US5944827A (en) | 1995-02-16 | 1998-02-02 | Power saving control system and method for use with serially connected electronic devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05179995A JP3617105B2 (ja) | 1995-02-16 | 1995-02-16 | 電子機器及びその動作モード制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08221163A JPH08221163A (ja) | 1996-08-30 |
| JP3617105B2 true JP3617105B2 (ja) | 2005-02-02 |
Family
ID=12896983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05179995A Expired - Lifetime JP3617105B2 (ja) | 1995-02-16 | 1995-02-16 | 電子機器及びその動作モード制御方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US5790876A (ja) |
| EP (1) | EP0727729B1 (ja) |
| JP (1) | JP3617105B2 (ja) |
| DE (1) | DE69627409T2 (ja) |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3601205B2 (ja) * | 1996-08-26 | 2004-12-15 | ソニー株式会社 | 電子機器及びその動作モード制御方法 |
| US7221853B1 (en) | 1996-09-05 | 2007-05-22 | Sony Corporation | Digital recording apparatus and copyright protection method thereof |
| MY121267A (en) | 1996-09-05 | 2006-01-28 | Sony Corp | Digital recording apparatus and copyright protection method thereof |
| JP3941178B2 (ja) | 1996-09-05 | 2007-07-04 | ソニー株式会社 | 記録媒体、デジタル記録機器、及び制御用ｉｃ |
| JP3870983B2 (ja) | 1997-02-17 | 2007-01-24 | ソニー株式会社 | 電子機器制御装置および方法、並びに電子機器 |
| FR2761175B1 (fr) | 1997-03-20 | 1999-04-30 | Schneider Automation | Bus de communication numerique assurant la connexion de modules electroniques |
| JPH10303949A (ja) * | 1997-04-30 | 1998-11-13 | Hitachi Ltd | バス制御装置および情報処理システム |
| JP4367971B2 (ja) | 1997-06-05 | 2009-11-18 | ソニー株式会社 | 電子機器制御装置、電子機器制御方法、および電子機器 |
| US6173350B1 (en) * | 1997-10-17 | 2001-01-09 | Eveready Battery Company Inc. | System and method for writing data to a serial bus from a smart battery |
| US8963681B2 (en) | 1997-10-27 | 2015-02-24 | Direct Source International, Llc | Operating control system for electronic equipment |
| DE19827337A1 (de) * | 1998-06-19 | 1999-12-23 | Philips Patentverwaltung | Anordnung und Verfahren zum Übertragen von Adreß-, Befehls- und/oder Datentelegrammen |
| US6128682A (en) * | 1998-06-25 | 2000-10-03 | Compaq Computer Corporation | Method and apparatus for bus isolation |
| JP4025429B2 (ja) * | 1998-08-21 | 2007-12-19 | 富士通株式会社 | 接続制御装置及び接続制御方法 |
| US6604201B1 (en) | 1998-10-28 | 2003-08-05 | Matsushita Electric Industrial Co., Ltd. | Network unit with power saving mode inhibit based on interconnection relationship to neighboring nodes which is stored on the unit |
| JP3263675B2 (ja) * | 1999-02-02 | 2002-03-04 | 三洋電機株式会社 | 共通コネクターを具えた電子機器 |
| JP2000235434A (ja) * | 1999-02-17 | 2000-08-29 | Toshiba Corp | 電子機器および電源制御方法 |
| JP2000261482A (ja) | 1999-03-08 | 2000-09-22 | Sony Corp | アドレス設定方法、クライアント装置、サーバ装置、並びにクライアントサーバシステム |
| JP4238410B2 (ja) * | 1999-04-09 | 2009-03-18 | ソニー株式会社 | 情報処理システム |
| JP4147689B2 (ja) * | 1999-06-14 | 2008-09-10 | ソニー株式会社 | 情報処理装置及び情報処理方法 |
| JP2001066986A (ja) | 1999-08-26 | 2001-03-16 | Sony Corp | 送信装置および方法、受信装置および方法、通信システム、並びにプログラム格納媒体 |
| JP2001077831A (ja) | 1999-09-08 | 2001-03-23 | Sony Corp | 通信制御装置および方法、通信システム、並びにプログラム格納媒体 |
| JP4168304B2 (ja) * | 1999-09-16 | 2008-10-22 | ソニー株式会社 | 情報出力装置、情報報知方法および情報信号供給経路選択方法 |
| US20020062367A1 (en) * | 2000-01-26 | 2002-05-23 | Debber J. Dale | Opportunity tracking information system |
| AU2002258369A1 (en) * | 2000-12-19 | 2002-09-19 | Smal Camera Technologies, Inc. | Compact digital camera system |
| JP2003044184A (ja) * | 2001-08-01 | 2003-02-14 | Canon Inc | データ処理装置及び電力制御方法 |
| JP2005039335A (ja) * | 2003-07-15 | 2005-02-10 | Canon Inc | 画像データ記録装置、画像データ出力システム、画像データ記録装置の制御方法、プログラム及び記録媒体 |
| AU2005200225A1 (en) * | 2005-01-19 | 2006-08-03 | Opdicom Pty Ltd | Single power source for serially connectable devices |
| US20060218424A1 (en) * | 2005-03-23 | 2006-09-28 | Miron Abramovici | Integrated circuit with autonomous power management |
| JP4685547B2 (ja) * | 2005-08-19 | 2011-05-18 | 株式会社リコー | データ転送装置及び画像形成装置 |
| US8966308B2 (en) * | 2006-08-18 | 2015-02-24 | Dell Products L.P. | System and method for clock domain management |
| US8116057B2 (en) | 2006-12-21 | 2012-02-14 | Apple Inc. | Data port transient protection apparatus and methods |
| JP4365429B2 (ja) * | 2007-07-24 | 2009-11-18 | トヨタ自動車株式会社 | 充電情報を表示するナビゲーション装置およびその装置を備えた車両 |
| US9099864B2 (en) * | 2013-01-25 | 2015-08-04 | Apple Inc. | Electronic device with connector fault protection circuitry |
| US9747239B2 (en) * | 2014-08-25 | 2017-08-29 | Apple Inc. | Transaction filter for on-chip communications network |
| JP2020060868A (ja) | 2018-10-05 | 2020-04-16 | キヤノン株式会社 | 電子機器、制御方法およびプログラム |
| DE102020110984A1 (de) * | 2020-04-22 | 2021-10-28 | Infineon Technologies Ag | Bus-transceiver |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61248101A (ja) * | 1985-04-26 | 1986-11-05 | Canon Inc | 電子機器 |
| JPH03231320A (ja) * | 1990-02-06 | 1991-10-15 | Mitsubishi Electric Corp | マイクロコンピュータシステム |
| US5430881A (en) * | 1990-12-28 | 1995-07-04 | Dia Semicon Systems Incorporated | Supervisory control method and power saving control unit for computer system |
| JPH05324139A (ja) * | 1992-01-16 | 1993-12-07 | Intel Corp | Ｍｃｕのパワーダウン制御方式 |
| GB2264794B (en) * | 1992-03-06 | 1995-09-20 | Intel Corp | Method and apparatus for automatic power management in a high integration floppy disk controller |
| US5283906A (en) * | 1992-03-16 | 1994-02-01 | Silitek Corporation | Notebook computer CMOS firmware processing method and the related hardware |
| JP3090767B2 (ja) * | 1992-04-02 | 2000-09-25 | ダイヤセミコンシステムズ株式会社 | コンピュータシステムの節電制御装置 |
| JP3058986B2 (ja) * | 1992-04-02 | 2000-07-04 | ダイヤセミコンシステムズ株式会社 | コンピュータシステムの節電制御装置 |
| US5359594A (en) * | 1992-05-15 | 1994-10-25 | International Business Machines Corporation | Power-saving full duplex nodal communications systems |
| US5404543A (en) * | 1992-05-29 | 1995-04-04 | International Business Machines Corporation | Method and system for reducing an amount of power utilized by selecting a lowest power mode from a plurality of power modes |
| US5404544A (en) * | 1992-06-05 | 1995-04-04 | Advanced Micro Devices | System for periodically transmitting signal to/from sleeping node identifying its existence to a network and awakening the sleeping node responding to received instruction |
| JP3587542B2 (ja) * | 1992-06-19 | 2004-11-10 | インテル・コーポレーション | 電力消費を節減する方法および装置 |
| DE4226704A1 (de) * | 1992-08-12 | 1994-02-17 | Becker Autoradio | Verfahren zum Betreiben einer Anlage mit mehreren an ein Bus-System angeschlossenen Komponenten und Schnittstellen-Schaltungsanordnung zur Durchführung des Verfahrens |
| KR950005216B1 (ko) * | 1993-03-31 | 1995-05-22 | 삼성전자주식회사 | 컴퓨터 주변장치의 전원절약장치 |
-
1995
- 1995-02-16 JP JP05179995A patent/JP3617105B2/ja not_active Expired - Lifetime
-
1996
- 1996-02-09 US US08/598,946 patent/US5790876A/en not_active Expired - Lifetime
- 1996-02-15 EP EP96301041A patent/EP0727729B1/en not_active Expired - Lifetime
- 1996-02-15 DE DE69627409T patent/DE69627409T2/de not_active Expired - Lifetime
-
1998
- 1998-02-02 US US09/038,474 patent/US5944827A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0727729A1 (en) | 1996-08-21 |
| EP0727729B1 (en) | 2003-04-16 |
| DE69627409D1 (de) | 2003-05-22 |
| DE69627409T2 (de) | 2004-03-25 |
| US5790876A (en) | 1998-08-04 |
| US5944827A (en) | 1999-08-31 |
| JPH08221163A (ja) | 1996-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3617105B2 (ja) | 電子機器及びその動作モード制御方法 | |
| KR100514262B1 (ko) | 전자장치 및 이의 동작모드제어방법 | |
| JP6974686B2 (ja) | Ｕｓｂ電力搬送ソーシングデバイスのための省電力モード | |
| US5404544A (en) | System for periodically transmitting signal to/from sleeping node identifying its existence to a network and awakening the sleeping node responding to received instruction | |
| US6000003A (en) | Communication circuit having network connection detection capability | |
| US20090094386A1 (en) | Display, computer system and method for controlling a computer to fall asleep | |
| US10579569B2 (en) | Universal serial bus type-C interface circuit and pin bypass method thereof | |
| EP0739112B1 (en) | Electronic devices and operating mode control thereof | |
| US5799194A (en) | Communication interface circuit having network connection detection capability | |
| JP3987163B2 (ja) | データ通信システム | |
| JP2010028448A (ja) | ネットワーク機器 | |
| JP2001167021A (ja) | データ通信制御装置 | |
| JPH10290246A (ja) | 通信装置および通信方法 | |
| JP2001195160A (ja) | バス接続形デバイス | |
| KR100403371B1 (ko) | 범용 직렬 버스를 이용한 무선 단말기의 전원 공급 장치및 방법 | |
| KR100587278B1 (ko) | 버스시스템에서의 노드 웨이크-업(Ｗａｋｅ-ｕｐ) 장치 및 방법 | |
| CN117032025A (zh) | 低功耗状态同步控制方法、系统及电器设备 | |
| JPH04209056A (ja) | 通信機能付きパーソナルコンピュータ | |
| JP2005094162A (ja) | データ通信システム | |
| JP2021033780A (ja) | データ処理装置 | |
| JPH08313300A (ja) | エンコーダ信号通信方法 | |
| JPH1032544A (ja) | 受信装置およびその制御方法 | |
| KR20040067169A (ko) | 마스터/슬레이브 중앙처리장치간 동작 모드 설정 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040601 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040722 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041019 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041101 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071119 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |