CN117032025A - 低功耗状态同步控制方法、系统及电器设备 - Google Patents
低功耗状态同步控制方法、系统及电器设备 Download PDFInfo
- Publication number
- CN117032025A CN117032025A CN202311008113.1A CN202311008113A CN117032025A CN 117032025 A CN117032025 A CN 117032025A CN 202311008113 A CN202311008113 A CN 202311008113A CN 117032025 A CN117032025 A CN 117032025A
- Authority
- CN
- China
- Prior art keywords
- low
- chip
- power
- consumption state
- communication data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001360 synchronised effect Effects 0.000 title claims abstract description 104
- 238000000034 method Methods 0.000 title claims abstract description 67
- 230000006854 communication Effects 0.000 claims abstract description 212
- 238000004891 communication Methods 0.000 claims abstract description 209
- 239000004020 conductor Substances 0.000 claims 1
- 230000008569 process Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 9
- 230000002618 waking effect Effects 0.000 description 9
- 230000003993 interaction Effects 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 6
- 238000001514 detection method Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 230000002452 interceptive effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
- G05B19/0423—Input/output
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/25—Pc structure of the system
- G05B2219/25257—Microcontroller
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Power Sources (AREA)
Abstract
本发明涉及同步控制技术领域,公开了低功耗状态同步控制方法、系统及电器设备,该方法包括:在检测到低功耗状态同步控制系统满足进入低功耗条件时,开启进入低功耗倒计时;按照预设时间间隔向各第二芯片发送带有低功耗状态标志的第一通信数据,直至低功耗倒计时结束,以使得各第二芯片基于接收到带有低功耗状态标志的第一通信数据和对应的接收时刻控制各第二芯片进入低功耗状态,预设时间间隔小于低功耗倒计时;在低功耗倒计时结束后,控制第一芯片进入低功耗状态。实现了所有芯片同步进入低功耗的功能,改善了芯片间低功耗状态同步滞后问题,并且无需设置状态同步口,减小IO口的占用,不受IO口电平波动影响,低功耗同步控制的可靠性更高。
Description
技术领域
本发明涉及同步控制技术领域,具体涉及低功耗状态同步控制方法、系统及电器设备。
背景技术
随着产品功能的多样性发展,使得产品的控制系统需要更多的控制芯片来实现相应的产品功能,随着产品的低功耗需求,很多控制系统都实现了低功耗功能。在相关技术中,以由多个MCU构成的控制系统为例,在产品的低功耗功能实现时,为了同步各MCU的低功耗状态,需使用主MCU上一IO口作为状态同步口,以告诉其余MCU自身状态,实现各MCU同步进入低功耗状态。但是,此种方式需要一定的时间来进行状态检测,具有同步滞后严重的问题,并且容易受外界干扰如:IO口电平波动的影响,可靠性不高。因此,如何改善控制系统低功耗状态的同步控制成为亟待解决的问题。
发明内容
有鉴于此,本发明提供了一种低功耗状态同步控制方法、系统及电器设备,以解决相关技术中控制系统的控制芯片低功耗状态同步滞后的问题。
第一方面,本发明提供了一种低功耗状态同步控制方法,应用于由至少两个具有低功耗和通信功能的芯片构成的低功耗状态同步控制系统中的第一芯片,所述第一芯片为控制所述低功耗状态同步控制系统中所有芯片进入低功耗状态的芯片,该方法包括:
在检测到所述低功耗状态同步控制系统满足进入低功耗条件时,开启进入低功耗倒计时;
按照预设时间间隔向各第二芯片发送带有低功耗状态标志的第一通信数据,直至所述低功耗倒计时结束,以使得各所述第二芯片基于接收到带有低功耗状态标志的第一通信数据和对应的接收时刻控制各所述第二芯片进入低功耗状态,所述第二芯片为所述低功耗状态同步控制系统中除所述第一芯片之外的芯片,所述预设时间间隔小于等于所述低功耗倒计时;
在所述低功耗倒计时结束后,控制第一芯片进入低功耗状态。
从而通过第一芯片在进入低功耗倒计时的过程中不断向第二芯片发送带有低功耗状态标志的通信数据,以便于第二芯片在此期间检测第一芯片是否即将进入低功耗状态,在确定第一芯片即将低功耗倒计时结束进入低功耗状态时,同步控制第二芯片进入低功耗状态,第一芯片也在低功耗倒计时结束后进入低功耗状态,从而实现了低功耗状态同步控制系统中所有芯片同步进入低功耗的功能,大大改善了芯片间低功耗状态同步滞后问题,可以满足产品对低功耗同步性能的要求,并且无需设置状态同步口,减小IO口的占用,不受IO口电平波动影响,低功耗同步控制的可靠性更高。
在一种可选的实施方式中,所述方法还包括:
在检测到所述低功耗状态同步控制系统不满足进入低功耗条件时,按照所述预设时间间隔向各所述第二芯片发送带有非低功耗状态标志的第二通信数据。
从而第一芯片通过依据低功耗状态同步控制系统是否存在进入低功耗的条件向第二芯片发送带有不同标志的通信数据,以进一步提高第二芯片对第一芯片进行进入低功耗的准确判断,进一步提高同步低功耗控制的精确性。
在一种可选的实施方式中,在控制第一芯片进入低功耗状态之后,所述方法还包括:
将所述第一芯片的发送端口设置输出为固定电平,并将所述第一芯片的接收端口设置为低功耗唤醒端口,以通过检测所述低功耗唤醒端口接收到的电平信号控制所述第一芯片退出低功耗状态。
第一芯片在进入低功耗后通过将自身的发送端口设置输出为固定电平,以与正常高低电平构成的通信信号进行区分,进一步提高第二芯片对第一芯片当前状态判断的准确性,并通过将接收端口设置为低功耗唤醒端口,以实现第一芯片的外部唤醒功能。
在一种可选的实施方式中,在控制第一芯片进入低功耗状态之后,所述方法还包括:
在检测到第一唤醒信号时,控制所述第一芯片退出低功耗状态,并向各所述第二芯片发送第三通信数据,以使各所述第二芯片在接收到所述第三通信数据后,控制各所述第二芯片退出低功耗状态,所述第一唤醒信号为控制所述低功耗状态同步控制系统中所有芯片退出低功耗状态的信号。
从而通过第一芯片在检测到唤醒信号时对第一芯片进行唤醒,并向第二芯片发送带有非低功耗标志的通信数据的方式,可以实现第二芯片与第一芯片的同步唤醒功能。
在一种可选的实施方式中,所述方法还包括:
接收所述第二芯片发送的第四通信数据,所述第四通信数据为所述第二芯片在接收到所述第三通信数据后反馈的通信数据。
从而通过第二芯片在接收到第一芯片发送的第三通信数据反馈相应数据的方式,确定第二芯片即将被唤醒,第一芯片在知晓第二芯片的状态后,可正常与其进行通信。
在一种可选的实施方式中,所述方法还包括:
接收所述第二芯片发送的第五通信数据,所述第五通信数据为所述第二芯片检测到第二唤醒信号时发送的通信数据,所述第二唤醒信号为控制所述低功耗状态同步控制系统中所有芯片退出低功耗状态的信号;
基于所述第五通信数据控制所述第一芯片退出低功耗状态,并向各所述第二芯片发送第六通信数据,以使所述第二芯片在接收到所述第六通信数据时进入正常通信状态,并使其余的第二芯片在接收到所述第六通信数据时控制其余的第二芯片退出低功耗状态。
从而在第一芯片接收到第二芯片的通信数据时,确定第二芯片接收到唤醒信号,自动控制第一芯片退出低功耗状态,实现第一芯片外部唤醒功能,并通过向第二芯片发送通信数据的方式,同步控制其余第二芯片也退出低功耗状态,实现了所有第一芯片与第二芯片同步唤醒控制,以保障低功耗状态同步控制系统中各芯片的状态同步性,满足产品的同步要求。
第二方面,本发明提供了一种低功耗状态同步控制方法,应用于由至少两个具有低功耗和通信功能的芯片构成的低功耗状态同步控制系统中的第二芯片,所述第二芯片为被所述低功耗状态同步控制系统中的第一芯片同步控制进入低功耗状态的芯片,所述方法包括:
接收所述第一芯片发送的第一通信数据;
判断所述第一通信数据中是否带有低功耗状态标志,所述低功耗状态标志为所述第一芯片在检测到所述低功耗状态同步控制系统满足进入低功耗条件时,在开启进入低功耗倒计期间,按照预设时间间隔向各第二芯片发送的第一通信数据中带有的标志,所述预设时间间隔小于等于所述低功耗倒计时;
在所述第一通信数据中带有低功耗状态标志时,记录所述第一通信数据的接收时刻;
基于所述接收时刻,若检测到在第一预设接收时长内按照所述预设时间间隔连续接收到所述第一芯片发送的带有低功耗状态标志的第一通信数据时,控制所述第二芯片进入低功耗状态,所述第一预设接收时长不小于低功耗倒计时。
从而第二芯片通过检测一定时间内第一芯片发送的通信数据中是否带有低功耗状态标志的方式,来确定第一芯片是否进入了低功耗倒计时,并在第一芯片低功耗倒计时结束后同步控制第二芯片也进入低功耗状态,实现了低功耗状态同步控制系统中所有芯片同步进入低功耗的功能,大大改善了芯片间低功耗状态同步滞后问题,可以满足产品对低功耗同步性能的要求,并且无需设置状态同步口,减小IO口的占用,不受IO口电平波动影响,低功耗同步控制的可靠性更高。
在一种可选的实施方式中,所述方法还包括:
在接收到所述第一芯片发送的第三通信数据时,控制所述第二芯片退出低功耗状态,所述第三通信数据为所述第一芯片在检测到第一唤醒信号时向所述第二芯片发送的通信数据。
从而第二芯片通过在接收到第一芯片唤醒后发送的通信数据时,同步控制第二芯片退出低功耗状态,实现第一芯片与第二芯片退出低功耗状态的同步控制,以进一步提高第二芯片对第一芯片进行进入低功耗的准确判断,进一步提高同步低功耗控制的精确性。
在一种可选的实施方式中,在接收到所述第一芯片发送的第三通信数据时,所述方法还包括:
向所述第一芯片发送第四通信数据。
通过第二芯片在接收到第一芯片唤醒的通信数据时,向第一芯片反馈相应的通信信号,使得第一芯片了解第二芯片是否被唤醒,以进一步确保第一芯片与第二芯片同步退出低功耗状态,实现唤醒同步控制。
在一种可选的实施方式中,所述方法还包括:
基于所述接收时刻,若检测到在第二预设接收时长内按照所述预设时间间隔连续接收到所述第一芯片发送的带有低功耗状态标志的通信数据时,停止向所述第一芯片发送通信数据,并将所述第二芯片的发送端口设置输出为固定电平,所述第二预设接收时长不小于所述预设时间间隔且不大于所述低功耗倒计时。
从而第二芯片在确定第一芯片即将进入低功耗状态时,通过停止向第一芯片发送通信数据,将发送端口设置输出为固定电平的方式避免对第一芯片进行误唤醒。
在一种可选的实施方式中,所述方法还包括:
在检测到第二唤醒信号时,控制所述第二芯片退出低功耗状态,并向所述第一芯片发送第五通信数据,以使所述第一芯片在接收到所述第五通信数据后控制所述第一芯片退出低功耗状态,所述第二唤醒信号为控制所述低功耗状态同步控制系统中所有芯片退出低功耗状态的信号。
从而在第二芯片检测到唤醒信号时,在唤醒第二芯片的同时通过向第一芯片发送通信数据的方式,实现对第一芯片同步唤醒功能。
在一种可选的实施方式中,所述方法还包括:
接收所述第一芯片发送的第六通信数据,所述第六通信数据为所述第一芯片在接收到所述第五通信数据后反馈的通信数据;
控制所述第二芯片进入正常通信状态。
从而通过利用第一芯片在接收到第二芯片发送的用于唤醒第一芯片的通信数据时所反馈的通信数据控制第二芯片进入正常通信状态,实现第二芯片与第一芯片的正常通信,进一步确保二者状态的同步性和可靠性。
在一种可选的实施方式中,所述控制所述第二芯片进入低功耗状态包括:
控制所述第二芯片延时固定时间后进入低功耗状态。
从而第二芯片在进入低功耗状态时通过延时进入的方式,避免第一芯片在刚进入低功耗状态又被唤醒导致第二芯片频繁进行状态切换的问题,保障第二芯片在第一芯片确保进入低功耗状态时再同步进入低功耗状态,进一步提升了产品的可靠性,提升用户的使用体验。
第三方面,本发明提供了一种低功耗状态同步控制系统,包括:第一芯片和至少一第二芯片,其中,第一芯片和第二芯片均为具有低功耗和通信功能的芯片,所述第一芯片为控制所述低功耗状态同步控制系统中所有芯片进入低功耗状态的芯片,所述第二芯片为上述低功耗状态同步控制系统中除所述第一芯片之外的芯片;
所述第一芯片在检测到所述低功耗状态同步控制系统满足进入低功耗条件时,开启进入低功耗倒计时;按照预设时间间隔向各第二芯片发送带有低功耗状态标志的第一通信数据,直至所述低功耗倒计时结束,所述预设时间间隔小于等于所述低功耗倒计时;
所述第二芯片接收所述第一芯片发送的第一通信数据;判断所述第一通信数据中是否带有低功耗状态标志;在所述第一通信数据中带有低功耗状态标志时,记录所述第一通信数据的接收时刻;基于所述接收时刻,若检测到在第一预设接收时长内按照所述预设时间间隔连续接收到所述第一芯片发送的带有低功耗状态标志的第一通信数据时,控制所述第二芯片进入低功耗状态,所述第一预设接收时长不小于所述低功耗倒计时;
所述第一芯片在所述低功耗倒计时结束后,控制第一芯片进入低功耗状态。
从而通过利用第一芯片在进入低功耗倒计时期间向第二芯片发送通信数据中带有的低功耗状态标志,便于第二芯片对第一芯片是否即将进入低功耗状态的精准检测,实现了低功耗状态同步控制系统中所有芯片同步进入低功耗的功能,大大改善了芯片间低功耗状态同步滞后问题,可以满足产品对低功耗同步性能的要求,并且无需设置状态同步口,减小IO口的占用,不受IO口电平波动影响,低功耗同步控制的可靠性更高。
在一种可选的实施方式中,所述第一芯片与所述第二芯片之间通过串口通信。
从而通过利用第一芯片和第二芯片间串口通信的方式进行低功耗状态同步控制,并使用发送/接收端口作为相互唤醒低功耗的媒介,可以节省状态同步所需的IO口资源。
在一种可选的实施方式中,所述第一芯片和所述第二芯片均为MCU。
第四方面,本发明提供了一种电器设备,包括:第三方面或其对应的任一实施方式的低功耗状态同步控制系统。
在一种可选的实施方式中,所述电器设备为电风扇。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案,下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施方式,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是根据本发明实施例的低功耗状态同步控制系统的结构框图;
图2是根据本发明实施例的电器设备的结构框图;
图3是根据本发明实施例的低功耗状态同步控制系统的交互过程示意图;
图4是根据本发明实施例的低功耗状态同步控制系统的另一交互过程示意图;
图5是根据本发明实施例的低功耗状态同步控制系统的又一交互过程示意图;
图6是根据本发明实施例的低功耗状态同步控制系统的具体工作过程示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
根据本发明实施例,提供了一种低功耗状态同步控制系统,如图1所示,该低功耗状态同步控制系统包括:第一芯片101和第二芯片102,其中,第一芯片101和第二芯片102均为具有低功耗和通信功能的芯片,第一芯片101为控制低功耗状态同步控制系统中所有芯片进入低功耗状态的芯片,第二芯片102为上述低功耗状态同步控制系统中除第一芯片101之外的芯片。需要说明的是,在本发明实施例中是以低功耗状态同步控制系统包含一个第二芯片102为例进行的说明,在实际应用中,该低功耗状态同步控制系统还可以包括:两个、三个或者更多个的第二芯片102,具体第二芯片102的数量与实际低功耗状态同步控制系统的功能需求有关,本发明并不以此为限。
第一芯片101在检测到低功耗状态同步控制系统满足进入低功耗条件时,开启进入低功耗倒计时;按照预设时间间隔向各第二芯片102发送带有低功耗状态标志的第一通信数据,直至低功耗倒计时结束,预设时间间隔小于等于低功耗倒计时;
第二芯片102接收第一芯片101发送的第一通信数据;判断第一通信数据中是否带有低功耗状态标志;在第一通信数据中带有低功耗状态标志时,记录第一通信数据的接收时刻;基于接收时刻,若检测到在第一预设接收时长内按照预设时间间隔连续接收到第一芯片101发送的带有低功耗状态标志的第一通信数据时,控制第二芯片102进入低功耗状态,第一预设接收时长不小于低功耗倒计时;
第一芯片101在低功耗倒计时结束后,控制第一芯片101进入低功耗状态。
本发明实施例提供的低功耗状态同步控制系统,通过利用第一芯片101在进入低功耗倒计时期间向第二芯片102发送通信数据中带有的低功耗状态标志,便于第二芯片102对第一芯片101是否即将进入低功耗状态的精准检测,实现了低功耗状态同步控制系统中所有芯片同步进入低功耗的功能,大大改善了芯片间低功耗状态同步滞后问题,可以满足产品对低功耗同步性能的要求,并且无需设置状态同步口,减小IO口的占用,不受IO口电平波动影响,低功耗同步控制的可靠性更高。
关于第一芯片101与第二芯片102的具体工作原理及工作过程参加下文方法实施例的相关描述,在此不再进行赘述。
在一些可选的实施方式中,第一芯片101与第二芯片102之间通过串口通信。从而通过利用第一芯片101和第二芯片102间串口通信的方式进行低功耗状态同步控制,并使用发送/接收端口作为相互唤醒低功耗的媒介,可以节省状态同步所需的IO口资源。
具体地,在本发明实施例中是以第一芯片101和第二芯片102均为MCU为例进行的说明,其中,第一芯片101为主MCU,第二芯片102为副MCU,在实际应用中,第一芯片101和第二芯片102还可以是采用其他具体低功耗和通信功能的芯片如:单片机等,本发明并不以此为限。
现有多MCU系统,为同步各MCU的低功耗状态,需使用一IO口作为状态同步口,以告诉其余MCU自身状态(通过此IO口的高低电平)。此种方式需要一定的时间来进行状态检测,容易受外界干扰(IO口电平波动),可靠性不高,且需要多余的IO口资源。
本发明提供的低功耗状态同步控制方案,通过使用串口通讯进行低功耗状态同步,在主MCU进入低功耗的倒计时低于T1时,就向副MCU发送低功耗状态标志位,直至自身进入低功耗状态。副MCU连续T2检测到低功耗标志位(T2≥T1),就认为主MCU已经处于低功耗状态,控制自身也进入低功耗状态,以实现多MCU低功耗状态的同步控制。
根据本发明实施例,提供了一种电器设备,如图2所示,该电器设备包括:如图1所示的低功耗状态同步控制系统201。示例性地,在本发明实施例中是以该电器设备为电风扇为例进行的说明,在实际应用中,该电器设备还可以是其他具有多个需要低功耗状态同步控制的芯片构成的电器设备,如空调等,本发明并不以此为限。
具体地,以电器设备为电风扇为例,上述的第一芯片101为电风扇的主板上的芯片,第二芯片102为电风扇的显示板上的芯片,在低功耗模式下,主板控制主板及显示板进入低功耗模式,当用户操作显示板时,对显示板和主板进行唤醒,电风扇退出低功耗模式。
本发明实施例提供的电器设备,通过设置低功耗状态同步控制系统,利用第一芯片101在进入低功耗倒计时期间向第二芯片102发送通信数据中带有的低功耗状态标志,便于第二芯片102对第一芯片101是否即将进入低功耗状态的精准检测,实现了低功耗状态同步控制系统中所有芯片同步进入低功耗的功能,大大改善了芯片间低功耗状态同步滞后问题,可以满足产品对低功耗同步性能的要求,并且无需设置状态同步口,减小IO口的占用,不受IO口电平波动影响,低功耗同步控制的可靠性更高。此外,还可提高电器设备的用户使用体验,提高电器设备产品性能。
根据本发明实施例,提供了一种低功耗状态同步控制方法实施例,需要说明的是,在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行,并且,虽然在流程图中示出了逻辑顺序,但是在某些情况下,可以以不同于此处的顺序执行所示出或描述的步骤。
在本实施例中提供了一种低功耗状态同步控制方法,该低功耗状态同步控制方法可用于如图1所示的第一芯片101和第二芯片102,如MCU、单片机等,图3是根据本发明实施例的低功耗状态同步控制系统的交互过程示意图,其中,第一芯片101用于执行步骤S101至步骤S103,第二芯片102用于执行步骤S201至步骤S204,第一芯片101与第二芯片102的具体交互过程如下:
步骤S101,在检测到低功耗状态同步控制系统满足进入低功耗条件时,开启进入低功耗倒计时。
具体地,进入低功耗条件可以是用户操作的进入低功耗指令,也可以是按照系预先设置的低功耗条件,如:在一定时间内未检测到用户操作时判定其满足进入低功耗条件,仅以此为例,本发明并不以此为限。上述低功耗倒计时T1的具体时长可根据低功耗响应时间的要求进行灵活的设置,如:T1=3s等,本发明并不以此为限。
步骤S102,按照预设时间间隔向各第二芯片发送带有低功耗状态标志的第一通信数据,直至低功耗倒计时结束。
其中,该预设时间间隔可根据第二芯片检测要求进行灵活的设置,预设时间间隔t小于等于低功耗倒计时T1,如:t=0.5s等,本发明并不以此为限。
具体地,可在第一芯片与第二芯片正常的通信数据中设置低功耗状态标志位的方式来携带有低功耗状态标志,从而无需发送单独的进入低功耗的通信数据,示例性地,假设低功耗状态标志位为1,表示第一芯片开启进入低功耗倒计时,低功耗状态标志位为0,表示第一芯片处于正常运行模式。
步骤S201,接收第一芯片发送的第一通信数据。
步骤S202,判断第一通信数据中是否带有低功耗状态标志。
具体地,可通过检测通信数据中低功耗状态标志位是否为1的方式,确定是否带有低功耗状态标志。
步骤S203,在第一通信数据中带有低功耗状态标志时,记录第一通信数据的接收时刻。
步骤S204,基于接收时刻,若检测到在第一预设接收时长内按照预设时间间隔连续接收到第一芯片发送的带有低功耗状态标志的第一通信数据时,控制第二芯片进入低功耗状态,第一预设接收时长不小于低功耗倒计时。
其中,第一预设接收时间T2不小于低功耗倒计时T1,示例性地,为了避免预设时间间隔t的影响,可选择T2稍微大于T1,如:T2=3.5s,仅以此为例,本发明并不以此为限。从而达到第一芯片刚进入低功耗,第二芯片就知道的程度,以控制第二芯片与第一芯片同步进入低功耗状态。
步骤S103,在低功耗倒计时结束后,控制第一芯片进入低功耗状态。
具体地,第一芯片在低功耗倒计时结束后自动进入低功耗状态,以实现第一芯片与第二芯片同步进入低功耗状态,需要说明的是,由于T1和T2的差异第一芯片和第二芯片可能不是绝对同步进入低功耗状态,但是二者进入低功耗状态的时间差异相对于产品的同步控制要求可忽略不计,能够满足产品对于低功耗同步控制的要求。
从而通过第一芯片在进入低功耗倒计时的过程中不断向第二芯片发送带有低功耗状态标志的通信数据,以便于第二芯片在此期间检测第一芯片是否即将进入低功耗状态,在确定第一芯片即将低功耗倒计时结束进入低功耗状态时,同步控制第二芯片进入低功耗状态,第一芯片也在低功耗倒计时结束后进入低功耗状态,从而实现了低功耗状态同步控制系统中所有芯片同步进入低功耗的功能,大大改善了芯片间低功耗状态同步滞后问题,可以满足产品对低功耗同步性能的要求,并且无需设置状态同步口,减小IO口的占用,不受IO口电平波动影响,低功耗同步控制的可靠性更高。
在本实施例中提供了一种低功耗状态同步控制方法,该低功耗状态同步控制方法可用于如图1所示的第一芯片101和第二芯片102,如MCU、单片机等,图4是根据本发明实施例的低功耗状态同步控制系统的交互过程示意图,其中,第一芯片101用于执行步骤S301至步骤S307,第二芯片102用于执行步骤S401至步骤S407,第一芯片101与第二芯片102的具体交互过程如下:
步骤S301,在检测到低功耗状态同步控制系统满足进入低功耗条件时,开启进入低功耗倒计时。详细内容可参见如图3所示的步骤S101的具体描述,在此不再进行赘述。
在一些可选的实施方式中,在检测到低功耗状态同步控制系统不满足进入低功耗条件时,按照预设时间间隔向各第二芯片发送带有非低功耗状态标志的第二通信数据。
示例性地,可通过在第一芯片与第二芯片正常的通信数据中设置低功耗状态标志位的方式来携带有低功耗状态标志,从而无需发送单独的进入低功耗的通信数据,示例性地,假设低功耗状态标志位为1,表示第一芯片开启进入低功耗倒计时,低功耗状态标志位为0,表示第一芯片不满足进入低功耗条件,其处于正常运行模式。
从而第一芯片通过依据低功耗状态同步控制系统是否存在进入低功耗的条件向第二芯片发送带有不同标志的通信数据,以进一步提高第二芯片对第一芯片进行进入低功耗的准确判断,进一步提高同步低功耗控制的精确性。
步骤S302,按照预设时间间隔向各第二芯片发送带有低功耗状态标志的第一通信数据,直至低功耗倒计时结束。详细内容可参见如图3所示的步骤S102的具体描述,在此不再进行赘述。
步骤S401,接收第一芯片发送的第一通信数据。详细内容可参见如图3所示的步骤S201的具体描述,在此不再进行赘述。
步骤S402,判断第一通信数据中是否带有低功耗状态标志。详细内容可参见如图3所示的步骤S202的具体描述,在此不再进行赘述。
步骤S403,在第一通信数据中带有低功耗状态标志时,记录第一通信数据的接收时刻。详细内容可参见如图3所示的步骤S203的具体描述,在此不再进行赘述。
步骤S404,基于接收时刻,若检测到在第一预设接收时长内按照预设时间间隔连续接收到第一芯片发送的带有低功耗状态标志的第一通信数据时,控制第二芯片进入低功耗状态,第一预设接收时长不小于低功耗倒计时。详细内容可参见如图3所示的步骤S204的具体描述,在此不再进行赘述。
在一些可选的实施方式中上述步骤S404中控制第二芯片进入低功耗状态,包括:控制第二芯片延时固定时间后进入低功耗状态。
其中,该延时固定时间可根据第一芯片与第二芯片通信时间间隔及产品对同步控制精度要求进行灵活的设置,以避免第二芯片刚进入低功耗状态,第一芯片被唤醒,而导致第二芯片状态频繁切换不稳定的问题,示例性地,该延时固定时间为0.5s。
从而第二芯片在进入低功耗状态时通过延时进入的方式,避免第一芯片在刚进入低功耗状态又被唤醒导致第二芯片频繁进行状态切换的问题,保障第二芯片在第一芯片确保进入低功耗状态时再同步进入低功耗状态,进一步提升了产品的可靠性,提升用户的使用体验。
步骤S303,在低功耗倒计时结束后,控制第一芯片进入低功耗状态。详细内容可参见如图3所示的步骤S103的具体描述,在此不再进行赘述。
步骤S304,将第一芯片的发送端口设置输出为固定电平,并将第一芯片的接收端口设置为低功耗唤醒端口,以通过检测低功耗唤醒端口接收到的电平信号控制第一芯片退出低功耗状态。
具体地,该固定电平可以是稳定的高电平信号也可以是稳定的低电平信号。至于固定电平是高电平还是低电平,则可根据实际需求来确定,比如说如果在意功耗,则选择功耗更低的低电平,此处不做强制要求。
示例性地,对于定时唤醒低功耗的MCU,可将此IO口设置为输入口,在唤醒的阶段去检测IO口电平,并决定是否要再度进入低功耗;对于一直处于低功耗的MCU,可将此IO口设置为外部中断口,如果IO口电平发生变化,则会退出低功耗;究竟使用那种,与系统稳定性等因素相关,比如说,如果干扰信号过多,便无法使用第二种,需要使用定时唤醒的方法,滤除干扰信号。仅以此为例,本发明并不以此为限。
第一芯片在进入低功耗后通过将自身的发送端口设置输出为固定电平,以与正常高低电平构成的通信信号进行区分,进一步提高第二芯片对第一芯片当前状态判断的准确性,并通过将接收端口设置为低功耗唤醒端口,以实现第一芯片的外部唤醒功能。
步骤S405,基于接收时刻,若检测到在第二预设接收时长内按照预设时间间隔连续接收到第一芯片发送的带有低功耗状态标志的通信数据时,停止向第一芯片发送通信数据,并将第二芯片的发送端口设置输出为固定电平。
其中,第二预设接收时长不小于预设时间间隔且不大于低功耗倒计时。示例性地,第二预设接收时长T3为2s。
具体地,将第二芯片的发送端口设置输出为固定电平与上述步骤S304中将第一芯片的发送端口设置为固定电平类似,具体可参照上述步骤S304的相关描述,在此不再进行赘述。
从而第二芯片在确定第一芯片即将进入低功耗状态时,通过停止向第一芯片发送通信数据,将发送端口设置为固定电平的方式避免对第一芯片进行误唤醒。
步骤S305,在检测到第一唤醒信号时,控制第一芯片退出低功耗状态,并向各第二芯片发送第三通信数据。
其中,第一唤醒信号为控制低功耗状态同步控制系统中所有芯片退出低功耗状态的信号。该第一唤醒信号为用户对第一芯片进行操作退出低功耗的指令。
从而通过第一芯片在检测到唤醒信号时对第一芯片进行唤醒,并向第二芯片发送带有非低功耗标志的通信数据的方式,可以实现第二芯片与第一芯片的同步唤醒功能。
步骤S406,在接收到第一芯片发送的第三通信数据时,控制第二芯片退出低功耗状态。
从而第二芯片通过在接收到第一芯片唤醒后发送的通信数据时同步控制第二芯片退出低功耗状态,实现第一芯片与第二芯片退出低功耗状态的同步控制,以进一步提高第二芯片对第一芯片进行进入低功耗的准确判断,进一步提高同步低功耗控制的精确性。
步骤S407,在接收到第一芯片发送的第三通信数据时,向第一芯片发送第四通信数据。
其中,第四通信数据为第三通信数据对应的响应数据。在正常情况下第一芯片与第二芯片在进行通信过程中,当第一芯片向第二芯片发送通信数据后,第二芯片在接收到该通信数据时会自动向第一芯片发送响应数据,以告知第一芯片其接收到了该通信数据,此为现有技术,在此不再进行赘述。
通过第二芯片在接收到第一芯片唤醒的通信数据时,向第一芯片反馈相应的通信信号,使得第一芯片了解第二芯片是否被唤醒,以进一步确保第一芯片与第二芯片同步退出低功耗状态,实现唤醒同步控制。
步骤S306,接收第二芯片发送的第四通信数据。
在第一芯片接收到第四通信数据时,说明第二芯片已经接收到了退出低功耗状态的通信数据,并将要退出低功耗状态。
从而通过第二芯片在接收到第一芯片发送的带有非低功耗标志的通信数据反馈相应数据的方式,确定第二芯片即将被唤醒,第一芯片在知晓第二芯片的状态后,可正常与其进行通信。
在本实施例中提供了一种低功耗状态同步控制方法,该低功耗状态同步控制方法可用于如图1所示的第一芯片101和第二芯片102,如MCU、单片机等,图5是根据本发明实施例的低功耗状态同步控制系统的交互过程示意图,其中,第一芯片101用于执行步骤S501至步骤S505,第二芯片102用于执行步骤S601至步骤S607,第一芯片101与第二芯片102的具体交互过程如下:
步骤S501,在检测到低功耗状态同步控制系统满足进入低功耗条件时,开启进入低功耗倒计时。详细内容可参见如图4所示的步骤S301的具体描述,在此不再进行赘述。
步骤S502,按照预设时间间隔向各第二芯片发送带有低功耗状态标志的第一通信数据,直至低功耗倒计时结束。详细内容可参见如图4所示的步骤S302的具体描述,在此不再进行赘述。
步骤S601,接收第一芯片发送的第一通信数据。详细内容可参见如图4所示的步骤S401的具体描述,在此不再进行赘述。
步骤S602,判断第一通信数据中是否带有低功耗状态标志。详细内容可参见如图4所示的步骤S402的具体描述,在此不再进行赘述。
步骤S603,在第一通信数据中带有低功耗状态标志时,记录第一通信数据的接收时刻。详细内容可参见如图4所示的步骤S403的具体描述,在此不再进行赘述。
步骤S604,基于接收时刻,若检测到在第一预设接收时长内按照预设时间间隔连续接收到第一芯片发送的带有低功耗状态标志的第一通信数据时,控制第二芯片进入低功耗状态,第一预设接收时长不小于低功耗倒计时。详细内容可参见如图4所示的步骤S404的具体描述,在此不再进行赘述。
步骤S503,在低功耗倒计时结束后,控制第一芯片进入低功耗状态。详细内容可参见如图4所示的步骤S303的具体描述,在此不再进行赘述。
步骤S605,在检测到第二唤醒信号时,控制第二芯片退出低功耗状态,并向第一芯片发送第五通信数据。
其中,第二唤醒信号为控制低功耗状态同步控制系统中所有芯片退出低功耗状态的信号。该第二唤醒信号为用户对第二芯片进行操作对应的唤醒指令,在实际应用中,用户可通过第一芯片对系统进行唤醒也可通过第二芯片进行唤醒操作。
从而在第二芯片检测到唤醒信号时,在唤醒第二芯片的同时通过向第一芯片发送通信数据的方式,实现对第一芯片同步唤醒功能。
步骤S504,接收第二芯片发送的第五通信数据。
步骤S505,基于第五通信数据控制第一芯片退出低功耗状态,并向各第二芯片发送第六通信数据。
其中,第六通信数据为第一芯片在接收到第五通信数据时,向各个第二芯片反馈的的通信数据。以使第二芯片在接收到第六通信数据时进入正常通信状态,并使其余的第二芯片在接收到第六通信数据时控制其余的第二芯片退出低功耗状态。
从而在第一芯片接收到第二芯片的通信数据时,确定第二芯片接收到唤醒信号,自动控制第一芯片退出低功耗状态,实现第一芯片外部唤醒功能,并通过向第二芯片发送通信数据的方式,同步控制其余第二芯片也退出低功耗状态,实现了所有第一芯片与第二芯片同步唤醒控制,以保障低功耗状态同步控制系统中各芯片的状态同步性,满足产品的同步要求。
步骤S606,接收第一芯片发送的第六通信数据。
步骤S607,控制第二芯片进入正常通信状态。
具体地,第二芯片在接收到第一通信数据时,说明第一芯片已经退出低功耗状态。
从而通过利用第一芯片在接收到第二芯片发送的用于唤醒第一芯片的通信数据时所反馈的通信数据控制第二芯片进入正常通信状态,实现第二芯片与第一芯片的正常通信,进一步确保二者状态的同步性和可靠性。
下面将结合具体应用示例,对本发明实施例提供的低功耗状态同步控制方法进行详细的说明。
以低功耗状态同步控制系统由一个第一芯片以下简称主MCU和一个第二芯片以下简称副MCU为例,其中,主MCU指的是“决定是否需要进入低功耗”的MCU;副MCU指的是“保持和主MCU状态一致”的MCU;由于部分低功耗唤醒信号仅可由副MCU检测,所以会出现“副MCU反向唤醒主MCU”的情景,但实际上,是否进入低功耗状态,仍是由主MCU来决定的。
如图6所示,主MCU与副MCU之间,通过串口通讯进行低功耗状态同步,并使用发送/接收端口作为相互唤醒低功耗的媒介。主MCU不断向副MCU发送状态标志(发送间隔时间t<T1),如果进入低功耗的倒计时大于T1,则发送非低功耗标志位,否则发送低功耗标志位(满足低功耗条件后,开始进行低功耗倒计时)。
具体地,主MCU通过外部信号,来判断此时是否需要进入低功耗状态。当主MCU判断需要进入低功耗,就会开始低功耗倒计时。如果倒计时过程中未检测到低功耗唤醒信号,则会在倒计时结束时,正式进入低功耗状态。即,此倒计时的前半段发送非低功耗标志位,后半段发送低功耗标志位。主MCU进入低功耗后停止数据发送,并将自身发送端口设置为一稳定电平,此处的稳定电平即为上述的固定电平,是为了和主MCU和副MCU通讯过程中的波形做区分(高低电平不断翻转)。自身接收端口设置为低功耗唤醒口(如外部中断口)。
副MCU连续t1检测到主MCU发送的低功耗标志位后(t1<T1),就停止向主MCU的数据反馈,并将自身发射口设置为一稳定电平,从而避免通讯数据错误唤醒主MCU。副MCU连续T2检测到主MCU发送的低功耗标志位,则认为主MCU已经处于低功耗状态,副MCU延时一段时间后同样进入低功耗模式,并将自身接收端口设置为低功耗唤醒口。主MCU通过通讯数据,可以将自身状态提前传递给副MCU,从而达到主MCU刚进入低功耗,副MCU就知道的程度(T2稍微大于T1),示例性地,t1<T1<T2。
在主MCU已经进入低功耗状态的情况下,副MCU检测到唤醒信号,就会在唤醒自身的同时,不断通过自身发送端口向主MCU发送数据,用以唤醒主MCU,如:通过串口发送数据时的高低电平变换,来唤醒另一个处于低功耗状态的MCU。并在接收到主MCU所反馈的通讯数据后,切换至正常工作模式(主MCU被唤醒后重置低功耗倒计时)。正常模式下,副MCU在接收到主MCU发送的指令后,才会回复对应指令,且仅发送一帧数据;唤醒过程中,副MCU不断的循环发送数据,以唤醒主MCU。低功耗状态,指的是芯片自身模式。与正常状态相比,芯片在低功耗状态下关闭了绝大部分功能与外设,从而降低了功耗。
主MCU和副MCU在都处于低功耗状态的情况下,任一MCU检测到唤醒信号后,在唤醒自身的同时,都会开始向对方发送通讯数据,用以唤醒对方,并在接收到对方的通讯数据后,进入正常工作模式即正常通信状态。MCU之间通过串口通讯唤醒对方,可以节省状态同步所需的IO口资源。
在实际应用中,可以使用IIC、SPI等方式来代替串口,只要MCU之间拥有2条通信连接线,且MCU之间能够进行信息传递即可。两个MCU只要具有两个通讯线,即可完成低功耗状态的提前同步,以及相互唤醒。此外,对于无线通信,只要能够保证,通讯过程与非通讯过程,MCU的IO口处的电平特征不同,则同样可以适用本方案。
为检测低功耗唤醒口处的电平,除了将之设置为外部中断口外,也可通过定时唤醒低功耗后对其进行测试,满足唤醒信号则正常工作,否则再度进入低功耗。具体地,在唤醒的阶段通过检测IO口电平,来判断是否存在唤醒信号。由于唤醒信号与非唤醒信号,存在特征差异,可通过检测IO口电平,来进行判断,可通过测量现有信号的特征,判断其究竟是更类似唤醒信号,还是更类似干扰信号,以判断其性质。需要说明的是,唤醒信号的特征不固定,需根据实际项目方案做调整,在此不再进行赘述。
虽然结合附图描述了本发明的实施例,但是本领域技术人员可以在不脱离本发明的精神和范围的情况下做出各种修改和变型,这样的修改和变型均落入由所附权利要求所限定的范围之内。
Claims (18)
1.一种低功耗状态同步控制方法,应用于由至少两个具有低功耗和通信功能的芯片构成的低功耗状态同步控制系统中的第一芯片,所述第一芯片为控制所述低功耗状态同步控制系统中所有芯片进入低功耗状态的芯片,其特征在于,所述方法包括:
在检测到所述低功耗状态同步控制系统满足进入低功耗条件时,开启进入低功耗倒计时;
按照预设时间间隔向各第二芯片发送带有低功耗状态标志的第一通信数据,直至所述低功耗倒计时结束,以使得各所述第二芯片基于接收到带有低功耗状态标志的第一通信数据和对应的接收时刻控制各所述第二芯片进入低功耗状态,所述第二芯片为所述低功耗状态同步控制系统中除所述第一芯片之外的芯片,所述预设时间间隔小于等于所述低功耗倒计时;
在所述低功耗倒计时结束后,控制第一芯片进入低功耗状态。
2.根据权利要求1所述的方法,其特征在于,所述方法还包括:
在检测到所述低功耗状态同步控制系统不满足进入低功耗条件时,按照所述预设时间间隔向各所述第二芯片发送带有非低功耗状态标志的第二通信数据。
3.根据权利要求1所述的方法,其特征在于,在控制第一芯片进入低功耗状态之后,所述方法还包括:
将所述第一芯片的发送端口设置输出为固定电平,并将所述第一芯片的接收端口设置为低功耗唤醒端口,以通过检测所述低功耗唤醒端口接收到的电平信号控制所述第一芯片退出低功耗状态。
4.根据权利要求1所述的方法,其特征在于,在控制第一芯片进入低功耗状态之后,所述方法还包括:
在检测到第一唤醒信号时,控制所述第一芯片退出低功耗状态,并向各所述第二芯片发送第三通信数据,以使各所述第二芯片在接收到所述第三通信数据后,控制各所述第二芯片退出低功耗状态,所述第一唤醒信号为控制所述低功耗状态同步控制系统中所有芯片退出低功耗状态的信号。
5.根据权利要求4所述的方法,其特征在于,还包括:
接收所述第二芯片发送的第四通信数据,所述第四通信数据为所述第二芯片在接收到所述第三通信数据后反馈的通信数据。
6.根据权利要求1-5任一项所述的方法,其特征在于,还包括:
接收所述第二芯片发送的第五通信数据,所述第五通信数据为所述第二芯片检测到第二唤醒信号时发送的通信数据,所述第二唤醒信号为控制所述低功耗状态同步控制系统中所有芯片退出低功耗状态的信号;
基于所述第五通信数据控制所述第一芯片退出低功耗状态,并向各所述第二芯片发送第六通信数据,以使所述第二芯片在接收到所述第六通信数据时进入正常通信状态,并使其余的第二芯片在接收到所述第六通信数据时控制其余的第二芯片退出低功耗状态。
7.一种低功耗状态同步控制方法,应用于由至少两个具有低功耗和通信功能的芯片构成的低功耗状态同步控制系统中的第二芯片,所述第二芯片为被所述低功耗状态同步控制系统中的第一芯片同步控制进入低功耗状态的芯片,其特征在于,所述方法包括:
接收所述第一芯片发送的第一通信数据;
判断所述第一通信数据中是否带有低功耗状态标志,所述低功耗状态标志为所述第一芯片在检测到所述低功耗状态同步控制系统满足进入低功耗条件时,在开启进入低功耗倒计期间,按照预设时间间隔向各第二芯片发送的第一通信数据中带有的标志,所述预设时间间隔小于等于所述低功耗倒计时;
在所述第一通信数据中带有低功耗状态标志时,记录所述第一通信数据的接收时刻;
基于所述接收时刻,若检测到在第一预设接收时长内按照所述预设时间间隔连续接收到所述第一芯片发送的带有低功耗状态标志的第一通信数据时,控制所述第二芯片进入低功耗状态,所述第一预设接收时长不小于低功耗倒计时。
8.根据权利要求7所述的方法,其特征在于,还包括:
在接收到所述第一芯片发送的第三通信数据时,控制所述第二芯片退出低功耗状态,所述第三通信数据为所述第一芯片在检测到第一唤醒信号时向所述第二芯片发送的通信数据。
9.根据权利要求8所述的方法,其特征在于,在接收到所述第一芯片发送的第三通信数据时,所述方法还包括:
向所述第一芯片发送第四通信数据。
10.根据权利要求7所述的方法,其特征在于,所述方法还包括:
基于所述接收时刻,若检测到在第二预设接收时长内按照所述预设时间间隔连续接收到所述第一芯片发送的带有低功耗状态标志的通信数据时,停止向所述第一芯片发送通信数据,并将所述第二芯片的发送端口设置输出为固定电平,所述第二预设接收时长不小于所述预设时间间隔且不大于所述低功耗倒计时。
11.根据权利要求7所述的方法,其特征在于,所述控制所述第二芯片进入低功耗状态包括:
控制所述第二芯片延时固定时间后进入低功耗状态。
12.根据权利要求7-11任一项所述的方法,其特征在于,所述方法还包括:
在检测到第二唤醒信号时,控制所述第二芯片退出低功耗状态,并向所述第一芯片发送第五通信数据,以使所述第一芯片在接收到所述第五通信数据后控制所述第一芯片退出低功耗状态,所述第二唤醒信号为控制所述低功耗状态同步控制系统中所有芯片退出低功耗状态的信号。
13.根据权利要求12所述的方法,其特征在于,所述方法还包括:
接收所述第一芯片发送的第六通信数据,所述第六通信数据为所述第一芯片在接收到所述第五通信数据后反馈的通信数据;
控制所述第二芯片进入正常通信状态。
14.一种低功耗状态同步控制系统,其特征在于,包括:第一芯片和至少一第二芯片,其中,第一芯片和第二芯片均为具有低功耗和通信功能的芯片,所述第一芯片为控制所述低功耗状态同步控制系统中所有芯片进入低功耗状态的芯片,所述第二芯片为上述低功耗状态同步控制系统中除所述第一芯片之外的芯片;
所述第一芯片在检测到所述低功耗状态同步控制系统满足进入低功耗条件时,开启进入低功耗倒计时;按照预设时间间隔向各第二芯片发送带有低功耗状态标志的第一通信数据,直至所述低功耗倒计时结束,所述预设时间间隔小于等于所述低功耗倒计时;
所述第二芯片接收所述第一芯片发送的第一通信数据;判断所述第一通信数据中是否带有低功耗状态标志;在所述第一通信数据中带有低功耗状态标志时,记录所述第一通信数据的接收时刻;基于所述接收时刻,若检测到在第一预设接收时长内按照所述预设时间间隔连续接收到所述第一芯片发送的带有低功耗状态标志的第一通信数据时,控制所述第二芯片进入低功耗状态,所述第一预设接收时长不小于所述低功耗倒计时;
所述第一芯片在所述低功耗倒计时结束后,控制第一芯片进入低功耗状态。
15.根据权利要求14所述的低功耗状态同步控制系统,其特征在于,所述第一芯片与所述第二芯片之间通过串口通信。
16.根据权利要求14或15所述的低功耗状态同步控制系统,其特征在于,所述第一芯片和所述第二芯片均为MCU。
17.一种电器设备,其特征在于,包括:如权利要求14-16任一项所述的低功耗状态同步控制系统。
18.根据权利要求17所述的电器设备,其特征在于,
所述电器设备为电风扇。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311008113.1A CN117032025A (zh) | 2023-08-10 | 2023-08-10 | 低功耗状态同步控制方法、系统及电器设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311008113.1A CN117032025A (zh) | 2023-08-10 | 2023-08-10 | 低功耗状态同步控制方法、系统及电器设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117032025A true CN117032025A (zh) | 2023-11-10 |
Family
ID=88601789
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311008113.1A Pending CN117032025A (zh) | 2023-08-10 | 2023-08-10 | 低功耗状态同步控制方法、系统及电器设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117032025A (zh) |
-
2023
- 2023-08-10 CN CN202311008113.1A patent/CN117032025A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3617105B2 (ja) | 電子機器及びその動作モード制御方法 | |
JP4405569B1 (ja) | 電子機器および通信制御方法 | |
US10936524B2 (en) | Bus system with slave devices | |
CN108777862B (zh) | 一种蓝牙传输方法、蓝牙控制器以及蓝牙设备 | |
CN108647180B (zh) | 一种运算系统及相应的电子设备 | |
EP4290731A1 (en) | Charging control method, electronic device, and charging control system | |
WO2022161244A1 (zh) | 多主机仲裁方法、装置和可读存储介质 | |
JP2002351825A (ja) | 通信システム | |
EP4109910A1 (en) | Device waking-up method and apparatus, and electronic device | |
US7373134B2 (en) | Multiple-CPU portable terminal with communication function and control method | |
US20180338206A1 (en) | Control method and control system for audio device | |
WO2022204990A1 (zh) | 控制芯片的方法和集成电路系统 | |
CN117032025A (zh) | 低功耗状态同步控制方法、系统及电器设备 | |
US9529386B2 (en) | Information processing apparatus, docking station, and external display control method | |
CN102298416A (zh) | 一种服务器系统 | |
CN108595362A (zh) | 一种电子设备及操作电子设备的方法 | |
CN108536637B (zh) | 一种用于变送器调理芯片的通信系统及方法 | |
CN111625484A (zh) | 一种通信装置 | |
US20100056056A1 (en) | Synchronous wireless transmission system and synchronous wireless transmission method | |
CN114867091B (zh) | 基于通信方式的低功耗驱动方法、装置及介质 | |
JP2003163653A (ja) | シリアルデータ通信方法 | |
US11928370B2 (en) | Image forming apparatus, communication device, and image forming system | |
US11989366B2 (en) | System including pen and touch controller, method executed by pen, pen, and touch controller | |
KR20010017264A (ko) | 데이터 통신 방법 | |
CN106301712A (zh) | 一种同步通信方法及其应用设备、系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |