CN108647180B - 一种运算系统及相应的电子设备 - Google Patents

一种运算系统及相应的电子设备 Download PDF

Info

Publication number
CN108647180B
CN108647180B CN201810520994.8A CN201810520994A CN108647180B CN 108647180 B CN108647180 B CN 108647180B CN 201810520994 A CN201810520994 A CN 201810520994A CN 108647180 B CN108647180 B CN 108647180B
Authority
CN
China
Prior art keywords
data
chip soc
units
broadcast signal
operation units
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810520994.8A
Other languages
English (en)
Other versions
CN108647180A (zh
Inventor
叶永杭
彭浩
杨鑫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bitmain Technologies Inc
Original Assignee
Bitmain Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bitmain Technologies Inc filed Critical Bitmain Technologies Inc
Priority to CN201810520994.8A priority Critical patent/CN108647180B/zh
Publication of CN108647180A publication Critical patent/CN108647180A/zh
Application granted granted Critical
Publication of CN108647180B publication Critical patent/CN108647180B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0002—Serial port, e.g. RS232C
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本公开公开了一种运算系统及相应的电子设备，所述运算系统包括所述运算系统包括运算板电路和控制板电路，其中：所述运算板电路包括两个或两个以上运算单元，控制板电路包括系统级芯片SOC，所述系统级芯片SOC和所述两个或两个以上运算单元分别具有数据接收端口和数据发送端口；所述系统级芯片SOC的数据发送端口和所述两个或两个以上运算单元的数据接收端口分别相连，所述系统级芯片SOC的数据接收端口和所述两个或两个以上运算单元的数据发送端口分别相连，所述相连采用通用异步收发器UART串行总线协议进行数据通信。本公开实现了在电路板上使用通用异步收发器UART串行总线协议进行数据通信的一对多通信方式。

Description

一种运算系统及相应的电子设备
技术领域
本公开涉及电子技术领域，尤其是一种运算系统及相应的电子设备。
背景技术
通用异步收发器UART串行总线协议是一种在低速率通信领域应用最广的协议，其电路简单，成本低。但是其只能是一对一的通信。但在一些特殊的应用场景，需要通信协议能支持一对多的通信，此时串口就无法满足需求。
串行总线通信是在单片机使用中常见的方式，但是由于其自身特性的限制，单片机自带的通用异步收发器UART串行总线协议进行数据通信往往只能实现一对一串行通信，无法实现一对多的通信方式。现有的串行通信一对多技术采用RS485总线进行拓展实现，RS485总线适用于工业现场等远端一对多通信的场合，对于近端通信使用RS485往往大材小用，既造成浪费，也占用额外的空间。另外，现有的近端一对多通信技术往往不支持热插拔，例如IIC通信等，若在使用过程中需要移除设备，往往会引起总线通信错误从而影响全局的通信。所以对于一主多从的模块化设备来说，可以热插拔同时还可兼容串行通信的接口可以大大提高设备的易用性。
同时，支持一对多的通信协议有多种，比如IIC，RS485等。IIC通信电路也简单，但其通信效率较串口低，协议也比串口复杂。RS485通信电路也简单，而且速率相比串口和IIC要高得多，传输距离也很远，适合于设备间的通信。但是绝大部分芯片都不直接支持RS485协议，而是需要使用串口转RS485芯片，因此其电路比串口复杂，成本也高得多，不适合板级通信。
发明内容
为了解决上述现有技术中存在的问题，本公开提出一种运算系统及相应的电子设备。
根据本公开的一方面，提出所述运算系统包括运算板电路和控制板电路，其中：所述运算板电路包括两个或两个以上运算单元，控制板电路包括系统级芯片SOC，所述系统级芯片SOC和所述两个或两个以上运算单元分别具有数据接收端口和数据发送端口，所述系统级芯片SOC的数据发送端口和所述两个或两个以上运算单元的数据接收端口分别相连，采用通用异步收发器UART串行总线协议进行数据通信；其特征在于，所述系统级芯片SOC的数据接收端口和所述两个或两个以上运算单元的数据发送端口分别相连，也采用通用异步收发器UART串行总线协议进行数据通信。
可选地，所述系统级芯片SOC向所述两个或两个以上运算单元发送广播信号，广播信号中包括所述两个或两个以上运算单元中一个运算单元的唯一标识，所述两个或两个以上运算单元接收广播信号，所述两个或两个以上运算单元根据所述唯一标识来确定是否响应广播信号向系统级芯片SOC发送数据。
可选地，所述唯一标识可以是运算单元地址，或者运算单元编号。
可选地，所述两个或两个以上运算单元根据所述唯一标识来确定是否响应广播信号向系统级芯片SOC发送数据具体为：所述两个或两个以上运算单元接收到广播信号，每个运算单元判断广播信号中包括所述唯一标识是否和本地唯一标识相同；如果相同，则由运算单元响应所述广播信号向所述系统级芯片SOC发送数据；如果不同，则运算单元不发送数据。
可选地，所述系统级芯片SOC的数据接收端口RXD外接上拉电阻。
可选地，所述两个或两个以上运算单元的数据发送端口TXD信号线上串联一个二极管，二极管的阴极朝向运算单元的数据发送端口TXD。
可选地，所述控制板电路进步包括与系统级芯片SOC相连接的网络模块、存储模块、电源模块、风扇接口模块和运算板接口模块；其中，
所述电源模块用于为所述控制板电路供电；
所述存储模块用于存储所述系统级芯片SOC运行所需的程序和变量，以及存储包括系统启动文件在内的系统文件；
所述网络模块用于连接外部网络，并将通过所述外部网络获取的工作任务传送给所述系统级芯片SOC处理；
所述风扇接口模块用于连接风扇，并实现所述系统级芯片SOC与风扇之间的通信；
所述外部运算板接口用于连接所述运算板电路，并实现所述系统级芯片SOC与所述运算板电路上所述运算芯片之间的通信；
所述系统级芯片SOC用于将所述网络模块传送的工作任务经过运算生成工作数据，传送给所述运算板电路上所述运算芯片进行计算，并将所述运算板电路上所述运算芯片计算得到的输出结果数据反馈给外部网络。
可选地，所述运算单元为运行芯片。
根据本公开的再一方面，提出一种电子设备，所述电子设备包括一个或多个如上所述的运算系统。
根据本公开的再一方面，提出一种在上述所述的运算系统中执行的数据传输方法，其特征在于：
步骤一、所述系统级芯片SOC将第一广播信号通过数据发送端口发送给运算板电路上的两个或两个以上运算单元，所述第一广播信号中包括工作任务或数据；
步骤二、所述运算板电路上的两个或两个以上运算单元根据获得的工作任务或数据进行计算。
步骤三、所述系统级芯片SOC将第二广播信号通过数据发送端口发送给运算板电路上的两个或两个以上运算单元，所述第二广播信号中包括一个运算单元的唯一标识。
步骤四、所述两个或两个以上运算单元接收所述第二广播信号，每个运算单元判断广播信号中包括所述唯一标识是否和本地唯一标识相同；如果相同，通过运算单元的数据发送端口向系统级芯片SOC反馈运算结果；如果不同，则运算单元不发送运算结果。
根据本公开的技术方案，通过在系统级芯片SOC的数据输入端口设置上拉电阻、在运算单元的数据输出端口设置二极管的方式，引入广播机制，实现了在电路板级使用通用异步收发器UART串行总线协议进行数据通信的一对多通信方式。
附图说明
图1是根据本公开一实施例的运算系统结构框图；
图2是根据本公开一实施例的改进串行总线通信一对多通信电路结构图；
图3是根据本公开一实施例的控制板电路的结构示意图；
图4是根据本公开一实施例的运算系统数据传输流程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
下面参考本发明的若干代表性实施方式，详细阐释本发明的原理和精神。
图1是根据本公开一实施例的运算系统结构框图；如图1所示，运算系统包括运算板电路和控制板电路，控制板电路包括系统级芯片SOC，SOC(System on Chip)芯片级系统，也称片上系统，意指它是一个产品，是一个有专用目标的集成电路，其中包含完整系统并有嵌入软件的全部内容。运算板电路包括两个或两个以上运算单元，在附图1中运算单元具有4个运算单元，运算单元可以是运算芯片，该运算芯片可以执行HASH256算法、卷积算法或者相关神经网络算法等。运算板电路，也称为算力板，属于电子的核心计算板。在电子设备中，控制板电路用于接收外部的数据或者命令，进而控制运算板上的运算单元进行特定运算，获得特定的运算结果。所述系统级芯片SOC的数据端口和所述两个或两个以上运算单元的数据端口采用通用异步收发器UART串行总线协议进行数据通信。
通用异步收发器UART串行总线协议进行数据通信往往只能实现一对一串行通信，无法实现一对多的通信方式。而要在附图1中所示的运算系统中使用通用异步收发器UART串行总线协议进行数据通信，实现一个系统级芯片SOC和两个或两个以上运算单元进行通信，需要对电路结构进行改进，具体的实现方式如图2所示。图2是根据本公开一实施例的改进串行总线通信一对多通信电路结构图。在图2中，运算系统包括一个系统级芯片SOC和n个运算单元，当然系统级芯片SOC设置在控制板电路上，运算单元设置在运算板电路上，在图2中并没有画出，n为大于等于2的正整数。所述系统级芯片SOC和所述n个运算单元分别具有数据接收端口RXD和数据发送端口TXD，所述系统级芯片SOC的数据发送端口TXD和所述n个运算单元的数据接收端口RXD分别相连，采用通用异步收发器UART串行总线协议进行数据通信。所述系统级芯片SOC的数据发送端口TXD的信号线可以直接和所述n个运算单元的数据接收端口RXD的引脚相连，其工作模式是系统级芯片SOC发送数据，多个n个运算单元同时接收，由于在这种模式下是系统级芯片SOC(相当于主机Master)发送数据，n个运算单元(相当于从机Slave)同时接收数据，数据不产生冲突，因此可以采用通用异步收发器UART串行总线协议进行数据通信。
所述系统级芯片SOC的数据接收端口RXD和n个运算单元的数据发送端口TXD分别相连时需要对连接电路进行改进。所述n个运算单元(Slave)的数据发送端口TXD信号线上串联一个二极管，二极管的阴极朝向运算单元(Slave)的数据发送端口。因为运算单元(Slave)的数据发送端口TXD在空闲期间保持高电平，在具有发送数据时，根据通用异步收发器UART串行总线协议，其要将数据发送端口TXD的电平变为一段时间低电平，表示要发送数据。在这时，这里以运算单元(Slave)1要发送数据为例，运算单元(Slave)1的数据发送端口TXD为低电平，而运算单元(Slave)2至n的数据发送端口TXD为高电平，这样就形成了运算单元(Slave)2至n的数据发送端口TXD到运算单元(Slave)1的数据发送端口TXD的电流电路，存在一个电源到地的低阻抗通路，此时运算单元(Slave)1有大电流流过，极易烧毁芯片。通过增加阴极朝向运算单元(Slave)的数据发送端口TXD二极管，在运算单元(Slave)1要发送数据和发送数据时，使得运算单元(Slave)2至n数据发送端口TXD的信号线阻断，实现了保护运算单元(Slave)1的作用，并且使得运算单元(Slave)1发送的数据电平不受到其他运算单元(Slave)的干扰。优选的采用锗二极管，因为其正向电压为0.3V左右，也就是可以保证系统级芯片SOC的数据接收端口RXD信号低电平时是0.3V左右，低于0.7V，可以正确识别。系统级芯片SOC的数据接收端口RXD要外接一个上拉电阻，上拉电阻的作用是保证系统级芯片SOC的数据接收端口RXD信号的默认电平为高电平。如果没有上拉电阻，当所有运算单元Slave数据发送端口TXD信号都处于默认状态的高电平时，系统级芯片SOC的数据接收端口RXD信号处于悬空状态，不符合通用异步收发器UART串行总线协议规定的默认状态为高电平。
所述n个运算单元的数据发送端口TXD向所述系统级芯片SOC的数据接收端口RXD发送数据时，存在多对一的情况，因此为了符合通用异步收发器UART串行总线协议，所述系统级芯片SOC向所述n个运算单元发送广播信号，广播信号中包括一个运算单元的唯一标识，所述唯一标识可以是运算单元地址，或者运算单元编号等等。所述n个运算单元接收到所述广播信号，所述n个运算单元根据所述唯一标识来确定是否响应广播信号向系统级芯片SOC发送数据。所述n个运算单元接收到广播信号时，每个运算单元判断广播信号中包括所述唯一标识是否和本地唯一标识相同；如果相同，则说明该运算单元可以发送数据，由运算单元响应所述广播信号向所述系统级芯片SOC发送数据；如果不同，则运算单元不发送数据。通过引用广播机制，使得所述n个运算单元的数据发送端口TXD向所述系统级芯片SOC的数据接收端口RXD发送数据时符合了通用异步收发器UART串行总线协议。
图3为本发明实施例的控制板电路的结构示意图。具体的，如图3所示，本发明实施例的控制板电路包括系统级芯片SOC以及与其相连接的网络模块、存储模块、电源模块、风扇接口模块和运算板接口模块。
其中，所述电源模块用于为所述控制板电路供电；所述存储模块用于存储所述系统级芯片SOC运行所需的程序和变量，以及存储包括系统启动文件在内的系统文件；所述网络模块用于连接外部网络，并将通过所述外部网络获取的工作任务或数据传送给所述系统级芯片SOC处理；所述风扇接口模块用于连接风扇，并实现所述系统级芯片SOC与风扇之间的通信；所述外部运算板接口用于连接外部运算板，并实现所述系统级芯片SOC与n个运算单元之间的通信；所述系统级芯片SOC用于将所述网络模块传送的工作任务或数据经过运算生成工作数据，通过外部运算板接口传送给外部运算板中的n个运算单元进行计算，并将所述外部运算板上的n个运算单元计算得到的输出结果数据反馈给外部网络。
下面将结合附图4，对本发明的运算系统数据传输流程进行说明。
步骤一、控制板电路的网络模块通过外部网络获取的工作任务或数据传送给系统级芯片SOC处理；
步骤二、所述系统级芯片SOC将第一广播信号通过数据发送端口发送给运算板电路上的两个或两个以上运算单元，所述第一广播信号中包括工作任务或数据。
步骤三、运算板电路上的两个或两个以上个运算单元根据获得的工作任务或数据进行计算。
步骤四、所述系统级芯片SOC将第二广播信号通过数据发送端口发送给运算板电路上的两个或两个以上运算单元，所述第二广播信号中包括一个运算单元的唯一标识。
步骤五、两个或两个以上个运算单元接收到所述第二广播信号，每个运算单元判断广播信号中包括所述唯一标识是否和本地唯一标识相同；如果相同，通过运算单元的数据发送端口向系统级芯片SOC反馈运算结果；如果不同，则运算单元不发送运算结果。
步骤六、系统级芯片SOC根据反馈的结果或者数据，执行下一步操作，例如：向网络返回运算结果、执行结果，或者向两个或两个以上个运算单元发送广播信号，继续获取运算单元的运算结果、执行结果或者中间数据。
根据本公开的另一方面，还提出一种电子设备，所述电子设备包括一个或多个如上所述的运算系统。
以上所述的具体实施例，对本公开的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本公开的具体实施例而已，并不用于限制本公开，凡在本公开的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。

Claims (7)

1.一种运算系统，其特征在于，所述运算系统包括运算板电路和控制板电路，其中：
所述运算板电路包括两个或两个以上运算单元，控制板电路包括系统级芯片SOC，所述系统级芯片SOC和所述两个或两个以上运算单元分别具有数据接收端口和数据发送端口，所述系统级芯片SOC的数据发送端口和所述两个或两个以上运算单元的数据接收端口分别相连，并采用通用异步收发器UART串行总线协议进行数据通信；其特征在于，所述系统级芯片SOC的数据接收端口和所述两个或两个以上运算单元的数据发送端口分别相连，并采用通用异步收发器UART串行总线协议进行数据通信；
其中，所述系统级芯片SOC向所述两个或两个以上运算单元发送广播信号，广播信号中包括所述两个或两个以上运算单元中一个运算单元的唯一标识，所述两个或两个以上运算单元接收广播信号，所述两个或两个以上运算单元根据所述唯一标识来确定是否响应广播信号向系统级芯片SOC发送数据；所述唯一标识包括运算单元地址，或者运算单元编号；
所述两个或两个以上运算单元根据所述唯一标识来确定是否响应广播信号向系统级芯片SOC发送数据包括：所述两个或两个以上运算单元接收到广播信号，每个运算单元判断广播信号中包括的所述唯一标识是否和本地唯一标识相同；如果相同，则所述每个运算单元响应所述广播信号向所述系统级芯片SOC发送数据；如果不同，则所述每个运算单元不发送数据。
2.根据权利要求1所述的运算系统，其特征在于，所述系统级芯片SOC的数据接收端口外接上拉电阻。
3.根据权利要求1所述的运算系统，其特征在于，所述两个或两个以上运算单元的数据发送端口的信号线上串联一个二极管，二极管的阴极与运算单元的数据发送端口连接。
4.根据权利要求1所述的运算系统，其特征在于，所述控制板电路进一步包括与系统级芯片SOC相连接的网络模块、存储模块、电源模块、风扇接口模块和运算板接口模块；其中，
所述电源模块用于为所述控制板电路供电；
所述存储模块用于存储所述系统级芯片SOC运行所需的程序和变量，以及存储包括系统启动文件在内的系统文件；
所述网络模块用于连接外部网络，并将通过所述外部网络获取的工作任务传送给所述系统级芯片SOC处理；
所述风扇接口模块用于连接风扇，并实现所述系统级芯片SOC与风扇之间的通信；
所述外部运算板接口用于连接所述运算板电路，并实现所述系统级芯片SOC与所述运算板电路上所述两个或两个以上运算单元之间的通信；
所述系统级芯片SOC用于将所述网络模块传送的工作任务或数据传送给所述运算板电路上的运算单元进行计算，并将所述运算板电路上所述运算单元计算得到的输出运算结果反馈给外部网络。
5.根据权利要求1至4任一项所述的运算系统，其特征在于，所述两个或两个以上运算单元为运算芯片。
6.一种电子设备，其特征在于，所述电子设备包括一个或多个如上所述权利要求1至5任一项所述的运算系统。
7.一种在权利要求1至5任一项所述的运算系统中执行的数据传输方法，其特征在于：
所述系统级芯片SOC将第一广播信号通过数据发送端口发送给运算板电路上的两个或两个以上运算单元，所述第一广播信号中包括工作任务或数据；
所述运算板电路上的两个或两个以上运算单元根据获得的工作任务或数据进行计算；
所述系统级芯片SOC将第二广播信号通过数据发送端口发送给运算板电路上的两个或两个以上运算单元，所述第二广播信号中包括一个运算单元的唯一标识；
所述两个或两个以上运算单元接收所述第二广播信号，每个运算单元判断广播信号中包括的所述唯一标识是否和本地唯一标识相同；如果相同，通过所述每个运算单元的数据发送端口向系统级芯片SOC反馈运算结果；如果不同，则所述每个运算单元不发送运算结果。
CN201810520994.8A 2018-05-28 2018-05-28 一种运算系统及相应的电子设备 Active CN108647180B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810520994.8A CN108647180B (zh) 2018-05-28 2018-05-28 一种运算系统及相应的电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810520994.8A CN108647180B (zh) 2018-05-28 2018-05-28 一种运算系统及相应的电子设备

Publications (2)

Publication Number Publication Date
CN108647180A CN108647180A (zh) 2018-10-12
CN108647180B true CN108647180B (zh) 2024-02-06

Family

ID=63758017

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810520994.8A Active CN108647180B (zh) 2018-05-28 2018-05-28 一种运算系统及相应的电子设备

Country Status (1)

Country Link
CN (1) CN108647180B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI761624B (zh) * 2018-11-07 2022-04-21 香港商蜜蜂計算（香港）股份有限公司 積體電路晶片的定址方法與系統
CN109614358A (zh) * 2018-12-26 2019-04-12 苏州易美新思新能源科技有限公司 一种pcb信号控制电路的实现方法
CN110580037B (zh) * 2019-09-27 2020-07-31 华勤通讯技术有限公司 一种uart通信系统及车载设备
CN112084131A (zh) * 2020-09-11 2020-12-15 深圳比特微电子科技有限公司 用于数字货币的计算装置和计算系统
CN116028391B (zh) * 2022-07-15 2024-03-22 荣耀终端有限公司 电子设备、外围设备及单线通信系统

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6775282B1 (en) * 1999-12-27 2004-08-10 Intel Corporation Bus communication
CN1777137A (zh) * 2005-12-02 2006-05-24 浙江中控技术有限公司 一种基于以太网和串行通信技术的数据转发装置及系统
CN101106504A (zh) * 2007-06-28 2008-01-16 北京大学 基于can总线的智能自主机器人分布式通信系统
CN101105692A (zh) * 2007-05-29 2008-01-16 深圳市合信自动化技术有限公司 可编程逻辑控制器及其通信接口装置及数据发送方法
CN104506208A (zh) * 2014-12-23 2015-04-08 天津光电通信技术有限公司 一种基于rs-232c协议的一对多点全双工通信装置
CN104698923A (zh) * 2015-02-05 2015-06-10 青岛四方车辆研究所有限公司 动车组辅助控制系统
CN105162874A (zh) * 2015-09-23 2015-12-16 上海斐讯数据通信技术有限公司 一种扩展移动终端运算能力的系统
CN208477523U (zh) * 2018-05-28 2019-02-05 北京比特大陆科技有限公司 一种运算系统及相应的电子设备

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6775282B1 (en) * 1999-12-27 2004-08-10 Intel Corporation Bus communication
CN1777137A (zh) * 2005-12-02 2006-05-24 浙江中控技术有限公司 一种基于以太网和串行通信技术的数据转发装置及系统
CN101105692A (zh) * 2007-05-29 2008-01-16 深圳市合信自动化技术有限公司 可编程逻辑控制器及其通信接口装置及数据发送方法
CN101106504A (zh) * 2007-06-28 2008-01-16 北京大学 基于can总线的智能自主机器人分布式通信系统
CN104506208A (zh) * 2014-12-23 2015-04-08 天津光电通信技术有限公司 一种基于rs-232c协议的一对多点全双工通信装置
CN104698923A (zh) * 2015-02-05 2015-06-10 青岛四方车辆研究所有限公司 动车组辅助控制系统
CN105162874A (zh) * 2015-09-23 2015-12-16 上海斐讯数据通信技术有限公司 一种扩展移动终端运算能力的系统
CN208477523U (zh) * 2018-05-28 2019-02-05 北京比特大陆科技有限公司 一种运算系统及相应的电子设备

Also Published As

Publication number Publication date
CN108647180A (zh) 2018-10-12

Similar Documents

Publication Publication Date Title
CN108647180B (zh) 一种运算系统及相应的电子设备
US20060106962A1 (en) USB On-The-Go implementation
CN105279130A (zh) 一种对同地址的多个i2c器件进行操作的方法
EP2388960A1 (en) Intelligent bus address self-configuration in a multi-module system
CN101685432A (zh) 实现usb接口切换的装置，实现usb接口测试的系统
CN104834620A (zh) 串行外设接口spi总线电路、实现方法以及电子设备
CN103729319A (zh) 基于串行总线的设备系统及数据传输方法
CN208477523U (zh) 一种运算系统及相应的电子设备
CN106713094B (zh) 一种1394数据采集模块
KR20060131489A (ko) 휴대단말기에서 단일포트를 통해 멀티기능을 수행하는 장치및 방법
CN104678809A (zh) 可通用传感器控制设备及系统
CN105703935A (zh) 具自动切换共享网络功能的服务器系统
CN102445981B (zh) 数据传输系统以及数据传输方法
US20210375335A1 (en) Data writing method and apparatus
CN110750475A (zh) 多cpu共用一物理串口方法及装置、嵌入式设备、介质
CN103777666A (zh) 主从式avs
CN201378316Y (zh) 通用输入/输出接口扩展电路和具有该电路的移动终端
CN204423022U (zh) 可通用传感器控制设备及系统
CN113253652A (zh) 一种机组的通信控制装置、方法和机组
CN101989245A (zh) 投影机及其控制方法和微处理器
CN111541597B (zh) 一种并行连接自动编号方法及系统
CN112084131A (zh) 用于数字货币的计算装置和计算系统
CN213211018U (zh) 信号处理板卡
CN212433752U (zh) 一种通信电压自适应的芯片仿真器电路
CN209842384U (zh) 一种加固can加交换卡

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant