CN110750475A - 多cpu共用一物理串口方法及装置、嵌入式设备、介质 - Google Patents

多cpu共用一物理串口方法及装置、嵌入式设备、介质 Download PDF

Info

Publication number
CN110750475A
CN110750475A CN201910964090.9A CN201910964090A CN110750475A CN 110750475 A CN110750475 A CN 110750475A CN 201910964090 A CN201910964090 A CN 201910964090A CN 110750475 A CN110750475 A CN 110750475A
Authority
CN
China
Prior art keywords
cpu
line
serial port
programmable logic
logic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910964090.9A
Other languages
English (en)
Inventor
李小军
吴闽华
孟庆晓
陈泽江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Genew Technologies Co Ltd
Original Assignee
Shenzhen Genew Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Genew Technologies Co Ltd filed Critical Shenzhen Genew Technologies Co Ltd
Priority to CN201910964090.9A priority Critical patent/CN110750475A/zh
Publication of CN110750475A publication Critical patent/CN110750475A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0002—Serial port, e.g. RS232C

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Programmable Controllers (AREA)

Abstract

本申请涉及多CPU共用一物理串口方法及装置、嵌入式设备、介质，装置包括：第一CPU的RX线和TX线分别与可编程逻辑器连接；第二CPU的RX线和TX线分别与可编程逻辑器连接；可编程逻辑器的RX线和TX线分别连接至串口；默认状态，可编程逻辑器控制将串口切换到与第一CPU电连接；当可编程逻辑器获取到第一切换命令，将串口TX线和RX线切换到与第二CPU连接；当可编程逻辑器获取到第二切换命令，将串口的TX线和RX线切换到与第一CPU连接。本发明通过上述方法实现两个CPU共用一个物理串口。本发明实施简单，实现成本低，并且本发明安装使用非常方便，提高了设备整体装配效率，避免出现因单板插入过多造成的安全隐患。

Description

多CPU共用一物理串口方法及装置、嵌入式设备、介质
技术领域
本申请涉及嵌入式设备技术领域，特别是涉及一种多CPU共用一物理串口方法及装置、嵌入式设备、可读存储介质。
背景技术
嵌入式系统(Embedded system)，是一种“完全嵌入受控器件内部，为特定应用而设计的专用计算机系统”，嵌入式系统是用来控制或者监视机器、装置、工厂等大规模设备的系统。
在嵌入式设备上，串口作为调试手动用的非常广泛，可以输入命令执行相关动作，也可以输出调试信息让用户或者开发人员得知设备运行状态。在一个嵌入式单板上，经常应用两个或者两个以上的物理CPU来实现不同的业务，每个 CPU都有自己的串口，然而受限于单板的制造成本和单板前端面板的面积，只能接出来一个物理的串口。如何让每个CPU都能正常的输入输出，是单板后期维护的重要手段。
现有技术中，很多单板会将主CPU的串口引出了，然后将次CPU的串口通过插针的方式引出来。插针串口使用非常不方便，需要特殊的串口线，而且插针也在单板上，如果机框内全部插满单板，根本不可能接出来，因为没有缝隙进入供串口线插针使用。造成整个单板安装使用非常不方便，也容易影响整体的装配进度，无法提高装配效率，并且单板插入过多容易造成安全隐患。
因此，现有技术有待改进。
发明内容
本发明要解决的技术问题是，提供一种多CPU共用一物理串口方法及装置、嵌入式设备、可读存储介质，本发明安装使用非常方便，提高了设备整体装配效率，避免出现因单板插入过多造成的安全隐患。
一种多CPU共用一物理串口方法，其中，所述方法包括：
将第一CPU的RX线和TX线分别与可编程逻辑器连接；将第二CPU的RX 线和TX线分别与可编程逻辑器连接；
以及将可编程逻辑器的RX线和TX线分别连接至串口；
设置可编程逻辑器默认将串口切换到与第一CPU连接；
当可编程逻辑器获取到第一切换命令，将串口TX线和RX线切换到与第二 CPU连接；
当可编程逻辑器获取到第二切换命令，将串口的TX线和RX线切换到与第一CPU连接。
所述多CPU共用一物理串口方法，其中，所述第一CPU为主CPU，所述第二CPU为从CPU；所述第一CPU和第二CPU二者均接了自带串口功能；串口分为收信号RX线，和发信号TX线；RX线是从外部接收数据，而TX线是CPU 将自己的数据发送给外部。
所述多CPU共用一物理串口方法，其中，所述可编程逻辑器将第一CPU和第二CPU两个CPU的RX线分成一组，将两个TX线也分成一组。
所述多CPU共用一物理串口方法，其中，所述设置可编程逻辑器默认将串口切换到与第一CPU连接的步骤还包括：
设置通过可编程逻辑器控制CPU的串口将数据TX发送到外部。
所述多CPU共用一物理串口方法，其中，所述当可编程逻辑器获取到第一切换命令，将串口TX线和RX线切换到与第二CPU连接的步骤包括：
当需切换串口与第二CPU连接时，输入第一切换命令；当可编程逻辑器获取到第一切换命令，将串口TX线和RX线切换到与第二CPU连接。
所述多CPU共用一物理串口方法，其中，所述当可编程逻辑器获取到第二切换命令，将串口的TX线和RX线切换到与第一CPU连接的步骤还包括：
当需切回串口到第二CPU连接时，输入第二切换命令；当可编程逻辑器获取到第二切换命令，将串口的TX线和RX线切换到与第一CPU连接。
一种多CPU共用一物理串口装置，其中，所述装置包括：
第一CPU、第二CPU，可编程逻辑器，以及串口；
第一CPU的RX线和TX线分别与可编程逻辑器连接；第二CPU的RX线和TX线分别与可编程逻辑器连接；可编程逻辑器的RX线和TX线分别连接至串口；
默认状态，可编程逻辑器控制将串口切换到与第一CPU电连接；
当可编程逻辑器获取到第一切换命令，将串口TX线和RX线切换到与第二 CPU连接；
当可编程逻辑器获取到第二切换命令，将串口的TX线和RX线切换到与第一CPU连接。
所述的多CPU共用一物理串口装置，其中，所述第一CPU为主CPU，所述第二CPU为从CPU；
所述可编程逻辑器将第一CPU和第二CPU两个CPU的RX线分成一组，将两个TX线也分成一组。
一种嵌入式设备，包括存储器和处理器，所述存储器存储有计算机程序，其中，所述处理器执行所述计算机程序时实现任一项所述多CPU共用一物理串口方法的步骤。
一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现任一项所述多CPU共用一物理串口方法的步骤。
与现有技术相比，本发明实施例具有以下优点：
本发明实施方式提供一种基于地图的多CPU共用一物理串口方法及装置、嵌入式设备、可读存储介质。提出了一种两个或者多个CPU共用一个物理串口的方法。单板上有两个CPU，一个是ARM芯片，另外一个是X86芯片，它们二者均接了自带串口功能。串口分为收信号RX，和发信号TX。RX是从外部接收数据，而TX是CPU将自己的数据发送给外部。将ARM和X86的RX/TX信号都接入同一个可编程逻辑CPLD((Complex Programmable Logic Device)复杂可编程逻辑器件)。
CPLD将两个CPU的RX分成一组，将两个TX也分成一组。CPU的串口想将数据TX发送到外部，必须由CPLD控制。CPLD将ARM芯片的TX连接外部串口管脚，那么ARM的串口打印可以显示到电脑终端上，而X86的串口输出是不能显示到电脑终端上的。同时，CPLD也控制将串口输入的信号传输给哪个CPU。如果CPLD将外部串口RX的信号引入到ARM的串口RX，则ARM会收到外部输入的数据。通过上述方法实现两个CPU共用一个物理串口。本发明实施简单，实现成本低，并且本发明安装使用非常方便，提高了设备整体装配效率，避免出现因单板插入过多造成的安全隐患。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例中一种多CPU共用一物理串口装置的功能原理框图。
图2为本发明一种多CPU共用一物理串口装置具体实施例的功能原理框图。
图3为本发明一种多CPU共用一物理串口装置具体实施例的串口切换到 ARM功能原理框图。
图4为本发明一种多CPU共用一物理串口装置具体实施例的串口切换到 X86功能原理框图。
图5为本发明实施例中一种多CPU共用一物理串口方法的流程示意图。
图6为本发明实施例中嵌入式设备的内部结构图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
发明人经过研究发现，现有技术中，很多单板会将主CPU的串口引出了，然后将次CPU的串口通过插针的方式引出来。插针串口使用非常不方便，需要特殊的串口线，而且插针也在单板上，如果机框内全部插满单板，根本不可能接出来，因为没有缝隙进入供串口线插针使用。造成整个单板安装使用非常不方便，也容易影响整体的装配进度，无法提高装配效率，并且单板插入过多容易造成安全隐患。
为了解决上述问题，在本发明实施例中，提出了一种两个或者多个CPU共用一个物理串口的方法。单板上有两个CPU，一个是ARM芯片，另外一个是 X86芯片，它们二者均接了自带串口功能。串口分为收信号RX，和发信号TX。 RX是从外部接收数据，而TX是CPU将自己的数据发送给外部。将ARM和 X86的RX/TX信号都接入同一个可编程逻辑CPLD((ComplexProgrammable Logic Device)复杂可编程逻辑器件)。
CPLD将两个CPU的RX分成一组，将两个TX也分成一组。CPU的串口想将数据TX发送到外部，必须由CPLD控制。CPLD将ARM芯片的TX连接外部串口管脚，那么ARM的串口打印可以显示到电脑终端上，而X86的串口输出是不能显示到电脑终端上的。同时，可编程逻辑器(CPLD)也控制将串口输入的信号传输给哪个CPU。如果CPLD将外部串口RX的信号引入到ARM的串口 RX，则ARM会收到外部输入的数据。通过上述方法实现两个CPU共用一个物理串口。本发明实施简单，实现成本低，并且本发明安装使用非常方便，提高了设备整体装配效率，避免出现因单板插入过多造成的安全隐患。
串行接口简称串口，也称串行通信接口或串行通讯接口(通常指COM接口)，是采用串行通信方式的扩展接口。串行接口(Serial Interface)是指数据一位一位地顺序传送，其特点是通信线路简单，只要一对传输线就可以实现双向通信(可以直接利用电话线作为传输线)，从而大大降低了成本。
下面结合附图，详细说明本发明的各种非限制性实施方式。
本发明实施例提供的一种多CPU共用一物理串口装置，如图1所示，所述装置包括：
第一CPU、第二CPU，可编程逻辑器(CPLD)，以及串口(串行接口)；
本发明中所述第一CPU的RX线和TX线分别与可编程逻辑器连接；第二 CPU的RX线和TX线分别与可编程逻辑器连接；可编程逻辑器的RX线和TX 线分别连接至串口。
本发明实施例中，默认状态，可编程逻辑器控制将串口切换到与第一CPU 电连接；
当可编程逻辑器获取到第一切换命令，将串口TX线和RX线切换到与第二 CPU连接；
当可编程逻辑器获取到第二切换命令，将串口的TX线和RX线切换到与第一CPU连接。
在具体实施时，本发明将所述第一CPU为主CPU，所述第二CPU为从CPU；所述可编程逻辑器将第一CPU和第二CPU两个CPU的RX线分成一组，将两个TX线也分成一组。
当需切换串口与第二CPU连接时，输入第一切换命令；当可编程逻辑器获取到第一切换命令，将串口TX线和RX线切换到与第二CPU连接；当需切回串口到第二CPU连接时，输入第二切换命令；当可编程逻辑器获取到第二切换命令，将串口的TX线和RX线切换到与第一CPU连接。
当然本发明在具体实施时，其两个CPU中，如图2所示，第一CPU采用 ARM芯片，第二CPU可以采用X86芯片；ARM芯片的UART分别通过RX线和TX线与可编程逻辑器(CPLD)连接；X86芯片的UART分别通过RX线和TX 线与可编程逻辑器(CPLD)连接，可编程逻辑器(CPLD)分别通过TX线和RX线与串口连接。
其中，X86芯片是采用X86架构(The X86 architecture)微处理器芯片；而 UART、通用异步收发传输器(Universal Asynchronous Receiver/Transmitter)，通常称作UART。它将要传输的资料在串行通信与并行通信之间加以转换)。
本发明实施例中两个CPU它们二者均接了自带串口功能。串口分为收信号 RX，和发信号TX。RX是从外部接收数据，而TX是CPU将自己的数据发送给外部。将ARM和X86的RX/TX信号都接入同一个可编程逻辑CPLD。
本实施例中，可编程逻辑器(CPLD)将两个CPU的RX分成一组，将两个 TX也分成一组。CPU的串口想将数据TX发送到外部，必须由CPLD控制。CPLD 将ARM芯片的TX连接外部串口管脚，那么ARM的串口打印可以显示到电脑终端上，而X86的串口输出是不能显示到电脑终端上的。同时，CPLD也控制将串口输入的信号传输给哪个CPU。如果CPLD将外部串口RX的信号引入到ARM 的串口RX，则ARM会收到外部输入的数据。
本实施例的多CPU共用一物理串口装置，采用单板主CPU为ARM，次CPU 为X86。可编程逻辑CPLD默认将串口切换到ARM芯片，如图3所示；
可编程逻辑CPLD可以捕获外部串口输入的内容；
当想切换串口到X86芯片时，在电脑串口终端软件连续输入UUUUU。CPLD 捕获这个特殊信号，将TX和RX切换到X86上去，如图4所示；
当想切回串口到ARM芯片时，在电脑串口终端软件连续输入AAAAA。 CPLD捕获这个特殊信号，将TX和RX切换到ARM上去。
由上可见本发明实施例，通过上述多CPU共用一物理串口装置实现两个 CPU共用一个物理串口。本发明实施简单，实现成本低，并且本发明安装使用非常方便，提高了设备整体装配效率，避免出现因单板插入过多造成的安全隐患。
基于上述实施例，本发明实施例中多CPU共用一物理串口方法。
请参阅图5，图5示出了本发明实施例中多CPU共用一物理串口方法，如图5所示，本发明实施例的一种多CPU共用一物理串口方法，包括：
步骤S1、将第一CPU的RX线和TX线分别与可编程逻辑器连接；将第二 CPU的RX线和TX线分别与可编程逻辑器连接。
如图1所示，本发明实施例中将第一CPU的RX线和TX线分别与可编程逻辑器连接；将第二CPU的RX线和TX线分别与可编程逻辑器连接；本发明两个或者多个CPU共用一个物理串口，图1所示单板上有两个CPU，可以设置第一CPU为主，第二CPU为从。
步骤S2、将可编程逻辑器的RX线和TX线分别连接至串口。
如图1所示，可编程逻辑器的RX线和TX线分别连接至串口。
步骤S3、设置可编程逻辑器默认将串口切换到与第一CPU连接。
本发明实施例中可编程逻辑CPLD默认将串口切换到第一CPU电连接。
步骤S4、当可编程逻辑器获取到第一切换命令，将串口TX线和RX线切换到与第二CPU连接。
本发明实施例中，当需切换串口与第二CPU连接时，输入第一切换命令；当可编程逻辑器获取到第一切换命令，将串口TX线和RX线切换到与第二CPU 连接。例如在电脑串口终端软件连续输入第一切换命令UUUUU。CPLD捕获这个第一切换命令的特殊信号，将TX和RX切换到第二CPU上去，如图4所示；
步骤S5、当可编程逻辑器获取到第二切换命令，将串口的TX线和RX线切换到与第一CPU连接。
本发明实施例中，当需切回串口到第二CPU连接时，输入第二切换命令；当可编程逻辑器获取到第二切换命令，将串口的TX线和RX线切换到与第一 CPU连接。例如，在电脑串口终端软件连续输入第二切换命令AAAAA。CPLD 捕获这个特殊信号，将TX和RX切换到ARM上去，如图3所示。
其中，所述第一CPU为主CPU，所述第二CPU为从CPU；所述第一CPU 和第二CPU二者均接了自带串口功能；串口分为收信号RX线，和发信号TX 线；RX线是从外部接收数据，而TX线是CPU将自己的数据发送给外部，具体如上所述。
其中，所述可编程逻辑器将第一CPU和第二CPU两个CPU的RX线分成一组，将两个TX线也分成一组，具体如上所述。
其中，所述设置可编程逻辑器默认将串口切换到与第一CPU连接的步骤还包括：
设置通过可编程逻辑器控制CPU的串口将数据TX发送到外部；具体如上所述。
在一个实施例中，本发明提供了一种嵌入式设备，该设备可以是终端，内部结构如图6所示。该嵌入式设备包括通过系统总线连接的处理器、存储器、网络接口、显示屏和输入装置。其中，该嵌入式设备的处理器用于提供计算和控制能力。该嵌入式设备的存储器包括非易失性存储介质、内存储器。该非易失性存储介质存储有操作系统和计算机程序。该内存储器为非易失性存储介质中的操作系统和计算机程序的运行提供环境。该嵌入式设备的网络接口用于与外部的终端通过网络连接通信。该计算机程序被处理器执行时以实现一种自然语言模型的生成方法。该嵌入式设备的显示屏可以是液晶显示屏或者电子墨水显示屏，该嵌入式设备的输入装置可以是显示屏上覆盖的触摸层，也可以是嵌入式设备外壳上设置的按键、轨迹球或触控板，还可以是外接的键盘、触控板或鼠标等。
本领域技术人员可以理解，图5所示的仅仅是与本申请方案相关的部分结构的框图，并不构成对本申请方案所应用于其上的嵌入式设备的限定，具体的嵌入式设备可以包括比图中所示更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。
本发明实施例提供了一种嵌入式设备，包括存储器和处理器，所述存储器存储有计算机程序，所述处理器执行所述计算机程序时实现以下步骤：
设置可编程逻辑器默认将串口切换到与第一CPU连接；
当可编程逻辑器获取到第一切换命令，将串口TX线和RX线切换到与第二 CPU连接；
当可编程逻辑器获取到第二切换命令，将串口的TX线和RX线切换到与第一CPU连接；具体如上所述。
综上所述，与现有技术相比，本发明实施例具有以下优点：
本发明实施方式提供一种基于地图的多CPU共用一物理串口方法及装置、嵌入式设备、可读存储介质。提出了一种两个或者多个CPU共用一个物理串口的方法。单板上有两个CPU，一个是ARM芯片，另外一个是X86芯片，它们二者均接了自带串口功能。串口分为收信号RX，和发信号TX。RX是从外部接收数据，而TX是CPU将自己的数据发送给外部。将ARM和X86的RX/TX信号都接入同一个可编程逻辑CPLD((Complex Programmable Logic Device)复杂可编程逻辑器件)。
CPLD将两个CPU的RX分成一组，将两个TX也分成一组。CPU的串口想将数据TX发送到外部，必须由CPLD控制。CPLD将ARM芯片的TX连接外部串口管脚，那么ARM的串口打印可以显示到电脑终端上，而X86的串口输出是不能显示到电脑终端上的。同时，CPLD也控制将串口输入的信号传输给哪个CPU。如果CPLD将外部串口RX的信号引入到ARM的串口RX，则ARM会收到外部输入的数据。通过上述方法实现两个CPU共用一个物理串口。本发明实施简单，实现成本低，并且本发明安装使用非常方便，提高了设备整体装配效率，避免出现因单板插入过多造成的安全隐患。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种多CPU共用一物理串口方法，其特征在于，所述方法包括：
将第一CPU的RX线和TX线分别与可编程逻辑器连接；将第二CPU的RX线和TX线分别与可编程逻辑器连接；
以及将可编程逻辑器的RX线和TX线分别连接至串口；
设置可编程逻辑器默认将串口切换到与第一CPU连接；
当可编程逻辑器获取到第一切换命令，将串口TX线和RX线切换到与第二CPU连接；
当可编程逻辑器获取到第二切换命令，将串口的TX线和RX线切换到与第一CPU连接。
2.根据权利要求1所述多CPU共用一物理串口方法，其特征在于，所述第一CPU为主CPU，所述第二CPU为从CPU；所述第一CPU和第二CPU二者均接了自带串口功能；串口分为收信号RX线，和发信号TX线；RX线是从外部接收数据，而TX线是CPU将自己的数据发送给外部。
3.根据权利要求1所述多CPU共用一物理串口方法，其特征在于，所述可编程逻辑器将第一CPU和第二CPU两个CPU的RX线分成一组，将两个TX线也分成一组。
4.根据权利要求1所述多CPU共用一物理串口方法，其特征在于，所述设置可编程逻辑器默认将串口切换到与第一CPU连接的步骤还包括：
设置通过可编程逻辑器控制CPU的串口将数据TX发送到外部。
5.根据权利要求1所述多CPU共用一物理串口方法，其特征在于，所述当可编程逻辑器获取到第一切换命令，将串口TX线和RX线切换到与第二CPU连接的步骤包括：
当需切换串口与第二CPU连接时，输入第一切换命令；当可编程逻辑器获取到第一切换命令，将串口TX线和RX线切换到与第二CPU连接。
6.根据权利要求1所述多CPU共用一物理串口方法，其特征在于，所述当可编程逻辑器获取到第二切换命令，将串口的TX线和RX线切换到与第一CPU连接的步骤还包括：
当需切回串口到第二CPU连接时，输入第二切换命令；当可编程逻辑器获取到第二切换命令，将串口的TX线和RX线切换到与第一CPU连接。
7.一种多CPU共用一物理串口装置，其特征在于，所述装置包括：
第一CPU、第二CPU，可编程逻辑器，以及串口；
第一CPU的RX线和TX线分别与可编程逻辑器连接；第二CPU的RX线和TX线分别与可编程逻辑器连接；可编程逻辑器的RX线和TX线分别连接至串口；
默认状态，可编程逻辑器控制将串口切换到与第一CPU电连接；
当可编程逻辑器获取到第一切换命令，将串口TX线和RX线切换到与第二CPU连接；
当可编程逻辑器获取到第二切换命令，将串口的TX线和RX线切换到与第一CPU连接。
8.根据权利要求7所述的多CPU共用一物理串口装置，其特征在于，所述第一CPU为主CPU，所述第二CPU为从CPU；
所述可编程逻辑器将第一CPU和第二CPU两个CPU的RX线分成一组，将两个TX线也分成一组。
9.一种嵌入式设备，包括存储器和处理器，所述存储器存储有计算机程序，其特征在于，所述处理器执行所述计算机程序时实现权利要求1至6中任一项所述多CPU共用一物理串口方法的步骤。
10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1至6中任一项所述多CPU共用一物理串口方法的步骤。
CN201910964090.9A 2019-10-11 2019-10-11 多cpu共用一物理串口方法及装置、嵌入式设备、介质 Pending CN110750475A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910964090.9A CN110750475A (zh) 2019-10-11 2019-10-11 多cpu共用一物理串口方法及装置、嵌入式设备、介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910964090.9A CN110750475A (zh) 2019-10-11 2019-10-11 多cpu共用一物理串口方法及装置、嵌入式设备、介质

Publications (1)

Publication Number Publication Date
CN110750475A true CN110750475A (zh) 2020-02-04

Family

ID=69278018

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910964090.9A Pending CN110750475A (zh) 2019-10-11 2019-10-11 多cpu共用一物理串口方法及装置、嵌入式设备、介质

Country Status (1)

Country Link
CN (1) CN110750475A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111813725A (zh) * 2020-07-08 2020-10-23 济南浪潮数据技术有限公司 一种计算机设备和一种串口连接方法、系统及其相关设备
CN111953498A (zh) * 2020-07-31 2020-11-17 新华三技术有限公司 一种信号传输方法及装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6803785B1 (en) * 2000-06-12 2004-10-12 Altera Corporation I/O circuitry shared between processor and programmable logic portions of an integrated circuit
CN102354303A (zh) * 2011-05-30 2012-02-15 太仓市同维电子有限公司 双cpu系统uart互控切换逻辑电路结构及调试电路系统
CN109558369A (zh) * 2018-11-29 2019-04-02 杭州迪普科技股份有限公司 多cpu单串口的控制方法、装置、设备及系统

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6803785B1 (en) * 2000-06-12 2004-10-12 Altera Corporation I/O circuitry shared between processor and programmable logic portions of an integrated circuit
CN102354303A (zh) * 2011-05-30 2012-02-15 太仓市同维电子有限公司 双cpu系统uart互控切换逻辑电路结构及调试电路系统
CN109558369A (zh) * 2018-11-29 2019-04-02 杭州迪普科技股份有限公司 多cpu单串口的控制方法、装置、设备及系统

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111813725A (zh) * 2020-07-08 2020-10-23 济南浪潮数据技术有限公司 一种计算机设备和一种串口连接方法、系统及其相关设备
CN111953498A (zh) * 2020-07-31 2020-11-17 新华三技术有限公司 一种信号传输方法及装置
CN111953498B (zh) * 2020-07-31 2022-07-12 新华三技术有限公司 一种信号传输方法及装置

Similar Documents

Publication Publication Date Title
US8521929B2 (en) Virtual serial port management system and method
CN102323905B (zh) 一种龙芯主板的远程监控系统
US20090234998A1 (en) Connection system
US10261930B2 (en) System, device and method for transmitting signals between different communication interfaces
US8683085B1 (en) USB interface configurable for host or device mode
CN110865958B (zh) 一种基于lrm的综合交换管理模块的设计方法
CN106445858B (zh) 一种信息处理方法、信息处理模组和电子设备
CN104021060A (zh) Bmc串口调试系统及方法
CN108647180B (zh) 一种运算系统及相应的电子设备
CN110750475A (zh) 多cpu共用一物理串口方法及装置、嵌入式设备、介质
CN110362511B (zh) 一种pcie设备
CN115794702A (zh) 接口转接装置、服务器系统和接口切换方法
US20090077294A1 (en) Communication system for a plurality of I/O cards by using the GPIO and a method thereof
US20160156518A1 (en) Server for automatically switching sharing-network
CN104156335A (zh) 一种uart多接口复用方法
CN108108314B (zh) 交换器系统
TWI779205B (zh) 調試裝置及具有所述調試裝置的電子裝置
US20120059969A1 (en) Non-invasive direct-mapping usb switching device
US8954623B2 (en) Universal Serial Bus devices supporting super speed and non-super speed connections for communication with a host device and methods using the same
CN111414327B (zh) 网络设备
JP2024508592A (ja) Ｕｓｂインタフェースの多重化方法、回路、電子機器及び記憶媒体
CN111104361B (zh) 串口的端口号查询方法、装置、计算机设备和存储介质
CN105718231A (zh) 一种刀片式服务器kvm冗余管理系统及管理方法
CN217037336U (zh) 一种视频编解码核心板
US20120260013A1 (en) KVM switcher (Multi-computer switcher) with integrated parallel transmission, serial peripheral interface and universal serial bus

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200204