CN108108314B - 交换器系统 - Google Patents

交换器系统 Download PDF

Info

Publication number
CN108108314B
CN108108314B CN201611050240.8A CN201611050240A CN108108314B CN 108108314 B CN108108314 B CN 108108314B CN 201611050240 A CN201611050240 A CN 201611050240A CN 108108314 B CN108108314 B CN 108108314B
Authority
CN
China
Prior art keywords
switch
multiplexer
eeprom
bmc
peripheral interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611050240.8A
Other languages
English (en)
Other versions
CN108108314A (zh
Inventor
胡翔竣
邱创骏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inventec Pudong Technology Corp
Inventec Corp
Original Assignee
Inventec Pudong Technology Corp
Inventec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inventec Pudong Technology Corp, Inventec Corp filed Critical Inventec Pudong Technology Corp
Priority to CN201611050240.8A priority Critical patent/CN108108314B/zh
Priority to US15/468,129 priority patent/US10169281B2/en
Publication of CN108108314A publication Critical patent/CN108108314A/zh
Application granted granted Critical
Publication of CN108108314B publication Critical patent/CN108108314B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
    • G06F13/126—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine and has means for transferring I/O instructions and statuses between control unit and main processor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4406—Loading of operating system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Computer Security & Cryptography (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Debugging And Monitoring (AREA)
  • Logic Circuits (AREA)
  • Stored Programmes (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明公开一种交换器系统，包含一第一多工器以及一基板管理控制器(BMC)。第一多工器耦接于一第一电子抹除式可复写唯读记忆体(EEPORM)。基板管理控制器用以通过一第一多工控制通道传送一第一控制信号至第一多工器。其中，第一控制信号用以控制第一多工器与一第一序列周边界面(SPI)汇流排电性耦接，基板管理控制器通过第一序列周边界面汇流排传送一第一系统参数至第一多工器，该第一多工器通过一第二序列周边界面汇流排将该第一系统参数写入第一电子抹除式可复写唯读记忆体中。

Description

交换器系统
技术领域
本发明涉及一种交换器系统及其运作方法，特别是一种应用多工器的交换器系统及其运作方法。
背景技术
一般而言，传统的交换器系统在系统开机时，需等到进入作业系统后，通过作业系统的界面取得相关资讯，再通过快速周边组件互连(Peripheral Component Interconnectexpress，PCIe)汇流排将相关资料传送到对应的交换器中，最后必须将系统重新启动才能完成所有相关设定。
然而，传统的交换器系统藉由PCIe汇流排写入资讯至EEPROM后，必须花费等待重新开机时间，且在重新开机后，又需再次载入作业系统，因此使用者所需等待的开机时间更为耗时。此外，当PCIe信号较弱，而导致PCIe通讯能力较差时，将会导致无法完整将资讯写入至EEPROM中，因此，如何提供一种使交换器系统有效率地在开机过程结束前完成其相关设定，并减少等待重新开机时间，已成为本领域急待改进的问题之一。
发明内容
为解决上述的问题，本发明提供一种交换器系统，包含一第一多工控制通道、一第一电子抹除式可复写唯读记忆体、一第一序列周边界面汇流排、一第二序列周边界面汇流排、一第一多工器以及一基板管理控制器。第一多工器耦接耦接至第一电子抹除式可复写唯读记忆体，并选择性的电性耦接至第一序列周边界面汇流排。基板管理控制器电性耦接至第一多工控制通道、第一多工器，并通过第一多工控制通道传送一第一控制信号至第一多工器，其中，第一控制信号用以控制第一多工器与第一序列周边界面汇流排电性耦接，且基板管理控制器通过第一序列周边界面汇流排传送一第一系统参数至第一多工器；其中，第一多工器通过第二序列周边界面汇流排将第一系统参数写入第一电子抹除式可复写唯读记忆体中。
综上所述，本发明所示的检测系统及检测方法通过系统被启动后，基板管理控制器也随之就绪的特性，即使在交换器尚未完全启动前，基板管理控制器可将系统参数通过多工器所提供的传输路径以写入对应的交换器，因此，在开机程序结束之前，交换器系统可将各个交换器的相关设定配置完成，藉此，本发明在开机的过程中亦不再需要多次载入作业系统才能完成设置，故可达到节省开机的时间的效果。此外，基板管理控制器可以针对不同线路的需求，有效地调整传送资料的信号强度或采用的频宽界面，提供了信号的最佳化传输方式。
附图说明
为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，所附图式的说明如下：
图1根据现有技术的一实施例绘示一种交换器系统的示意图；
图2根据现有技术的一实施例绘示一种交换器系统的运作方法的流程图；
图3根据本发明的一实施例绘示一种交换器系统的示意图；以及
图4根据本发明的一实施例绘示一种交换器系统的运作方法的流程图。
符号说明：
100、300：交换器系统
200、400：运作方法
10：处理单元
20：快速周边组件互连交换器
PT1～PT6：连接埠
S1～S6：外部伺服器
S210～S280、S410～S460：步骤
30：基板管理控制器
ER1～ER3：电子抹除式可复写唯读记忆体
PEX1～PEX3：交换器
MUX1～MUX3：多工器
La1～La10：PCIe汇流排
Lb1～Lb6：通讯连结
Sp1、Sp3、Sp5、Ls10、Ls20、Ls30、Ls11、Ls21、Ls31：序列周边界面汇流排
Cs1、Cs3、Cs5：控制信号
具体实施方式：
下文举实施例配合所附图式作详细说明，但所提供的实施例并非用以限制本发明所涵盖的范围，而结构操作的描述非用以限制其执行的顺序，任何由元件重新组合的结构，所产生具有均等功效的装置，皆为本发明所涵盖的范围。此外，图式仅以说明为目的，并未依照原尺寸作图。为使便于理解，下述说明中相同元件将以相同的符号标示来说明。
关于本文中所使用的『第一』、『第二』、…等，并非特别指称次序或顺位的意思，亦非用以限定本发明，其仅仅是为了区别以相同技术用语描述的元件或操作而已。请参照图1，图1根据现有技术的一实施例绘示一种交换器系统100的示意图。
在一实施例中，交换器系统100包含处理单元10、快速周边组件互连交换器(Peripheral Component Interconnect express Switch，PCIe Switch)20、交换器PEX1～PEX3、电子抹除式可复写唯读记忆体
(Electrically-Erasable Programmable Read-Only Memory，EEPORM)ER1～ER3及连接埠(port)PT1～PT6。
在一实施例中，处理单元10用以处理各种运算，可以实施为体积电路如微控制单元(microcontroller)、微处理器(microprocessor)、数位信号处理器(digital signalprocessor)、特殊应用积体电路(application specific integrated circuit，ASIC)或逻辑电路。在一实施例中，快速周边组件互连交换器20可以是包含有PCIe界面的交换器。在一实施例中，交换器PEX1～PEX3例如为PLX科技公司所生产的型号为PEX9797的交换器。
在一实施例中，如图1所示，处理单元10藉由PCIe汇流排La1与快速周边组件互连交换器20连接。快速周边组件互连交换器20分别藉由PCIe汇流排La2、La3、La4与交换器PEX1、PEX2、PEX3连接。交换器PEX1、PEX2、PEX3分别藉由序列周边界面(Serial PeripheralInterface，SPI)汇流排Ls1、Ls2、Ls3与电子抹除式可复写唯读记忆体ER1、ER2、ER3连接。交换器PEX1藉由PCIe汇流排La5、La6分别与连接埠PT1、PT2连接，交换器PEX2藉由PCIe汇流排La7、La8分别与连接埠PT3、PT4连接，交换器PEX3藉由PCIe汇流排La9、La10分别与连接埠PT5、PT6连接。在一实施例中，连接埠PT1～PT6分别与外部伺服器(或其他装置)S1～S6以无线(或有线)通讯连结Lb1～Lb6连接。
请参照图2，图2根据现有技术的一实施例绘示一种交换器系统100的运作方法200的流程图。交换器系统的运作方法200中所描述的元件可由图1中的交换器系统100以实现。
在步骤S210中，触发一主板上的电源供应键以启动交换器系统100。在一实施例中，使用者可按下交换器系统100的开机键以启动交换器系统100。在另一实施例中，使用者可按下与交换器系统100电性耦接的伺服器外壳上的开机键，以启动交换器系统100。
在步骤S220中，交换器系统100载入基本输入输出系统(Basic Input/OutputSystem，BIOS)，以执行开机程序。在一实施例中，当交换器系统100的电源键被按下后，交换器系统100载入基本输入输出系统，以执行开机程序。
在步骤S230中，交换器系统100载入作业系统。在交换器系统100载入作业系统后，交换器PEX1～PEX3可分别通过PCIe汇流排La2～La4，将各自的当前设定资料回传至快速周边组件互连交换器20，快速周边组件互连交换器20将此当前设定资讯传送到处理单元10。
在一实施例中，当前设定资讯包含使用者在开机过程中所新增或更改的系统参数，其中，当前设定资讯例如包含交换器PEX1～PEX3各自的连接埠位置、连接埠目前设定、接脚设置(pin-strap)资讯、连接至主伺服器或终端伺服器的界面卡…等资讯。
在步骤S240中，处理单元10依据当前设定资讯判断是否需修改初始设定资讯。若处理单元10判断需修改初始设定资讯，则进入步骤S250，若处理单元10判断不需修改初始设定资讯，则进入步骤S280，并在步骤S280进入正常开机(normal boot)程序。
在一实施例中，当处理单元10判断来自各交换器PEX1～PEX3的当前设定资讯与交换器系统100的初始设定资讯一致时，则判断需修改当前设定资讯。
在另一实施例中，初始设定资讯例如为交换器系统100在出厂时，烧录在电子抹除式可复写唯读记忆体中的设定资讯，另一方面，使用者在交换器系统100进入作业系统后，可通过调整参数或新增配置方法，以产生当前设定资讯。其中，当前设定资讯的内容可包含定义：连接埠PT1～PT3设定为分别与主伺服器(host sever)的外接伺服器S1～S3相连，且连接埠PT4～PT6设定为分别与终端伺服器(end server)的外接伺服器S4～S6相连。
当处理单元10得知交换器系统100接收到当前设定资讯时，判断依据当前设定资讯以设定交换器系统100，故进入步骤S250。
在步骤S250中，藉由处理单元10通过PCIe汇流排La1传送当前设定资讯至快速周边组件互连交换器20，快速周边组件互连交换器20依据此当前设定资讯的内容，将当前设定资讯传送到对应的交换器(如交换器PEX1)。
在一实施例中，处理单元10通过PCIe汇流排La1所传送出的当前设定资讯中，包含此当前设定资讯所对应的交换器位置或编号，使得快速周边组件互连交换器20可通过对应此依据交换器位置或编号的PCIe汇流排(如PCIe汇流排La2)，立即将当前设定资讯传送到交换器(如交换器PEX1)。
在步骤S260中，藉由交换器(如交换器PEX1)通过序列周边界面汇流排(如序列周边界面汇流排Ls1)将此当前设定资讯写入电子抹除式可复写唯读记忆体(如电子抹除式可复写唯读记忆体ER1)中。
藉此，处理单元10通过与交换器PEX1～PEX3的对接，以修改电子抹除式可复写唯读记忆体ER1、ER2、ER3的内容。
在步骤S270中，重新启动交换器系统100，依序执行步骤S220～S230，以再次进入作业系统，并依据电子抹除式可复写唯读记忆体(如电子抹除式可复写唯读记忆体ER1)中的当前设定资讯进行设置启动交换器系统100。
由上述可知，交换器系统100在开机时，处理单元10需等到进入作业系统后，通过作业系统的界面取得当前设定资讯，再通过PCIe汇流排(如PCIe汇流排La2)将当前设定资讯传送到对应的交换器(如交换器PEX1)中，此对应的交换器PEX1再通过序列周边界面汇流排(如序列周边界面汇流排Ls1)将当前设定资讯写入电子抹除式可复写唯读记忆体(如电子抹除式可复写唯读记忆体ER1)中。最后，重新启动交换器系统100，并再次进入作业系统后，处理单元10才能从电子抹除式可复写唯读记忆体ER1中取得当前设定资讯，将当前设定资讯套用在交换器系统100中的各个装置中。
然而，在上述例子中，交换器系统100藉由序列周边界面汇流排Ls1写入资讯至电子抹除式可复写唯读记忆体ER1(步骤S260)之后，必须花费等待重新启动交换机系统的时间(步骤S270)，且在重新开机后，又需再次载入BIOS及作业系统(步骤S220～S230)，以进行重新设置系统。换言之，操作方法200在整个开机过程中载入了至少两次作业系统，才得以套用所有当前设定资讯。因此，使用者所需等待的开机时间更为耗时。此外，当PCIe汇流排La2信号较弱，而导致PCIe汇流排La2通讯能力较差时，将会导致无法完整将资讯写入至电子抹除式可复写唯读记忆体ER1中。
因此，以下提供了一种能够更有效率地在开机过程结束前完成相关设定的交换器系统300及其运作方法400，并可减少等待重新开机时间。
请参照图3，图3根据本发明的一实施例绘示一种交换器系统300的示意图。图3的交换器系统300与图1的交换器系统100的不同之处在于，图3的交换器系统300更包含基板管理控制器(Baseboard Management Controller，BMC)30及多工器MUX1。
在一实施例中，图3的交换器系统300可包含多个多工器MUX1～MUX3。在一实施例中，多工器MUX2耦接于交换器PEX2及电子抹除式可复写唯读记忆体ER1，多工器MUX3耦接于交换器PEX3及电子抹除式可复写唯读记忆体ER3。
在一实施例中，多工器MUX1通过序列周边界面汇流排Ls10与交换器PEX1耦接，多工器MUX2通过序列周边界面汇流排Ls20与交换器PEX2耦接，多工器MUX3通过序列周边界面汇流排Ls30与交换器PEX3耦接。
在一实施例中，交换器系统300更包含处理单元10、快速周边组件互连交换器20、交换器PEX1～PEX3、连接埠PT1～PT6及外部伺服器S1～S6。此些元件的耦接方式及运作方法与图1相似，故此处不再赘述。
在一实施例中，多工器MUX1通过序列周边界面汇流排Ls11耦接于电子抹除式可复写唯读记忆体ER1，基板管理控制器30用以通过多工控制通道(Multiplexer controlchannel)传送控制信号Cs1至多工器MUX1。其中，控制信号Cs1用以控制多工器MUX1与序列周边界面汇流排Sp1汇流排电性耦接，例如，当多工器MUX1中的端点c与端点b连接时，控制信号Cs1可控制多工器MUX1切换为端点c与端点a连接，使多工器MUX1与序列周边界面汇流排Sp1电性连接。
接着，基板管理控制器30通过序列周边界面汇流排Sp1传送一第一系统参数至多工器MUX1，多工器MUX1通过序列周边界面汇流排Ls11将第一系统参数写入电子抹除式可复写唯读记忆体ER1中。
在一实施例中，多工器MUX2、MUX3中各自亦包含端点a～c，其运作方式与多工器MUX1类似，故此处不再重复说明。
在一实施例中，基板管理控制器30通过第二多工控制通道传送控制信号Cs3至多工器MUX2，且控制信号控制多工器MUX2切换至与序列周边界面汇流排Sp3电性耦接，接着，基板管理控制器30通过序列周边界面汇流排Sp3传送一第二系统参数至多工器MUX2，多工器MUX2通过序列周边界面汇流排Ls21传送第二系统参数至电子抹除式可复写唯读记忆体ER2中。
在一实施例中，基板管理控制器30通过第三多工控制通道传送控制信号Cs5至多工器MUX3，且控制信号控制多工器MUX3切换至与序列周边界面汇流排Sp5电性耦接，接着，基板管理控制器30通过序列周边界面汇流排Sp5传送一第二系统参数至多工器MUX3，多工器MUX3通过序列周边界面汇流排Ls31传送第二系统参数至电子抹除式可复写唯读记忆体ER3中。
接着，处理单元10载入基本输入输出系统，基本输入输出系统促使交换器PEX1通过多工器MUX1以读取电子抹除式可复写唯读记忆体ER1中的第一系统参数，且交换器PEX1依据第一系统参数设置至少一设定值，其中，至少一设定值例如为连接埠PT1对于外部装置的连接相关资讯。
请参阅图4，图4根据本发明的一实施例绘示一种交换器系统300的运作方法400的流程图。
在步骤S410中，触发一主板上的电源供应键以启动交换器系统300。在一实施例中，使用者可按下交换器系统300的开机键以启动交换器系统300。在另一实施例中，使用者可按下与交换器系统300电性耦接的伺服器外壳上的开机键，以启动交换器系统300。在一实施例中，在交换器系统300被启动后，基板管理控制器30亦被同时启动。
在一实施例中，在启动交换器系统300后，基板管理控制器30已准备就绪，可用以接收或传送资料。例如，基板管理控制器30可以接收来自启动交换器系统300中各个装置的信号。
在步骤S420中，基板管理控制器30藉由序列周边界面汇流排Sp1传送第一系统参数至多工器MUX1。
更具体而言，基板管理控制器30会先通过多工控制通道传送控制信号Cs1至多工器MUX1，此控制信号Cs1用以控制多工器MUX1与序列周边界面汇流排Sp1电性耦接，例如，控制信号Cs1可使多工器MUX1切换为将端点c与端点a连接，藉此，基板管理控制器30可藉由序列周边界面汇流排Sp1传送第一系统参数至多工器MUX1。
在一实施例中，第一系统参数包含交换器PEX1的一连接埠位置、一连接埠设定、一接脚设置资讯或一连接埠连接的外接伺服器资讯，此些资讯可事先储存在基板管理控制器30的储存装置中或储存在其他储存装置中。在一实施例中，在开启交换器系统100时，基板管理控制器30先由电子抹除式可复写唯读记忆体ER1读取各种装置的预设值，再依据使用者需求以调整此些预设值，藉此产生第一系统参数。
在步骤S430中，多工器MUX1藉由序列周边界面汇流排Ls11将第一系统参数写入电子抹除式可复写唯读记忆体ER1。
藉此，交换器系统300可利用在开启电源后，基板管理控制器30已准备就绪，而作业系统尚未载入的情况下，先将第一系统参数写入电子抹除式可复写唯读记忆体ER1，使交换器PEX1可以在后续的步骤(如步骤S440)中，直接读取位于电子抹除式可复写唯读记忆体ER1中的第一系统参数，以进行设定，使交换器系统300在完成所有开机步骤之前，交换器PEX1已完成设定。
在步骤S440中，处理单元10载入基本输入输出系统，基本输入输出系统促使交换器PEX1依据第一系统参数设置至少一设定值。
更具体而言，基板管理控制器30可通过多工控制通道传送另一控制信号(例如一第二控制信号)至多工器MUX1。其中，此另一控制信号(例如第二控制信号)用以控制多工器MUX1与交换器PEX1电性耦接。
例如，当多工器MUX1中的端点c与端点a连接时，此另一控制信号(例如第二控制信号)可控制多工器MUX1切换为端点c与端点b连接，使多工器MUX1切换为其与交换器PEX1电性连接，使交换器PEX1可以经由多工器MUX1至电子抹除式可复写唯读记忆体ER1读取第一系统参数，并依据第一系统参数设置至少一设定值。
藉此，在处理器10尚未载入作业系统前，已完成交换器PEX1的相关设置。
在一些实施例中，处理单元10藉由PCIe汇流排La1与积体电路汇流排交换器耦接，积体电路汇流排交换器用以藉由快速周边组件互连汇流排La2与交换器PEX1耦接；当基板管理控制器30发送出另一控制信号(例如第二控制信号)以控制多工器MUX1与交换器PEX1电性耦接时，交换器PEX1通过多工器MUX1以取得电子抹除式可复写唯读记忆体ER1中所储存的第一系统参数，并将依据此第一系统参数设置至少一设定值，或是将此第一系统参数藉由快速周边组件互连汇流排La2回传到积体电路汇流排交换器，积体电路汇流排交换器再将此第一系统参数回传到处理单元10中。
在步骤S450中，交换器系统300载入作业系统。例如，交换器系统300通过处理单元10载入作业系统。
在步骤S470中，进入正常开机程序。例如，交换器系统300通过处理单元10执行作业系统。
另外，多工器MUX2、MUX3的操作方法及操作方法与多工器MUX1相似，故此处不重复说明。
由上述可知，在交换器系统300被启动后，基板管理控制器30亦被同时启动，尔后在载入基本输入输出系统，且基板管理控制器30已准备就绪时，基板管理控制器30可直接通过多工器(如多工器MUX1)，将系统参数(如第一系统参数)写入对应的交换器(如交换器PEX1)的电子抹除式可复写唯读记忆体(如电子抹除式可复写唯读记忆体ER1)中。接着，交换器PEX1在准备就绪后，可读取电子抹除式可复写唯读记忆体ER1中的第一系统参数，并进行设置，在设置完成后，再进入作业系统。
换句话说，由于交换器系统300在启动后，基板管理控制器30会以很快的速度准备就绪，因此，可以在交换器PEX1及/或处理单元10尚未被完全启动之前，直接藉由基板管理控制器30通过多工器MUX1，将系统参数写入对应的交换器PEX1所对应的电子抹除式可复写唯读记忆体ER1中。藉此，在交换器PEX1准备就绪时，即可读取电子抹除式可复写唯读记忆体ER1中的第一系统参数，以较快速地依据第一系统参数完成交换器PEX1的设置。
此外，交换器系统300仅需载入一次作业系统，无需先进入作业系统写入资讯后，再花费时间等待重开机并再载入一次作业系统。换言之，交换器系统300只需载入一次作业系统，即可在开机程序结束之前，将各个交换器的相关设定配置完成。因此，交换机系统300能够节省开机的时间。
需注意的是，交换器系统300并不仅限于包含交换器PEX1～PEX3，交换器的数量可以依据实际应用以设置。在一实施例中，交换器系统300可包含9个交换器，例如将交换器PEX1～PEX3与另外6个交换器电性耦接，且此6个交换器各自与其多工器及其电子抹除式可复写唯读记忆电性耦接，其耦接方式交换器PEX1～PEX3相同。
在一实施例中，图3所示的基板管理控制器30更用以分析系统资讯，当基板管理控制器30判断系统资讯中的一传输速率小于一传输速率门槛值时，基板管理控制器30传送一传输调整信号至多工器MUX1中，多工器MUX1将传输调整信号传送到电子抹除式可复写唯读记忆体ER1中，当另一控制信号(如第二控制信号)控制多工器MUX1切换至与交换器PEX1电性耦接时，基板管理控制器30所发出的此传输调整信号可通过多工器MUX1以传送至交换器PEX1中，使交换器PEX1依据传输调整信号以传输一资料。其中，系统资讯可以是来自交换器系统300各个装置的设定相关资讯。
在一实施例中，交换器PEX1可以与其他交换器耦接。举例而言，交换器PEX1可以与交换器PEX3耦接，交换器PEX3可用以接收来自交换器PEX1的一资料。另一方面，交换器PEX3亦可以耦接于一插槽(slot)，此插槽中可包含多个连接埠(如连接埠PT5、PT6)，且此些连接埠PT5、PT6分别用以与外部伺服器(如外部伺服器S5及外部伺服器S6)通讯连接。其中，外部伺服器S5、S6可通过各自对应的连接埠PT5、PT6与交换器系统300交换资料。
在一实施例中，交换器系统300可具有多个插槽，并依据每个插槽的频宽大小将此些插槽区分为高速频宽插槽及低速频宽插槽两类。其中，高速频宽插槽与低速频宽插槽是由多个插槽中的相对频宽以定义。
举例而言，图3中的连接埠PT1、PT2位于高速频宽插槽中，连接埠PT5、PT6位于低速频宽插槽中，且连接埠PT1、PT5都与一特定外部伺服器相连时，当基板管理控制器30判断某笔资料被指定为藉由交换器PEX3传送至特定外部伺服器，且传输过程中的传输速率小于一传输速率门槛值时，基板管理控制器30可传送一传输调整信号至交换器PEX3，将此资料指定经由交换器PEX3送往PEX1，再由PEX1通过PCIe汇流排La5送往连接埠PT1。由于连接埠PT1位于高速频宽插槽中，故此资料可以快速地藉由通讯连结Lb1送往此特定外部伺服器。
在一实施例中，基板管理控制器30更用以分析系统资讯，当基板管理控制器30判断系统资讯中的一信号强度参数小于一信号强度门槛值时，基板管理控制器30传送一强度调整信号至多工器MUX1中，多工器MUX1将强度调整信号传送到电子抹除式可复写唯读记忆体ER1中，当另一控制信号(如第二控制信号)控制多工器MUX1切换至与交换器PEX1电性耦接时，强度调整信号通过多工器MUX1以传送至交换器PEX1中，使交换器PEX1依据强度调整信号以传输一资料。藉此，在信号传输过程中，若信号有减弱的情形发生，可使交换器PEX1增强传送信号的强度，以传递正确的资料。
综上所述，本发明所示的检测系统通过系统被启动后，基板管理控制器也随之就绪的特性，即使在交换器尚未完全启动前，基板管理控制器可将系统参数通过多工器所提供的传输路径以写入对应的交换器，因此，在开机程序结束之前，交换器系统可将各个交换器的相关设定配置完成，藉此，本发明在开机的过程中亦不再需要多次载入作业系统才能完成设置，故可达到节省开机的时间的效果。此外，基板管理控制器可以针对不同线路的需求，有效地调整传送资料的信号强度或采用的频宽界面，故提供了信号的最佳化传输方式。
虽然本发明已以实施方式公开如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作各种更动与润饰，因此本发明的保护范围当视权利要求范围所界定者为准。

Claims (8)

1.一种交换器系统，其特征在于，包含：
一第一多工控制通道；
一第一电子抹除式可复写唯读记忆体；
一第一序列周边界面汇流排；
一第二序列周边界面汇流排；
一第一多工器，耦接至该第一电子抹除式可复写唯读记忆体，并选择性的电性耦接至该第一序列周边界面汇流排；以及一基板管理控制器，电性耦接至该第一多工控制通道、该第一多工器，并通过该第一多工控制通道传送一第一控制信号至该第一多工器，其中，该第一控制信号用以控制该第一多工器与该第一序列周边界面汇流排电性耦接，且该基板管理控制器通过该第一序列周边界面汇流排传送一第一系统参数至该第一多工器；
其中，该第一多工器通过该第二序列周边界面汇流排将该第一系统参数写入该第一电子抹除式可复写唯读记忆体中；更包含：
一处理单元；以及
一第一交换器；
其中，该基板管理控制器更用以在该第一多工器通过该第二序列周边界面汇流排将该第一系统参数写入该第一电子抹除式可复写唯读记忆体之后，该处理单元载入一基本输入输出系统，该基本输入输出系统促使该第一交换器通过该第一多工器以读取该第一电子抹除式可复写唯读记忆体中的该第一系统参数，并依据该第一系统参数设置至少一设定值。
2.如权利要求1所述的交换器系统，其特征在于，其中，该基板管理控制器更用以通过该第一多工控制通道传送一第二控制信号该第一多工器；
其中，该第二控制信号用以控制该第一多工器与一第一交换器电性耦接。
3.如权利要求2所述的交换器系统，其特征在于，更包含：
一处理单元，藉由一第一快速周边组件互连汇流排与一积体电路汇流排交换器耦接；
其中，该积体电路汇流排交换器用以藉由一第二快速周边组件互连汇流排与该第一交换器耦接，当该第二控制信号控制该第一多工器切换至与一第一交换器电性耦接时，该第一交换器通过该第一多工器以取得该第一电子抹除式可复写唯读记忆体中所储存的该第一系统参数。
4.如权利要求1所述的交换器系统，其特征在于，该第一系统参数包含该第一交换器的一连接埠位置、一连接埠设定、一接脚设置资讯或一连接埠连接的外接伺服器资讯。
5.如权利要求1所述的交换器系统，其特征在于，更包含：
一第二交换器；
一第二多工器，耦接于该第二交换器及一第二电子抹除式可复写唯读记忆体；
其中，该基板管理控制器用以通过一第二多工控制通道传送一第三控制信号至该第二多工器，且该第三控制信号用以控制该第二多工器与一第三序列周边界面汇流排电性耦接，该基板管理控制器通过该第三序列周边界面汇流排传送一第二系统参数至该第二多工器，该第二多工器通过一第四序列周边界面汇流排传送该第二系统参数至该第二电子抹除式可复写唯读记忆体中。
6.如权利要求2所述的交换器系统，其特征在于，该基板管理控制器更用以分析一系统资讯，当该基板管理控制器判断该系统资讯中的一传输速率小于一传输速率门槛值时，该基板管理控制器传送一传输调整信号至该第一多工器中，该第一多工器将该传输调整信号传送到该第一电子抹除式可复写唯读记忆体中；
当该第二控制信号控制该第一多工器切换至与一第一交换器电性耦接时，该传输调整信号通过该第一多工器以传送至该第一交换器中，使该第一交换器依据该传输调整信号以传输一资料。
7.如权利要求2所述的交换器系统，其特征在于，该基板管理控制器更用以分析一系统资讯，当该基板管理控制器判断该系统资讯中的一信号强度参数小于一信号强度门槛值时，该基板管理控制器传送一强度调整信号至该第一多工器中，该第一多工器将该强度调整信号传送到该第一电子抹除式可复写唯读记忆体中；
当该第二控制信号控制该第一多工器切换至与一第一交换器电性耦接时，该强度调整信号通过该第一多工器以传送至该第一交换器中，使该第一交换器依据该强度调整信号以传输一资料。
8.如权利要求5所述的交换器系统，其特征在于，更包含：
一第三交换器，用以接收来自该第一交换器的一资料；以及
一插槽，耦接于该第三交换器，且该插槽包含一连接埠，且该连接埠用以与一外部伺服器通讯连接；
其中，该外部伺服器用以通过该连接埠以取得该资料。
CN201611050240.8A 2016-11-24 2016-11-24 交换器系统 Active CN108108314B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201611050240.8A CN108108314B (zh) 2016-11-24 2016-11-24 交换器系统
US15/468,129 US10169281B2 (en) 2016-11-24 2017-03-24 Switch system and operation method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611050240.8A CN108108314B (zh) 2016-11-24 2016-11-24 交换器系统

Publications (2)

Publication Number Publication Date
CN108108314A CN108108314A (zh) 2018-06-01
CN108108314B true CN108108314B (zh) 2020-05-19

Family

ID=62147625

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611050240.8A Active CN108108314B (zh) 2016-11-24 2016-11-24 交换器系统

Country Status (2)

Country Link
US (1) US10169281B2 (zh)
CN (1) CN108108314B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110532196B (zh) * 2019-08-30 2021-10-01 英业达科技有限公司 多地址响应的复杂可程序逻辑装置及运作方法
TWI720696B (zh) * 2019-11-19 2021-03-01 英業達股份有限公司 高速串列電腦擴展匯流排電路拓撲
TWI767392B (zh) * 2020-11-04 2022-06-11 英業達股份有限公司 PCIe頻寬自動調配系統及方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7265578B1 (en) * 2005-04-04 2007-09-04 Lattice Semiconductor Corporation In-system programming of non-JTAG device using SPI and JTAG interfaces of FPGA device
CN101561772A (zh) * 2008-04-14 2009-10-21 华硕电脑股份有限公司 电脑系统
CN103220192A (zh) * 2013-05-10 2013-07-24 上海斐讯数据通信技术有限公司 一种对交换机配置的测试方法
CN104468419A (zh) * 2014-12-22 2015-03-25 上海斐讯数据通信技术有限公司 一种交换机配置恢复方法、系统及交换机
CN104778148A (zh) * 2015-04-03 2015-07-15 哈尔滨工业大学 基于fpga的动态可重构嵌入式数据协处理平台及采用该平台实现的数据处理方法
CN105700969A (zh) * 2014-11-25 2016-06-22 英业达科技有限公司 服务器系统

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4370629A (en) * 1980-11-03 1983-01-25 Rockwell International Corporation Voltage controlled oscillator with reduced number of tuning potentiometers
US7249213B2 (en) * 2003-08-18 2007-07-24 Silicon Storage Technology, Inc. Memory device operable with a plurality of protocols with configuration data stored in non-volatile storage elements
US7492765B2 (en) * 2005-06-15 2009-02-17 Cisco Technology Inc. Methods and devices for networking blade servers
TW201017534A (en) * 2008-10-28 2010-05-01 Inventec Corp Computer system and method for transmitting system information of configuration management program thereof
US9652216B2 (en) * 2012-10-04 2017-05-16 Dell Products L.P. System and method for providing out-of-band software or firmware upgrades for a switching device
US10078616B2 (en) * 2016-05-26 2018-09-18 Silicon Laboratories Inc. System, USB Type-C connector and method to transmit encoded data

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7265578B1 (en) * 2005-04-04 2007-09-04 Lattice Semiconductor Corporation In-system programming of non-JTAG device using SPI and JTAG interfaces of FPGA device
CN101561772A (zh) * 2008-04-14 2009-10-21 华硕电脑股份有限公司 电脑系统
CN103220192A (zh) * 2013-05-10 2013-07-24 上海斐讯数据通信技术有限公司 一种对交换机配置的测试方法
CN105700969A (zh) * 2014-11-25 2016-06-22 英业达科技有限公司 服务器系统
CN104468419A (zh) * 2014-12-22 2015-03-25 上海斐讯数据通信技术有限公司 一种交换机配置恢复方法、系统及交换机
CN104778148A (zh) * 2015-04-03 2015-07-15 哈尔滨工业大学 基于fpga的动态可重构嵌入式数据协处理平台及采用该平台实现的数据处理方法

Also Published As

Publication number Publication date
CN108108314A (zh) 2018-06-01
US10169281B2 (en) 2019-01-01
US20180143928A1 (en) 2018-05-24

Similar Documents

Publication Publication Date Title
US6012103A (en) Bus interface system and method
US8521929B2 (en) Virtual serial port management system and method
TWI620070B (zh) Ｕｓｂ ｏｔｇ設備的角色切換方法、系統及ｕｓｂ ｏｔｇ設備
US8892935B2 (en) Dynamic bus clock rate adjusting method and device
US9710284B1 (en) System for programmably configuring a motherboard
US10656676B2 (en) Docking device, electrical device, and MAC address cloning method
CN106201563A (zh) 启动参数的配置方法和装置、主板启动的方法和装置
WO2021136200A1 (zh) 引导程序的加载方法、存储介质及嵌入式终端
CN105653306B (zh) 显示启动设置界面的方法和装置
CN108108314B (zh) 交换器系统
CN115562738B (zh) 一种端口配置方法、组件及硬盘扩展装置
WO2016058427A1 (zh) Usb无线网卡配置方法、主机、usb无线网卡及通信系统
CN116644011B (zh) 一种i2c设备的快速识别方法、装置、设备及存储介质
CN108090004B (zh) 硬件资源共用系统及连线桥接平台的操作方法
TWI591483B (zh) 交換器系統
KR102414206B1 (ko) 오토사 표준 응용 소프트웨어 컴포넌트
JP2000227907A (ja) リブート制御装置およびリブート制御方法
CN106445571B (zh) 主机板及开机的方法
CN112069113A (zh) I2c设备配置方法和系统
CN101551788B (zh) 计算机系统、数据交换装置以及数据交换方法
TWI612424B (zh) 交換器系統
US10803008B2 (en) Flexible coupling of processor modules
CN114826907B (zh) PCIe的RC和EP模式切换方法、装置、设备和介质
TWI659295B (zh) 伺服器及伺服器開機初始化方法
TW201642127A (zh) 主機板及開機的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant