CN110532196B - 多地址响应的复杂可程序逻辑装置及运作方法 - Google Patents

多地址响应的复杂可程序逻辑装置及运作方法 Download PDF

Info

Publication number
CN110532196B
CN110532196B CN201910815199.6A CN201910815199A CN110532196B CN 110532196 B CN110532196 B CN 110532196B CN 201910815199 A CN201910815199 A CN 201910815199A CN 110532196 B CN110532196 B CN 110532196B
Authority
CN
China
Prior art keywords
address
multiplexer
input data
register
command
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910815199.6A
Other languages
English (en)
Other versions
CN110532196A (zh
Inventor
詹鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inventec Pudong Technology Corp
Inventec Corp
Original Assignee
Inventec Pudong Technology Corp
Inventec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inventec Pudong Technology Corp, Inventec Corp filed Critical Inventec Pudong Technology Corp
Priority to CN201910815199.6A priority Critical patent/CN110532196B/zh
Priority to US16/566,066 priority patent/US10572403B1/en
Publication of CN110532196A publication Critical patent/CN110532196A/zh
Application granted granted Critical
Publication of CN110532196B publication Critical patent/CN110532196B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0284—Multiple user address space allocation, e.g. using different base addresses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Logic Circuits (AREA)

Abstract

本发明公开了一种多地址响应的复杂可程序逻辑装置，包括集成电路从属电路、第一多工器、多个第二多工器及多个寄存电路。集成电路从属电路解析数据流以产生地址信息与输入资料。所述的地址信息响应于多个预设地址之一，集成电路从属电路输出响应的预设地址作为地址指令以及输入资料。第一多工器根据地址指令将输入资料输出到该些第二多工器中对应的一个第二多工器。接获输入资料的第二多工器依据输入资料，存取该些寄存电路中对应的一个寄存电路内的寄存器。本发明还公开一种多地址响应的复杂可程序逻辑装置的运作方法。

Description

多地址响应的复杂可程序逻辑装置及运作方法
技术领域
本发明涉及一种复杂可程序逻辑装置，特别是一种多地址响应的复杂可程序逻辑装置。
背景技术
目前来说，受益于复杂可程序逻辑装置的应用灵活性与可更改性，现今服务器的许多功能可以在复杂可程序逻辑装置当中实现。在服务器中的复杂可程序逻辑装置开始集成PCA 9555、I2C ROM、I2C switch等从属(slave)模块。
然而，如果这些模块的应用都需要独立的I2C slave模块，那么势必会耗费大量的复杂可程序逻辑装置的资源，导致复杂可程序逻辑装置的使用成本以及代码量的增加。因此，在所属的领域中，需要一种可以减少资源耗费的低成本复杂可程序逻辑装置。
发明内容
本发明提出一种多地址响应的复杂可程序逻辑装置，通过地址的预先设置以响应多个地址的方式，进而使单一多地址响应的集成电路从属模块取代多个单地址响应的独立集成电路从属模块的工作，从而达到资源节省的目的。
依据本发明的一实施例公开一种多地址响应的复杂可程序逻辑装置，包括集成电路从属(I2C slave)电路、第一多工器、多个第二多工器及多个寄存电路。集成电路从属电路用以解析来自基板管理控制器的数据流以产生地址信息与输入资料。所述的地址信息响应于多个预设地址之一，集成电路从属电路输出响应的预设地址作为地址指令以及输入资料。第一多工器具有第一主控端、第一输入端及多个第一输出端。第一主控端及第一输入端电性连接集成电路从属电路，第一输入端用于接收该输入资料，且第一主控端用于接收地址指令。每个第二多工器具有第二主控端、第二输入端及多个第二输出端。第二主控端电性连接该些第一输出端中对应的一个第一输出端内的输出端点，且第二输入端电性连接该些第一输出端中对应的第一输出端内的另一输出端点。每个寄存电路包括多个寄存器且电性连接该些第二多工器中对应的一个第二多工器，每个寄存器电性连接对应的该第二多工器的该些第二输出端中对应的一个第二输出端。第一多工器依据地址指令导通第一输入端至该些第一输出端之一的路径，以将输入资料传送到该些第二多工器之一，且接获输入资料的第二多工器依据输入资料导通第二输入端至该些第二输出端之一的路径，以存取对应的该些寄存器之一。
依据本发明的一实施例公开一种多地址响应的复杂可程序逻辑装置的运作方法，包括以下步骤：以集成电路从属电路解析来自一基板管理控制器的数据流以产生包括控制指令的输入资料及地址信息，地址信息响应于多个预设地址之一；以集成电路从属电路输出响应的预设地址作为地址指令以及输入资料；以第一多工器根据地址指令导通第一多工器的第一输入端至多个第一输出端之一的路径，以将输入资料的控制指令传送到多个第二多工器之一的第二主控端，其中每个第二多工器电性连接多个寄存电路中对应的一个寄存电路；以及以接获输入资料的第二多工器依据控制指令导通第二多工器的第二输入端至多个第二输出端之一的路径，据以存取对应的寄存电路内的多个寄存器之一
综上所述，在本发明提出的多地址响应的复杂可程序逻辑装置及其运作方法中，主要是在集成电路从属电路中预先设置多个地址，使得基板管理控制器的数据流所包括的地址信息响应于该些预设地址之一，并且将响应的预设地址作为地址指令与输入资料一并输出，以进行寄存器的存取。藉此，通过集成电路从属电路的多地址响应的特性，可达到减少复杂可程序逻辑装置的资源耗费的目的，并且降低复杂可程序逻辑装置的代码量，以便于进行固件的维护。
以上的关于本发明内容的说明及以下的实施方式的说明用以示范与解释本发明的精神与原理，并且提供本发明的专利申请权利要求保护范围更进一步的解释。
附图说明
图1是依据本发明的一实施例所绘示的多地址响应的复杂可程序逻辑装置的功能方块图。
图2是依据本发明的一实施例所绘示的多地址响应的复杂可程序逻辑装置的运作方法的方法流程图。
其中，附图标记：
1 复杂可程序逻辑装置
10 集成电路从属电路
11 第一多工器
12～14 第二多工器
DV1～DV3 寄存电路
R1～Rn 寄存器
2 基板管理控制器
DAT 数据流
CMD 控制命令
VAU 寄存值
CN1 第一主控端
IN1 第一输入端
ON1～ON3 第一输出端
P1～P6 输出端点
CN2 第二主控端
IN2 第二输入端
OP1～OPn 第二输出端
具体实施方式
以下在实施方式中详细叙述本发明的详细特征以及优点，其内容足以使任何本领域的技术人员了解本发明的技术内容并据以实施，且根据本说明书所公开的内容、权利要求保护范围及附图，任何本领域的技术人员可轻易地理解本发明相关的目的及优点。以下的实施例进一步详细说明本发明的观点，但非以任何观点限制本发明的范畴。
请参照图1，图1是依据本发明的一实施例所绘示的多地址响应的复杂可程序逻辑装置的功能方块图。如图1所示，复杂可程序逻辑装置1包括集成电路从属电路(I2C slavecircuit)10、第一多工器11、多个第二多工器12～14及多个寄存电路DV1～DV3。复杂可程序逻辑装置1连接基板管理控制器2，并且集成电路从属电路10用以解析来自基板管理控制器2的数据流DAT以产生地址信息(图中未示)与输入资料。在此所述的第二多工器与寄存电路的数量仅用于举例说明，本发明不以此为限。
于此实施例中，通过解析数据流DAT而产生的地址信息响应于多个预设地址之一，并且集成电路从属电路10输出响应的预设地址作为地址指令并且也输出输入资料。详细来说，集成电路从属电路10内部预设有多个预设地址(例如ADDR1～ADDR5)。当集成电路从属电路10经由解析数据流DAT而取得其对应的地址信息时，集成电路从属电路10会判断数据流DAT的地址信息是响应(或者对应)到该些预设地址当中的哪一个，并将响应(或者对应)到的预设地址作为地址指令而输出。换言之，响应(或者对应)到的预设地址与地址信息具有相同的地址。举例来说，假设数据流DAT所带有的地址信息响应(或者对应)到预设地址ADDR1，则集成电路从属电路10将此预设地址ADDR1记录下来并且作为地址指令ADDR而输出。
第一多工器11具有第一主控端CN1、第一输入端IN1及多个第一输出端ON1～ON3。第一主控端CN1及第一输入端IN1电性连接集成电路从属电路10。第一输入端IN1用于接收输入资料，且第一主控端CN1用于接收地址指令ADDR。
每个第二多工器12～14具有第二主控端CN2、第二输入端IN2及多个第二输出端OP1～OPn，其中第二主控端CN2电性连接该些第一输出端中对应的一个第一输出端内的输出端点，且第二输入端IN2电性连接该些第一输出端中对应的第一输出端内的另一输出端点。换言之，第一多工器11的每个第一输出端具有两个输出端点，例如第一输出端ON1具有输出端点P1、P2、第一输出端ON2具有输出端点P3、P4，第一输出端ON3具有输出端点P5、P6。每个第一输出端所具有的两个输出端点分别电性连接对应的第二多工器的第二主控端与第二输入端。
举例来说，第二多工器12的第二主控端CN2电性连接对应的第一输出端ON1内的输出端点P1，且第二输入端IN2电性连接对应的第一输出端ON1内的另一个输出端点P2。第二多工器13的第二主控端CN2电性连接对应的第一输出端ON2内的输出端点P3，且第二输入端IN2电性连接对应的第一输出端ON2内的另一个输出端点P4。第二多工器14的第二主控端CN2电性连接对应的第一输出端ON3内的输出端点P5，且第二输入端IN2电性连接对应的第一输出端ON3内的另一个输出端点P6。
每个寄存电路DV1～DV3包括多个寄存器R1～Rn，且每个寄存电路DV1～DV3电性连接该些第二多工器12～14中对应的一个第二多工器，其中每个寄存器电性连接对应的第二多工器的该些第二输出端OP1～OPn中对应的一个第二输出端。举例来说，寄存电路DV1连接对应的第二多工器12，且寄存电路DV1具有的寄存器R1～Rn各别电性连接对应的第二多工器12的该些第二输出端OP1～OPn。寄存电路DV2连接对应的第二多工器13，且寄存电路DV2具有的寄存器R1～Rn各别电性连接对应的第二多工器13的该些第二输出端OP1～OPn。寄存电路DV3连接对应的第二多工器14，且寄存电路DV3具有的寄存器R1～Rn各别电性连接对应的第二多工器14的该些第二输出端OP1～Opn。
在此实施例中，第一多工器11会依据地址指令ADDR导通第一输入端IN1至该些第一输出端ON1～ON3之一的路径，以将输入资料传送到该些第二多工器12～14之一。接获输入资料的第二多工器依据输入资料导通其第二输入端IN2至该些第二输出端OP1～OPn之一的路径，以存取对应的该些寄存器R1～Rn之一。
于一实施例中，输入资料包括控制命令CMD，接获输入资料的第二多工器的第二主控端从对应的输出端点接收控制命令CMD。第二多工器依据控制命令CMD导通第二输入端IN2至该些第二输出端OP1～OPn之一的路径，以存取对应的寄存器。
以基板管理控制器2欲存取寄存电路DV1中的寄存器R2的情况作为实际范例来进行说明。在此实际范例中，集成电路从属电路10先解析基板管理控制器2所发送的数据流DAT进而取得地址信息与输入资料。集成电路从属电路10判断数据流DAT的地址信息响应(或对应)于其内部的多个预设地址当中的一预设地址ADDR1，因此集成电路从属电路10输出响应的预设地址ADDR1作为地址指令ADDR，并且一并输出输入资料。
第一多工器11通过第一主控端CN1接收到地址指令ADDR且通过第一输入端IN1接收到输入资料。由于预设地址ADDR1指示(或对应)通往第二多工器12的路径，也就是第一多工器11的第一输出端ON1到第二多工器12的路径。因此，第一多工器11可根据地址指令ADDR(即预设地址ADDR1)选择导通第一输入端IN1至第一输出端ON1的路径，使得输入资料被传送到第二多工器12。
第二多工器12的第二主控端CN2从对应的输出端点P1接收输入资料所包括的控制指令CMD，并且第二多工器12根据控制指令CMD导通第二输入端IN2至第二输出端OP2的路径，进而存取对应的寄存器R2。在此所述的存取可指从寄存器中读取资料，或者是将资料写入寄存器。
更具体来说，在本发明所提出的复杂可程序逻辑装置1中，可根据不同情况而分为读取模式与写入模式。于实作上，控制命令CMD除了用于供第二多工器进行路径切换到寄存器之外，也可用于指示进行读取或写入程序。在一实施例中，当控制命令CMD为读取指令时，复杂可程序逻辑装置1处于读取模式。在读取模式中，复杂可程序逻辑装置1依据作为读取指令的控制命令CMD从对应的寄存器读取寄存值VAU。在另一实施例中，当控制命令CMD为写入指令时，复杂可程序逻辑装置1处于写入模式。复杂可程序逻辑装置1依据作为写入指令的控制命令CMD将寄存值写入对应的寄存器。
也就是说，在复杂可程序逻辑装置1处于读取模式的情况下，从数据流DAT取得的输入资料包括控制命令CMD，而寄存值VAU是通过读取对应的寄存器而取得。反过来说，在复杂可程序逻辑装置1处于写入模式的情况下，从数据流DAT取得的输入资料包括控制命令CMD及寄存值VAU，其中寄存值VAU可被写入到对应的寄存器。
如图1所示，本发明所提出的复杂可程序逻辑装置1仅使用单一集成电路从属电路10，并且通过单一集成电路从属电路10的多地址响应的功能，把当前响应的确切地址记录并输出，以作为包括有控制命令CMD(及寄存值VAU)的输入资料的传输路径的选用。如此一来，便可取代在传统架构下所需设置的三个各别独立的集成电路从属电路(I2C slave)，以减少装置的资源耗费并降低配置成本。
请参照图2，图2是依据本发明的一实施例所绘示的多地址响应的复杂可程序逻辑装置的运作方法的方法流程图，其适用于图1的多地址响应的复杂可程序逻辑装置1。请一并参照图1与图2，在步骤S11中，以集成电路从属电路10解析来自基板管理控制器2的数据流以产生包括控制指令的输入资料及地址信息，其中地址信息响应于多个预设地址之一。在步骤S12中，以集成电路从属电路1输出响应的预设地址作为地址指令ADDR以及输入资料。在步骤S13中，以第一多工器11根据地址指令ADDR导通第一多工器11的第一输入端IN1至多个第一输出端ON1之一的路径，以将输入资料的控制指令CMD传送到多个第二多工器12～14之一的第二主控端CN2，其中每个第二多工器12～14电性连接多个寄存电路DV1～DV3中对应的一个寄存电路。在步骤S14中，以及以接获输入资料的第二多工器依据控制指令CMD导通第二多工器的第二输入端IN2至多个第二输出端OP1～OPn之一的路径，据以存取对应的寄存电路内的多个寄存器R1～Rn之一。
于一实施例中，当控制指令CMD为读取指令时，以复杂可程序逻辑装置1依据读取指令从对应的寄存器读取寄存值VAU。
于一实施例中，当控制指令CMD为写入指令时，以复杂可程序逻辑装置1依据写入指令将寄存值VAU写入对应的寄存器。
综上所述，在本发明提出的多地址响应的复杂可程序逻辑装置及其运作方法中，主要是在集成电路从属电路中预先设置多个地址，使得基板管理控制器的数据流所包括的地址信息响应于该些预设地址之一，并且将响应的预设地址作为地址指令与输入资料一并输出，以进行寄存器的存取。藉此，通过集成电路从属电路的多地址响应的特性，可达到减少复杂可程序逻辑装置的资源耗费的目的，并且降低复杂可程序逻辑装置的代码量，以便于进行固件的维护。
当然，本发明还可有其他多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (7)

1.一种多地址响应的复杂可程序逻辑装置，其特征在于，包括：
一集成电路从属电路，用以解析来自一基板管理控制器的一数据流以产生一地址信息与一输入资料，该地址信息响应于多个预设地址之一，该集成电路从属电路输出响应的该预设地址作为一地址指令以及该输入资料；
一第一多工器，具有一第一主控端、一第一输入端及多个第一输出端，该第一主控端及该第一输入端电性连接该集成电路从属电路，该第一输入端用于接收该输入资料，且该第一主控端用于接收该地址指令；
多个第二多工器，每一该第二多工器具有一第二主控端、一第二输入端及多个第二输出端，该第二主控端电性连接该些第一输出端中对应的一个第一输出端内的一输出端点，且该第二输入端电性连接该些第一输出端中对应的该第一输出端内的另一输出端点；以及
多个寄存电路，每一该寄存电路包括多个寄存器且电性连接该些第二多工器中对应的一个第二多工器，每一该寄存器电性连接对应的该第二多工器的该些第二输出端中对应的一个第二输出端；
其中，该第一多工器依据该地址指令导通该第一输入端至该些第一输出端之一的路径，以将该输入资料传送到该些第二多工器之一，且接获该输入资料的该第二多工器依据该输入资料导通该第二输入端至该些第二输出端之一的路径，以存取对应的该些寄存器之一。
2.根据权利要求1所述的复杂可程序逻辑装置，其特征在于，该输入资料包括一控制命令，该第二多工器的该第二主控端从该输出端点接收该控制命令，且该第二多工器依据该控制命令导通该第二输入端至该些第二输出端之一的路径，以存取对应的该寄存器。
3.根据权利要求2所述的复杂可程序逻辑装置，其特征在于，该控制命令为一读取指令，且该复杂可程序逻辑装置依据该读取指令从对应的该寄存器读取一寄存值。
4.根据权利要求2所述的复杂可程序逻辑装置，其特征在于，该控制命令为一写入指令，且该复杂可程序逻辑装置依据该写入指令将一寄存值写入对应的该寄存器。
5.一种多地址响应的复杂可程序逻辑装置的运作方法，其特征在于，包括：
以一集成电路从属电路解析来自一基板管理控制器的一数据流以产生包括一控制指令的一输入资料及一地址信息，该地址信息响应于多个预设地址之一；
以该集成电路从属电路输出响应的该预设地址作为一地址指令以及该输入资料；
以一第一多工器根据该地址指令导通该第一多工器的一第一输入端至多个第一输出端之一的路径，以将该输入资料的该控制指令传送到多个第二多工器之一的一第二主控端，其中每一该第二多工器电性连接多个寄存电路中对应的一个寄存电路；以及
以接获该输入资料的该第二多工器依据该控制指令导通该第二多工器的一第二输入端至多个第二输出端之一的路径，据以存取对应的该寄存电路内的多个寄存器之一。
6.根据权利要求5所述的复杂可程序逻辑装置的运作方法，其特征在于，当该控制指令为一读取指令时，以该复杂可程序逻辑装置依据该读取指令从对应的该寄存器读取一寄存值。
7.根据权利要求5所述的复杂可程序逻辑装置的运作方法，其特征在于，当该控制指令为一写入指令时，以该复杂可程序逻辑装置依据该写入指令将一寄存值写入对应的该寄存器。
CN201910815199.6A 2019-08-30 2019-08-30 多地址响应的复杂可程序逻辑装置及运作方法 Active CN110532196B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910815199.6A CN110532196B (zh) 2019-08-30 2019-08-30 多地址响应的复杂可程序逻辑装置及运作方法
US16/566,066 US10572403B1 (en) 2019-08-30 2019-09-10 Complex programmable logic device with capability of performing multi-address response and operation method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910815199.6A CN110532196B (zh) 2019-08-30 2019-08-30 多地址响应的复杂可程序逻辑装置及运作方法

Publications (2)

Publication Number Publication Date
CN110532196A CN110532196A (zh) 2019-12-03
CN110532196B true CN110532196B (zh) 2021-10-01

Family

ID=68665553

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910815199.6A Active CN110532196B (zh) 2019-08-30 2019-08-30 多地址响应的复杂可程序逻辑装置及运作方法

Country Status (2)

Country Link
US (1) US10572403B1 (zh)
CN (1) CN110532196B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101208678A (zh) * 2005-06-30 2008-06-25 Nxp股份有限公司 用于rs-232转i2c转换集成电路与主机间通信的软件层
CN107273245A (zh) * 2017-06-12 2017-10-20 英业达科技有限公司 运算装置与运作方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102571478B (zh) * 2010-12-31 2016-05-25 上海宽惠网络科技有限公司 服务器
US9146797B2 (en) * 2013-08-09 2015-09-29 American Megatrends, Inc. Method for ensuring remediation of hung multiplexer bus channels
EP3055780A1 (en) * 2013-10-09 2016-08-17 Qualcomm Incorporated SLAVE IDENTIFIER SCANNING AND HOT-PLUG CAPABILITY OVER CCIe BUS
CN104571294A (zh) * 2013-10-22 2015-04-29 英业达科技有限公司 服务器系统
US9558129B2 (en) * 2014-06-10 2017-01-31 Xilinx, Inc. Circuits for and methods of enabling the access to data
CN104298579B (zh) * 2014-10-20 2016-12-07 大唐移动通信设备有限公司 一种逻辑芯片以及包含该逻辑芯片的板卡装置
CN104516838B (zh) * 2014-11-25 2018-02-09 华为技术有限公司 管理路径确定方法及装置
CN105700969B (zh) * 2014-11-25 2018-11-30 英业达科技有限公司 服务器系统
CN105808407B (zh) * 2014-12-31 2019-09-13 华为技术有限公司 管理设备的方法、设备和设备管理控制器
CN105573873A (zh) * 2015-12-10 2016-05-11 英业达科技有限公司 利用串行通用型输入输出接口读取固件版本的服务器系统
CN108108314B (zh) * 2016-11-24 2020-05-19 英业达科技有限公司 交换器系统
US10331593B2 (en) * 2017-04-13 2019-06-25 Dell Products, Lp System and method for arbitration and recovery of SPD interfaces in an information handling system
CN110096114B (zh) * 2019-05-14 2024-04-12 深圳市阿普奥云科技有限公司 一种管理多个arm服务器节点的系统和方法
CN110162287B (zh) * 2019-05-23 2022-07-08 苏州浪潮智能科技有限公司 用于实现PCIE Box的VGA显示的方法及装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101208678A (zh) * 2005-06-30 2008-06-25 Nxp股份有限公司 用于rs-232转i2c转换集成电路与主机间通信的软件层
CN107273245A (zh) * 2017-06-12 2017-10-20 英业达科技有限公司 运算装置与运作方法

Also Published As

Publication number Publication date
US10572403B1 (en) 2020-02-25
CN110532196A (zh) 2019-12-03

Similar Documents

Publication Publication Date Title
US20050097255A1 (en) I2C device including bus switches and programmable address
CN109446145B (zh) 一种服务器主板i2c通道扩展芯片、电路及控制方法
CN112527709B (zh) 一种PCIe扩展交换系统、方法及电子设备和存储介质
EP3285173A1 (en) Cpu interconnecting apparatus, system and control method, control apparatus therefor
CN113626350A (zh) 系统部件和系统部件的应用
CN110532196B (zh) 多地址响应的复杂可程序逻辑装置及运作方法
US11288223B2 (en) Bridge chip with function of expanding external devices and associated expansion method
TWI709046B (zh) 多地址響應的複雜可程式邏輯裝置及運作方法
US20210119762A1 (en) Serial bidirectional communication circuit and method thereof
CN107577202B (zh) 自动化系统和用于运行的方法
CN112311671B (zh) 向交换芯片下发聚合链路配置的方法、装置、介质及设备
CN113055298B (zh) 一种RapidIO网络的多次枚举方法及系统
US8069273B2 (en) Processing module
CN109408151B (zh) 一种现场可编程门阵列配置模式自动切换装置和切换方法
CN111343107B (zh) 信息处理方法、以太网交换芯片以及存储介质
JP2004185619A (ja) クロックソースを切り替えるシステムおよび方法
CN113688091A (zh) 基于Tsi721的RapidIO动态枚举过程的实现方法及系统
JPH11272601A (ja) カスケード接続カード、このカードにより構成されるシステムにおけるｉｄ割付け方法、及び共通バスのバス使用権優先判定方法
US11456973B2 (en) Circuit for a buffered transmission of data
CN105260335A (zh) 扩展光接口的数据处理系统及方法
JP2021061518A (ja) データ記憶回路及び電子機器
WO2024139211A1 (zh) 信号控制电路和信号控制方法
CN216719084U (zh) I2c总线系统
CN109683960B (zh) 一种电口模块的寄存器配置方法及其电口模块
US20210297283A1 (en) Master slave communication system capable of reducing manufacturing cost, electronic device, control method for master slave communication system, and control method for electronic device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant