CN111343107B - 信息处理方法、以太网交换芯片以及存储介质 - Google Patents

信息处理方法、以太网交换芯片以及存储介质 Download PDF

Info

Publication number
CN111343107B
CN111343107B CN202010075094.4A CN202010075094A CN111343107B CN 111343107 B CN111343107 B CN 111343107B CN 202010075094 A CN202010075094 A CN 202010075094A CN 111343107 B CN111343107 B CN 111343107B
Authority
CN
China
Prior art keywords
information
core
slave
request
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010075094.4A
Other languages
English (en)
Other versions
CN111343107A (zh
Inventor
蒋震
方沛昱
周伟
崔兴龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Centec Communications Co Ltd
Original Assignee
Suzhou Centec Communications Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Centec Communications Co Ltd filed Critical Suzhou Centec Communications Co Ltd
Priority to CN202010075094.4A priority Critical patent/CN111343107B/zh
Publication of CN111343107A publication Critical patent/CN111343107A/zh
Priority to US17/792,720 priority patent/US20230050185A1/en
Priority to PCT/CN2020/113727 priority patent/WO2021147331A1/zh
Application granted granted Critical
Publication of CN111343107B publication Critical patent/CN111343107B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/35—Switches specially adapted for specific applications
    • H04L49/351—Switches specially adapted for specific applications for local area network [LAN], e.g. Ethernet switches
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/16—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks using machine learning or artificial intelligence
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/109—Integrated on microchip, e.g. switch-on-chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Artificial Intelligence (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Databases & Information Systems (AREA)
  • Evolutionary Computation (AREA)
  • Medical Informatics (AREA)
  • Software Systems (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明公开了一种信息处理方法、以太网交换芯片以及存储介质。其中，方法包括：主IP核心基于接收的信息处理请求执行以下操作之一：根据信息处理请求对应的第一信息更新自身的全局信息表，并发送第一信息给每个从IP核心；根据信息处理请求对应的第二信息更新自身的专项信息表，或者，发送与信息处理请求对应的第三信息给相应从IP核心；基于信息处理请求，从自身的全局信息表或专项信息表中获取第四信息发送给处理器，或者，从相应从IP核心获取第五信息并发送给所述处理器；如此，可以使双核心或多核心以太网交换芯片中各IP核心的操作不会发生冲突，进一步使得双核心或多核心以太网交换芯片对外的系统行为与单核心以太网交换芯片相同。

Description

信息处理方法、以太网交换芯片以及存储介质
技术领域
本发明涉及以太网数据交换技术，具体涉及一种信息处理方法、以太网交换芯片以及存储介质。
背景技术
随着超大规模云网络、存储网络及高性能计算机群(High PerformanceComputing，HPC)等技术的发展，网络上的数据交换量越来越大，单芯片的数据处理能力也在不断地提升：从千兆(Gbps)数量级提升到了兆兆(Tbps)数量级。但是当前生产工艺制造的单芯片尺寸为14nm/12nm或7nm/6nm，其知识产权核心(Intellectual Property core，IPcore)可以运行的时钟频率最高分别在1.05GHz或1.7GHz。仅具备一个IP核心的单芯片无法满足芯片市场高达25.6Tbps的报文处理带宽的需求。从制造工程的角度来看，为了满足芯片市场对报文处理带宽的需求，在具备单一IP核心的单芯片的时钟频率受限的情况下，设计具备双IP核心或具备多个IP核心的单芯片是很有必要的。
然而，相关技术中，双核心或多核心的单芯片的信息处理方法尚需优化。
发明内容
有鉴于此，本发明实施例提供了一种信息处理方法、以太网交换芯片以及存储介质。
本发明实施例的技术方案是这样实现的：
本发明实施例提供了一种信息处理方法，包括：
以太网交换芯片的主IP核心接收信息处理请求；所述主IP核心为所述以太网交换芯片包含的至少两个IP核心中的一个IP核心；
所述主IP核心基于接收的信息处理请求执行以下操作之一：
根据所述信息处理请求对应的第一信息更新自身的全局信息表，并发送所述第一信息给所述以太网交换芯片的每个从IP核心，以供所述每个从IP核心根据所述第一信息更新自身的全局信息表；接收的信息处理请求来自以下之一：设置有所述以太网交换芯片的交换机的处理器；所述以太网交换芯片的从IP核心；
根据所述信息处理请求对应的第二信息更新自身的专项信息表，或者，发送与所述信息处理请求对应的第三信息给相应从IP核心，以供所述相应从IP核心根据所述第三信息更新自身的专项信息表；接收的信息处理请求来自所述处理器或所述以太网交换芯片的从IP核心；
基于所述信息处理请求，从自身的全局信息表或专项信息表中获取所述信息处理请求对应的第四信息发送给所述处理器，或者，从相应从IP核心获取第五信息并发送给所述处理器；所述第五信息是所述相应从IP核心自身的专项信息表中与所述信息处理请求对应的信息；其中，
所述从IP核心为所述至少两个IP核心中除所述主IP核心外的其它IP核心；所述全局信息表用于存储与所述以太网交换芯片的所有IP核心相关联的信息；所述专项信息表用于存储与所述以太网交换芯片的一个IP核心相关联的信息。
上述方案中，所述方法还包括：
所述主IP核心根据第一预设策略判断所述信息处理请求关联的IP核心，得到第一判断结果；
根据所述第一判断结果，基于接收的信息处理请求执行相应操作。
上述方案中，所述信息处理请求为从IP核心发送的报文信息学习请求；所述方法还包括：
所述主IP核心响应接收的报文信息学习请求，执行所述报文信息学习请求对应的自学习操作，得到报文信息学习结果；
在所述第一判断结果表征所述报文信息学习请求关联所述以太网交换芯片的所有IP核心的情况下，所述主IP核心将所述报文信息学习结果确定为所述第一信息，根据所述第一信息更新自身的全局信息表，并发送所述第一信息给所述以太网交换芯片的每个从IP核心，以供所述每个从IP核心根据所述第一信息更新自身的全局信息表；
在所述第一判断结果表征所述报文信息学习请求关联所述以太网交换芯片的一个从IP核心的情况下，所述主IP核心将所述报文信息学习结果确定为所述第二信息，并发送所述第二信息给相应从IP核心，以供所述相应从IP核心根据所述第二信息更新自身的专项信息表。
上述方案中，当满足以下条件之一时，从IP核心发送所述报文信息学习请求给所述主IP核心：
从IP核心未在自身的全局信息表或专项信息表中查询到与接收的报文相对应的报文处理策略；
从IP核心根据在自身的全局信息表或专项信息表中查询到的与接收的报文相对应的报文处理策略对所述接收的报文进行相应处理时处理失败。
上述方案中，所述信息处理请求为所述处理器发送的信息更新请求；所述方法还包括：
解析所述信息更新请求，得到解析结果；
在所述第一判断结果表征所述信息更新请求关联所述以太网交换芯片的所有IP核心的情况下，所述主IP核心将所述解析结果确定为所述第一信息，根据所述第一信息更新自身的全局信息表，并发送所述第一信息给所述以太网交换芯片的每个从IP核心，以供所述每个从IP核心根据所述第一信息更新自身的全局信息表；
在所述第一判断结果表征所述信息更新请求关联所述以太网交换芯片的所述主IP核心的情况下，所述主IP核心将所述解析结果确定为所述第二信息，并根据所述第二信息更新自身的专项信息表；
在所述第一判断结果表征所述信息更新请求关联所述以太网交换芯片的一个从IP核心的情况下，所述主IP核心将所述解析结果确定为所述第三信息，并发送所述第三信息给相应从IP核心，以供所述相应从IP核心根据所述第二信息更新自身的专项信息表。
上述方案中，所述信息处理请求为所述处理器发送的信息读取请求；所述方法还包括：
在所述第一判断结果表征所述信息读取请求关联所述以太网交换芯片的所有IP核心的情况下，所述主IP核心基于所述信息读取请求，将从自身的全局信息表中获取的所述信息读取请求对应的信息确定为所述第四信息，并将所述第四信息发送给所述处理器；
在所述第一判断结果表征所述信息读取请求关联所述以太网交换芯片的所述主IP核心的情况下，所述主IP核心基于所述信息读取请求，将从自身的专项信息表中获取的所述信息读取请求对应的信息确定为所述第四信息，并将所述第四信息发送给所述处理器；
在所述第一判断结果表征所述信息读取请求关联所述以太网交换芯片的一个从IP核心的情况下，所述主IP核心将所述信息读取请求发送给相应从IP核心，以获取所述相应从IP核心响应所述信息读取请求所返回的第五信息并发送给所述处理器。
上述方案中，所述方法还包括：
所述主IP核心通过自身设置的第一接口以及各从IP核心上设置的第二接口与各从IP核心进行信息交互。
本发明实施例还提供了一种以太网交换芯片，所述以太网交换芯片包含至少两个IP核心；所述至少两个IP核心中的一个IP核心为主IP核心；所述至少两个IP核心中除所述主IP核心外的其它IP核心为从IP核心；其中，
所述主IP核心，用于：
接收信息处理请求；
基于接收的信息处理请求执行以下操作之一：
根据所述信息处理请求对应的第一信息更新自身的全局信息表；并发送所述第一信息给所述以太网交换芯片的每个从IP核心，以供所述每个从IP核心根据所述第一信息更新自身的全局信息表；接收的信息处理请求来自以下之一：设置有所述以太网交换芯片的交换机的处理器；所述以太网交换芯片的从IP核心；
根据所述信息处理请求对应的第二信息更新自身的专项信息表，或者，发送与所述信息处理请求对应的第三信息给相应从IP核心，以供所述相应从IP核心根据所述第三信息更新自身的专项信息表；接收的信息处理请求来自所述处理器或所述以太网交换芯片的从IP核心；
基于所述信息处理请求，从自身的全局信息表或专项信息表中获取所述信息处理请求对应的第四信息发送给所述处理器，或者，从相应从IP核心获取第五信息并发送给所述处理器；所述第五信息是所述相应从IP核心自身的专项信息表中与所述信息处理请求对应的信息；其中，
所述全局信息表用于存储与所述以太网交换芯片的所有IP核心相关联的信息；所述专项信息表用于存储与所述以太网交换芯片的一个IP核心相关联的信息。
本发明实施例还提供了一种以太网交换芯片，包括：处理器和用于存储能够在处理器上运行的计算机程序的存储器；
其中，所述处理器用于运行所述计算机程序时，执行上述任一方法的步骤。
本发明实施例还提供了一种存储介质，所述介质存储有计算机程序，所述计算机程序被处理器执行时实现上述任一方法的步骤。
本发明实施例提供的技术方案，以太网交换芯片的主IP核心接收信息处理请求，基于接收的信息处理请求执行以下操作之一：根据所述信息处理请求对应的第一信息更新自身的全局信息表，并发送所述第一信息给所述以太网交换芯片的每个从IP核心，以供所述每个从IP核心根据所述第一信息更新自身的全局信息表；根据所述信息处理请求对应的第二信息更新自身的专项信息表，或者，发送与所述信息处理请求对应的第三信息给相应从IP核心，以供所述相应从IP核心根据所述第三信息更新自身的专项信息表；基于所述信息处理请求，从自身的全局信息表或专项信息表中获取所述信息处理请求对应的第四信息发送给处理器，或者，从相应从IP核心获取第五信息并发送给所述处理器；其中，所述主IP核心为所述以太网交换芯片包含的至少两个IP核心中的一个IP核心；所述从IP核心为所述至少两个IP核心中除所述主IP核心外的其它IP核心；所述主IP核心接收的信息处理请求来自所述处理器或所述以太网交换芯片的从IP核心；所述处理器为设置有所述以太网交换芯片的交换机的处理器；所述全局信息表用于存储与所述以太网交换芯片的所有IP核心相关联的信息；所述专项信息表用于存储与所述以太网交换芯片的一个IP核心相关联的信息；所述第五信息是所述相应从IP核心自身的专项信息表中与所述信息处理请求对应的信息。本发明实施例的方案，为以太网交换芯片包含的至少两个IP核心配置了主从模式，由主IP核心与设置有所述以太网交换芯片的交换机的处理器进行通信，并通过主IP核心实现自身和各从IP核心的全局信息表的同步更新，如此，可以使双核心或多核心以太网交换芯片中各IP核心的操作不会发生冲突，进一步使得双核心或多核心以太网交换芯片对外的系统行为与单核心以太网交换芯片相同。
附图说明
图1为相关技术中双核心以太网交换芯片的结构示意图；
图2为本发明实施例信息处理方法的流程示意图；
图3为本发明应用实施例交换机的结构示意图；
图4为本发明实施例以太网交换芯片的结构示意图；
图5为本发明实施例以太网交换芯片的硬件结构示意图。
具体实施方式
以下结合说明书附图及实施例对本发明的技术方案作进一步详细的阐述。
随着芯片生产工艺的进步，流片(Tape out)费用越来越高。为了在节省成本的前提下丰富产品线，需要在一次Tape out中同时设计并生产出高带宽(单核心)和超高带宽(双核心或多核心)的以太网交换芯片。由于每个裸晶(Die)上可以封装一个IP核心，因此，通过使用裸晶互联(Die to Die，D2D)技术，能够实现一次Tape out覆盖多个产品线：单核心以太网交换芯片使用一个Die封装；双核心或多核心以太网交换芯片使用两个或多个Die封装。这里，为了支持双核心或多核心以太网交换芯片包含的各IP核心既能够分离封装成两块或多块不同的以太网交换芯片独立工作，也能够合并封装成一个芯片，各IP核心的结构是完全一致的。对于具备双核心或多核心的以太网交换芯片，从芯片的应用角度来说，芯片在工作时所展现出来的系统行为不应当使其它终端或服务器感知到芯片架构是单核心还是双核心或多核心设计(比如其它终端或服务器感知到芯片的各IP核心转发报文有冲突或时延不一致的情况)。因此，各IP核心间的信息同步是非常必要的。具体地，以太网交换芯片在处理报文时，需要维护报文处理信息表(即更新报文处理信息表)，所述报文处理信息表存储于IP核心，用于供所述IP核心查询接收的报文对应的报文处理策略，并利用查询到的报文处理策略对接收的报文进行相应处理(例如转发、丢弃等)。对于单核心以太网交换芯片的IP核心，报文处理信息表是公共资源，即所述IP核心的所有接口在接收报文后查询接收的报文对应的报文转发策略时查询的是相同的报文处理信息表，所述IP核心可以维护自身存储的报文处理信息表。但对于双核心或多核心以太网交换芯片的至少两个IP核心中的每个IP核心，所述IP核心中不仅存储有接口属性信息表等与IP核心的接口强相关的报文处理信息表，还存储有以太网二层网桥报文转发信息表(Forward Database，FDB)等与IP核心的接口弱相关的报文处理信息表；这里，所述与IP核心的接口强相关的报文处理信息表仅存储在相应的IP核心中，而所述与IP核心的接口弱相关的报文处理信息表存储在每个IP核心中；因此，所述与IP核心的接口强相关的报文处理信息表可以由相应的IP核心进行内部维护，无需告知其它IP核心；而所述与IP核心的接口弱相关的报文处理信息表需要所有IP核心同步维护，各IP核心存储的需要同步维护的报文处理信息表必须保持一致。然而，由于以太网交换芯片是一次Tape out覆盖多个产品线生产的，各IP核心分别独立封装，即各IP核心之间无法存在共享公共资源区域来支持为了同步维护报文处理信息表进行的互操作。
以图1所示的双核心以太网交换芯片为例，以太网交换芯片100包含IP核心110和IP核心120，报文处理流水线111和报文处理流水线121用于根据自身所处IP核心存储的报文处理信息表对接收的报文进行相应处理，并根据存储的报文处理信息表对接收的报文进行相应处理；处理引擎112和处理引擎122用于更新自身所处IP核心的报文处理信息表(实际应用时，报文处理信息表也可以是由报文处理流水线或设置有所述以太网交换芯片的交换机的处理器更新的，这里仅针对处理引擎更新报文处理信息表的情况进行举例说明)。在以太网交换芯片100需要对以太网二层的一个报文进行转发时，如果以太网交换芯片100仅包含IP核心110，报文处理流水线111会在IP核心110存储的FDB中查询待转发报文的报文转发策略；如果报文处理流水线111没有在FDB中找到待转发报文的报文转发策略，则发送待转发报文的报文信息学习请求给处理引擎112，触发处理引擎112的自学习操作，使处理引擎112得到待转发报文的报文信息学习结果；处理引擎112基于得到的报文信息学习结果确定待转发报文的报文转发策略，并添加到IP核心110存储的FDB中，供报文处理流水线111后续对其它接收的报文进行转发处理。但是，以太网交换芯片100还包含IP核心120，由于FDB是需要IP核心110和IP核心120同步维护的报文处理信息表，处理引擎112基于得到的报文信息学习结果确定待转发报文的转发策略，并添加到IP核心110存储的FDB中的同时，还需将得到的报文信息学习结果发送到处理引擎122，以供处理引擎122将相应的报文转发策略添加到IP核心120存储的FDB；此时，如果IP核心120的处理引擎122接收了报文处理流水线121的报文信息学习请求进行自学习操作，也需要将确定的另一个待转发报文的转发策略添加到报文处理流水线121中，报文处理流水线121需要同时更新两次FDB，这两次更新可能会有冲突(例如当FDB使用哈希(Hash)方式存储，则可能出现报文处理流水线121的FDB的两个待转发报文的转发策略写位置冲突)。
基于此，在本发明的各种实施例中，为以太网交换芯片包含的至少两个IP核心配置了主从模式，由主IP核心与设置有所述以太网交换芯片的交换机的处理器进行通信，并通过主IP核心实现自身和各从IP核心的全局信息表的同步更新，如此，可以使双核心或多核心以太网交换芯片中各IP核心的操作不会发生冲突，进一步使得双核心或多核心以太网交换芯片对外的系统行为与单核心以太网交换芯片相同。
需要说明的是，在本发明的各种实施例中，需要一个IP核心内部维护的报文处理信息表为所述IP核心的专项信息表，需要所有IP核心同步维护的报文处理信息表为每个IP核心的全局信息表；一个IP核心的全局信息表和专项信息表统称为所述IP核心的报文处理信息表。
本发明实施例提供一种信息处理方法，如图2所示，所述方法包括以下步骤：
步骤201：以太网交换芯片的主IP核心接收信息处理请求；
这里，所述主IP核心为所述以太网交换芯片包含的至少两个IP核心中的一个IP核心。
步骤202：所述主IP核心基于接收的信息处理请求执行相关操作。
具体地，所述主IP核心基于接收的信息处理请求，执行以下操作之一：
根据所述信息处理请求对应的第一信息更新自身的全局信息表，并发送所述第一信息给所述以太网交换芯片的每个从IP核心，以供所述每个从IP核心根据所述第一信息更新自身的全局信息表；接收的信息处理请求来自以下之一：设置有所述以太网交换芯片的交换机的处理器；所述以太网交换芯片的从IP核心；
根据所述信息处理请求对应的第二信息更新自身的专项信息表，或者，发送与所述信息处理请求对应的第三信息给相应从IP核心，以供所述相应从IP核心根据所述第三信息更新自身的专项信息表；接收的信息处理请求来自所述处理器或所述以太网交换芯片的从IP核心；
基于所述信息处理请求，从自身的全局信息表或专项信息表中获取所述信息处理请求对应的第四信息发送给所述处理器，或者，从相应从IP核心获取第五信息并发送给所述处理器；所述第五信息是所述相应从IP核心自身的专项信息表中与所述信息处理请求对应的信息。
这里，所述从IP核心为所述至少两个IP核心中除所述主IP核心外的其它IP核心；所述全局信息表用于存储与所述以太网交换芯片的所有IP核心相关联的信息；所述专项信息表用于存储与所述以太网交换芯片的一个IP核心相关联的信息。
具体地，所述全局信息表用于存储与所述以太网交换芯片的所有IP核心相关联的信息，指所述全局信息表是需要所述以太网交换芯片的所有IP核心同步维护的报文处理信息表；例如FDB、以太网三层路由交换信息表(Routing Information Base，RIB)、多协议标签交换表(Multi-Protocol Label Switching，MPLS)、标签映射表(Incoming Label Map，ILM)等报文转发信息表，再例如时间同步计数器信息表、带宽评估信息表等公共资源信息表，以及与FDB对应的老化状态信息表(Aging State Table，AST)等有状态报文处理信息表。所述专项信息表用于存储与所述以太网交换芯片的一个IP核心相关联的信息，指所述专项信息表示需要相应IP核心内部维护的报文处理信息表；例如接口属性信息表，所述接口属性信息表包含的索引ID即为接口ID，而对于一个指定的接口一定属于一个固定的IP核心。另外，所述全局信息表需要所述以太网交换芯片的所有IP核心同步维护，指每个IP核心的全局信息表需要保持一致，这样，无论所述以太网交换芯片的哪一个接口接收了报文，相应的IP核心查询接收的报文对应的报文处理策略时查询的是相同的全局信息表。
实际应用时，在所述主IP核心接收信息处理请求前，即在执行步骤201之前，需要在所述以太网交换芯片的所有IP核心中确定主IP核心。
基于此，在一实施例中，所述方法还可以包括：
将所述以太网交换芯片的一个IP核心配置为主IP核心，并将所述以太网交换芯片除所述主IP核心外的其它IP核心配置为从IP核心，得到一个主IP核心和至少一个从IP核心。
实际应用时，可以由用户根据需要将所述以太网交换芯片的任意一个IP核心配置为主IP核心。
实际应用时，针对所述以太网交换芯片的每个IP核心，相应IP核心可以包括第一处理模块和第二处理模块；所述第一处理模块用于根据自身所处IP核心存储的报文处理信息表(包括全局信息表和专项信息表)对接收的报文进行相应处理(例如转发处理、丢弃处理或修改报文优先级字段等处理)；所述第二处理模块用于更新所述报文处理信息表；以图1所示的双核心以太网交换芯片100为例，所述第一处理模块可以是IP核心110的报文处理流水线111以及IP核心120的报文处理流水线121；所述第二处理模块可以是IP核心110的处理引擎112以及IP核心120的处理引擎122。相应IP核心可以包括第三处理模块，所述第三处理模块用于在自身所处IP核心被配置为主IP核心后通过高速串行计算机扩展总线标准(Peripheral Component Interconnect express，PCIe)总线与所述处理器进行信息交互；在用户将原主IP核心配置为从IP核心，并将一个原从IP核心配置为新主IP核心时，可以将原主IP核心的第三处理模块与所述处理器之间的PCIe总线断开，并使新主IP核心的第三处理模块通过PCIe总线与所述处理器建立连接。
实际应用时，在所述主IP核心基于接收的信息处理请求执行相应操作之前，即在执行步骤202之前，所述主IP核心需要判断所述信息处理请求关联的IP核心，即判断所述信息处理请求针对的是每个IP核心的全局信息表、主IP核心的专项信息表还是从IP核心的专项信息表；这样，所述主IP核心可以根据判断结果执行相应的操作。
基于此，在一实施例中，所述方法还可以包括：
所述主IP核心根据第一预设策略判断所述信息处理请求关联的IP核心，得到第一判断结果；
根据所述第一判断结果，基于接收的信息处理请求执行相应操作。
实际应用时，所述第一预设策略可以由用户根据需要设置，比如根据所述信息处理请求包含的IP核心标识和报文处理信息表标识判断所述信息处理请求关联的IP核心；当然，所述第一判断结果可以表征所述信息处理请求关联所述以太网交换芯片的所有IP核心，即所述信息处理请求针对的是每个IP核心的全局信息表；或者，所述第一判断结果可以表征所述信息处理请求关联所述以太网交换芯片的所述主IP核心，即所述信息处理请求针对的是所述主IP核心的专项信息表；或者，所述第一判断结果可以表征所述信息处理请求关联所述以太网交换芯片的一个从IP核心，即所述信息处理请求针对的是相应从IP核心的专项信息表。
实际应用时，所述主IP核心接收的信息处理请求可以是从IP核心发送的报文信息学习请求。
基于此，在一实施例中，所述信息处理请求为从IP核心发送的报文信息学习请求时，所述方法还可以包括：
所述主IP核心响应接收的报文信息学习请求，执行所述报文信息学习请求对应的自学习操作，得到报文信息学习结果；
在所述第一判断结果表征所述报文信息学习请求关联所述以太网交换芯片的所有IP核心的情况下，所述主IP核心将所述报文信息学习结果确定为所述第一信息，根据所述第一信息更新自身的全局信息表，并发送所述第一信息给所述以太网交换芯片的每个从IP核心，以供所述每个IP核心根据所述第一信息更新自身的全局信息表；
在所述第一判断结果表征所述报文信息学习请求关联所述以太网交换芯片的一个从IP核心的情况下，所述主IP核心将所述报文信息学习结果确定为所述第二信息，并发送所述第二信息给相应从IP核心，以供所述相应从IP核心根据所述第二信息更新自身的专项信息表。
实际应用时，所述报文信息学习请求对应的自学习操作，可以是源IP地址、源端口、目的IP地址、目的端口以及传输层协议等信息的自学习操作；相应地，所述报文信息学习结果可以包括所述主IP核心通过自学习操作得到的源IP地址、源端口、目的IP地址、目的端口以及传输层协议等信息以及相应信息在报文处理信息表中的存储位置。
实际应用时，当满足以下条件之一时，从IP核心可以发送所述报文信息学习请求给所述主IP核心：
从IP核心未在自身的全局信息表或专项信息表中查询到与接收的报文相对应的报文处理策略；
从IP核心根据在自身的全局信息表或专项信息表中查询到的与接收的报文相对应的报文处理策略对所述接收的报文进行相应处理时处理失败。
具体地，实际应用时，在所述以太网交换芯片的每个IP核心中，所述第一处理模块在自身所处IP核心的报文处理信息表中查询与接收的报文相对应的报文处理策略，以根据查询到的报文处理策略对接收的报文进行相应处理；当满足以下条件之一时，所述第一处理模块发送报文信息学习请求给自身所处IP核心的第二处理模块：
所述第一处理模块未在自身存储的报文处理信息表中查询到与接收的报文相对应的报文处理策略；
所述第一处理模块根据查询到的报文处理策略对接收的报文进行相应处理时处理失败。
由于所述全局信息表在各个IP核心中的同步更新是通过主IP核心实现的，因此，当从IP核心的第二处理模块(后续的描述中记作从模块)从自身所处IP核心的第一处理模块接收到报文信息学习请求时，所述从模块会将报文信息学习请求发送到主IP核心的第二处理模块(后续的描述中记作主模块)；也就是说，所述主模块既接收自身所处IP核心的第一处理模块发送的报文信息学习请求，也接收从模块发送的报文信息学习请求；所述主模块在接收到所述报文信息学习请求后，可以响应所述报文信息学习请求，执行所述报文信息学习请求对应的自学习操作，得到报文信息学习结果；根据所述报文信息学习结果更新自身所处IP核心的报文处理信息表；和/或，将所述报文信息学习结果发送给相应从模块，以供所述相应从模块根据所述报文信息学习结果更新自身所处IP核心的报文处理信息表。
举例来说，对于以太网二层报文的转发处理，在所述以太网交换芯片的每个IP核心中，所述第一处理模块接收到报文后，会通过接收报文时的收方向接口属性以及接收的报文中携带的目的地址信息，在自身所述IP核心的FDB中查询接收的报文对应的转发策略，以对接收的报文进行转发处理；如果所述第一处理模块未在FDB中查询到相应的转发策略，所述第一处理模块需要向自身所处IP核心的第二处理模块发送一个FDB学习请求；所述FDB学习请求用于供所述第二处理模块执行所述FDB学习请求对应的FDB表项学习操作，得到学习结果；所述学习结果可以包括：转发地址信息、目的出接口属性以及所述学习结果对应的转发策略在FDB中的存储位置；所述第二处理模块得到所述学习结果后，可以根据所述学习结果，将相应的转发策略(即所述学习结果包含的所述转发地址信息和所述目的出接口属性)按照所述存储位置添加到FDB，以完成FDB的更新(所述第二处理模块也可以将所述学习结果返回给所述第一处理模块，由所述第一处理模块完成FDB的更新)；在FDB中更新的转发策略可以用于后续接收报文的转发。由于FDB是全局信息表，因此，从模块从自身所处IP核心的第一处理模块接收到FDB学习请求时，会将FDB学习请求发送到所述主模块；所述主模块既接收自身所处IP核心的第一处理模块发送的FDB学习请求，也接收从模块发送的FDB学习请求；所述主模块在接收到FDB学习请求后，响应所述FDB学习请求，执行所述FDB学习请求对应的FDB表项学习操作，得到学习结果；利用所述学习结果更新自身所处IP核心的FDB；并将所述学习结果发送给所述以太网交换芯片的每个从模块；各从模块接收到所述学习结果后，可以利用所述学习结果更新自身所处IP核心的FDB；如此，实现了各IP核心的FDB同步更新，保持了各IP核心的FDB的一致性。
实际应用时，用户可以根据需要，在所述交换机的系统软件中设置针对各IP核心的信息报告功能；这样，所述主模块还可以将所述报文信息学习结果通过所述主IP核心的第三处理模块发送给所述处理器，以供所述系统软件从所述处理器获取所述报文信息学习结果并执行相应的操作。
实际应用时，所述主IP核心接收的信息处理请求可以是所述处理器发送的信息更新请求。
基于此，在一实施例中，所述信息处理请求为所述处理器发送的信息更新请求时，所述方法还可以包括：
解析所述信息更新请求，得到解析结果；
在所述第一判断结果表征所述信息更新请求关联所述以太网交换芯片的所有IP核心的情况下，所述主IP核心将所述解析结果确定为所述第一信息，根据所述第一信息更新自身的全局信息表，并发送所述第一信息给所述以太网交换芯片的每个从IP核心，以供所述每个IP核心根据所述第一信息更新自身的全局信息表；
在所述第一判断结果表征所述信息更新请求关联所述以太网交换芯片的所述主IP核心的情况下，所述主IP核心将所述解析结果确定为所述第二信息，并根据所述第二信息更新自身的专项信息表；
在所述第一判断结果表征所述信息更新请求关联所述以太网交换芯片的一个从IP核心的情况下，所述主IP核心将所述解析结果确定为所述第三信息，并发送所述第三信息给相应从IP核心，以供所述相应从IP核心根据所述第二信息更新自身的专项信息表。
实际应用时，所述处理器具体可以是设置有所述以太网交换芯片的交换机的中央处理器(Central Processing Unit，CPU)。
实际应用时，用户可以通过所述交换机的系统软件更新各IP核心的报文处理信息表，所述系统软件具体可以通过所述处理器从所述交换机的内存的第一位置读取到用户的信息更新请求，并将所述信息更新请求发送到所述主IP核心；所述第一位置可以由用户根据需要在所述系统软件中设置，所述第一位置用于存储用户的信息更新请求，所述信息更新请求至少包含用户请求更新的内容以及所述内容在报文处理信息表中的存储位置；所述主IP核心的第三处理模块接收所述系统软件通过所述处理器发送的信息更新请求，根据所述第一预设策略判断所述信息更新请求关联的IP核心，得到第一判断结果；并对所述信息更新请求进行解析，得到解析结果(即确定用户请求更新的内容以及所述内容在报文处理信息表中的存储位置)。在所述第一判断结果表征所述信息更新请求关联所述以太网交换芯片的所有IP核心的情况下，所述主IP核心的第三处理模块可以将所述解析结果发送给所述主IP核心的第一处理模块，以供所述主IP核心的第一处理模块根据所述解析结果更新所述主IP核心的全局信息表，同时，所述主IP核心的第三处理模块可以将所述解析结果发送给所述主模块，由所述主模块将所述解析结果发送给每个从模块，各从模块接收到所述解析结果后，将所述解析结果发送给自身所处IP核心的第三处理模块，所述第三处理模块再将所述解析结果发送给自身所处IP核心的第一处理模块，以供所述第一处理模块根据所述解析结果更新自身所处IP核心的全局信息表。在所述第一判断结果表征所述信息更新请求关联所述以太网交换芯片的所述主IP核心的情况下，所述主IP核心的第三处理模块可以直接将所述解析结果发送给所述主IP核心的第一处理模块，以供所述主IP核心的第一处理模块根据所述解析结果更新所述主IP核心的专项信息表。在所述第一判断结果表征所述信息更新请求关联所述以太网交换芯片的一个从IP核心(后续的描述中记作第一目标从IP核心)的情况下，所述主IP核心的第三处理模块可以将所述解析结果发送给所述主模块，由所述主模块将所述解析结果发送给所述第一目标从IP核心的从模块，所述第一目标从IP核心的从模块接收到所述解析结果后，将所述解析结果发送给所述第一目标从IP核心的第三处理模块，所述第一目标从IP核心的第三处理模块再将所述解析结果发送给所述第一目标从IP核心的第一处理模块，以供所述第一目标从IP核心的第一处理模块根据所述解析结果更新自身所处IP核心的专项信息表。当然，在所述主IP核心需要将所述解析结果发送给相应从IP核心时，可以直接将所述信息更新请求发送给所述相应从IP核心，由所述相应从IP核心对所述信息更新请求进行解析得到解析结果，并执行相应操作；即可以将所述信息更新请求确定为所述第三信息发送给所述相应从IP核心。
实际应用时，所述主IP核心接收的信息处理请求可以是所述处理器发送的信息读取请求。
基于此，在一实施例中，所述信息处理请求为所述处理器发送的信息读取请求时，所述方法还可以包括：
在所述第一判断结果表征所述信息读取请求关联所述以太网交换芯片的所有IP核心的情况下，所述主IP核心基于所述信息读取请求，将从自身的全局信息表中获取的所述信息读取请求对应的信息确定为所述第四信息，并将所述第四信息发送给所述处理器；
在所述第一判断结果表征所述信息读取请求关联所述以太网交换芯片的所述主IP核心的情况下，所述主IP核心基于所述信息读取请求，将从自身的专项信息表中获取的所述信息读取请求对应的信息确定为所述第四信息，并将所述第四信息发送给所述处理器；
在所述第一判断结果表征所述信息读取请求关联所述以太网交换芯片的一个从IP核心的情况下，所述主IP核心将所述信息读取请求发送给相应从IP核心，以获取所述相应从IP核心响应所述信息读取请求所返回的第五信息并发送给所述处理器。
具体地，实际应用时，由于主IP核心的第三处理模块通过PCIe总线和所述处理器进行信息交互，所述交换机上的系统软件可以通过所述处理器以直接内存存取(DirectMemory Access，DMA)的方式访问所述以太网交换芯片；即所述主IP核心的第三处理模块可以接收所述系统软件通过所述处理器发送的信息读取请求，根据所述第一预设策略判断所述信息读取请求关联的IP核心，得到第一判断结果。在所述第一判断结果表征所述信息读取请求关联所述以太网交换芯片的所有IP核心的情况下，所述主IP核心的第三处理模块可以直接从所述主IP核心的全局信息表中读取所述信息读取请求对应的第四信息，并将所述第四信息发送给所述处理器，以供所述处理器将所述第四信息写入所述交换机的内存的第二位置；所述第二位置可以由用户根据需要在所述系统软件中设置。在所述第一判断结果表征所述信息读取请求关联所述以太网交换芯片的所述主IP核心的情况下，所述主IP核心的第三处理模块也可以直接从所述主IP核心的专项信息表中读取所述信息读取请求对应的第四信息，并将所述第四信息发送给所述处理器，以供所述处理器将所述第四信息写入所述交换机的内存的第三位置；所述第三位置可以由用户根据需要在所述系统软件中设置。在所述第一判断结果表征所述信息读取请求关联所述以太网交换芯片的一个从IP核心(后续的描述中记作第二目标从IP核心)的情况下，所述主IP核心的第三处理模块可以将所述信息读取请求发送给所述主模块，由所述主模块将所述信息读取请求发送给所述第二目标从IP核心的从模块，所述第二目标从IP核心的从模块接收到所述信息读取请求后，将所述信息读取请求发送给所述第二目标从IP核心的第三处理模块，所述第二目标从IP核心的第三处理模块可以从所述第二目标从IP核心的专项信息表中读取所述信息读取请求对应的第五信息，并将所述第五信息发送给所述第二目标从IP核心的从模块，由所述第二目标从IP核心的从模块将所述第五信息发送给所述主模块，所述主模块再将所述第五信息发送给所述主IP核心的第三处理模块，由所述主IP核心的第三处理模块将所述第五信息发送给所述处理器，以供所述处理器将所述第五信息写入所述交换机的内存的第四位置；所述第四位置也可以由用户根据需要在所述系统软件中设置。
实际应用时，用户还可以根据需要在所述系统软件中设置第二预设策略，所述第二预设策略用于在所述交换机运行过程中使所述以太网交换芯片主动报告运行状态；所述运行状态具体可以是各个IP核心的运行状态，例如各个IP核心的端口收发报文数量统计信息等；针对每个IP核心，所述运行状态可以状态信息表的形式作为相应IP核心的一个专项信息表；这样，无需接收所述处理器发送的信息读取请求，所述主IP核心可以按所述第二预设策略包含的周期主动向所述处理器发送自身的状态信息表，并将接收的各从IP核心发送的相应从IP核心的状态信息表发送给所述处理器。具体地，所述主IP核心的第三处理模块可以将所述主IP核心的状态信息表发送给所述处理器，以供所述处理器将所述主IP核心的状态信息表写入所述交换机的内存的第五位置。同时，所述主模块还可以接收各从模块发送的自身所处从IP核心的状态信息表；各从模块发送的自身所处从IP核心的状态信息表是相应从模块所处从IP核心的第三处理模块获取并发送的；所述主模块接收到一个从IP核心(后续的描述中记作第三目标从IP核心)的状态信息表后，可以将所述第三目标从IP核心的状态信息表发送到所述主IP核心的第三处理模块，由所述主IP核心的第三处理模块将所述第三目标从IP核心的状态信息表发送给所述处理器，以供所述处理器将所述第三目标从IP核心的状态信息表写入所述交换机的内存的第六位置。
这里，需要说明的是，所述主IP核心报告自身的状态信息表的周期以及各个从IP核心报告自身的状态信息表的周期可以相同或不同，具体可以由用户根据需要在所述第二预设策略中设置；所述第五位置和所述第六位置也可以由用户根据需要在所述系统软件中设置。
实际应用时，在所述主IP核心根据所述信息处理请求对应的第一信息更新自身的全局信息表，并发送所述第一信息给所述以太网交换芯片的每个从IP核心，以供所述每个从IP核心根据所述第一信息更新自身的全局信息表时，考虑到信息交互所需的时延，即为了实现所有IP核心同步更新自身的全局信息表，用户还可以根据需要在所述系统软件中设置第三预设策略，所述第三预设策略用于在所述以太网交换芯片需要同步更新各IP核心的全局信息表时，使所述主IP核心在预设时延后开始更新自身的全局信息表。
具体地，所述第三预设策略用于使所述主模块在预设时延后开始根据所述信息处理请求对应的第一信息更新自身所述IP核心的全局信息表；所述预设时延为第一时刻与第二时刻的差值；所述第一时刻为所述主模块将所述第一信息发送给所述以太网交换芯片的每个从IP核心的时刻；所述第二时刻为各从IP核心的从模块接收到所述第一信息的时刻。
实际应用时，用户可以在每个IP核心中配置一个预设级数的流水线，所述预设级数的流水线用于实现所述预设时延；具体地，当所述IP核心被配置为主IP核心，且所述主IP核心需要根据所述第一信息更新自身的全局信息表时，所述主模块可以通过所述预设级数的流水线更新所述主IP核心的全局信息表，即实现在预设时延后开始根据所述第一信息更新所述主IP核心的全局信息表；当所述IP核心被配置为从IP核心，且所述从IP核心需要接收所述主IP核心发送的所述第一信息来更新自身的全局信息表时，所述从IP核心的从模块可以跳过自身所处IP核心配置的预设级数的流水线，直接根据所述第一信息更新自身所处从IP核心的全局信息表。这里，用户可以基于芯片设计需求确定预设时延的大小；例如，用户可以设置每个IP核心配置的流水线的预设级数为2，即每个IP核心配置了一个2级流水线，则可以确定所述预设时延为2个时钟周期，所述时钟周期为所述以太网交换芯片的时钟模块的时钟周期。也就是说，所述主模块在2个时钟周期后开始根据所述第一信息更新所述主IP核心的全局信息表，同时，所述主模块将所述第一信息发送给各IP核心的从模块也需要2个时钟周期，即相应从模块在2个时钟周期后接收到所述第一信息并直接开始更新自身所处从IP核心的全局信息表；如此，可以实现各IP核心同步更新自身的全局信息表。
实际应用时，为了优化所述以太网交换芯片的报文处理性能，所述以太网交换芯片需要在合理的时间范围内完成各IP核心的报文处理信息表的更新，即相应从模块接收到所述主模块发送的信息所需的时长需在合理的时间范围内(例如20个时钟周期)；用户可以基于芯片设计需求确定相应从模块接收到所述主模块发送的信息所需的时长，并通过控制各模块间的数据传输线的长度等方式设置所述时长。
实际应用时，在更新报文处理信息表的过程中，相应模块可以对所述报文处理信息表中的报文处理策略进行增加、删除和修改的操作。
实际应用时，所述以太网交换芯片的各个IP核心上需要设置IP核心之间的通信接口，以使所述主IP核心和各从IP核心可以通过所述通信接口进行信息交互。
基于此，在一实施例中，所述方法还可以包括：
所述主IP核心通过自身设置的第一接口以及各从IP核心上设置的第二接口与各从IP核心进行信息交互。
实际应用时，为了保证所述以太网交换芯片的工作效率，用户可以根据需要对所述第一接口和所述第二接口在每个时钟周期支持的信息交互次数进行设置；例如，可以使得所述第一接口能够在每一个时钟周期将所述主IP核心发送的一份信息传递给相应从IP核心，以及接收所述相应从IP核心发送的一份信息；并使得所述第二接口能够在每一个时钟周期将相应从IP核心发送的一份信息传递给所述主IP核心，以及接收所述主IP核心发送的一份信息。
实际应用时，用户可以根据所述主IP核心和所述各从IP核心在信息交互时需要传递的信息的大小来设置所述第一接口和所述第二接口允许通过的最大数据量为nbit，n为正整数。
实际应用时，为了确保所述以太网交换芯片的报文转发的正确率，可以通过错误检查和纠正(Error Correcting Code，ECC)技术或其它纠错技术使得通过所述第一接口和所述第二接口进行的信息交互为无错误通信。
本发明实施例提供的信息处理方法，以太网交换芯片的主IP核心接收信息处理请求，基于接收的信息处理请求执行以下操作之一：根据所述信息处理请求对应的第一信息更新自身的全局信息表，并发送所述第一信息给所述以太网交换芯片的每个从IP核心，以供所述每个从IP核心根据所述第一信息更新自身的全局信息表；根据所述信息处理请求对应的第二信息更新自身的专项信息表，或者，发送与所述信息处理请求对应的第三信息给相应从IP核心，以供所述相应从IP核心根据所述第三信息更新自身的专项信息表；基于所述信息处理请求，从自身的全局信息表或专项信息表中获取所述信息处理请求对应的第四信息发送给处理器，或者，将所述信息处理请求发送给相应从IP核心，以接收所述相应从IP核心响应所述信息处理请求所返回的第五信息并发送给所述处理器；其中，所述主IP核心为所述以太网交换芯片包含的至少两个IP核心中的一个IP核心；所述从IP核心为所述至少两个IP核心中除所述主IP核心外的其它IP核心；所述主IP核心接收的信息处理请求来自所述处理器或所述以太网交换芯片的从IP核心；所述处理器为设置有所述以太网交换芯片的交换机的处理器；所述全局信息表用于存储与所述以太网交换芯片的所有IP核心相关联的信息；所述专项信息表用于存储与所述以太网交换芯片的一个IP核心相关联的信息；所述第五信息是所述相应从IP核心自身的专项信息表中与所述信息处理请求对应的信息；如此，可以使双核心或多核心以太网交换芯片中各IP核心的操作不会发生冲突，进一步使得双核心或多核心以太网交换芯片对外的系统行为与单核心以太网交换芯片相同。
下面结合应用实施例对本发明再作进一步详细的描述。
在本应用实施例中，如图3所示，交换机300包括双核心以太网交换芯片310和CPU320；所述以太网交换芯片310包括IP核心311和IP核心312；每个IP核心包括一个报文处理流水线(即上述第一处理模块，可称为模块一)、一个处理引擎(即上述第二处理模块，可称为模块二)、一个CPU交互模块(即上述第三处理模块，可称为模块三)和一个接口(即上述第一接口或第二接口)；即IP核心311包括模块一3111、模块二3112、模块三3113和接口3114；IP核心312包括模块一3121、模块二3122、模块三3123和接口3124；其中，
所述模块一3111和所述模块一3121，用于根据自身所处IP核心的报文处理信息表对接收的报文进行相应处理；
所述模块二3112和模块二3122，用于更新自身所处IP核心的报文处理信息表；所述更新包括增加报文处理策略、修改报文处理策略和删除报文处理策略(实际应用时，也可以通过模块一3111或所述模块一3121更新相应的报文处理信息表)；
所述模块三3113和所述模块三3123，用于通过PCIe总线330或PCIe总线340和CPU320进行信息交互；
所述接口3114和所述接口3124，用于实现各模块二之间的信息交互，即实现各IP核心之间的信息交互。
在本应用实施例中，模块二3112为主模块，模块二3122为从模块；相应地，IP核心311为主IP核心，IP核心312为从IP核心；IP核心311通过PCIe总线330与CPU 320进行信息交互，IP核心312连接的PCIe总线340不连接CPU 320；在需要切换主从模块，即将模块二3122配置为主模块，并将模块二3112配置为从模块时，需要断开PCIe总线330与CPU 320之间的连接，并连接PCIe总线340到CPU 320，使得IP核心312能够作为主IP核心与CPU 320进行信息交互。
这里，“IP核心311通过PCIe总线330和CPU 320进行信息交互，IP核心312连接的PCIe总线340不连接CPU 320(即模块二3112为主模块，模块二3122为从模块，IP核心311为主IP核心，IP核心312为从IP核心)”和“IP核心312通过PCIe总线340和CPU 320进行信息交互，IP核心311连接的PCIe总线330不连接CPU 320(即模块二3122为主模块，模块二3112为从模块，IP核心312为主IP核心，IP核心311为从IP核心)”并没有实质区别，本应用实施例仅以“IP核心311通过PCIe总线330和CPU 320进行信息交互，IP核心312连接的PCIe总线340不连接CPU 320(即模块二3112为主模块，模块二3122为从模块，IP核心311为主IP核心，IP核心312为从IP核心)”作为举例说明。
基于所述以太网交换芯片310，本应用实施例的信息处理方法可以包括三种表项维护情况：主IP核心311的内部表项维护(即主IP核心311更新自身的专项信息表)、从IP核心312的内部表项维护(即从IP核心312更新自身的专项信息表)以及主IP核心311和从IP核心312同步的表项维护(即主IP核心311和从IP核心312基于相同的信息同时更新自身的全局信息表)。
实际应用时，IP核心的内部表项维护可以是对与接口强相关的报文处理信息表(即上述专项信息表)的维护，例如接口属性信息表，所述接口属性信息表包含的索引ID是接口ID，而对于一个指定的接口一定属于一个固定的IP核心；主IP核心和从IP核心同步的表项维护可以是对与接口弱相关的报文处理信息表(即上述全局信息表)的维护，例如FDB、RIB、MPLS、ILM等报文转发信息表，再例如时间同步计数器信息表、带宽评估信息表等公共资源信息表，以及与FDB对应的AST等有状态报文处理信息表；为了使以太网交换芯片310无论从哪个接口接收报文都查询的是相同的报文处理信息表，需要同步维护的报文处理信息表需要全局保持一致，即主IP核心存储的需要同步维护的报文处理信息表和从IP核心存储的需要同步维护的报文处理信息表需要保持一致。
实际应用时，可以通过主模块工作机制和从模块工作机制实现上述三种表项维护情况。
具体地，主模块工作机制包括：主模块3112接收到来自模块一3111的信息处理请求或CPU 320通过模块三3113发送的信息处理请求，进行相应的信息处理，得到处理结果；并将处理结果写回模块一3111(即通过模块一3111更新主IP核心311的报文处理信息表)；和/或，将处理结果通过接口3114和接口3124告知从模块3122，从模块3122将处理结果写入模块一3121(即通过模块一3121更新从IP核心312的报文处理信息表)；和/或，将处理结果通过模块三3113以及PCIe总线330报告给CPU 320。
相应地，从模块工作机制包括：从模块3122接收到模块一3121的信息处理请求，将所述信息处理请求通过接口3124和接口3114发送给主模块3112；主模块3112接收到所述信息处理请求，进行相应的信息处理，得到处理结果；主模块3112将处理结果写入模块一3111(即通过模块一3111更新主IP核心311的报文处理信息表)，同时将处理结果通过接口3114和接口3124告知从模块3122，从模块3122将处理结果写回模块一3121(即通过模块一3121更新从IP核心312的报文处理信息表)；和/或，将处理结果通过模块三3113以及PCIe总线330报告给CPU 320。
实际应用时，所述主模块工作机制和所述从模块工作机制具体可以体现在以下三种应用场景中：
应用场景一：对于以太网二层报文的转发，假设以太网交换芯片310为单核心以太网交换芯片，仅包含IP核心311，那么，IP核心311的模块一3111在接收到报文后，通过收方向接口属性以及接收到报文中携带的目的地址信息，查询IP核心311存储的FDB，以对接收的报文进行转发；但如果在FDB中没有查询到相应的信息，则模块一3111需要向模块二3112发送一个FDB学习请求，模块二3112中的学习子模块接收所述FDB学习请求，进行相应的FDB表项学习操作，得到学习结果；所述学习结果包括：转发地址信息、目的出接口属性以及该学习结果应当在FDB中存储的位置信息；模块二3112将得到的学习结果返回给模块一3111，由模块一将学习结果中的组合信息(即转发地址信息和目的出接口属性)添加到学习结果包含的在FDB中存储的位置，完成FDB的更新；更新后的FDB用于在后续模块一3111接收报文时对接收的报文进行转发处理。
由于以太网交换芯片310仅包含IP核心311，模块二3112将学习结果返回给模块一3111的过程是很简单的；但是，以太网交换芯片310实际上是双核心以太网交换芯片，包含IP核心311和IP核心312；由于每个IP核心都有一个模块二，并且FDB是需要全局维护的报文处理信息表，如果模块一3111触发了模块二3112的表项学习操作，得到学习结果，模块二3112将学习结果返回给模块一3111的同时，需要将学习结果发送给模块二3122，并由模块二3122将学习结果发送给模块一3121，使得模块一3121能够与模块一3111同步更新自身所处IP核心的FDB；此时，如果模块二3122也在针对模块一3121发送的FDB学习请求进行处理，并得到了另一个学习结果，模块二3122在将另一个学习结果返回模块一3121时，可能和核心311发送的学习结果发生冲突；尤其是当FDB使用Hash方式存储时，可能会出现两个学习结果写位置冲突的情况。因此，为避免这样的问题，应当利用所述主模块工作机制和所述从模块工作机制对主IP核心311的FDB和从IP核心312的FDB进行更新。
其中，在主模块工作机制下，主IP核心311的模块一3111触发主模块3112的FDB表项学习操作，主模块3112完成FDB表项学习操作，得到学习结果，将学习结果返回给模块一3111，同时，将学习结果发送给从模块3122，由从模块3122将学习结果发送给模块一3121。
在从模块工作机制下，从IP核心312的模块一3121向从模块3122发送FDB学习请求，从模块3122将接收的FDB学习请求发送给主模块3112，由主模块3112完成相应的FDB表项学习操作，得到学习结果；主模块3112将学习结果发送给模块一3111，同时，将学习结果发送给从模块3122，由从模块3122将学习结果返回给模块一3121。
应用场景二：交换机300在运行过程中，交换机300上的系统软件会向用户提供交换机300的运行状态，交换机300的运行状态至少包含以太网交换芯片310的运行状态，以太网交换芯片310的运行状态需要由以太网交换芯片310主动提供给所述系统软件，所述系统软件对以太网交换芯片310的运行状态进行汇总处理后展示给用户；所述以太网交换芯片310的运行状态包括各IP核心的运行状态，例如端口收发报文数量的统计信息等。主IP核心311和从IP核心312提供运行状态的周期和时间可以相同或不同，用户可以根据需要自行设置。主IP核心311和从IP核心312将相应的运行状态信息(即上述状态信息表)从各自的模块一发送给各自的模块三，但由于主IP核心311的模块三3113能够与CPU 320进行信息交互，而从IP核心的模块三3123无法与CPU 320进行信息交互；因此，模块三3113可以直接将模块一3111中的运行状态信息通过PCIe总线330发送给CPU 320，以供CPU 320将主IP核心的运行状态信息写入系统内存(即交换机300的内存)中所述系统软件指定的位置；而模块三3123需要将从IP核心的运行状态信息发送到从模块3122，由从模块3122将从IP核心的运行状态信息通过接口3124和接口3114发送到主模块3112，主模块3112再将从IP核心的运行状态信息发送给模块三3112，由模块三3112将从IP核心的运行状态信息通过PCIe总线330发送给CPU 320，以供CPU 320将从IP核心的运行状态信息写入系统内存中所述系统软件指定的位置。
应用场景三：CPU 320通过PCIe总线与以太网交换芯片310建立连接，使得所述系统软件可以通过DMA的方式访问以太网交换芯片310。主IP核心311的模块三3113负责接收所述系统软件通过CPU 320发送的DMA请求，所述DMA请求至少包括读请求和写请求。
在所述DMA请求为读请求的情况下，如果所述读请求针对主IP核心311和从IP核心312同步维护的报文处理信息表，或所述读请求针对主IP核心311内部维护的报文处理信息表，模块三3113只需通过模块一3111在主IP核心311的报文处理信息表中读取相应的信息，并将读取的信息发送给CPU 320，以供CPU 320将读取的信息写入系统内存中所述系统软件指定的位置。如果所述读请求针对从IP核心312内部维护的报文处理信息表，模块三3113需要将所述读请求发送给主模块3112，主模块3112将所述读取请求发送给从模块3122，从模块3122再将所述读取请求发送给模块三3123，由模块三3123处理所述读请求，通过模块一3121在从IP核心312的报文处理信息表中读取相应的信息，并将读取的结果信息发送给从模块3122，从模块3122将所述结果信息发送给主模块3112，主模块3112再将所述结果信息返回给模块三3113，由模块三3113将所述结果信息发送给CPU 320，以供CPU 320将所述结果信息写入系统内存中所述系统软件指定的位置。
在所述DMA请求为写请求的情况下，如果所述写请求针对主IP核心311和从IP核心312同步维护的报文处理信息表，则需要在模块一3111和模块一3121同步写入所述写请求对应的信息。具体地，模块三3113从系统内存中所述系统软件指定的位置获取待写入数据(这里，可以将所述待写入数据看做所述写请求，所述写请求中包含用户通过所述系统软件输入的数据)，首先，模块三3113将所述待写入数据发送给主模块3112，同时，将所述待写入数据送入一个指定级数的流水线中，流水线的出口是模块一3111；主模块3112将待写入数据通过接口3114和接口3124发送给从模块3122，从模块3122将所述待写入数据发送给模块三3123，模块三3123跳过从IP核心中配置的指定级数的流水线直接将所述待写入数据发送到模块一3121，以直接更新IP核心312的报文处理信息表；这里，假设主模块3112将所述待写入数据发送给接口3114的时刻为时刻一，模块一3121接收到所述待写入数据的时间为时刻二，时刻二与时刻一之间的时间差为X个以太网交换芯片310的时钟周期，则可以确定主IP核心中所述指定级数的流水线的级数为X。这样，主IP核心311和从IP核心312可以实现报文处理信息表的同步维护。如果所述写请求针对主IP核心311内部维护的报文处理信息表，模块三3113从系统内存中所述系统软件指定的位置获取待写入数据后，可以跳过主IP核心311中配置的指定级数的流水线，直接将所述待写入数据发送到模块一3111，以供模块一3111直接更新相应的主IP核心311内部维护的报文处理信息表。如果所述写请求针对从IP核心312内部维护的报文处理信息表，模块三3113从系统内存中所述系统软件指定的位置获取待写入数据后，将所述待写入数据发送给主模块3112，主模块通过接口3114和接口3124将所述待写入数据发送给从模块3122，从模块3122再将所述待写入数据发送给模块三3123，模块三3123跳过从IP核心中配置的指定级数的流水线直接将所述待写入数据发送到模块一3121，以供模块一3121更新相应的从IP核心312内部维护的报文处理信息表。
这里，本应用实施例提供的信息处理方法的具体实现过程与图2所示的信息处理方法中步骤201至步骤202的具体实现过程相同，这里不多赘述。
本应用实施例提供的以太网交换芯片310和信息处理方法，具备以下优点：
解决了双核心或多核心以太网交换芯片中各IP核心的基本互操作冲突的问题，使得双核心或多核心以太网交换芯片对外的系统行为与单核心以太网交换芯片相同。
为了实现本发明实施例的方法，本发明实施例还提供了一种以太网交换芯片，如图4所示，所述以太网交换芯片400包含至少两个IP核心；所述至少两个IP核心中的一个IP核心为主IP核心401；所述至少两个IP核心中除所述主IP核心外的其它IP核心为从IP核心402；其中，
所述主IP核心401，用于：
接收信息处理请求；
基于接收的信息处理请求执行以下操作之一：
根据所述信息处理请求对应的第一信息更新自身的全局信息表；并发送所述第一信息给所述以太网交换芯片的每个从IP核心402，以供所述每个IP核心402根据所述第一信息更新自身的全局信息表；接收的信息处理请求来自以下之一：设置有所述以太网交换芯片的交换机的处理器；所述以太网交换芯片的从IP核心402；
根据所述信息处理请求对应的第二信息更新自身的专项信息表，或者，发送与所述信息处理请求对应的第三信息给相应从IP核心402，以供所述相应从IP核心402根据所述第三信息更新自身的专项信息表；接收的信息处理请求来自所述处理器或所述以太网交换芯片的从IP核心402；
基于所述信息处理请求，从自身的全局信息表或专项信息表中获取所述信息处理请求对应的第四信息发送给所述处理器，或者，从相应从IP核心402获取第五信息并发送给所述处理器；所述第五信息是所述相应从IP核心402自身的专项信息表中与所述信息处理请求对应的信息；其中，
所述全局信息表存储与所述以太网交换芯片的所有IP核心相关联的信息；所述专项信息表用于存储与所述以太网交换芯片的一个IP核心相关联的信息。
在一实施例中，所述主IP核心401，还用于：
根据第一预设策略判断所述信息处理请求关联的IP核心，得到第一判断结果；
根据所述第一判断结果，基于接收的信息处理请求执行相应操作。
在一实施例中，所述信息处理请求为从IP核心402发送的报文信息学习请求，所述主IP核心401，具体用于：
响应接收的报文信息学习请求，执行所述报文信息学习请求对应的自学习操作，得到报文信息学习结果；
在所述第一判断结果表征所述报文信息学习请求关联所述以太网交换芯片的所有IP核心的情况下，将所述报文信息学习结果确定为所述第一信息，根据所述第一信息更新自身的全局信息表，并发送所述第一信息给所述以太网交换芯片的每个从IP核心402，以供所述每个IP核心402根据所述第一信息更新自身的全局信息表；
在所述第一判断结果表征所述报文信息学习请求关联所述以太网交换芯片的一个从IP核心402的情况下，将所述报文信息学习结果确定为所述第二信息，并发送所述第二信息给相应从IP核心402，以供所述相应从IP核心402根据所述第二信息更新自身的专项信息表。
在一实施例中，当满足以下条件之一时，从IP核心402发送所述报文信息学习请求给所述主IP核心401：
从IP核心402未在自身的全局信息表或专项信息表中查询到与接收的报文相对应的报文处理策略；
从IP核心402根据在自身的全局信息表或专项信息表中查询到的与接收的报文相对应的报文处理策略对所述接收的报文进行相应处理时处理失败。
在一实施例中，所述信息处理请求为所述处理器发送的信息更新请求，所述主IP核心401，具体用于：
解析所述信息更新请求，得到解析结果；
在所述第一判断结果表征所述信息更新请求关联所述以太网交换芯片的所有IP核心的情况下，将所述解析结果确定为所述第一信息，根据所述第一信息更新自身的全局信息表，并发送所述第一信息给所述以太网交换芯片的每个从IP核心402，以供所述每个IP核心402根据所述第一信息更新自身的全局信息表；
在所述第一判断结果表征所述信息更新请求关联所述以太网交换芯片的所述主IP核心401的情况下，将所述解析结果确定为所述第二信息，并根据所述第二信息更新自身的专项信息表；
在所述第一判断结果表征所述信息更新请求关联所述以太网交换芯片的一个从IP核心402的情况下，将所述解析结果确定为所述第三信息，并发送所述第三信息给相应从IP核心402，以供所述相应从IP核心402根据所述第二信息更新自身的专项信息表。
在一实施例中，所述信息处理请求为所述处理器发送的信息读取请求，所述主IP核心401，具体用于：
在所述第一判断结果表征所述信息读取请求关联所述以太网交换芯片的所有IP核心的情况下，基于所述信息读取请求，将从自身的全局信息表中获取的所述信息读取请求对应的信息确定为所述第四信息，并将所述第四信息发送给所述处理器；
在所述第一判断结果表征所述信息读取请求关联所述以太网交换芯片的所述主IP核心401的情况下，基于所述信息读取请求，将从自身的专项信息表中获取的所述信息读取请求对应的信息确定为所述第四信息，并将所述第四信息发送给所述处理器；
在所述第一判断结果表征所述信息读取请求关联所述以太网交换芯片的一个从IP核心402的情况下，将所述信息读取请求发送给相应从IP核心402，以获取所述相应从IP核心402响应所述信息读取请求所返回的第五信息并发送给所述处理器。
在一实施例中，所述主IP核心401，还用于：
通过自身设置的第一接口以及各从IP核心402上设置的第二接口与各从IP核心402进行信息交互。
实际应用时，所述主IP核心401和所述从IP核心402可由以太网交换芯片400中的处理器实现。
需要说明的是：上述实施例提供的以太网交换芯片400中的各个模块，仅以上述各程序模块的划分进行举例说明，实际应用中，可以根据需要而将上述处理分配由不同的程序模块完成，即将装置的内部结构划分成不同的程序模块，以完成以上描述的全部或者部分处理。另外，上述实施例提供的以太网交换芯片400与方法实施例属于同一构思，其具体实现过程详见方法实施例，这里不再赘述。
基于上述程序模块的硬件实现，且为了实现本发明实施例的方法，本发明实施例还提供了一种以太网交换芯片，如图5所示，以太网交换芯片50包括存储器52、处理器51及存储在存储器52上并可在处理器51上运行的计算机程序；所述处理器51执行所述程序时实现上述一个或多个技术方案提供的方法。
具体地，所述以太网交换芯片50的主IP核心通过所述处理器71执行以下操作：接收信息处理请求；基于接收的信息处理请求执行以下操作之一：根据所述信息处理请求对应的第一信息更新自身的全局信息表，并发送所述第一信息给所述以太网交换芯片的每个从IP核心，以供所述每个从IP核心根据所述第一信息更新自身的全局信息表；根据所述信息处理请求对应的第二信息更新自身的专项信息表，或者，发送与所述信息处理请求对应的第三信息给相应从IP核心，以供所述相应从IP核心根据所述第三信息更新自身的专项信息表；基于所述信息处理请求，从自身的全局信息表或专项信息表中获取所述信息处理请求对应的第四信息发送给所述处理器，或者，从相应从IP核心获取第五信息并发送给所述处理器；其中，所述主IP核心为所述以太网交换芯片包含的至少两个IP核心中的一个IP核心；所述从IP核心为所述至少两个IP核心中除所述主IP核心外的其它IP核心；所述主IP核心接收的信息处理请求来自所述处理器或所述以太网交换芯片的从IP核心；所述处理器为设置有所述以太网交换芯片的交换机的处理器；所述全局信息表用于存储与所述以太网交换芯片的所有IP核心相关联的信息；所述专项信息表用于存储与所述以太网交换芯片的一个IP核心相关联的信息；所述第五信息是所述相应从IP核心自身的专项信息表中与所述信息处理请求对应的信息。
需要说明的是，所述处理器51具体的执行操作的过程详见方法实施例，这里不再赘述。
当然，实际应用时，所述以太网交换芯片50中的各个组件通过总线系统53耦合在一起。可理解，总线系统53用于实现这些组件之间的连接通信。总线系统53除包括数据总线之外，还包括电源总线、控制总线和状态信号总线。但是为了清楚说明起见，在图5中将各种总线都标为总线系统53；同时，所述以太网交换芯片50还可以包括通信接口54，所述通信接口54用于和其它设备进行信息交互。
本发明实施例中的存储器52用于存储各种类型的数据以支持所述以太网交换芯片50的操作。这些数据的示例包括：用于在所述以太网交换芯片50上操作的任何计算机程序。
上述本发明实施例揭示的方法可以应用于所述处理器51中，或者由所述处理器51实现。所述处理器51可能是一种集成电路芯片，具有信号的处理能力。在实现过程中，上述方法的各步骤可以通过所述处理器51中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器51可以是通用处理器、数字信号处理器(DSP，Digital Signal Processor)，或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。所述处理器51可以实现或者执行本发明实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者任何常规的处理器等。结合本发明实施例所公开的方法的步骤，可以直接体现为硬件译码处理器执行完成，或者用译码处理器中的硬件及软件模块组合执行完成。软件模块可以位于存储介质中，该存储介质位于存储器52，所述处理器51读取存储器52中的信息，结合其硬件完成前述方法的步骤。
在示例性实施例中，所述以太网交换芯片50可以被一个或多个应用专用集成电路(ASIC，Application Specific Integrated Circuit)、DSP、可编程逻辑器件(PLD，Programmable Logic Device)、复杂可编程逻辑器件(CPLD，Complex Programmable LogicDevice)、现场可编程门阵列(FPGA，Field-Programmable Gate Array)、通用处理器、控制器、微控制器(MCU，Micro Controller Unit)、微处理器(Microprocessor)、或者其他电子元件实现，用于执行前述方法。
可以理解，本发明实施例的存储器(存储器52)可以是易失性存储器或者非易失性存储器，也可包括易失性和非易失性存储器两者。其中，非易失性存储器可以是只读存储器(ROM，Read Only Memory)、可编程只读存储器(PROM，Programmable Read-Only Memory)、可擦除可编程只读存储器(EPROM，Erasable Programmable Read-Only Memory)、电可擦除可编程只读存储器(EEPROM，Electrically Erasable Programmable Read-Only Memory)、磁性随机存取存储器(FRAM，ferromagnetic random access memory)、快闪存储器(FlashMemory)、磁表面存储器、光盘、或只读光盘(CD-ROM，Compact Disc Read-Only Memory)；磁表面存储器可以是磁盘存储器或磁带存储器。易失性存储器可以是随机存取存储器(RAM，Random Access Memory)，其用作外部高速缓存。通过示例性但不是限制性说明，许多形式的RAM可用，例如静态随机存取存储器(SRAM，Static Random Access Memory)、同步静态随机存取存储器(SSRAM，Synchronous Static Random Access Memory)、动态随机存取存储器(DRAM，Dynamic Random Access Memory)、同步动态随机存取存储器(SDRAM，Synchronous Dynamic Random Access Memory)、双倍数据速率同步动态随机存取存储器(DDRSDRAM，Double Data Rate Synchronous Dynamic Random Access Memory)、增强型同步动态随机存取存储器(ESDRAM，Enhanced Synchronous Dynamic Random AccessMemory)、同步连接动态随机存取存储器(SLDRAM，SyncLink Dynamic Random AccessMemory)、直接内存总线随机存取存储器(DRRAM，Direct Rambus Random Access Memory)。本发明实施例描述的存储器旨在包括但不限于这些和任意其它适合类型的存储器。
在示例性实施例中，本发明实施例还提供了一种存储介质，即计算机存储介质，具体为计算机可读存储介质，例如包括存储计算机程序的存储器52，上述计算机程序可由所述以太网交换芯片50的处理器51执行，以完成前述方法所述步骤。计算机可读存储介质可以是FRAM、ROM、PROM、EPROM、EEPROM、Flash Memory、磁表面存储器、光盘、或CD-ROM等存储器。
需要说明的是：“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
另外，本发明实施例所记载的技术方案之间，在不冲突的情况下，可以任意组合。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。

Claims (10)

1.一种信息处理方法，其特征在于，包括：
以太网交换芯片的主知识产权IP核心接收信息处理请求；所述主IP核心为所述以太网交换芯片包含的至少两个IP核心中的一个IP核心；
所述主IP核心基于接收的信息处理请求执行以下操作之一：
根据所述信息处理请求对应的第一信息更新自身的全局信息表，并发送所述第一信息给所述以太网交换芯片的每个从IP核心，以供所述每个从IP核心根据所述第一信息更新自身的全局信息表；接收的信息处理请求来自以下之一：设置有所述以太网交换芯片的交换机的处理器；所述以太网交换芯片的从IP核心；
根据所述信息处理请求对应的第二信息更新自身的专项信息表，或者，发送与所述信息处理请求对应的第三信息给相应从IP核心，以供所述相应从IP核心根据所述第三信息更新自身的专项信息表；接收的信息处理请求来自所述处理器或所述以太网交换芯片的从IP核心；
基于所述信息处理请求，从自身的全局信息表或专项信息表中获取所述信息处理请求对应的第四信息发送给所述处理器，或者，从相应从IP核心获取第五信息并发送给所述处理器；所述第五信息是所述相应从IP核心自身的专项信息表中与所述信息处理请求对应的信息；其中，
所述从IP核心为所述至少两个IP核心中除所述主IP核心外的其它IP核心；所述全局信息表用于存储与所述以太网交换芯片的所有IP核心相关联的信息；所述专项信息表用于存储与所述以太网交换芯片的一个IP核心相关联的信息。
2.根据权利要求1所述的方法，其特征在于，所述方法还包括：
所述主IP核心根据第一预设策略判断所述信息处理请求关联的IP核心，得到第一判断结果；
根据所述第一判断结果，基于接收的信息处理请求执行相应操作。
3.根据权利要求2所述的方法，其特征在于，所述信息处理请求为从IP核心发送的报文信息学习请求；所述方法还包括：
所述主IP核心响应接收的报文信息学习请求，执行所述报文信息学习请求对应的自学习操作，得到报文信息学习结果；
在所述第一判断结果表征所述报文信息学习请求关联所述以太网交换芯片的所有IP核心的情况下，所述主IP核心将所述报文信息学习结果确定为所述第一信息，根据所述第一信息更新自身的全局信息表，并发送所述第一信息给所述以太网交换芯片的每个从IP核心，以供所述每个从IP核心根据所述第一信息更新自身的全局信息表；
在所述第一判断结果表征所述报文信息学习请求关联所述以太网交换芯片的一个从IP核心的情况下，所述主IP核心将所述报文信息学习结果确定为所述第二信息，并发送所述第二信息给相应从IP核心，以供所述相应从IP核心根据所述第二信息更新自身的专项信息表。
4.根据权利要求3所述的方法，其特征在于，当满足以下条件之一时，从IP核心发送所述报文信息学习请求给所述主IP核心：
从IP核心未在自身的全局信息表或专项信息表中查询到与接收的报文相对应的报文处理策略；
从IP核心根据在自身的全局信息表或专项信息表中查询到的与接收的报文相对应的报文处理策略对所述接收的报文进行相应处理时处理失败。
5.根据权利要求2所述的方法，其特征在于，所述信息处理请求为所述处理器发送的信息更新请求；所述方法还包括：
解析所述信息更新请求，得到解析结果；
在所述第一判断结果表征所述信息更新请求关联所述以太网交换芯片的所有IP核心的情况下，所述主IP核心将所述解析结果确定为所述第一信息，根据所述第一信息更新自身的全局信息表，并发送所述第一信息给所述以太网交换芯片的每个从IP核心，以供所述每个从IP核心根据所述第一信息更新自身的全局信息表；
在所述第一判断结果表征所述信息更新请求关联所述以太网交换芯片的所述主IP核心的情况下，所述主IP核心将所述解析结果确定为所述第二信息，并根据所述第二信息更新自身的专项信息表；
在所述第一判断结果表征所述信息更新请求关联所述以太网交换芯片的一个从IP核心的情况下，所述主IP核心将所述解析结果确定为所述第三信息，并发送所述第三信息给相应从IP核心，以供所述相应从IP核心根据所述第二信息更新自身的专项信息表。
6.根据权利要求2所述的方法，其特征在于，所述信息处理请求为所述处理器发送的信息读取请求；所述方法还包括：
在所述第一判断结果表征所述信息读取请求关联所述以太网交换芯片的所有IP核心的情况下，所述主IP核心基于所述信息读取请求，将从自身的全局信息表中获取的所述信息读取请求对应的信息确定为所述第四信息，并将所述第四信息发送给所述处理器；
在所述第一判断结果表征所述信息读取请求关联所述以太网交换芯片的所述主IP核心的情况下，所述主IP核心基于所述信息读取请求，将从自身的专项信息表中获取的所述信息读取请求对应的信息确定为所述第四信息，并将所述第四信息发送给所述处理器；
在所述第一判断结果表征所述信息读取请求关联所述以太网交换芯片的一个从IP核心的情况下，所述主IP核心将所述信息读取请求发送给相应从IP核心，以获取所述相应从IP核心响应所述信息读取请求所返回的第五信息并发送给所述处理器。
7.根据权利要求1所述的方法，其特征在于，所述方法还包括：
所述主IP核心通过自身设置的第一接口以及各从IP核心上设置的第二接口与各从IP核心进行信息交互。
8.一种以太网交换芯片，其特征在于，所述以太网交换芯片包含至少两个IP核心；所述至少两个IP核心中的一个IP核心为主IP核心；所述至少两个IP核心中除所述主IP核心外的其它IP核心为从IP核心；其中，
所述主IP核心，用于：
接收信息处理请求；
基于接收的信息处理请求执行以下操作之一：
根据所述信息处理请求对应的第一信息更新自身的全局信息表；并发送所述第一信息给所述以太网交换芯片的每个从IP核心，以供所述每个从IP核心根据所述第一信息更新自身的全局信息表；接收的信息处理请求来自以下之一：设置有所述以太网交换芯片的交换机的处理器；所述以太网交换芯片的从IP核心；
根据所述信息处理请求对应的第二信息更新自身的专项信息表，或者，发送与所述信息处理请求对应的第三信息给相应从IP核心，以供所述相应从IP核心根据所述第三信息更新自身的专项信息表；接收的信息处理请求来自所述处理器或所述以太网交换芯片的从IP核心；
基于所述信息处理请求，从自身的全局信息表或专项信息表中获取所述信息处理请求对应的第四信息发送给所述处理器，或者，从相应从IP核心获取第五信息并发送给所述处理器；所述第五信息是所述相应从IP核心自身的专项信息表中与所述信息处理请求对应的信息；其中，
所述全局信息表用于存储与所述以太网交换芯片的所有IP核心相关联的信息；所述专项信息表用于存储与所述以太网交换芯片的一个IP核心相关联的信息。
9.一种以太网交换芯片，其特征在于，包括：处理器和用于存储能够在处理器上运行的计算机程序的存储器；
其中，所述处理器用于运行所述计算机程序时，执行权利要求1至7任一项所述方法的步骤。
10.一种存储介质，所述介质存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1至7任一项所述方法的步骤。
CN202010075094.4A 2020-01-22 2020-01-22 信息处理方法、以太网交换芯片以及存储介质 Active CN111343107B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010075094.4A CN111343107B (zh) 2020-01-22 2020-01-22 信息处理方法、以太网交换芯片以及存储介质
US17/792,720 US20230050185A1 (en) 2020-01-22 2020-09-07 Information Processing Method, Ethernet Switching Chip and Storage Medium
PCT/CN2020/113727 WO2021147331A1 (zh) 2020-01-22 2020-09-07 信息处理方法、以太网交换芯片以及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010075094.4A CN111343107B (zh) 2020-01-22 2020-01-22 信息处理方法、以太网交换芯片以及存储介质

Publications (2)

Publication Number Publication Date
CN111343107A CN111343107A (zh) 2020-06-26
CN111343107B true CN111343107B (zh) 2022-03-04

Family

ID=71186781

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010075094.4A Active CN111343107B (zh) 2020-01-22 2020-01-22 信息处理方法、以太网交换芯片以及存储介质

Country Status (3)

Country Link
US (1) US20230050185A1 (zh)
CN (1) CN111343107B (zh)
WO (1) WO2021147331A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111343107B (zh) * 2020-01-22 2022-03-04 苏州盛科通信股份有限公司 信息处理方法、以太网交换芯片以及存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1991793A (zh) * 2005-12-30 2007-07-04 英特尔公司 用于在多核系统中进行邻近高速缓存的方法及系统
CN101651627A (zh) * 2009-09-23 2010-02-17 杭州华三通信技术有限公司 一种媒体访问控制mac地址表项学习方法和装置
CN104102535A (zh) * 2013-04-01 2014-10-15 华为技术有限公司 进程迁移方法和可迁移操作系统
CN108134855A (zh) * 2017-12-18 2018-06-08 东软集团股份有限公司 Arp表管理方法、处理器核心、存储介质、电子设备
CN109257190A (zh) * 2018-08-03 2019-01-22 锐捷网络股份有限公司 一种基于sdn的组播处理方法、控制器、交换机及系统

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101193021B (zh) * 2006-11-27 2010-07-21 华为技术有限公司 数字用户线路接入系统、方法、用户板及业务处理单元
WO2009025104A1 (ja) * 2007-08-22 2009-02-26 Nec Corporation 情報処理装置及び情報処理方法
US8917738B2 (en) * 2009-04-27 2014-12-23 Lsi Corporation Multicasting traffic manager in a network communications processor architecture
CN101980170B (zh) * 2010-10-20 2012-09-05 北京星网锐捷网络技术有限公司 一种微内核系统中软件模块的通信方法、系统及装置
CN101964753B (zh) * 2010-10-29 2012-07-25 烽火通信科技股份有限公司 基于单个核心交换芯片的小容量ptn设备及其业务实现方法
CN102611519B (zh) * 2010-11-25 2015-03-25 上海贝尔股份有限公司 一种对无源光网络进行链路保护的方法和装置
US8724496B2 (en) * 2011-11-30 2014-05-13 Broadcom Corporation System and method for integrating line-rate application recognition in a switch ASIC
US9459903B2 (en) * 2014-09-24 2016-10-04 Intel Corporation Techniques for routing service chain flow packets between virtual machines
CN106161288B (zh) * 2015-04-17 2019-08-16 新华三技术有限公司 实现多台设备堆叠的方法和设备
CN107819705A (zh) * 2017-11-28 2018-03-20 济南浪潮高新科技投资发展有限公司 一种基于Microblaze核的数据交换的实现方法
CN108768892A (zh) * 2018-03-26 2018-11-06 西安电子科技大学 一种基于p4的可编程数据平面交换原型的设计与实现
CN111343107B (zh) * 2020-01-22 2022-03-04 苏州盛科通信股份有限公司 信息处理方法、以太网交换芯片以及存储介质

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1991793A (zh) * 2005-12-30 2007-07-04 英特尔公司 用于在多核系统中进行邻近高速缓存的方法及系统
CN101651627A (zh) * 2009-09-23 2010-02-17 杭州华三通信技术有限公司 一种媒体访问控制mac地址表项学习方法和装置
CN104102535A (zh) * 2013-04-01 2014-10-15 华为技术有限公司 进程迁移方法和可迁移操作系统
CN108134855A (zh) * 2017-12-18 2018-06-08 东软集团股份有限公司 Arp表管理方法、处理器核心、存储介质、电子设备
CN109257190A (zh) * 2018-08-03 2019-01-22 锐捷网络股份有限公司 一种基于sdn的组播处理方法、控制器、交换机及系统

Also Published As

Publication number Publication date
WO2021147331A1 (zh) 2021-07-29
CN111343107A (zh) 2020-06-26
US20230050185A1 (en) 2023-02-16

Similar Documents

Publication Publication Date Title
US9952975B2 (en) Memory network to route memory traffic and I/O traffic
EP3916566A1 (en) System and method for managing memory resources
CN111277518B (zh) 信息处理方法、以太网交换芯片以及存储介质
WO2017185996A1 (zh) 在非易失性存储系统中建立连接的方法和装置
US11809360B2 (en) Network-on-chip data processing method and device
US8699953B2 (en) Low-latency interface-based networking
US10282293B2 (en) Method, switch, and multiprocessor system using computations and local memory operations
CN104468401A (zh) 一种报文处理方法和装置
CN110119304B (zh) 一种中断处理方法、装置及服务器
KR20190112626A (ko) 어레이 내에서 솔리드 스테이트 드라이브들을 자율적으로 관리하는 메커니즘
US20180181536A1 (en) Cpu interconnect apparatus and system, and cpu interconnect control method and control apparatus
CN111464447B (zh) 一种超带宽多核心以太网交换芯片转发表同步的方法及装置
WO2016149880A1 (zh) 数据读取方法、设备和系统
US10437750B2 (en) Relative data width indication for read responses routed by an interconnect
CN111343107B (zh) 信息处理方法、以太网交换芯片以及存储介质
JP6174101B2 (ja) ネットワークファブリックノードにおけるコマンドの同期実行のための技術
CN112015595B (zh) 主从数据库的切换方法、计算设备及存储介质
CN112052104A (zh) 基于多机房实现的消息队列的管理方法及电子设备
JP2022510803A (ja) バス上のメモリ要求チェーン
US20240012750A1 (en) Memory expansion method and related device
CN117714398B (zh) 一种数据传输系统、方法、电子设备及存储介质
CN117811955A (zh) 确定网络状态的方法、设备及计算机可读存储介质
CN117424854A (zh) 数据处理方法、装置、设备及计算机可读存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Unit 13 / 16, 4th floor, building B, Xinghan 5, Suzhou Industrial Park, Suzhou, Jiangsu 215021

Applicant after: Suzhou Shengke Communication Co.,Ltd.

Address before: Unit 13 / 16, 4th floor, building B, Xinghan 5, Suzhou Industrial Park, Suzhou, Jiangsu 215021

Applicant before: CENTEC NETWORKS (SU ZHOU) Co.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant