TWI709046B

TWI709046B - 多地址響應的複雜可程式邏輯裝置及運作方法

Info

Publication number: TWI709046B
Application number: TW108132456A
Authority: TW
Inventors: 詹鵬
Original assignee: 英業達股份有限公司
Priority date: 2019-09-09
Filing date: 2019-09-09
Publication date: 2020-11-01
Also published as: TW202111563A

Abstract

一種多地址響應的複雜可程式邏輯裝置，包含積體電路從屬電路、第一多工器、多個第二多工器及多個寄存電路。積體電路從屬電路解析數據流以產生地址資訊與輸入資料。所述的地址資訊響應於多個預設地址之一，積體電路從屬電路輸出響應的預設地址作為地址指令以及輸入資料。第一多工器根據地址指令將輸入資料輸出到該些第二多工器中對應的一個第二多工器。接獲輸入資料的第二多工器依據輸入資料，存取該些寄存電路中對應的一個寄存電路內的寄存器。

Description

多地址響應的複雜可程式邏輯裝置及運作方法

本發明關於一種複雜可程式邏輯裝置，特別是一種多地址響應的複雜可程式邏輯裝置。

目前來說，受益於複雜可程式邏輯裝置的應用靈活性與可更改性，現今服務器的許多功能可以在複雜可程式邏輯裝置當中實現。在服務器中的複雜可程式邏輯裝置開始集成PCA 9555、I2C ROM、I2C switch等從屬(slave)模組。

然而，如果這些模組的應用都需要獨立的I2C slave模組，那麼勢必會耗費大量的複雜可程式邏輯裝置的資源，導致複雜可程式邏輯裝置的使用成本以及代碼量的增加。因此，在所屬的領域中，需要一種可以減少資源耗費的低成本複雜可程式邏輯裝置。

本發明提出一種多地址響應的複雜可程式邏輯裝置，透過地址的預先設置以響應多個地址的方式，進而使單一個多地址響應的積體電路從屬模組取代複數個單地址響應的獨立積體電路從屬模組的工作，從而達到資源節省的目的。

依據本發明之一實施例揭露一種多地址響應的複雜可程式邏輯裝置，包含積體電路從屬(I ²C slave)電路、第一多工器、多個第二多工器及多個寄存電路。積體電路從屬電路用以解析來自基板管理控制器的數據流以產生地址資訊與輸入資料。所述的地址資訊響應於多個預設地址之一，積體電路從屬電路輸出響應的預設地址作為地址指令以及輸入資料。第一多工器具有第一主控端、第一輸入端及多個第一輸出端。第一主控端及第一輸入端電性連接積體電路從屬電路，第一輸入端用於接收該輸入資料，且第一主控端用於接收地址指令。每個第二多工器具有第二主控端、第二輸入端及多個第二輸出端。第二主控端電性連接該些第一輸出端中對應的一個第一輸出端內的輸出端點，且第二輸入端電性連接該些第一輸出端中對應的第一輸出端內的另一輸出端點。每個寄存電路包含多個寄存器且電性連接該些第二多工器中對應的一個第二多工器，每個寄存器電性連接對應的該第二多工器的該些第二輸出端中對應的一個第二輸出端。第一多工器依據地址指令導通第一輸入端至該些第一輸出端之一的路徑，以將輸入資料傳送到該些第二多工器之一，且接獲輸入資料的第二多工器依據輸入資料導通第二輸入端至該些第二輸出端之一的路徑，以存取對應的該些寄存器之一。

依據本發明之一實施例揭露一種多地址響應的複雜可程式邏輯裝置的運作方法，包含以下步驟：以積體電路從屬電路解析來自一基板管理控制器的數據流以產生包含控制指令的輸入資料及地址資訊，地址資訊響應於多個預設地址之一；以積體電路從屬電路輸出響應的預設地址作為地址指令以及輸入資料；以第一多工器根據地址指令導通第一多工器的第一輸入端至多個第一輸出端之一的路徑，以將輸入資料的控制指令傳送到多個第二多工器之一的第二主控端，其中每個第二多工器電性連接多個寄存電路中對應的一個寄存電路；以及以接獲輸入資料的第二多工器依據控制指令導通第二多工器的第二輸入端至多個第二輸出端之一的路徑，據以存取對應的寄存電路內的多個寄存器之一。

綜上所述，在本發明提出的多地址響應的複雜可程式邏輯裝置及其運作方法中，主要是在積體電路從屬電路中預先設置多個地址，使得基板管理控制器之數據流所包含的地址資訊響應於該些預設地址之一，並且將響應的預設地址作為地址指令與輸入資料一併輸出，以進行寄存器的存取。藉此，透過積體電路從屬電路的多地址響應的特性，可達到減少複雜可程式邏輯裝置的資源耗費的目的，並且降低複雜可程式邏輯裝置的代碼量，以便於進行韌體的維護。

以上之關於本揭露內容之說明及以下之實施方式之說明係用以示範與解釋本發明之精神與原理，並且提供本發明之專利申請範圍更進一步之解釋。

以下在實施方式中詳細敘述本發明之詳細特徵以及優點，其內容足以使任何熟習相關技藝者了解本發明之技術內容並據以實施，且根據本說明書所揭露之內容、申請專利範圍及圖式，任何熟習相關技藝者可輕易地理解本發明相關之目的及優點。以下之實施例係進一步詳細說明本發明之觀點，但非以任何觀點限制本發明之範疇。

請參照圖1，圖1係依據本發明之一實施例所繪示的多地址響應的複雜可程式邏輯裝置的功能方塊圖。如圖1所示，複雜可程式邏輯裝置1包含積體電路從屬電路(I ²C slave circuit)10、第一多工器11、多個第二多工器12~14及多個寄存電路DV1~DV3。複雜可程式邏輯裝置1連接基板管理控制器2，並且積體電路從屬電路10用以解析來自基板管理控制器2的數據流DAT以產生地址資訊(圖中未示)與輸入資料。在此所述的第二多工器與寄存電路的數量僅係用於舉例說明，本發明不以此為限。

於此實施例中，透過解析數據流DAT而產生的地址資訊響應於多個預設地址之一，並且積體電路從屬電路10輸出響應的預設地址作為地址指令並且也輸出輸入資料。詳細來說，積體電路從屬電路10內部預設有多個預設地址(例如ADDR1~ADDR5)。當積體電路從屬電路10經由解析數據流DAT而取得其對應的地址資訊時，積體電路從屬電路10會判斷數據流DAT的地址資訊係響應(或者對應)到該些預設地址當中的哪一個，並將響應(或者對應)到的預設地址作為地址指令而輸出。換言之，響應(或者對應)到的預設地址與地址資訊具有相同的地址。舉例來說，假設數據流DAT所帶有的地址資訊響應(或者對應)到預設地址ADDR1，則積體電路從屬電路10將此預設地址ADDR1記錄下來並且作為地址指令ADDR而輸出。

第一多工器11具有第一主控端CN1、第一輸入端IN1及多個第一輸出端ON1~ON3。第一主控端CN1及第一輸入端IN1電性連接積體電路從屬電路10。第一輸入端IN1用於接收輸入資料，且第一主控端CN1用於接收地址指令ADDR。

每個第二多工器12~14具有第二主控端CN2、第二輸入端IN2及多個第二輸出端OP1~OPn，其中第二主控端CN2電性連接該些第一輸出端中對應的一個第一輸出端內的輸出端點，且第二輸入端IN2電性連接該些第一輸出端中對應的第一輸出端內的另一輸出端點。換言之，第一多工器11的每個第一輸出端具有兩個輸出端點，例如第一輸出端ON1具有輸出端點P1、P2、第一輸出端ON2具有輸出端點P3、P4，第一輸出端ON3具有輸出端點P5、P6。每個第一輸出端所具有的兩個輸出端點分別電性連接對應的第二多工器之第二主控端與第二輸入端。

舉例來說，第二多工器12的第二主控端CN2電性連接對應的第一輸出端ON1內的輸出端點P1，且第二輸入端IN2電性連接對應的第一輸出端ON1內的另一個輸出端點P2。第二多工器13的第二主控端CN2電性連接對應的第一輸出端ON2內的輸出端點P3，且第二輸入端IN2電性連接對應的第一輸出端ON2內的另一個輸出端點P4。第二多工器14的第二主控端CN2電性連接對應的第一輸出端ON3內的輸出端點P5，且第二輸入端IN2電性連接對應的第一輸出端ON3內的另一個輸出端點P6。

每個寄存電路DV1~DV3包含多個寄存器R1~Rn，且每個寄存電路DV1~DV3電性連接該些第二多工器12~14中對應的一個第二多工器，其中每個寄存器電性連接對應的第二多工器的該些第二輸出端OP1~OPn中對應的一個第二輸出端。舉例來說，寄存電路DV1連接對應的第二多工器12，且寄存電路DV1具有的寄存器R1~Rn各別電性連接對應的第二多工器12的該些第二輸出端OP1~OPn。寄存電路DV2連接對應的第二多工器13，且寄存電路DV2具有的寄存器R1~Rn各別電性連接對應的第二多工器13的該些第二輸出端OP1~OPn。寄存電路DV3連接對應的第二多工器14，且寄存電路DV3具有的寄存器R1~Rn各別電性連接對應的第二多工器14的該些第二輸出端OP1~OPn

在此實施例中，第一多工器11會依據地址指令ADDR導通第一輸入端IN1至該些第一輸出端ON1~ON3之一的路徑，以將輸入資料傳送到該些第二多工器12~14之一。接獲輸入資料的第二多工器依據輸入資料導通其第二輸入端IN2至該些第二輸出端OP1~OPn之一的路徑，以存取對應的該些寄存器R1~Rn之一。

於一實施例中，輸入資料包含控制命令CMD，接獲輸入資料的第二多工器的第二主控端從對應的輸出端點接收控制命令CMD。第二多工器依據控制命令CMD導通第二輸入端IN2至該些第二輸出端OP1~OPn之一的路徑，以存取對應的寄存器。

以基板管理控制器2欲存取寄存電路DV1中的寄存器R2的情況作為實際範例來進行說明。在此實際範例中，積體電路從屬電路10先解析基板管理控制器2所發送的數據流DAT進而取得地址資訊與輸入資料。積體電路從屬電路10判斷數據流DAT的地址資訊響應(或對應)於其內部的多個預設地址當中的一預設地址ADDR1，因此積體電路從屬電路10輸出響應的預設地址ADDR1作為地址指令ADDR，並且一併輸出輸入資料。

第一多工器11通過第一主控端CN1接收到地址指令ADDR且通過第一輸入端IN1接收到輸入資料。由於預設地址ADDR1係指示(或對應)通往第二多工器12的路徑，也就是第一多工器11的第一輸出端ON1到第二多工器12的路徑。因此，第一多工器11可根據地址指令ADDR(即預設地址ADDR1)選擇導通第一輸入端IN1至第一輸出端ON1的路徑，使得輸入資料被傳送到第二多工器12。

第二多工器12的第二主控端CN2從對應的輸出端點P1接收輸入資料所包含的控制指令CMD，並且第二多工器12根據控制指令CMD導通第二輸入端IN2至第二輸出端OP2的路徑，進而存取對應的寄存器R2。在此所述的存取可意指從寄存器中讀取資料，或者是將資料寫入寄存器。

更具體來說，在本發明所提出的複雜可程式邏輯裝置1中，可根據不同情況而分為讀取模式與寫入模式。於實作上，控制命令CMD除了用於供第二多工器進行路徑切換到寄存器之外，也可用於指示進行讀取或寫入程序。在一實施例中，當控制命令CMD係為讀取指令時，複雜可程式邏輯裝置1處於讀取模式。在讀取模式中，複雜可程式邏輯裝置1依據作為讀取指令的控制命令CMD從對應的寄存器讀取寄存值VAU。在另一實施例中，當控制命令CMD係為寫入指令時，複雜可程式邏輯裝置1處於寫入模式。複雜可程式邏輯裝置1依據作為寫入指令的控制命令CMD將寄存值寫入對應的寄存器。

也就是說，在複雜可程式邏輯裝置1處於讀取模式的情況下，從數據流DAT取得的輸入資料係包含控制命令CMD，而寄存值VAU係透過讀取對應的寄存器而取得。反過來說，在複雜可程式邏輯裝置1處於寫入模式的情況下，從數據流DAT取得的輸入資料係包含控制命令CMD及寄存值VAU，其中寄存值VAU可被寫入到對應的寄存器。

如圖1所示，本發明所提出的複雜可程式邏輯裝置1僅使用單一個積體電路從屬電路10，並且透過單一積體電路從屬電路10的多地址響應的功能，把當前響應的確切地址記錄並輸出，以作為包含有控制命令CMD(及寄存值VAU)的輸入資料的傳輸路徑之選用。如此一來，便可取代在傳統架構下所需設置的三個各別獨立的積體電路從屬電路(I ²C slave)，以減少裝置的資源耗費並降低配置成本。

請參照圖2，圖2係依據本發明之一實施例所繪示的多地址響應的複雜可程式邏輯裝置的運作方法之方法流程圖，其適用於圖1的多地址響應的複雜可程式邏輯裝置1。請一併參照圖1與圖2，在步驟S11中，以積體電路從屬電路10解析來自基板管理控制器2的數據流以產生包含控制指令的輸入資料及地址資訊，其中地址資訊響應於多個預設地址之一。在步驟S12中，以積體電路從屬電路1輸出響應的預設地址作為地址指令ADDR以及輸入資料。在步驟S13中，以第一多工器11根據地址指令ADDR導通第一多工器11的第一輸入端IN1至多個第一輸出端ON1之一的路徑，以將輸入資料的控制指令CMD傳送到多個第二多工器12~14之一的第二主控端CN2，其中每個第二多工器12~14電性連接多個寄存電路DV1~DV3中對應的一個寄存電路。在步驟S14中，以及以接獲輸入資料的第二多工器依據控制指令CMD導通第二多工器的第二輸入端IN2至多個第二輸出端OP1~OPn之一的路徑，據以存取對應的寄存電路內的多個寄存器R1~Rn之一。

於一實施例中，當控制指令CMD係為讀取指令時，以複雜可程式邏輯裝置1依據讀取指令從對應的寄存器讀取寄存值VAU。

於一實施例中，當控制指令CMD係為寫入指令時，以複雜可程式邏輯裝置1依據寫入指令將寄存值VAU寫入對應的寄存器。

雖然本發明以前述之實施例揭露如上，然其並非用以限定本發明。在不脫離本發明之精神和範圍內，所為之更動與潤飾，均屬本發明之專利保護範圍。關於本發明所界定之保護範圍請參考所附之申請專利範圍。

1:複雜可程式邏輯裝置 10:積體電路從屬電路 11:第一多工器 12~14:第二多工器 DV1~DV3:寄存電路 R1~Rn:寄存器 2:基板管理控制器 DAT:數據流 CMD:控制命令 VAU:寄存值 CN1:第一主控端 IN1:第一輸入端 ON1~ON3:第一輸出端 P1~P6:輸出端點 CN2:第二主控端 IN2:第二輸入端 OP1~OPn:第二輸出端

圖1係依據本發明之一實施例所繪示的多地址響應的複雜可程式邏輯裝置的功能方塊圖。圖2係依據本發明之一實施例所繪示的多地址響應的複雜可程式邏輯裝置的運作方法的方法流程圖。

1:複雜可程式邏輯裝置

10:積體電路從屬電路

11:第一多工器

12~14:第二多工器

DV1~DV3:寄存電路

R1~Rn:寄存器

2:基板管理控制器

DAT:數據流

CMD:控制命令

VAU:寄存值

CN1:第一主控端IN1

IN1:第一輸入端

ON1~ON3:第一輸出端

P1~P6:輸出端點

CN2:第二主控端

IN2:第二輸入端

OP1~OPn:第二輸出端

Claims

一種多地址響應的複雜可程式邏輯裝置，包含：一積體電路從屬(I ²C slave)電路，用以解析來自一基板管理控制器的一數據流以產生一地址資訊與一輸入資料，該地址資訊響應於多個預設地址之一，該積體電路從屬電路輸出響應的該預設地址作為一地址指令以及該輸入資料；一第一多工器，具有一第一主控端、一第一輸入端及多個第一輸出端，該第一主控端及該第一輸入端電性連接該積體電路從屬電路，該第一輸入端用於接收該輸入資料，且該第一主控端用於接收該地址指令；多個第二多工器，每一該第二多工器具有一第二主控端、一第二輸入端及多個第二輸出端，該第二主控端電性連接該些第一輸出端中對應的一個第一輸出端內的一輸出端點，且該第二輸入端電性連接該些第一輸出端中對應的該第一輸出端內的另一輸出端點；以及多個寄存電路，每一該寄存電路包含多個寄存器且電性連接該些第二多工器中對應的一個第二多工器，每一該寄存器電性連接對應的該第二多工器的該些第二輸出端中對應的一個第二輸出端；其中，該第一多工器依據該地址指令導通該第一輸入端至該些第一輸出端之一的路徑，以將該輸入資料傳送到該些第二多工器之一，且接獲該輸入資料的該第二多工器依據該輸入資料導通該第二輸入端至該些第二輸出端之一的路徑，以存取對應的該些寄存器之一。
如請求項1所述的複雜可程式邏輯裝置，其中該輸入資料包含一控制命令，該第二多工器的該第二主控端從該輸出端點接收該控制命令，且該第二多工器依據該控制命令導通該第二輸入端至該些第二輸出端之一的路徑，以存取對應的該寄存器。
如請求項2所述的複雜可程式邏輯裝置，其中該控制命令係為一讀取指令，且該複雜可程式邏輯裝置依據該讀取指令從對應的該寄存器讀取一寄存值。
如請求項2所述的複雜可程式邏輯裝置，其中該控制命令係為一寫入指令，且該複雜可程式邏輯裝置依據該寫入指令將一寄存值寫入對應的該寄存器。
一種多地址響應的複雜可程式邏輯裝置的運作方法，包含：以一積體電路從屬(I ²C slave)電路解析來自一基板管理控制器的一數據流以產生包含一控制指令的一輸入資料及一地址資訊，該地址資訊響應於多個預設地址之一；以該積體電路從屬電路輸出響應的該預設地址作為一地址指令以及該輸入資料；以一第一多工器根據該地址指令導通該第一多工器的一第一輸入端至多個第一輸出端之一的路徑，以將該輸入資料的該控制指令傳送到多個第二多工器之一的一第二主控端，其中每一該第二多工器電性連接多個寄存電路中對應的一個寄存電路；以及以接獲該輸入資料的該第二多工器依據該控制指令導通該第二多工器的一第二輸入端至多個第二輸出端之一的路徑，據以存取對應的該寄存電路內的多個寄存器之一。
如請求項5所述的複雜可程式邏輯裝置的運作方法，其中當該控制指令係為一讀取指令時，以該複雜可程式邏輯裝置依據該讀取指令從對應的該寄存器讀取一寄存值。
如請求項5所述的複雜可程式邏輯裝置的運作方法，其中當該控制指令係為一寫入指令時，以該複雜可程式邏輯裝置依據該寫入指令將一寄存值寫入對應的該寄存器。