CN107273245A - 运算装置与运作方法 - Google Patents

运算装置与运作方法 Download PDF

Info

Publication number
CN107273245A
CN107273245A CN201710440458.2A CN201710440458A CN107273245A CN 107273245 A CN107273245 A CN 107273245A CN 201710440458 A CN201710440458 A CN 201710440458A CN 107273245 A CN107273245 A CN 107273245A
Authority
CN
China
Prior art keywords
arithmetic unit
bus
management controller
baseboard management
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710440458.2A
Other languages
English (en)
Other versions
CN107273245B (zh
Inventor
詹鹏
郭伟国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inventec Pudong Technology Corp
Inventec Corp
Original Assignee
Inventec Pudong Technology Corp
Inventec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inventec Pudong Technology Corp, Inventec Corp filed Critical Inventec Pudong Technology Corp
Priority to CN201710440458.2A priority Critical patent/CN107273245B/zh
Priority to US15/641,161 priority patent/US20180357193A1/en
Publication of CN107273245A publication Critical patent/CN107273245A/zh
Application granted granted Critical
Publication of CN107273245B publication Critical patent/CN107273245B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/142—Reconfiguring to eliminate the error
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/404—Coupling between buses using bus bridges with address mapping
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Stored Programmes (AREA)

Abstract

本发明公开了一种运算装置，适于设置有基板管理控制器的服务器。运算装置包括第一集成电路总线、储存单元、第二集成电路总线及第一寄存器。第一集成电路总线连接基板管理控制器。储存单元连接第一集成电路总线且用以储存运算装置的固件数据。第二集成电路总线连接基板管理控制器。第一寄存器连接第二集成电路总线与第一组通用输入输出引脚，且用于通过第一组通用输入输出引脚取得并储存第一系统装置的第一状态消息。基板管理控制器通过第一集成电路总线将固件数据写入储存单元，且通过第二集成电路总线读取所述的第一状态消息。

Description

运算装置与运作方法
技术领域
本发明关于一种运算装置与其运作方法，特别是一种应用集成电路总线的运算装置与运作方法。
背景技术
一般来说，服务器内的运算装置，例如复杂可编程逻辑装置(ComplexProgrammable Logic Device，CPLD)，需要将其对应的固件数据刻录至装置中才可以正常运行。常见的固件数据刻录方式是通过厂商所提供的刻录器、服务器内的基板管理控制器(Baseboard Management Controller，BMC)模拟JTAG接口刻录或是另外增加切换开关，以实现点对点的架构。然而，上述的固件刻录方式会大量地占用基板管理控制器的资源，例如通用输入输出(GPIO)引脚等。
除此之外，传统服务器内的运算装置的所使用的固件版本及服务器内的其他系统装置的各项运行状态的信息无法直接通过运算装置来取得，进而导致不易确认运算装置的版本是否正确，且不利于执行系统装置的除错流程。因此，如何仅利用少量资源便可将必要的固件数据刻录至运算装置，且可通过运算装置取得其版本信息与其他系统装置的状态信息为该相关领域的一重要课题。
发明内容
本发明提供一种运算装置与运作方法，可通过集成电路总线的应用，实现服务器内的运算装置的固件数据的刻录，以减少运算装置在进行固件刻录时所占用的资源，且一并实现运算装置的版本与其他服务器内部系统装置的状态信息读取。
依据本发明的一实施例公开一种运算装置，适于设置有基板管理控制器的服务器。所述的运算装置包括第一集成电路总线、储存单元、第二集成电路总线与第一寄存器。第一集成电路总线连接基板管理控制器。储存单元连接第一集成电路总线。所述的储存单元用以储存运算装置的固件数据。第二集成电路总线连接基板管理控制器。第一寄存器连接第二集成电路总线与第一组通用输入输出引脚。所述的第一寄存器用于通过第一组通用输入输出引脚取得并储存关联于第一系统装置的第一状态消息。运算装置用于接收来自基板管理控制器的刻录指令，以供基板管理控制器通过第一集成电路总线将固件数据写入储存单元，且运算装置用于接收来自基板管理控制器的读取指令，以供基板管理控制器通过第二集成电路总线读取第一寄存器中的第一状态消息。于一实施例中，所述的运算装置具有版本信息，其储存于第一寄存器，基板管理控制器通过第二集成电路总线读取第一寄存器内的版本信息。
依据本发明的一实施例公开一种运算装置，适于设置有基板管理控制器的服务器。所述的运算装置包括第一集成电路总线及储存单元。第一集成电路总线连接基板管理控制器。储存单元连接第一集成电路总线。所述的储存单元用以储存运算装置的固件数据。基板管理控制器用以依据刻录指令将固件数据写入储存单元。当运算装置依据储存单元中的固件数据开始运行时，于运算装置中，第二集成电路总线经编写而形成且寄存器被定义。第二集成电路总线分别连接基板管理控制器与寄存器。寄存器通过一组通用输入输出引脚，以取得并储存关联于系统装置的状态消息，且运算装置用于接收来自基板管理控制器的读取指令，以供基板管理控制器通过第二集成电路总线读取寄存器中的状态消息。
依据本发明的一实施例公开一种运作方法，适于运算装置与设置有基板管理控制器的服务器。所述的运算装置包括第一集成电路总线，连接基板管理控制器。运作方法包括下列步骤：依据基板管理控制器的一刻录指令，将运算装置的固件数据通过第一集成电路总线写入运算装置的储存单元；当固件数据写入至运算装置的储存单元而使运算装置开始运行时，于运算装置中编写而形成第二集成电路总线，且定义寄存器。所述的寄存器用以储存系统装置的状态消息。运算装置用于接收基板管理控制器的读取指令，以供基板管理控制器通过第二集成电路总线读取寄存器中的状态消息，且运算装置用以接收基板管理控制器的控制指令，以供基板管理控制器通过第二集成电路总线控制系统装置的电位。
综合以上所述，本发明所提供的运算装置与运作方法，是通过将集成电路总线应用于运算装置，以实现服务器内的运算装置的固件数据的刻录，而达到减少运算装置在进行固件刻录时所占用的资源的目的。除此之外，更可以通过所述的集成电路总线，实现运算装置的版本与其他服务器内部系统装置的状态信息读取，以达成运算装置的版本的确认，以及辅助系统装置的除错流程的执行。
附图说明
图1为依据本发明的一实施例所绘示的服务器与其客户端的方块示意图。
图2为依据本发明的另一实施例所绘示的服务器与其客户端的方块示意图。
图3为依据本发明的另一实施例所绘示的服务器与其客户端的方块示意图。
图4为依据本发明的一实施例所绘示的运作方法的方法流程图。
其中，附图标记：
1、2、5：服务器
10、20、50：运算装置
101、201、501：第一集成电路总线
103、203、503：第二集成电路总线
205：第三集成电路总线
102、202、502：储存单元
104、204：第一寄存器
206：第二寄存器
504：寄存器
12、22、52：基板管理控制器
PN1、QN1：第一组通用输入输出引脚
QN2：第二组通用输入输出引脚
RNI：通用输入输出引脚
14、24：第一系统装置
26：第二系统装置
54：系统装置
30、40、60：客户端
INT：以太网络
FR：固件资料
VR；版本信息
ST1：第一状态消息
ST2：第二状态消息
ST：状态消息
CMD1：刻录指令
CMD2：读取指令
CMD3：控制指令
具体实施方式
以下在实施方式中详细叙述本发明的详细特征以及优点，其内容足以使任何本领域的技术人员了解本发明的技术内容并据以实施，且根据本说明书所公开的内容、权利要求保护范围及附图，任何本领域的技术人员可轻易地理解本发明相关的目的及优点。以下的实施例进一步详细说明本发明的观点，但非以任何观点限制本发明的范畴。
请参照图1，图1为依据本发明的一实施例所绘示的服务器与其客户端的方块示意图。如图1所示，服务器1包括运算装置10、基板管理控制器(Baseboard ManagementController，BMC)12及第一系统装置14。运算装置10包括第一集成电路总线101、储存单元102、第二集成电路总线103及第一寄存器104。第一集成电路总线101连接基板管理控制器12。储存单元102连接第一集成电路总线101。储存单元102用以储存运算装置10的固件数据FR。于实务上，运算装置10可以为复杂可编程逻辑装置(Complex Programmable LogicDevice，CPLD)，需要安装特定的固件数据才可使其运行。而所述的固件数据FR通常以刻录的方式写入复杂可编程逻辑装置并储存于其储存单元。所述的储存单元102可以为具有数据储存功能的内存(memory)。于一个例子中，储存单元102与第一寄存器104均位于运算装置10的同一储存媒介。于另一个例子中，储存单元102与第一寄存器104可以分别位于运算装置10的不同储存媒介。
第二集成电路总线103连接基板管理控制器12。第一寄存器104连接第二集成电路总线103与第一组通用输入输出引脚PN1。第一寄存器104用于通过第一组通用输入输出引脚PN1取得并储存关联于第一系统装置14的第一状态消息。于实务上，第一系统装置14可为服务器1内部所设置的系统电源，但本发明不以此为限。
于图1的实施例中，运算装置10用于接收来自基板管理控制器12的刻录指令CMD1，用以供基板管理控制器12通过第一集成电路总线101将固件数据FR写入储存单元102。具体来说，当用户欲将固件数据FR刻录至运算装置10时，可以通过基板管理控制器12下达刻录指令CMD1，使运算装置10接收刻录指令CMD1。接着，运算装置10所需的固件资料FR便可以通过第一集成电路总线101传送至运算装置10并储存于储存单元102。于实务上，基板管理控制器12可依据实际需求耦接多个所述的运算装置。由于集成电路总线所具有的通讯架构是基于地址(address)进行数据的传递，因此仅需利用少数的引脚(pin)，便可以达到多个运算装置的固件刻录，从而显着地减少基板管理控制器的资源占用。除此之外，由于本发明的运算装置所提供的刻录方式所使用的刻录档案文件的大小远小于既有的JTAG刻录方式所使用的刻录档案文件的大小，因此使用本发明的运算装置的架构进行刻录的速度明显优于现有的JTAG刻录接口。
另一方面，运算装置10可进一步用于接收来自基板管理控制器12的读取指令CMD2，以供基板管理控制器12通过第二集成电路总线103读取第一寄存器104中的第一状态消息ST1。具体来说，当使用者欲得知服务器1内部的第一系统装置14的相关运行状态(第一状态消息)时，可以通过基板管理控制器12下达读取指令CMD2，使运算装置10接收读取指令CMD2。接着，第一寄存器104便可依据读取指令CMD2，通过第一组通用输入输出引脚PN1，获取并储存第一系统装置14的相关运行状态信息(第一状态消息)。接着，基板管理控制器12便可以通过第二集成电路总线103读取第一系统装置14的第一状态消息。于一实施例中，所述的第一状态消息ST1可以为系统电源的电源信息或温度状态信息等。于实际的操作上，第一状态消息ST1可以以电位的方式呈现。基板管理控制器12可通过第二集成电路总线103访问于第一寄存器10以得知所储存的第一状态消息ST1的电位高低，进而判断第一系统装置14的运行是否正常。举例来说，假设第一系统装置14的运行有异常时，第一状态消息ST1呈现低电位状态。当基板管理控制器12自第一寄存器10读取到的第一状态消息ST1的为低电位时，便可借此判断第一系统装置14的运行有异常，进而达到系统装置除错(debug)的便利性。
于一实施例中，运算装置10可进一步用于接收来自基板管理控制器12的控制指令CMD3，以供基板管理控制器12通过第二集成电路总线103控制第一系统装置14的电位。于实务上，第一系统装置14具有其对应的电位，基板管理控制器12可通过第二集成电路总线103，下达控制指令CMD3而使第一系统装置14的电位依据所述的控制指令CMD3进行切换。于一实施例中，运算装置10具有版本信息VR，其储存于第一寄存器104。基板管理控制器12可通过第二集成电路总线103读取第一寄存器104内的版本信息VR。换言之，通过本发明所提供的运算装置，可以有效率地确认运算装置10的版本为何种版本，进而有助于版本的认证以及日后的版本升级。
又如图1所示，于一实施例中，服务器1的基板管理控制器12通过以太网络INT与客户端30连接。所述的刻录指令CMD1与固件数据FR来自于客户端30。更具体来说，使用者可从客户端30下达刻录指令CMD1并使固件数据FR通过以太网络INT传送至基板管理控制器12。如此一来，便可以实现运算装置10的远程固件刻录。
请参照图2，图2为依据本发明的另一实施例所绘示的服务器与其客户端的方块示意图。与图1的实施例类似，图2的服务器2通过以太网络INT连接客户端40，且服务器2包括运算装置20、基板管理控制器22及第一系统装置24。而运算装置20包括第一集成电路总线201、储存单元202、第二集成电路总线203及第一寄存器204。图2的运算装置20的运作方式与图1的运算装置10的运作方式类似。惟图1与图2不同之处在于图2的运算装置20进一步包括有第三集成电路总线205及第二寄存器206。第三集成电路总线205连接基板管理控制器22。第二寄存器206连接第三集成电路总线205且连接不同于第一组通用输入输出引脚QN1的第二组通用输入输出引脚QN2。第二寄存器206用于通过第二组通用输入输出引脚QN2取得并储存关联于第二系统装置26的第二状态消息ST2。
运算装置20用于接收来自基板管理控制器22的另一读取指令CMD3，以供基板管理控制器22通过第三集成电路总线205读取第二寄存器206中的第二状态消息ST2，且运算装置20亦可用于接收来自基板管理控制器22的另一控制指令CMD3，以供基板管理控制器22通过第三集成电路总线205控制第二系统装置26的电位。于此实施例中，运算装置20包括有两个寄存器，但本发明不以此为限。于另一实施例中，本发明的运算装置可包括三个以上的寄存器，借此控制服务器内更多的系统装置及读取其系统状态消息。
请参照图3，图3为依据本发明的另一实施例所绘示的服务器与其客户端的方块示意图。如图3所示，服务器5通过以太网络INT连接客户端60，且服务器5包括有运算装置50及基板管理控制器52。运算装置50包括第一集成电路总线501及储存单元502。第一集成电路总线501连接基板管理控制器52。储存单元502连接第一集成电路总线501。储存单元502用以储存运算装置50的固件数据FR。基板管理控制器52用以依据刻录指令CMD1，将固件数据FR写入储存单元502。当运算装置50依据储存单元502中的固件数据FR开始运行时，在运算装置50中第二集成电路总线503经编写而形成且寄存器504被定义。
更具体来说，与前述图1与图2的实施例不同之处在于：图3的实施例中，一开始运算装置50仅包括有第一集成电路总线501及储存单元502。而在运算装置50的固件数据FR被写入至运算装置50并储存于储存单元502后，运算装置50便依据固件数据FR而开始运行。此时，使用者可以通过编写第二集成电路总线503，以实现集成电路总线(inter-integratedcircuit，I2C)的通讯协议。并且于运算装置50当中额外定义一寄存器504。第二集成电路总线503分别连接基板管理控制器52与所定义的寄存器504。寄存器504通过一组通用输入输出引脚RN1，以取得并储存关联于系统装置54的状态消息ST。运算装置50用于接收来自基板管理控制器52的读取指令CMD2，以供基板管理控制器52通过第二集成电路总线503读取寄存器504中的状态消息。于一个例子中，储存单元502与第一寄存器504均位于运算装置50的同一储存媒介。于另一个例子中，储存单元502与第一寄存器504可以分别位于运算装置50的不同储存媒介。
请一并参照图3与图4，图4为依据本发明的一实施例所绘示的运作方法的方法流程图，其适于图3的服务器5内的运算装置50与基板管理控制器52。如图4所示，于步骤S401中，依据基板管理控制器52的刻录指令CMD1，将运算装置50的固件数据FR通过第一集成电路总线501写入运算装置50的储存单元501。接着，于步骤S403中，当固件数据FR写入至运算装置50的储存单元501而使运算装置50开始运行时，于运算装置50中编写而形成第二集成电路总线503且定义寄存器504。寄存器504用以储存系统装置54的状态消息ST。运算装置50可用于接收基板管理控制器52的读取指令CMD2，以供基板管理控制器52通过该第二集成电路总线503读取寄存器504中的状态消息ST。另一方面，运算装置50可用于接收基板管理控制器52的控制指令CMD3，以供基板管理控制器52通过第二集成电路总线503控制系统装置54的电位。
综合以上所述，本发明所提供的运算装置与运作方法，通过将集成电路总线应用于运算装置，基于集成电路总线以地址(address)区分的传输架构实现服务器内的运算装置的固件数据的刻录，从而达到减少运算装置在进行固件刻录时所占用的资源的目的且提升刻录的速度。除此之外，可以进一步通过所述的集成电路总线，实现运算装置的版本与其他服务器内部系统装置的状态信息读取，以达成运算装置的版本的确认，以及辅助系统装置的除错流程的执行。
当然，本发明还可有其他多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (10)

1.一种运算装置，适于设置有一基板管理控制器的服务器，其特征在于，该运算装置包括：
一第一集成电路总线，连接该基板管理控制器；
一储存单元，连接该第一集成电路总线，该储存单元用以储存该运算装置的一固件数据；
一第二集成电路总线，连接该基板管理控制器；以及
一第一寄存器，连接该第二集成电路总线与一第一组通用输入输出引脚，该第一寄存器用于通过该第一组通用输入输出引脚取得并储存关联于一第一系统装置的一第一状态消息；
其中，该运算装置用于接收来自该基板管理控制器的一刻录指令，以供该基板管理控制器通过该第一集成电路总线将该固件数据写入该储存单元，且该运算装置用于接收来自该基板管理控制器的一读取指令，以供该基板管理控制器通过该第二集成电路总线读取该第一寄存器中的该第一状态消息。
2.根据权利要求1所述运算装置，其特征在于，该运算装置具有一版本信息，该版本信息储存于该第一寄存器，该基板管理控制器通过该第二集成电路总线读取该第一寄存器内的该版本信息。
3.根据权利要求1所述运算装置，其特征在于，该刻录指令与该固件数据来自于该基板管理控制器所连接的一客户端，且该客户端通过一以太网络与该基板管理控制器连接，使该刻录指令与该固件数据通过该以太网络被传送至该基板管理控制器。
4.根据权利要求1所述运算装置，其特征在于，该运算装置用于接收来自该基板管理控制器的一控制指令，以供该基板管理控制器通过该第二集成电路总线控制该第一系统装置的电位。
5.根据权利要求1所述运算装置，其特征在于，该储存单元与该第一寄存器均位于该运算装置的同一储存媒介。
6.根据权利要求1所述运算装置，其特征在于，该第一状态消息包括该第一系统装置的电源信息或温度状态信息至少其中之一。
7.根据权利要求1所述运算装置，其特征在于，进一步包括：
一第三集成电路总线，连接该基板管理控制器；以及
一第二寄存器，连接该第三集成电路总线与一第二组通用输入输出引脚，该第二寄存器用于通过该第二组通用输入输出引脚取得并储存关联于一第二系统装置的一第二状态消息；
其中，该运算装置用于接收来自该基板管理控制器的一另一读取指令，以供该基板管理控制器通过该第三集成电路总线读取该第二寄存器中的该第二状态消息，且运算装置用以接收来自该基板管理控制器的一另一控制指令，以供该基板管理控制器通过该第三集成电路总线控制该第二系统装置的电位。
8.一种运算装置，适于设置有一基板管理控制器的服务器，其特征在于，该运算装置包括：
一第一集成电路总线，连接该基板管理控制器；以及
一储存单元，连接该第一集成电路总线，该储存单元用以储存该运算装置的一固件数据，该基板管理控制器用以依据一刻录指令，将该固件数据写入该储存单元，当该运算装置依据该储存单元中的该固件数据开始运行时，于该运算装置中，一第二集成电路总线经编写而形成且一寄存器被定义，该第二集成电路总线分别连接该基板管理控制器与该寄存器；
其中该寄存器通过一组通用输入输出引脚，以取得并储存关联于一系统装置的一状态消息，且该运算装置用于接收来自该基板管理控制器的一读取指令，以供该基板管理控制器通过该第二集成电路总线读取该寄存器中的该状态消息。
9.根据权利要求8所述运算装置，其特征在于，该储存单元与该寄存器均位于该运算装置的同一储存媒介。
10.一种运作方法，适于一运算装置与设置有一基板管理控制器的服务器，该运算装置包括一第一集成电路总线，连接该基板管理控制器，其特征在于，该运作方法包括：
依据该基板管理控制器的一刻录指令，将该运算装置的一固件数据通过该第一集成电路总线写入该运算装置的一储存单元；以及
当该固件数据写入至该运算装置的该储存单元而使该运算装置开始运行时，于该运算装置中编写而形成一第二集成电路总线，且定义一寄存器，该寄存器用以储存一系统装置的一状态消息；
其中，该运算装置用于接收该基板管理控制器的一读取指令，以供该基板管理控制器通过该第二集成电路总线读取该寄存器中的该状态消息，且该运算装置用于接收该基板管理控制器的一控制指令，以供该基板管理控制器通过该第二集成电路总线控制该系统装置的电位。
CN201710440458.2A 2017-06-12 2017-06-12 运算装置与运作方法 Active CN107273245B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710440458.2A CN107273245B (zh) 2017-06-12 2017-06-12 运算装置与运作方法
US15/641,161 US20180357193A1 (en) 2017-06-12 2017-07-03 Computing device and operation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710440458.2A CN107273245B (zh) 2017-06-12 2017-06-12 运算装置与运作方法

Publications (2)

Publication Number Publication Date
CN107273245A true CN107273245A (zh) 2017-10-20
CN107273245B CN107273245B (zh) 2020-05-19

Family

ID=60066180

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710440458.2A Active CN107273245B (zh) 2017-06-12 2017-06-12 运算装置与运作方法

Country Status (2)

Country Link
US (1) US20180357193A1 (zh)
CN (1) CN107273245B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109189435A (zh) * 2018-09-21 2019-01-11 英业达科技有限公司 复杂可编程逻辑器件的固件更新方法
CN109542808A (zh) * 2018-10-19 2019-03-29 华为技术有限公司 控制硬盘接入的方法和装置
CN109697179A (zh) * 2017-10-24 2019-04-30 英业达科技有限公司 硬件资源扩充系统及热插入管理装置
CN110532196A (zh) * 2019-08-30 2019-12-03 英业达科技有限公司 多地址响应的复杂可程序逻辑装置及运作方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109117289B (zh) * 2018-08-15 2022-02-22 英业达科技有限公司 服务器系统及管理双基板管理控制器的方法
CN111756574B (zh) * 2020-06-19 2023-07-25 浪潮电子信息产业股份有限公司 远程批量更新固件的方法、装置及计算机可读存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103605596A (zh) * 2013-11-13 2014-02-26 曙光信息产业(北京)有限公司 用于atca刀片上的fpga芯片与bmc芯片协同电源管理系统和方法
US20160306623A1 (en) * 2015-04-16 2016-10-20 Aic Inc. Control module of node and firmware updating method for the control module
CN106445577A (zh) * 2015-08-12 2017-02-22 广达电脑股份有限公司 更新方法、服务器系统以及非瞬态计算机可读取介质

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8230446B2 (en) * 2007-11-28 2012-07-24 International Business Machines Corporation Providing a computing system with real-time capabilities
EP2875431A4 (en) * 2012-07-17 2016-04-13 Hewlett Packard Development Co SYSTEM AND METHOD FOR VALIDATING EQUIPMENT WITHOUT KNOWLEDGE OF THE OPERATING SYSTEM
US10404523B2 (en) * 2015-03-09 2019-09-03 Vapor IO Inc. Data center management with rack-controllers
US9678682B2 (en) * 2015-10-13 2017-06-13 International Business Machines Corporation Backup storage of vital debug information
US10255201B2 (en) * 2016-05-18 2019-04-09 Dell Products, L.P. Local key management for storage devices
US10360370B2 (en) * 2016-07-22 2019-07-23 Hewlett Packard Enterprise Development Lp Authenticated access to manageability hardware components

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103605596A (zh) * 2013-11-13 2014-02-26 曙光信息产业(北京)有限公司 用于atca刀片上的fpga芯片与bmc芯片协同电源管理系统和方法
US20160306623A1 (en) * 2015-04-16 2016-10-20 Aic Inc. Control module of node and firmware updating method for the control module
CN106445577A (zh) * 2015-08-12 2017-02-22 广达电脑股份有限公司 更新方法、服务器系统以及非瞬态计算机可读取介质

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109697179A (zh) * 2017-10-24 2019-04-30 英业达科技有限公司 硬件资源扩充系统及热插入管理装置
CN109697179B (zh) * 2017-10-24 2022-06-24 英业达科技有限公司 硬件资源扩充系统及热插入管理装置
CN109189435A (zh) * 2018-09-21 2019-01-11 英业达科技有限公司 复杂可编程逻辑器件的固件更新方法
CN109542808A (zh) * 2018-10-19 2019-03-29 华为技术有限公司 控制硬盘接入的方法和装置
CN109542808B (zh) * 2018-10-19 2020-12-18 华为技术有限公司 控制硬盘接入的方法和装置
CN110532196A (zh) * 2019-08-30 2019-12-03 英业达科技有限公司 多地址响应的复杂可程序逻辑装置及运作方法
CN110532196B (zh) * 2019-08-30 2021-10-01 英业达科技有限公司 多地址响应的复杂可程序逻辑装置及运作方法

Also Published As

Publication number Publication date
CN107273245B (zh) 2020-05-19
US20180357193A1 (en) 2018-12-13

Similar Documents

Publication Publication Date Title
CN107273245A (zh) 运算装置与运作方法
US7877521B2 (en) Processing apparatus and method of modifying system configuration
CN101065740B (zh) USB便携式(On-The-Go)控制器
CN106063196B (zh) 通信装置及方法
CN101983377A (zh) 为pci设备保留pci存储空间
CN109766302A (zh) 设备管理的方法和装置
CN109144922A (zh) 数据传输装置及其方法
CN104598402A (zh) 一种闪存控制器和闪存控制器的控制方法
CN103500148A (zh) 一种主控卡读取业务线卡类型的装置和方法
CN103003808A (zh) 用于访问PCI Express 兼容设备的资源的系统和方法
CN104111870A (zh) 一种中断处理装置及中断处理方法
CN103136038A (zh) 嵌入式系统及其线程与缓冲区管理方法
CN106168934A (zh) 一种数据传输方法及装置
CN103412838B (zh) 一种扩展系统、通信方法、地址配置方法、设备及装置
CN110347553A (zh) 自动配置PCIe插槽的BIOS及其方法
CN102043741B (zh) 用于管道仲裁的电路和方法
US9577882B2 (en) Control system, master station, and remote station
CN107085394B (zh) 控制装置及控制方法
TWI739853B (zh) 運算裝置與運作方法
CN103581050A (zh) 一种以太网数据汇聚方法
US20090091464A1 (en) Support for service activities at a Progammable Logic Controller (PLC)
CN108989107A (zh) 一种基于申威架构的网卡收发报文的统计调试方法及装置
EP2725499A1 (en) Method for assigning dynamically an identifier to a slave device in I2C data bus
CN103150262A (zh) 管道式串行接口闪存访问装置
CN107436776A (zh) 烧录系统及烧录方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant