TWI739853B - 運算裝置與運作方法 - Google Patents
運算裝置與運作方法 Download PDFInfo
- Publication number
- TWI739853B TWI739853B TW106120260A TW106120260A TWI739853B TW I739853 B TWI739853 B TW I739853B TW 106120260 A TW106120260 A TW 106120260A TW 106120260 A TW106120260 A TW 106120260A TW I739853 B TWI739853 B TW I739853B
- Authority
- TW
- Taiwan
- Prior art keywords
- management controller
- integrated circuit
- computing device
- circuit bus
- baseboard management
- Prior art date
Links
Images
Abstract
一種運算裝置,適於設置有基板管理控制器的伺服器。運算裝置包含第一積體電路匯流排、儲存單元、第二積體電路匯流排及第一寄存器。第一積體電路匯流排連接基板管理控制器。儲存單元連接第一積體電路匯流排且用以儲存運算裝置的韌體資料。第二積體電路匯流排連接基板管理控制器。第一寄存器連接第二積體電路匯流排與第一組通用輸入輸出接腳,且用於通過第一組通用輸入輸出接腳取得並儲存第一系統裝置的第一狀態訊息。基板管理控制器通過第一積體電路匯流排將韌體資料寫入儲存單元,且通過第二積體電路匯流排讀取所述的第一狀態訊息。
Description
本發明係關於一種運算裝置與其運作方法,特別是一種應用積體電路匯流排的運算裝置與運作方法。
一般來說,伺服器內的運算裝置,例如複雜可程式邏輯裝置(Complex Programmable Logic Device, CPLD),係需要將其對應的韌體資料燒錄至裝置中才可以正常運行。常見的韌體資料燒錄方式係透過廠商所提供的燒錄器、伺服器內的基板管理控制器(BMC)模擬JTAG接口燒錄或是另外增加切換開關,以實現點對點的架構。然而,上述的韌體燒錄方式會大量地占用基板管理控制器的資源,例如通用輸入輸出(GPIO)接腳等。
除此之外,傳統伺服器內的運算裝置的所使用的韌體版本及伺服器內的其他系統裝置的各項運行狀態的資訊無法直接通過運算裝置來取得,進而導致不易確認運算裝置的版本是否正確,且不利於執行系統裝置的除錯流程。因此,如何僅利用少量資源便可將必要的韌體資料燒錄至運算裝置,且可通過運算裝置取得其版本資訊與其他系統裝置的狀態資訊係為該相關領域的一重要課題。
本發明提供一種運算裝置與運作方法,可藉由積體電路匯流排的應用,實現伺服器內的運算裝置的韌體資料之燒錄,以減少運算裝置在進行韌體燒錄時所占用的資源,且一併實現運算裝置的版本與其他伺服器內部系統裝置的狀態資訊讀取。
依據本發明之一實施例揭露一種運算裝置,適於設置有基板管理控制器的伺服器。所述的運算裝置包含第一積體電路匯流排、儲存單元、第二積體電路匯流排與第一寄存器。第一積體電路匯流排連接基板管理控制器。儲存單元連接第一積體電路匯流排。所述的儲存單元用以儲存運算裝置的韌體資料。第二積體電路匯流排連接基板管理控制器。第一寄存器連接第二積體電路匯流排與第一組通用輸入輸出接腳。所述的第一寄存器用於通過第一組通用輸入輸出接腳取得並儲存關聯於第一系統裝置的第一狀態訊息。運算裝置用於接收來自基板管理控制器的燒錄指令,以供基板管理控制器通過第一積體電路匯流排將韌體資料寫入儲存單元,且運算裝置用於接收來自基板管理控制器的讀取指令,以供基板管理控制器通過第二積體電路匯流排讀取第一寄存器中的第一狀態訊息。於一實施例中,所述的運算裝置具有版本資訊,其儲存於第一寄存器,基板管理控制器通過第二積體電路匯流排讀取第一寄存器內的版本資訊。
依據本發明之一實施例揭露一種運算裝置,適於設置有基板管理控制器的伺服器。所述的運算裝置包含第一積體電路匯流排及儲存單元。第一積體電路匯流排連接基板管理控制器。儲存單元連接第一積體電路匯流排。所述的儲存單元用以儲存運算裝置的韌體資料。基板管理控制器用以依據燒錄指令將韌體資料寫入儲存單元。當運算裝置依據儲存單元中的韌體資料開始運行時,於運算裝置中,第二積體電路匯流排經編寫而形成且寄存器被定義。第二積體電路匯流排分別連接基板管理控制器與寄存器。寄存器通過一組通用輸入輸出接腳,以取得並儲存關聯於系統裝置的狀態訊息,且運算裝置用於接收來自基板管理控制器的讀取指令,以供基板管理控制器通過第二積體電路匯流排讀取寄存器中的狀態訊息。
依據本發明之一實施例揭露一種運作方法,適於運算裝置與設置有基板管理控制器的伺服器。所述的運算裝置包含第一積體電路匯流排,連接基板管理控制器。運作方法包含下列步驟:依據基板管理控制器的一燒錄指令,將運算裝置的韌體資料通過第一積體電路匯流排寫入運算裝置的儲存單元;當韌體資料寫入至運算裝置的儲存單元而使運算裝置開始運行時,於運算裝置中編寫而形成第二積體電路匯流排,且定義寄存器。所述的寄存器用以儲存系統裝置的狀態訊息。運算裝置用於接收基板管理控制器的讀取指令,以供基板管理控制器通過第二積體電路匯流排讀取寄存器中的狀態訊息,且運算裝置用以接收基板管理控制器的控制指令,以供基板管理控制器通過第二積體電路匯流排控制系統裝置的電位。
綜合以上所述,本發明所提供的運算裝置與運作方法,係藉由將積體電路匯流排應用於運算裝置,以實現伺服器內的運算裝置的韌體資料之燒錄,而達到減少運算裝置在進行韌體燒錄時所占用的資源的目的。除此之外,更可以通過所述的積體電路匯流排,實現運算裝置的版本與其他伺服器內部系統裝置的狀態資訊讀取,以達成運算裝置的版本之確認,以及輔助系統裝置的除錯流程的執行。
以下在實施方式中詳細敘述本發明之詳細特徵以及優點,其內容足以使任何熟習相關技藝者了解本發明之技術內容並據以實施,且根據本說明書所揭露之內容、申請專利範圍及圖式,任何熟習相關技藝者可輕易地理解本發明相關之目的及優點。以下之實施例係進一步詳細說明本發明之觀點,但非以任何觀點限制本發明之範疇。
請參照圖1,圖1係依據本發明之一實施例所繪示之伺服器與其客戶端的方塊示意圖。如圖1所示,伺服器1包含運算裝置10、基板管理控制器12及第一系統裝置14。運算裝置10包含第一積體電路匯流排101、儲存單元102、第二積體電路匯流排103及第一寄存器104。第一積體電路匯流排101連接基板管理控制器12。儲存單元102連接第一積體電路匯流排101。儲存單元102用以儲存運算裝置10的韌體資料FR。於實務上,運算裝置10可以係為複雜可程式邏輯裝置(Complex Programmable Logic Device, CPLD),需要安裝特定的韌體資料才可使其運行。而所述的韌體資料FR通常係以燒錄的方式寫入複雜可程式邏輯裝置並儲存於其儲存單元。所述的儲存單元102可以係為具有資料儲存功能的記憶體(memory)。於一個例子中,儲存單元102與第一寄存器104均位於運算裝置10的同一儲存媒介。於另一個例子中,儲存單元102與第一寄存器104可以係分別位於運算裝置10的不同儲存媒介。
第二積體電路匯流排103連接基板管理控制器12。第一寄存器104連接第二積體電路匯流排103與第一組通用輸入輸出接腳PN1。第一寄存器104用於通過第一組通用輸入輸出接腳PN1取得並儲存關聯於第一系統裝置14的第一狀態訊息。於實務上,第一系統裝置14可係為伺服器1內部所設置的系統電源,但本發明不以此為限。
於圖1的實施例中,運算裝置10係用於接收來自基板管理控制器12的燒錄指令CMD1,用以供基板管理控制器12通過第一積體電路匯流排101將韌體資料FR寫入儲存單元102。具體來說,當使用者欲將韌體資料FR燒錄至運算裝置10時,可以透過基板管理控制器12下達燒錄指令CMD1,使運算裝置10接收燒錄指令CMD1。接著,運算裝置10所需的韌體資料FR便可以通過第一積體電路匯流排101傳送至運算裝置10並儲存於儲存單元102。於實務上,基板管理控制器12可依據實際需求耦接多個所述的運算裝置。由於積體電路匯流排所具有之通訊架構係基於地址(address)進行資料的傳遞,因此僅需利用少數的接腳(pin),便可以達到多個運算裝置的韌體燒錄,從而顯著地減少基板管理控制器的資源佔用。除此之外,由於本發明的運算裝置所提供之燒錄方式所使用的燒錄檔案文件的大小遠小於既有的JTAG燒錄方式所使用的燒錄檔案文件的大小,因此使用本發明之運算裝置的架構進行燒錄的速度明顯優於現有的JTAG燒錄接口。
另一方面,運算裝置10更可用於接收來自基板管理控制器12的讀取指令CMD2,以供基板管理控制器12通過第二積體電路匯流排103讀取第一寄存器104中的第一狀態訊息ST1。具體來說,當使用者欲得知伺服器1內部的第一系統裝置14的相關運行狀態(第一狀態訊息)時,可以透過基板管理控制器12下達讀取指令CMD2,使運算裝置10接收讀取指令CMD2。接著,第一寄存器104便可依據讀取指令CMD2,通過第一組通用輸入輸出接腳PN1,獲取並儲存第一系統裝置14的相關運行狀態資訊(第一狀態訊息)。接著,基板管理控制器12便可以通過第二積體電路匯流排103讀取第一系統裝置14的第一狀態訊息。於一實施例中,所述的第一狀態訊息ST1可以係為系統電源的電源資訊或溫度狀態資訊等。於實際的操作上,第一狀態訊息ST1可以係以電位的方式呈現。基板管理控制器12可透過第二積體電路匯流排103訪問於第一寄存器10以得知所儲存的第一狀態訊息ST1的電位高低,進而判斷第一系統裝置14的運行是否正常。舉例來說,假設第一系統裝置14的運行有異常時,第一狀態訊息ST1係呈現低電位狀態。當基板管理控制器12自第一寄存器10讀取到的第一狀態訊息ST1的係為低電位時,便可藉此判斷第一系統裝置14的運行有異常,進而達到系統裝置除錯(debug)的便利性。
於一實施例中,運算裝置10更可用於接收來自基板管理控制器12的控制指令CMD3,以供基板管理控制器12通過第二積體電路匯流排103控制第一系統裝置14的電位。於實務上,第一系統裝置14具有其對應的電位,基板管理控制器12可透過第二積體電路匯流排103,下達控制指令CMD3而使第一系統裝置14的電位依據所述的控制指令CMD3進行切換。於一實施例中,運算裝置10具有版本資訊VR,其儲存於第一寄存器104。基板管理控制器12可通過第二積體電路匯流排103讀取第一寄存器104內的版本資訊VR。換言之,藉由本發明所提供之運算裝置,可以有效率地確認運算裝置10的版本係為何種版本,進而有助於版本的認證以及日後的版本升級。
又如圖1所示,於一實施例中,伺服器1的基板管理控制器12通過乙太網路INT與客戶端30連接。所述的燒錄指令CMD1與韌體資料FR係來自於客戶端30。更具體來說,使用者可從客戶端30下達燒錄指令CMD1並使韌體資料FR通過乙太網路INT傳送至基板管理控制器12。如此一來,便可以實現運算裝置10的遠端韌體燒錄。
請參照圖2,圖2係依據本發明之另一實施例所繪示的伺服器與其客戶端的方塊示意圖。相仿於圖1的實施例,於圖2的伺服器2通過乙太網路INT連接客戶端40,且伺服器2包含運算裝置20、基板管理控制器22及第一系統裝置24。而運算裝置20包含第一積體電路匯流排201、儲存單元202、第二積體電路匯流排203及第一寄存器204。圖2的運算裝置20的運作方式與圖1的運算裝置10的運作方式係為類似的。惟圖1與圖2不同之處在於圖2的運算裝置20更包含有第三積體電路匯流排205及第二寄存器206。第三積體電路匯流排205連接基板管理控制器22。第二寄存器206連接第三積體電路匯流排205且連接不同於第一組通用輸入輸出接腳QN1的第二組通用輸入輸出接腳QN2。第二寄存器206用於通過第二組通用輸入輸出接腳QN2取得並儲存關聯於第二系統裝置26的第二狀態訊息ST2。
運算裝置20用於接收來自基板管理控制器22的另一讀取指令CMD3,以供基板管理控制器22通過第三積體電路匯流排205讀取第二寄存器206中的第二狀態訊息ST2,且運算裝置20亦可用於接收來自基板管理控制器22的另一控制指令CMD3,以供基板管理控制器22通過第三積體電路匯流排205控制第二系統裝置26的電位。於此實施例中,運算裝置20包含有二個寄存器,但本發明不以此為限。於另一實施例中,本發明的運算裝置可包含三個以上的寄存器,藉以控制伺服器內更多的系統裝置及讀取其系統狀態訊息。
請參照圖3,圖3係依據本發明之另一實施例所繪示的伺服器與其客戶端的方塊示意圖。如圖3所示,伺服器5通過乙太網路INT連接客戶端60,且伺服器5包含有運算裝置50及基板管理控制器52。運算裝置50包含第一積體電路匯流排501及儲存單元502。第一積體電路匯流排501連接基板管理控制器52。儲存單元502連接第一積體電路匯流排501。儲存單元502用以儲存運算裝置50的韌體資料FR。基板管理控制器52用以依據燒錄指令CMD1,將韌體資料FR寫入儲存單元502。當運算裝置50依據儲存單元502中的韌體資料FR開始運行時,在運算裝置50中第二積體電路匯流排503經編寫而形成且寄存器504被定義。
更具體來說,與前述圖1與圖2的實施例不同之處在於:圖3的實施例中,一開始運算裝置50僅包含有第一積體電路匯流排501及儲存單元502。而在運算裝置50的韌體資料FR被寫入至運算裝置50並儲存於儲存單元502後,運算裝置50便依據韌體資料FR而開始運行。此時,使用者可以藉由編寫第二積體電路匯流排503,以實現積體電路匯流排(inter-integrated circuit, I2
C)的通訊協定。並且於運算裝置50當中額外定義一寄存器504。第二積體電路匯流排503分別連接基板管理控制器52與所定義的寄存器504。寄存器504通過一組通用輸入輸出接腳RN1,以取得並儲存關聯於系統裝置54的狀態訊息ST。運算裝置50用於接收來自基板管理控制器52的讀取指令CMD2,以供基板管理控制器52通過第二積體電路匯流排503讀取寄存器504中的狀態訊息。於一個例子中,儲存單元502與第一寄存器504均位於運算裝置50的同一儲存媒介。於另一個例子中,儲存單元502與第一寄存器504可以係分別位於運算裝置50的不同儲存媒介。
請一併參照圖3與圖4,圖4係依據本發明之一實施例所繪示的運作方法的方法流程圖,其適於圖3的伺服器5內的運算裝置50與基板管理控制器52。如圖4所示,於步驟S401中,依據基板管理控制器52的燒錄指令CMD1,將運算裝置50的韌體資料FR通過第一積體電路匯流排501寫入運算裝置50的儲存單元501。接著,於步驟S403中,當韌體資料FR寫入至運算裝置50的儲存單元501而使運算裝置50開始運行時,於運算裝置50中編寫而形成第二積體電路匯流排503且定義寄存器504。寄存器504用以儲存系統裝置54的狀態訊息ST。運算裝置50可用於接收基板管理控制器52的讀取指令CMD2,以供基板管理控制器52通過該第二積體電路匯流排503讀取寄存器504中的狀態訊息ST。另一方面,運算裝置50可用於接收基板管理控制器52的控制指令CMD3,以供基板管理控制器52通過第二積體電路匯流排503控制系統裝置54的電位。
綜合以上所述,本發明所提供的運算裝置與運作方法,係藉由將積體電路匯流排應用於運算裝置,基於積體電路匯流排以位址(address)區分的傳輸架構實現伺服器內的運算裝置的韌體資料之燒錄,從而達到減少運算裝置在進行韌體燒錄時所占用的資源的目的且提升燒錄的速度。除此之外,更可以通過所述的積體電路匯流排,實現運算裝置的版本與其他伺服器內部系統裝置的狀態資訊讀取,以達成運算裝置的版本之確認,以及輔助系統裝置的除錯流程的執行。
雖然本發明以前述之實施例揭露如上,然其並非用以限定本發明。在不脫離本發明之精神和範圍內,所為之更動與潤飾,均屬本發明之專利保護範圍。關於本發明所界定之保護範圍請參考所附之申請專利範圍。
1、2、5‧‧‧伺服器10、20、50‧‧‧運算裝置101、201、501‧‧‧第一積體電路匯流排103、203、503‧‧‧第二積體電路匯流排205‧‧‧第三積體電路匯流排102、202、502‧‧‧儲存單元104、204‧‧‧第一寄存器206‧‧‧第二寄存器504‧‧‧寄存器12、22、52‧‧‧基板管理控制器PN1、 QN1‧‧‧第一組通用輸入輸出接腳QN2‧‧‧第二組通用輸入輸出接腳RN1‧‧‧通用輸入輸出接腳14、24‧‧‧第一系統裝置26‧‧‧第二系統裝置54‧‧‧系統裝置30、40、60‧‧‧客戶端INT‧‧‧乙太網路FR‧‧‧韌體資料VR‧‧‧版本資訊ST1‧‧‧第一狀態訊息ST2‧‧‧第二狀態訊息ST‧‧‧狀態訊息CMD1‧‧‧燒錄指令CMD2‧‧‧讀取指令CMD3‧‧‧控制指令
圖1係依據本發明之一實施例所繪示之伺服器與其客戶端的方塊示意圖。 圖2係依據本發明之另一實施例所繪示的伺服器與其客戶端的方塊示意圖。 圖3係依據本發明之另一實施例所繪示的伺服器與其客戶端的方塊示意圖。 圖4係依據本發明之一實施例所繪示的運作方法的方法流程圖。
1‧‧‧伺服器
14‧‧‧第一系統裝置
10‧‧‧運算裝置
30‧‧‧客戶端
101‧‧‧第一積體電路匯流排
PN1‧‧‧第一組通用輸入輸出接腳
103‧‧‧第二積體電路匯流排
INT‧‧‧乙太網路
102‧‧‧儲存單元
FR‧‧‧韌體資料
104‧‧‧第一寄存器
VR‧‧‧版本資訊
12‧‧‧基板管理控制器
ST1‧‧‧第一狀態訊息
CMD1‧‧‧燒錄指令
CMD2‧‧‧讀取指令
CMD3‧‧‧控制指令
Claims (10)
- 一種運算裝置,適於設置有一基板管理控制器(Baseboard Management Controller, BMC)的伺服器,該運算裝置包含:一第一積體電路匯流排,連接該基板管理控制器;一儲存單元,連接該第一積體電路匯流排,該儲存單元用以儲存該運算裝置的一韌體資料;一第二積體電路匯流排,連接該基板管理控制器;以及一第一寄存器,連接該第二積體電路匯流排與一第一組通用輸入輸出接腳,該第一寄存器用於通過該第一組通用輸入輸出接腳取得並儲存關聯於一第一系統裝置的一第一狀態訊息;其中,該運算裝置用於接收來自該基板管理控制器的一燒錄指令,以供該基板管理控制器通過該第一積體電路匯流排將該韌體資料寫入該儲存單元,且該運算裝置用於接收來自該基板管理控制器的一讀取指令,以供該基板管理控制器通過該第二積體電路匯流排讀取該第一寄存器中的該第一狀態訊息。
- 如請求項1所述的運算裝置,其中該運算裝置具有一版本資訊,該版本資訊儲存於該第一寄存器,該基板管理控制器通過該第二積體電路匯流排讀取該第一寄存器內的該版本資訊。
- 如請求項1所述的運算裝置,其中該燒錄指令與該韌體資料係來自於該基板管理控制器所連接的一客戶端,且該客戶端係通過一乙太網路與該基板管理控制器連接,使該燒錄指令與該韌體資料通過該乙太網路被傳送至該基板管理控制器。
- 如請求項1所述的運算裝置,其中該運算裝置用於接收來自該基板管理控制器的一控制指令,以供該基板管理控制器通過該第二積體電路匯流排控制該第一系統裝置的電位。
- 如請求項1所述的運算裝置,其中該儲存單元與該第一寄存器均位於該運算裝置的同一儲存媒介。
- 如請求項1所述的運算裝置,其中該第一狀態訊息包含該第一系統裝置的電源資訊或溫度狀態資訊至少其中之一。
- 如請求項1所述的運算裝置,更包含:一第三積體電路匯流排,連接該基板管理控制器;以及一第二寄存器,連接該第三積體電路匯流排與一第二組通用輸入輸出接腳,該第二寄存器用於通過該第二組通用輸入輸出接腳取得並儲存關聯於一第二系統裝置的一第二狀態訊息;其中,該運算裝置用於接收來自該基板管理控制器的一另一讀取指令,以供該基板管理控制器通過該第三積體電路匯流排讀取該第二寄存器中的該第二狀態訊息,且該運算裝置用以接收來自該基板管理控制器的一另一控制指令,以供該基板管理控制器通過該第三積體電路匯流排控制該第二系統裝置的電位。
- 一種運算裝置,適於設置有一基板管理控制器的伺服器,該運算裝置包含:一第一積體電路匯流排,連接該基板管理控制器;以及一儲存單元,連接該第一積體電路匯流排,該儲存單元用以儲存該運算裝置的一韌體資料,該基板管理控制器用以依據一燒錄指令,將該韌體資料寫入該儲存單元,當該運算裝置依據該儲存單元中的該韌體資料開始運行時,於該運算裝置中,一第二積體電路匯流排經編寫而形成且一寄存器被定義,該第二積體電路匯流排分別連接該基板管理控制器與該寄存器;其中該寄存器通過一組通用輸入輸出接腳,以取得並儲存關聯於一系統裝置的一狀態訊息,且該運算裝置用於接收來自該基板管理控制器的一讀取指令,以供該基板管理控制器通過該第二積體電路匯流排讀取該寄存器中的該狀態訊息。
- 如請求項8所述的運算裝置,其中該儲存單元與該寄存器均位於該運算裝置的同一儲存媒介。
- 一種運作方法,適於一運算裝置與設置有一基板管理控制器的伺服器,該運算裝置包含一第一積體電路匯流排,連接該基板管理控制器,該運作方法包含:依據該基板管理控制器的一燒錄指令,將該運算裝置的一韌體資料通過該第一積體電路匯流排寫入該運算裝置的一儲存單元;以及當該韌體資料寫入至該運算裝置的該儲存單元而使該運算裝置開始運行時,於該運算裝置中編寫而形成一第二積體電路匯流排,且定義一寄存器,該寄存器用以儲存一系統裝置的一狀態訊息;其中,該運算裝置用於接收該基板管理控制器的一讀取指令,以供該基板管理控制器通過該第二積體電路匯流排讀取該寄存器中的該狀態訊息,且該運算裝置用於接收該基板管理控制器的一控制指令,以供該基板管理控制器通過該第二積體電路匯流排控制該系統裝置的電位。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW106120260A TWI739853B (zh) | 2017-06-16 | 2017-06-16 | 運算裝置與運作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW106120260A TWI739853B (zh) | 2017-06-16 | 2017-06-16 | 運算裝置與運作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201905720A TW201905720A (zh) | 2019-02-01 |
TWI739853B true TWI739853B (zh) | 2021-09-21 |
Family
ID=66213163
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW106120260A TWI739853B (zh) | 2017-06-16 | 2017-06-16 | 運算裝置與運作方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI739853B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113760335B (zh) * | 2020-06-02 | 2023-07-18 | 佛山市顺德区顺达电脑厂有限公司 | 服务器装置及其避免韧体无法再次更新之方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201220076A (en) * | 2010-11-03 | 2012-05-16 | Inventec Corp | A method for obtaining a status signal of a storage device using a Baseboard Management Controller |
CN104050006A (zh) * | 2014-07-02 | 2014-09-17 | 曙光信息产业(北京)有限公司 | 一种fpga的更新系统及其更新方法 |
TW201500931A (zh) * | 2013-06-26 | 2015-01-01 | Inventec Corp | 多工切換裝置及其切換方法 |
TW201516666A (zh) * | 2013-09-11 | 2015-05-01 | Hon Hai Prec Ind Co Ltd | 電腦狀態監控系統 |
CN204347812U (zh) * | 2014-12-30 | 2015-05-20 | 上海师范大学 | 一种基于fpga的服务器存储电路 |
-
2017
- 2017-06-16 TW TW106120260A patent/TWI739853B/zh active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201220076A (en) * | 2010-11-03 | 2012-05-16 | Inventec Corp | A method for obtaining a status signal of a storage device using a Baseboard Management Controller |
TW201500931A (zh) * | 2013-06-26 | 2015-01-01 | Inventec Corp | 多工切換裝置及其切換方法 |
TW201516666A (zh) * | 2013-09-11 | 2015-05-01 | Hon Hai Prec Ind Co Ltd | 電腦狀態監控系統 |
CN104050006A (zh) * | 2014-07-02 | 2014-09-17 | 曙光信息产业(北京)有限公司 | 一种fpga的更新系统及其更新方法 |
CN204347812U (zh) * | 2014-12-30 | 2015-05-20 | 上海师范大学 | 一种基于fpga的服务器存储电路 |
Also Published As
Publication number | Publication date |
---|---|
TW201905720A (zh) | 2019-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107273245B (zh) | 运算装置与运作方法 | |
TWI588837B (zh) | 具除錯控制器的系統單晶片及其操作方法 | |
WO2016106935A1 (zh) | 一种闪存控制器和闪存控制器的控制方法 | |
TW201341811A (zh) | 主機板測試裝置及其轉接模組 | |
US10509750B2 (en) | System and method for controlling multi-function pins in management controller stack | |
US10990544B2 (en) | PCIE root complex message interrupt generation method using endpoint | |
US20180018189A1 (en) | Platform simulation for management controller development projects | |
CN111813731A (zh) | 一种内存信息的读取方法、装置、服务器及介质 | |
TW201633129A (zh) | 用於在多核心微控制器中產生跨核心斷點之系統及方法 | |
CN110765032A (zh) | 基于系统管理总线接口对i2c存储器进行读写的方法 | |
CN107315449B (zh) | 计算机设备、读取时间的方法和写入时间的方法 | |
TWI739853B (zh) | 運算裝置與運作方法 | |
JP5153670B2 (ja) | 診断装置、診断方法および試験装置 | |
TW201344444A (zh) | 主機板及應用於該主機板的資料處理方法 | |
WO2019092849A1 (ja) | シミュレーション装置、シミュレーション方法およびシミュレーションプログラム | |
TWI749658B (zh) | 具自動更新韌體功能的usb集線裝置及具有該usb集線裝置的主機系統 | |
US20200272366A1 (en) | Semiconductor Device and Debug System | |
JP2005234617A (ja) | マルチプロセッサデバッガおよびデバッグ方法 | |
TWI815725B (zh) | 電腦系統 | |
CN113626885B (zh) | Mcu多源写操作控制方法、系统、终端及存储介质 | |
US11768788B2 (en) | Bus endpoint isolation | |
TWI715294B (zh) | 基於系統管理匯流排界面對i2c記憶體進行讀寫的方法 | |
JP6810962B2 (ja) | データ処理装置、データ転送装置、データ処理方法、及びデータ転送プログラム | |
JP2008293468A (ja) | マザーボードの製造方法 | |
TW202107293A (zh) | 自動配置PCIe插槽的BIOS及其方法 |