JP2008293468A - マザーボードの製造方法 - Google Patents

マザーボードの製造方法 Download PDF

Info

Publication number
JP2008293468A
JP2008293468A JP2007269790A JP2007269790A JP2008293468A JP 2008293468 A JP2008293468 A JP 2008293468A JP 2007269790 A JP2007269790 A JP 2007269790A JP 2007269790 A JP2007269790 A JP 2007269790A JP 2008293468 A JP2008293468 A JP 2008293468A
Authority
JP
Japan
Prior art keywords
motherboard
program
bios
memory
nonvolatile memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007269790A
Other languages
English (en)
Inventor
Tatsuya Kakishita
達哉 垣下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2007269790A priority Critical patent/JP2008293468A/ja
Publication of JP2008293468A publication Critical patent/JP2008293468A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Stored Programmes (AREA)

Abstract

【課題】基板の配線パターンとシステムBIOSをそれぞれコピーして組み合わせても、マザーボードとしての動作を不能とすることにより、マザーボードの不正なコピーを防止する。
【解決手段】マザーボード10上に電池6でバックアップされるBBメモリ7を設け、製品の試験工程でこのBBメモリ7に固有のデータを書き込み、その後、BIOS格納用のEEPROM5の内容を、製品BIOSに更新して出荷する。製品BIOSは、起動時にBBメモリ7の内容が固有データであることが確認されたときに動作を続けるようにしている。従って、単にマザーボード10の配線パターンとEEPROM5の製品BIOSをコピーしただけでは、BBメモリ7に固有のデータが保持されていないので、正常な動作が行われない。
【選択図】図1

Description

本発明は、パーソナルコンピュータのマザーボードのコピー防止技術に関するものである。
パーソナルコンピュータの電子回路基板として広く使用されているPC/AT互換マザーボードは、CPU(Central Processing Unit)やメインメモリ等を搭載するためのソケットやコネクタ及び各種のデータ転送を制御するチップセットと呼ばれるLSI(Large Scale Integration)等が実装された基板部と、EEPROM(Electrically Erasable Programmable Read Only Memory)に格納されたシステムBIOS(Basic Input/Output System)と呼ばれる基本入出力制御プログラムで構成されている。システムBIOSは、基板部やそれに接続されている周辺機器等との間での基本的な入出力動作を行うためのプログラムで、電源が投入されたときにCPUによって最初に実行され、ハードウエアのチェックを行うようになっている。
PC/AT互換マザーボードは、製品の設計(仕様及び構成)が公開されたオープンアーキテクチャであり、CPUやチップセット等のメーカーから公開された設計に基づいて誰でも互換機を生産することができるようになっている。
特開2001−222421号公報
なお、特許文献1には、BIOSの更新方法が記載されている。
しかしながら、公開された設計は基本的なものに限定されており、パーソナルコンピュータのメーカーでは、それぞれ独自の機能や性能を満たすマザーボードの開発を行っている。従って、時間と費用をかけて開発した技術を、そっくりコピーされてしまっては、甚大な損害を蒙るおそれがある。
ところが、マザーボードの基板部は解析すればコピー可能であり、システムBIOSも、特定のツールを使用すれば、プログラムファイルとして抽出することが可能である。従って、システムとしてのPC/AT互換マザーボードのコピー品の作成は容易であるのが現状である。更に、コピーされたマザーボードは、基板部のデザイン等の外見からは、本物との見分けができないということも問題である。
本発明は、基板部とシステムBIOSをそれぞれコピーして組み合わせても、マザーボードとしての動作ができないようにすることにより、コピーガードされたマザーボードの製造方法を提供することを目的としている。
本発明は、メインプロセッサ、メインメモリ、入出力インタフェース及びBIOSを記憶するEEPROMを搭載するマザーボードの製造方法を、次のような処理で構成している。
先ず、マザーボードに電池で記憶内容を保持する読み書き可能な揮発性メモリを設ける。次に、通常のBIOSに加え、予め定められた固定データを前記揮発性メモリに書き込む書込プログラムを、前記EEPROMに書き込む。そして、前記プログラムが書き込まれたEEPROMを前記マザーボードに搭載する。
更に、前記EEPROMのプログラムに従って前記揮発性メモリに前記固定データを書き込む。その後、前記マザーボードに搭載された不揮発性メモリの書込プログラムを、前記揮発性メモリを読み出してその読み出した内容が前記固定データに一致しているときは予め定められた処理を行い、一致していないときは動作を停止する読出確認プログラムに変更する。
本発明では、マザーボード上に電池で記憶内容を保持する揮発性メモリを設け、試験用のBIOSでこの揮発性メモリに固定データを書き込み、製品用のBIOSによって揮発性メモリの内容が固定データであることが確認されたときに動作を続けるようにしている。従って、この方法で製造されたマザーボードは、単にマザーボードの基板部のパターンと製品用のBIOSをコピーしただけでは揮発性メモリに固定データが書き込まれていないので正常な動作が行われず、不法コピーによる損害の発生を防止できるという効果がある。
この発明の前記並びにその他の目的と新規な特徴は、次の好ましい実施例の説明を添付図面と照らし合わせて読むと、より完全に明らかになるであろう。但し、図面は、もっぱら解説のためのものであって、この発明の範囲を限定するものではない。
実施例1のマザーボードの製造方法は、マザーボードの製造、試験、出荷の工程におけるシステムBIOSによる処理で、不法にコピーされたマザーボードの動作を不能にさせる方法である。
図1は、本発明が適用されるマザーボードの概念図である。
このマザーボード10は、メインプロセッサであるCPU1、メインメモリ2、制御用のLSIであるチップセット3、各種の入出力インタフェース4、及びBIOSを記憶するEEPROM5に加えて、電池(BATT)6でバックアップされて記憶内容を保持する読み書き可能な揮発性のメモリ(以下、「BBメモリ」という)7等を備えているものとする。なお、この電池6は、一般的には時計LSI8の電源として使用されるものである。
また、EEPROM5に格納するシステムBIOSとしては、製造工程から試験工程の前半までの間に用いる初期BIOSと、試験工程の後半から出荷後まで用いる製品BIOSの2種類を準備する。
初期BIOSは、製造工程において空のEEPROMに書き込まれる制御プログラムで、従来通りの基本的な入出力制御処理に加えて、BBメモリ7に固有のデータを書き込む処理が追加されたものである。一方、製品BIOSは、試験工程でマザーボード上に搭載されたEEPROM内の初期BIOSに代えて書き込まれる制御プログラムである。この製品BIOSは、従来通りの基本的な入出力制御処理に加えて、動作開始時にBBメモリ7を読み出し、読み出した内容が固有のデータである場合に正常に動作を続け、固有データが確認できないときには動作を停止する処理が追加されている。
図2は、本発明の実施例1を示すマザーボードの製造方法の説明図である。以下、この図2に従って、実施例1のマザーボードの製造方法を説明する。
(1) ステップS1
EEPROM書込装置を用いて、空のEEPROM5に初期BIOSを書き込む。即ち、この初期BIOSには、基本的な入出力の制御を行う基本入出力制御プログラムと、予め定められた固定データをBBメモリ7に書き込む書込プログラムが含まれている。
(2) ステップS2
初期BIOSが格納されたEEPROM5を、マザーボード10に実装する。
(3) ステップS3
マザーボード10にCPU1やメインメモリ2を搭載すると共に、コネクタに試験に必要な周辺装置や試験装置を接続した後、電源を投入して初期BIOSを起動する。これにより、初期BIOSの書込プログラムにより、マザーボード10のBBメモリ7に固有のデータが書き込まれる。書き込まれたBBメモリ7の内容は、電池6で保持される。更に、その状態でマザーボード10の動作試験を行う。
(4) ステップS4
EEPROM5をマザーボード10に実装した状態で、その記憶内容を製品BIOSにアップデートする。このアップデートにより、EEPROM5中の書込プログラムは削除され、これに代えて、動作開始時にBBメモリ7を読み出し、読み出した内容が固有のデータである場合に正常に動作を続け、固有データが確認できないときには動作を停止する読出確認プログラムが追加される。なお、このようなBIOSのアップデートは、前記特許文献1にも記載されているように、従来から一般的に行われているものである。
(5) ステップS5
EEPROM5内の初期BIOSを製品BIOSにアップデートした後、マザーボード10を再起動する。これにより、製品BIOSが動作し、読出確認プログラムによってBBメモリ7の内容が固有のデータであるか否かがチェックされる。BBメモリ7は電池6でバックアップされているので、その内容はステップS3で書き込まれた固有データとなっている。従って、製品BIOSは、正常に動作を続ける。
(6) ステップS6
試験工程が完了すると、マザーボード10は、BBメモリ7が電池6でバックアップされ、EEPROM5には製品BIOSが格納された状態で出荷される。従って、このように正規に出荷されたマザーボード10に電源を入れて起動させると、BBメモリ7には固有のデータが保持されているので、製品BIOSは正常な動作を行う。
ここで、第3者が正常に動作する製品のマザーボード10を入手し、その基板の配線パターンとEEPROM内の製品BIOSをそっくりコピーした場合、ステップS1〜S3の処理が行われていない。このため、BBメモリに対する固有データの書き込みは行われていない。従って、製品BIOSによる固有のデータの確認ができず、マザーボードの動作は停止する。
以上のように、この実施例1のマザーボードの製造方法は、マザーボード10上に電池6でバックアップされるBBメモリ7を設け、試験工程でこのBBメモリ7に固有のデータを書き込み、製品BIOSによってBBメモリの内容が固有データであることが確認されたときに動作を続けるようにしている。従って、この方法で製造されたマザーボードは、単にマザーボードの基板の配線パターンと製品BIOSをコピーしただけでは正常な動作が行われないので、不法コピーによる損賠の発生を防止できるという利点がある。
実施例1は、初期BIOSがBBメモリに固有のデータを書き込み、それを製品BIOSでチェックする方法であったが、この実施例2のマザーボードの製造方法は、マザーボードの実装されたデバイスの製品識別番号をシステムBIOSによる処理でチェックすることにより、不法にコピーされたマザーボードの動作を不能にさせる方法である。
この実施例2が適用されるマザーボードは、LAN(Local Area Network)インタフェース等のように、製品識別番号がソフトウエアによって読み出し可能な状態で記録されたデバイスを備えているものとする。例えば、LANインタフェースでは、MAC(Media Access Control:媒体アクセス制御)アドレスと呼ばれるインターネット通信用の固有アドレスを有している。なお、LANインタフェースを制御するLANコントローラは、チップセット3に内蔵されている。
MACアドレスは、16進による上位6桁のベンダーIDと、下位6桁のシリアルIDで構成され、このベンダーIDは標準規格団体に申請した製造業者を示す固有の識別番号となっている。なお、シリアルIDは、ベンダーIDを割当てられた製造業者が、自社の製品を個別に識別するために自由に使用できる番号である。MACアドレスは、通常、LANインタフェース等に実装されたEEPROMに、製品毎に書き込まれるようになっている。
また、システムBIOSとしては、製造工程から試験工程の前半までの間に用いる初期BIOSと、試験工程の後半から出荷後まで用いる製品BIOSの2種類を準備する。
初期BIOSは、製造工程において空のEEPROMに書き込まれる制御プログラムで、従来のシステムBIOSと同様のものである。即ち、実施例1のようなBBメモリに固有のデータを書き込む機能は有していない。一方、製品BIOSは、試験工程でマザーボード上に搭載されたEEPROM内の初期BIOSに代えて書き込まれる制御プログラムである。この製品BIOSは、従来通りの基本的な入出力制御処理に加えて、動作開始時にLANインタフェース等のMACアドレスを読み出し、読み出したMACアドレスの内のベンダーIDが予め定められたものである場合に正常に動作を続け、所定のベンダーIDが確認できないときには動作を停止する機能が含まれている。
図3は、本発明の実施例2を示すマザーボードの製造方法の説明図である。以下、この図3に従って、実施例2のマザーボードの製造方法を説明する。
(1) ステップS1
EEPROM書込装置を用いて、空のEEPROMに初期BIOSを書き込む。
(2) ステップS2
初期BIOSが格納されたEEPROMを、マザーボードに実装する。
(3) ステップS3
マザーボードにCPUやメインメモリを搭載すると共に、試験に必要な周辺装置や試験装置を接続した後、電源を投入して初期BIOSを起動し、マザーボードの動作試験を行う。更に、MACアドレス書き込みツールを用いて、LANインタフェースのEEPROMにMACアドレスを書き込む。
(4) ステップS4
初期BIOSが格納されたEEPROMをマザーボードに実装した状態で、その記憶内容を製品BIOSにアップデートする。即ち、このアップデートにより、BIOS用のEEPROMに、動作開始時にLANインタフェースのMACアドレスを読み出し、読み出したベンダーIDが所定のものである場合に正常に動作を続け、所定のベンダーIDが確認できないときには動作を停止する読出確認プログラムが追加される。
(5) ステップS5
EEPROM内の初期BIOSを製品BIOSにアップデートした後、マザーボードを再起動する。これにより、製品BIOSが動作し、LANインタフェースのMACアドレスを読み出して、ベンダーIDが所定のものであるか否かをチェックする。ベンダーIDは予め分かっているので、製品BIOSは正常に動作を続ける。
(6) ステップS6
試験工程が完了すると、マザーボードは、EEPROMに製品BIOSが格納された状態で出荷される。従って、このように正規に出荷されたマザーボードに電源を入れて起動させると、MACアドレスはLANインタフェースのEEPROMに保持されているので、製品BIOSは正常な動作を行う。
ここで、第3者が正常に動作する製品のマザーボードを入手し、その基板の配線パターンとEEPROM内の製品BIOSをそっくりコピーした場合、ステップS1〜S3の処理が行われていない。このため、正規のMACアドレスが設定されないので、製品BIOSによるベンダーIDの確認ができず、マザーボードの動作は停止する。
以上のように、この実施例2のマザーボードの製造方法は、マザーボード上にMACアドレスが設定されている場合に、製品BIOSによってベンダーIDが正規のものであることが確認されたときに動作を続けるようにしている。従って、単にマザーボードの配線パターンと製品BIOSをコピーしただけでは正常な動作が行われず、更に、LANインタフェースのMACアドレスまでもコピーした場合には、そのMACアドレスから不正な製品であることが直ちに判明する。これにより、不法コピーを抑制すると共に、不法コピーによる損賠の発生を防止できるという利点がある。
実施例2では、ベンダーIDの情報を有する製品BIOSによってLANインタフェースのMACアドレス(12桁)の内のベンダーID(6桁)をチェックするようにしているが、ベンダーIDのチェックのみでは十分とはいえない。この実施例3では、シリアルIDを含むMACアドレス全桁をチェック対象とするものである。
この実施例3が適用されるマザーボードは、実施例2と同様に、LANインタフェース等のように、例えばMACアドレス等の製品識別番号がソフトウエアによって読み出し可能な状態で記録されたデバイスを備えているものとする。
更に、システムBIOSを格納するEEPROMは、このシステムBIOSを格納するシステム領域と、マザーボードの個体情報等を格納するDMI(Desktop Management Interface)と呼ばれる管理領域を有している。なお、管理領域は、システム領域のシステムBIOSの内容を更新しても影響を受けないように構成され、この管理領域に、MACアドレス等の製品識別用の情報を格納するようにしている。
また、システムBIOSとしては、実施例2と同様に、製造工程から試験工程の前半までの間に用いる初期BIOSと、試験工程の後半から出荷後まで用いる製品BIOSの2種類を準備する。初期BIOSは、製造工程において空のEEPROMに書き込まれる制御プログラムで、実施例2の初期BIOSと同様のものである。
一方、製品BIOSは、試験工程でマザーボード上に搭載されたEEPROM内の初期BIOSに代えて書き込まれる制御プログラムである。この製品BIOSは、従来通りの基本的な入出力制御処理に加えて、動作開始時にLANインタフェース等のMACアドレスを読み出し、これをEEPROMの管理領域に格納されたMACアドレスと比較し、一致した場合に正常に動作を続け、一致しないときには動作を停止する機能が含まれている。
図4は、本発明の実施例3を示すマザーボードの製造方法の説明図である。以下、この図4に従って、実施例3のマザーボードの製造方法を説明する。
(1) ステップS1
EEPROM書込装置を用いて、空のEEPROMのシステム領域に初期BIOSを書き込む。
(2) ステップS2
初期BIOSが格納されたEEPROMを、マザーボードに実装する。
(3) ステップS3
マザーボードにCPUやメインメモリを搭載すると共に、試験に必要な周辺装置や試験装置を接続した後、電源を投入して初期BIOSを起動し、マザーボードの動作試験を行う。更に、MACアドレス書き込みツールを用いて、LANインタフェースのEEPROMにMACアドレスを書き込む。
(4) ステップS4
DMI書き込みツールを用いて、EEPROMの管理領域にLANインタフェースのEEPROMに書き込んだものと同じMACアドレスを書き込む。
(5) ステップS5
初期BIOSが格納されたEEPROMをマザーボードに実装した状態で、その記憶内容を製品BIOSにアップデートする。即ち、このアップデートにより、BIOS用のEEPROMに、動作開始時にLANインタフェースのMACアドレスを読み出し、読み出したMACアドレスがEEPROMの管理領域に格納されているMACアドレスと一致したときに正常に動作を続け、一致しないときには動作を停止する読出確認プログラムが追加される。
(6) ステップS6
EEPROM内の初期BIOSを製品BIOSにアップデートした後、マザーボードを再起動する。これにより、製品BIOSが動作し、LANインタフェースのMACアドレスを読み出して、管理領域に格納されているMACアドレスと同じであるか否かをチェックする。2つのMACアドレスは同一であるので、製品BIOSは正常に動作を続ける。
(7) ステップS7
試験工程が完了すると、マザーボードは、EEPROMに製品BIOSとMACアドレスが格納された状態で出荷される。従って、このように正規に出荷されたマザーボードに電源を入れて起動させると、EEPROM内のMACアドレスとLANインタフェースのEEPROMに保持されているMACアドレスは一致するので、製品BIOSは正常な動作を行う。
ここで、第3者が正常に動作する製品のマザーボードを入手し、その基板の配線パターンとEEPROM内の製品BIOSをそっくりコピーした場合、ステップS1〜S4の処理が行われていない。このため、正規のMACアドレスが設定されないので、製品BIOSによるMACアドレスの確認ができず、マザーボードの動作は停止する。
以上のように、この実施例3の方法で製造されたマザーボードは、マザーボード上にMACアドレスが設定されている場合に、製品BIOSによってそのMACアドレスが正規のものであることが確認されたときに動作を続けるようにしている。これにより、実施例2と同様の利点がある。
更に、MACアドレスを、システムBIOSを格納するEEPROMの管理領域(DMI)に格納しているので、製品BIOSをアップデータする場合にも格納したMACアドレスが影響を受けることがない。そのため、6桁のベンダーIDのみならず、6桁のシリアルIDを含むMACアドレス全桁(12桁)をチェック対象とすることができるので、より一層のコピー抑制効果を上げることができるという利点がある。
なお、本発明は、上記実施例に限定されず、種々の変形が可能である。この変形例としては、例えば、次のようなものがある。
(a) マザーボードは、PC/AT互換のものに限定されない。
(b) 実施例2,3では、製品識別番号としてMACアドレスを使用したが、その他のメーカーに固有の識別番号を用いることも可能である。
(c) 実施例3では、システムBIOS用のEEPROMに製品BIOSとMACアドレスを格納しているが、別々のEEPROMを用いても良い。
本発明が適用されるマザーボードの概念図である。 本発明の実施例1を示すマザーボードの製造方法の説明図である。 本発明の実施例2を示すマザーボードの製造方法の説明図である。 本発明の実施例3を示すマザーボードの製造方法の説明図である。
符号の説明
1 CPU
2 メインメモリ
3 チップセット
4 入出力インタフェース
5 EEPROM
6 電池
7 BBメモリ
10 マザーボード

Claims (4)

  1. メインプロセッサ、メインメモリ、入出力インタフェース及び基本入出力制御プログラムを記憶する電気的に書き換え可能な不揮発性メモリを搭載するマザーボードの製造方法であって、
    前記マザーボードに電池で記憶内容を保持する読み書き可能な揮発性メモリを設け、
    前記基本入出力制御プログラムに加え、予め定められた固定データを前記揮発性メモリに書き込む書込プログラムを、前記不揮発性メモリに書き込む処理と、
    前記基本入出力制御プログラムと前記書込プログラムが書き込まれた不揮発性メモリを前記マザーボードに搭載する処理と、
    前記不揮発性メモリの書込プログラムに従って前記揮発性メモリに前記固定データを書き込む処理と、
    前記マザーボードに搭載された不揮発性メモリの書込プログラムを、前記揮発性メモリを読み出してその読み出した内容が前記固定データに一致しているときは予め定められた処理を行い、一致していないときは動作を停止する読出確認プログラムに変更する処理とを、
    順次行うことを特徴とするマザーボードの製造方法。
  2. メインプロセッサ、メインメモリ、入出力インタフェース及び基本入出力制御プログラムを記憶する電気的に書き換え可能な不揮発性メモリを搭載するマザーボードの製造方法であって、
    前記マザーボードに製造業者を識別するための識別データをプログラムで読み出すことができるインタフェースを設け、
    前記基本入出力制御プログラムを前記不揮発性メモリに書き込む処理と、
    前記プログラムが書き込まれた不揮発性メモリを前記マザーボードに搭載する処理と、
    前記マザーボードに搭載された前記不揮発性メモリのプログラムに、前記識別データを読み出してその読み出した内容が予め定められた固定データに一致しているときは予め定められた処理を行い、一致していないときは動作を停止する読出確認プログラムを追加する処理とを、
    順次行うことを特徴とするマザーボードの製造方法。
  3. メインプロセッサ、メインメモリ、入出力インタフェース及び基本入出力制御プログラムと製品識別用の情報を記憶する電気的に書き換え可能な不揮発性メモリを搭載するマザーボードの製造方法であって、
    前記マザーボードにその製品を識別するための識別データをプログラムで読み出すことができるインタフェースを設け、
    前記基本入出力制御プログラムを前記不揮発性メモリに書き込む処理と、
    前記プログラムが書き込まれた不揮発性メモリを前記マザーボードに搭載する処理と、
    前記プログラムが書き込まれた不揮発性メモリの管理領域に、前記インタフェースと同じ識別データを書き込む処理と、
    前記マザーボードに搭載された前記不揮発性メモリのプログラムに、前記インタフェースから識別データを読み出してその読み出した内容が前記不揮発性メモリの管理領域に格納されている識別データと一致しているときは予め定められた処理を行い、一致していないときは動作を停止する読出確認プログラムを追加する処理とを、
    順次行うことを特徴とするマザーボードの製造方法。
  4. 前記識別データは、媒体アクセス制御(MAC)アドレスであることを特徴とする請求項3記載のマザーボードの製造方法。
JP2007269790A 2007-04-26 2007-10-17 マザーボードの製造方法 Withdrawn JP2008293468A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007269790A JP2008293468A (ja) 2007-04-26 2007-10-17 マザーボードの製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007116658 2007-04-26
JP2007269790A JP2008293468A (ja) 2007-04-26 2007-10-17 マザーボードの製造方法

Publications (1)

Publication Number Publication Date
JP2008293468A true JP2008293468A (ja) 2008-12-04

Family

ID=40168089

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007269790A Withdrawn JP2008293468A (ja) 2007-04-26 2007-10-17 マザーボードの製造方法

Country Status (1)

Country Link
JP (1) JP2008293468A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011165041A (ja) * 2010-02-12 2011-08-25 Mitsubishi Electric Corp 制御装置及び管理装置
JP2013512526A (ja) * 2009-12-21 2013-04-11 インテル・コーポレーション プロセッサスワップ無しという条件を検出するメカニズムおよびブート中の高速バスキャリブレーションの修正変更

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013512526A (ja) * 2009-12-21 2013-04-11 インテル・コーポレーション プロセッサスワップ無しという条件を検出するメカニズムおよびブート中の高速バスキャリブレーションの修正変更
JP2011165041A (ja) * 2010-02-12 2011-08-25 Mitsubishi Electric Corp 制御装置及び管理装置

Similar Documents

Publication Publication Date Title
US20080091874A1 (en) System and method for loading programs from hdd independent of operating system
US8751817B2 (en) Data processing apparatus and validity verification method
JP2012128643A (ja) メモリシステム
JP2008009721A (ja) 評価システム及びその評価方法
JP2009000348A (ja) 遊技機用チップ
CN107567629A (zh) 在可信执行环境容器中的动态固件模块加载器
US6405311B1 (en) Method for storing board revision
US20100115004A1 (en) Backup system that stores boot data file of embedded system in different strorage sections and method thereof
WO2018059565A1 (zh) 闪存数据的备份方法及系统
JP3376306B2 (ja) データ処理装置、そのデータ処理方法
CA2658634A1 (en) Controlled frequency core processor and method for starting-up said core processor in a programmed manner
JP2008262454A (ja) シンクライアント端末のソフトウェアアップデート方法およびシンクライアント端末ならびにシンクライアントシステム
JP2008293468A (ja) マザーボードの製造方法
KR20180066601A (ko) 메모리 시스템의 구동 방법
US20070171150A1 (en) Burning apparatus
US20070208929A1 (en) Device information managements systems and methods
JP6694145B2 (ja) 情報処理装置および管理プログラム
TWI739853B (zh) 運算裝置與運作方法
CN111258617A (zh) 一种电子设备
JP2000235483A (ja) 情報処理装置
US20010049794A1 (en) Write protection software for programmable chip
US20100023745A1 (en) Memorandum-presenting method and computer system using the same
US7069471B2 (en) System PROM integrity checker
WO2020183562A1 (ja) 正当性認証起動管理システム
JP7074291B2 (ja) 情報処理装置、情報処理方法及びプログラム

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20110104