CN115794702A - 接口转接装置、服务器系统和接口切换方法 - Google Patents

接口转接装置、服务器系统和接口切换方法 Download PDF

Info

Publication number
CN115794702A
CN115794702A CN202211399273.9A CN202211399273A CN115794702A CN 115794702 A CN115794702 A CN 115794702A CN 202211399273 A CN202211399273 A CN 202211399273A CN 115794702 A CN115794702 A CN 115794702A
Authority
CN
China
Prior art keywords
switching
unit
interface
logic
gpio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211399273.9A
Other languages
English (en)
Inventor
谭凌云
胡礼镇
陈争胜
孙帅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Yuxian Microelectronics Co ltd
Original Assignee
Shanghai Yuxian Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Yuxian Microelectronics Co ltd filed Critical Shanghai Yuxian Microelectronics Co ltd
Priority to CN202211399273.9A priority Critical patent/CN115794702A/zh
Publication of CN115794702A publication Critical patent/CN115794702A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Information Transfer Systems (AREA)

Abstract

本申请涉及一种接口转接装置，用于转接中央处理器的UART接口，包括：逻辑切换单元，包括多个第一端、两个第二端和第三端，所述逻辑切换单元的多个第一端分别用于与所述中央处理器的多个UART接口对应连接；切换控制单元，与所述逻辑切换单元的第三端连接，用于向所述逻辑切换单元发送切换信号；传输单元，包括基板管理控制器和串口连接器，所述基板管理控制器和串口连接器分别与所述逻辑切换单元的两个第二端对应连接；其中，所述逻辑切换单元用于根据接收到的所述切换信号选择性地将多个所述UART接口中的一个连通至所述基板管理控制器或所述串口连接器。由此可以减少基板管理控制器上的连接端口和串口连接器的数量，优化主板和串口连接器的使用效率。

Description

接口转接装置、服务器系统和接口切换方法
技术领域
本申请涉及服务器技术领域，特别是涉及一种接口转接装置、服务器系统和接口切换方法。
背景技术
随着服务器技术发展，陆续推出高性能的服务器，服务器主板上的UART接口数量不断增多，在实际应用中，通常会在机箱上留有与每一个UART接口连接的端口，但由于服务器主板和整机系统的空间有限，当机箱上关于UART接口的连接端口越多，主板和机箱的元器件布局受到的影响越大，会影响机箱对外其他重要接口的数量需求。此外，通过远程利用基板管理控制器对UART接口进行调试或通讯时，基板管理控制器上过多的连接端口同样会影响主板的空间布局。
发明内容
基于此，有必要针对现有技术中与UART接口连接的传输端口数量过多的问题提供一种接口转接装置、服务器系统和接口切换方法。
为了实现上述目的，本申请提供了一种接口转接装置，用于转接中央处理器的UART接口，包括：
逻辑切换单元，包括多个第一端、两个第二端和第三端，所述逻辑切换单元的多个第一端分别用于与所述中央处理器的多个UART接口对应连接；
切换控制单元，与所述逻辑切换单元的第三端连接，用于向所述逻辑切换单元发送切换信号；
传输单元，包括基板管理控制器和串口连接器，所述基板管理控制器和串口连接器分别与所述逻辑切换单元的两个第二端对应连接；
其中，所述逻辑切换单元用于根据接收到的所述切换信号选择性地将多个所述UART接口中的一个连通至所述基板管理控制器或所述串口连接器。
在其中一个实施例中，所述逻辑切换单元用于根据映射关系确定与接收到的所述切换信号对应的一个所述UART接口，并根据所述映射关系确定与所述切换信号对应的所述基板管理控制器或所述串口连接器。
在其中一个实施例中，所述逻辑切换单元包括2N-1个第一端和N个第三端；
所述切换控制单元包括N个第一GPIO发送端口，N个所述第一GPIO发送端口分别与所述逻辑切换单元的N个第三端对应连接，N个所述第一GPIO发送端口用于同步向所述逻辑切换单元传输信号以作为所述切换信号。
在其中一个实施例中，所述接口转接装置还包括：
N个按键，所述按键用于输出第一控制信号，所述第一控制信号的电平状态包括高电平和低电平；
其中，所述切换控制单元还包括N个第一GPIO接收端口，N个所述第一GPIO接收端口分别与N个所述第一GPIO发送端口对应连接，并分别与N个所述按键对应连接，所述切换控制单元用于接收来自各所述按键的第一控制信号，并将各所述第一控制信号作为所述切换信号传输至所述第一GPIO发送端口。
在其中一个实施例中，所述切换控制单元还包括：N个第二GPIO接收端口，N个所述第二GPIO接收端口分别与N个所述第一GPIO发送端口对应连接；
所述基板管理控制器包括：远程控制端口和N个第二GPIO发送端口，N个所述第二GPIO发送端口分别与N个所述第二GPIO接收端口对应连接，所述远程控制端口用于接收第二控制信号，并将所述第二控制信号经各所述第二GPIO发送端口传输至所述第二GPIO接收端口；
其中，所述切换控制单元还用于将各所述第二控制信号经所述第一GPIO发送端口输出以作为所述切换信号。
在其中一个实施例中，当所述切换控制单元包括第一GPIO接收端口且包括第二GPIO接收端口时，所述基板管理控制器还包括第三GPIO发送端口，所述基板管理控制器还用于经所述第三GPIO发送端口向所述切换控制单元发送选择信号，所述选择信号用于控制所述切换控制单元选择将所述第一控制信号和所述第二控制信号中的一个传输至所述逻辑切换单元。
在其中一个实施例中，当所述选择信号的电平状态为高电平时，所述选择信号用于控制所述切换控制单元将所述第一控制信号传输至所述逻辑切换单元；
当所述选择信号的电平状态为低电平时，所述选择信号用于控制所述切换控制单元将所述第二控制信号传输至所述逻辑切换单元。
本申请提供了一种服务器系统，包括：
中央处理器，所述中央处理器包括多个UART接口；
如上所述的接口转接装置，所述接口转接装置的逻辑切换单元的第一端的数量大于或等于所述UART接口的数量。
在其中一个实施例中，所述中央处理器的数量为多个，多个所述中央处理器的UART接口的数量之和小于或等于所述接口转接装置的逻辑切换单元的第一端的数量。
本申请还提供一种接口切换方法，应用于接口转接装置，所述接口转接装置包括逻辑切换单元、切换控制单元和传输单元，所述传输单元包括基板管理控制器和串口连接器，所述逻辑切换单元分别与所述切换控制单元、所述基板管理控制器和所述串口连接器连接，所述方法包括：
切换控制单元向逻辑切换单元发送切换信号；
所述逻辑切换单元根据所述切换信号选择性地将多个UART接口中的一个连通至基板管理控制器或串口连接器。
上述接口转接装置，通过切换控制单元向逻辑切换单元发送对应的切换信号，逻辑切换单元能够选择性地将多路UART接口的其中一路连通至基板管理控制器或串口连接器，也即，基板管理控制器通过一个端口就可以灵活地访问所有的UART接口，并且一个串口连接器也可以访问所有UART接口，避免各个UART接口单独接至多个传输端口的重复设计，减少了基板管理控制器上的连接端口和串口连接器的数量，优化主板和串口连接器的使用效率。
附图说明
为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为一实施例中提供的接口转接装置的结构示意图之一；
图2为一实施例中提供的接口转接装置的结构示意图之二；
图3为一实施例中提供的转接双CPU的接口转接装置的结构示意图；
图4为一实施例中提供的接口切换方法的流程示意图。
附图标记说明：
逻辑切换单元：101；切换控制单元：102；传输单元：103；基板管理控制器：104；串口连接器：105；电平转换芯片：106；管理网口：107。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本申请的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。同时，在本说明书中，术语“和/或”包括相关所列项目的任何及所有组合。
本申请实施例提供一种接口转接装置，用于转接中央处理器的UART接口。中央处理器(central processing unit，CPU)可以是基于ARM架构的处理器，其位于服务器主板上。由于CPU包括应用处理器(Application Processor，AP)、管理控制处理器(Managementcontrol processor，MCP)和系统控制处理器(System control processor，SCP)三大模块，各个模块都有各自的功能及对应的UART接口，所以CPU上存在多个UART接口用作内部各模块的调试接口或用作与外部设备通信的业务串口。
具体地，通用异步收发传输器(Universal Asynchronous Receiver/Transmitter，UART)内置于CPU，CPU通过数据总线将并行的数据发送到UART，UART获得并行数据后，在数据中添加起始位、奇偶校验位和停止位以创建数据包，再将数据包逐位串行输出，同理，UART还可以将串行数据转为并行数据，并传至CPU中进行处理。在服务器系统中，UART芯片具备多个UART接口，每个接口均可独立接收和发送数据，故UART接口的功能有：一是调试CPU，二是实现服务器与外部设备通信，三是基板管理控制器(BaseboardManagement Controller，BMC)将UART接口重定向至BMC的SOL功能，以对服务器进行远程监控管理。由于CPU的UART接口数量比较多，若是每个UART接口都单独接至对应的传输端口，则会大大影响机箱和基板管理控制器的器件布局，为了减少UART接口在机箱和基板管理控制器上的连接端口数量，有必要对UART接口的连接端口进行复用设计。
请参阅图1，本申请提供的接口转接装置包括：逻辑切换单元101、切换控制单元102和传输单元103。
逻辑切换单元101包括多个第一端、两个第二端和第三端，逻辑切换单元101的多个第一端分别用于与中央处理器的多个UART接口对应连接。
具体地，逻辑切换单元101可以是可编程逻辑器件，如CPLD芯片和FPGA芯片等，所述逻辑切换单元101的多个第一端与多个UART接口一一对应，用于整合统一和选择切换多路UART。
切换控制单元102与逻辑切换单元101的第三端连接，用于向逻辑切换单元101发送切换信号。该切换信号指向连接目标UART接口，逻辑切换单元101将接收到的切换信号翻译转换为不同的输出状态，各输出状态与各路UART接口对应，以此完成多个UART接口的择一连通。
传输单元103包括基板管理控制器104和串口连接器105，基板管理控制器104和串口连接器105分别与逻辑切换单元101的两个第二端对应连接；其中，逻辑切换单元101用于根据接收到的切换信号选择性地将多个UART接口中的一个连通至基板管理控制器104或串口连接器105。
可以理解，基板管理控制器104是安装在服务器主板上的芯片，它是一个独立的管理子系统，用于通过监视服务器系统的温度、风扇、电源和电压等，并做相应的调节工作，以保证服务器系统处于健康的状态，同时也可记录各种硬件的信息和日志记录，方便用户掌握服务器的工作状态，故基板管理控制器104可以通过连接UART接口，与CPU进行交互，满足管理和调试CPU的需求。所以，基板管理控制器104与逻辑切换单元101的其中一个第二端连接，当基板管理控制器104需要与目标UART接口连接时，切换控制单元102会向逻辑切换单元101发送对应的切换信号，逻辑切换单元101则根据该切换信号将目标UART接口接通至与基板管理控制器104连接的第二端，基板管理控制器104即可实现以一个连接端口访问CPU上所有的UART接口。
而串口连接器105包括但不限于DB9连接器和DB25连接器等，其外接至机箱后窗。通过所述串口连接器105，可以监控CPU上各类接口的输出，并将相关的调试信息通过接口在外部设备中显示出来，实现CPU与外部设备的通信。若是每一个UART接口都在机箱上留有一个串口连接器，一是会影响机箱上其他接口的布局，二是外部设备上通常只有一个接口，当与不同UART接口连接时需来回拔插，且连接时还需辨认具有相同功能的UART接口。因此，为避免在机箱上设计更多数量的串口连接器，将一个串口连接器105与逻辑切换单元101的另一个第二端连接，当串口连接器105需要与目标UART接口连接时，切换控制单元102向逻辑切换单元101发送对应的切换信号，逻辑切换单元101则根据该切换信号将目标UART接口连通至与该串口连接器105相连的第二端，即可实现用一个串口连接器105接通到CPU上所有的UART接口。
在上述示例中，通过切换控制单元向逻辑切换单元发送对应的切换信号，逻辑切换单元能够选择性地将多路UART接口的其中一路连通至基板管理控制器或串口连接器，也即，基板管理控制器通过一个端口就可以灵活地访问所有UART接口，并且一个串口连接器也可以访问所有UART接口，避免各个UART接口单独接至多个传输端口的重复设计，减少了基板管理控制器上连接端口和串口连接器的数量，优化主板和串口连接器的使用效率。
在一实施例中，逻辑切换单元101包括2N-1个第一端和N个第三端；切换控制单元102包括N个第一GPIO发送端口，N个第一GPIO发送端口分别与逻辑切换单元101的N个第三端对应连接，N个第一GPIO发送端口用于同步向逻辑切换单元101传输信号以作为切换信号。其中，切换控制单元102可以是选择开关芯片，其有很多通用输入输出端口(GeneralPurpose Input&Output，GPIO)，而GPIO引脚可用于输入或输出高逻辑或低逻辑准位。
可以理解，随着ARM技术发展，CPU上的UART接口越来越多，且为了提高服务器的运算性能，会设计多个CPU主板，故当一个或多个CPU主板上共有2N-1个UART接口时，在逻辑切换单元101上对应设有2N-1个第一端分别与各UART接口对应连接，同时切换控制单元102利用N个第一GPIO发送端口向逻辑切换单元101的N个第三端传输切换信号，逻辑切换单元101通过组合和解析N个第三端传入的信号以获取该信号对应的UART接口。故以2N-1代表所能支持UART接口的最大数量，适用更多CPU主板和UART接口数量的设计。
在一实施例中，接口转接装置还包括N个按键，具体请参考图2，所述按键用于输出第一控制信号，第一控制信号的电平状态包括高电平和低电平；其中，切换控制单元102还包括N个第一GPIO接收端口，N个第一GPIO接收端口分别与N个第一GPIO发送端口对应连接，并分别与N个按键对应连接。切换控制单元102用于接收来自各所述按键的第一控制信号，并将各所述第一控制信号作为切换信号传输至第一GPIO发送端口。
具体地，各所述按键设于机箱后面板，按键可以配置不同的电平信号经第一GPIO接收端口输送至第一GPIO发送端口，其中，不同的电平信号对应不同的二进制值，故各所述第一GPIO发送端口传递的二进制值作为切换信号发送给逻辑切换单元101，逻辑切换单元101则根据接收的二进制组合来获取目标UART接口，并将目标UART接口连通至对应的传输单元103。
在一实施例中，当逻辑切换单元101将目标UART接口通过一个第二端连接至串口连接器105时，所述第二端与串口连接器105之间设有电平转换芯片106，如RS232串口芯片，其可设于主板上，可以对UART接口传输的信号幅度进行变化，使UART接口输入的TTL电平信号转换为外部设备能够接受的RS232电平信号，或将外部设备输入给CPU的RS232电平信号转换成UART接口能够接受的TTL电平信号。
在一实施例中，逻辑切换单元101用于根据映射关系确定与接收到的切换信号对应的一个UART接口，并根据映射关系确定与切换信号对应的基板管理控制器104或所述串口连接器105。在其他实施例中，以两个CPU主板设计为例进行解释说明，具体如图3所示，双CPU主板可分别记为CPU0和CPU1，由于各CPU有AP、MCP和SCP三大模块，所以CPU0和CPU1各设有4个UART接口，两个CPU主板合计8个UART接口，8个UART接口通过数据总线连接到逻辑切换单元101(如CPLD芯片)的8个第一端。并且，通过2N-1个UART接口对应N个按键的数量关系，可得4个按键分别与切换控制单元102的4个第一GPIO接收端口对应连接，各个按键输入的第一控制信号分别记为BTN_GPIO1、BTN_GPIO2、BTN_GPIO3和BTN_GPIO4，而4个第一GPIO发送端口接收经第一GPIO接收端口传入的第一控制信号，并将各第一控制信号作为切换信号发送至逻辑切换单元，分别记为CPLD_GPIO1、CPLD_GPIO2、CPLD_GPIO3和CPLD_GPIO4。
其中，当按键正常按压下去时，对应的第一控制信号为低电平，用字符0表示，例如按键1被按压后，BTN_GPIO1＝CPLD_GPIO1＝0，当按键再次按压回弹恢复时，对应的第一控制信号为高电平，用字符1表示，例如按键2处于未按压状态时，BTN_GPIO2＝CPLD_GPIO2＝1，需要说明的是，按键的按压状态对应的电平状态可以与上述情况相反。4个按键组成了4位二进制值，共有16种组合，其中的8种组合用于串口连接器105接通到8个UART接口，逻辑切换单元101将8个UART接口的其中一个通过一个第二端IO_UART连接到串口连接器105，另外的8种组合用于基板管理控制器104接通到8个UART接口，逻辑切换单元101将8个UART接口的其中一个通过另一个第二端BMC_UART连接到基板管理控制器104中。具体的切换信号与UART接口的映射关系请见表1。
表1切换信号与UART接口的映射关系
Figure BDA0003934842250000101
Figure BDA0003934842250000111
在一实施例中，继续参考图2，切换控制单元102还包括N个第二GPIO接收端口，N个第二GPIO接收端口分别与N个第一GPIO发送端口对应连接；基板管理控制器104包括远程控制端口和N个第二GPIO发送端口，N个第二GPIO发送端口分别与N个第二GPIO接收端口对应连接，远程控制端口用于接收第二控制信号，并将第二控制信号经各所述第二GPIO发送端口传输至第二GPIO接收端口；其中，切换控制单元102还用于将各所述第二控制信号经第一GPIO发送端口输出以作为切换信号。
可以理解，基板管理控制器104的SOL功能是一种远程监控和管理服务器资源的手段，即基于远程网络将服务器串口重定向至基板管理控制器。具体地，UART接口通过一个第二端接通到基板管理控制器104，基板管理控制器104将UART接口传输的信号转成网络包，通过远程控制端口传输到远程用户，其中，所述远程控制端口还与RJ45管理网口107连接，所以用户接入机箱上的RJ45管理网口107就可通过基板管理控制器104来管理CPU，进行设置参数、查看数据和调试等操作。
远程用户可以在Web界面实现基板管理控制器104的SOL功能，当需要用基板管理控制器104控制切换控制单元102输出切换信号时，用户利用Web界面向基板管理控制器104的远程控制端口发送连接目标UART接口的指令，基板管理控制器104将该连接指令转换为与N个第二GPIO发送端口对应的N个电平信号，不同的电平信号对应不同的二进制值，各所述第二GPIO发送端口向对应的第一GPIO发送端口传递二进制值，各所述第一GPIO发送端口将传递的二进制值作为切换信号发送给逻辑切换单元101，逻辑切换单元101则根据接收的二进制组合来获取目标UART接口，并将目标UART接口连通至对应的传输单元103，实现以一个连接端口复用多路UART接口，并连至远程用户端，使网络操控变得简单高效。
在一实施例中，仍以两个CPU主板设计为例进行解释说明，如图3所示，CPU0和CPU1各设有4个UART接口，两个CPU主板合计8个UART接口，故远程控制端口接收到的第二控制信号分别记为BMC_GPIO1、BMC_GPIO2、BMC_GPIO3和BMC_GPIO4，并将上述4个第二控制信号分别经4个第一GPIO发送端口作为切换信号发送至逻辑切换单元101，分别记为CPLD_GPIO1、CPLD_GPIO2、CPLD_GPIO3和CPLD_GPIO4。具体的切换信号与UART接口的映射关系请见上述表1，用户端通过管理网口107向基板管理控制器104发送连接指令，该连接指令对应4位二进制值经4个第二GPIO发送端口传输至切换控制单元102的4个第二GPIO接收端口，继而经4个第一GPIO发送端口组合作为切换信号传至逻辑切换单元101，逻辑切换单元101则根据表1所示的映射关系将该切换信号对应的UART接口连至对应的传输单元103中。
在一实施例中，当切换控制单元102包括第一GPIO接收端口且包括第二GPIO接收端口时，基板管理控制器104还包括第三GPIO发送端口，基板管理控制器104还用于经第三GPIO发送端口向切换控制单元102发送选择信号，选择信号用于控制切换控制单元102选择将第一控制信号和第二控制信号中的一个传输至逻辑切换单元101。
具体地，在图3中所述选择信号标记为BMC_SOL_SEL，基板管理控制器104通过向切换控制单元102发送选择信号，并由该选择信号决定：一是由按键控制UART接口的转接，即按键发送第一控制信号至切换控制单元102，使目标UART接口对应连接至基板管理控制器104或串口连接器105；二是由基板管理控制器104控制UART接口的转接，即基板管理控制器104的远程控制端口发送第二控制信号至切换控制单元102，同样使目标UART接口对应连接至基板管理控制器104或串口连接器105。
在一实施例中，当选择信号的电平状态为高电平时，选择信号用于控制切换控制单元102将第一控制信号传输至逻辑切换单元101；当选择信号的电平状态为低电平时，选择信号用于控制切换控制单元102将第二控制信号传输至逻辑切换单元101。
其中，可以通过基板管理控制器104上拉电阻，此时选择信号呈现高电平，默认由按键控制切换控制单元102将第一控制信号传至逻辑切换单元101，使各个UART接口连通至串口连接器105或基板管理控制器104。而通过基板管理控制器104下拉电阻，选择信号呈现低电平，则由远程控制基板管理控制器104向切换控制单元102发送第二控制信号，并传至逻辑切换单元101，使各个UART接口连通至串口连接器105或基板管理控制器104。
本申请提供了一种服务器系统，包括中央处理器和如上所述的接口转接装置，中央处理器包括多个UART接口，接口转接装置的逻辑切换单元的第一端的数量大于或等于UART接口的数量。
在一实施例中，中央处理器的数量为多个，多个中央处理器的UART接口的数量之和小于或等于接口转接装置的逻辑切换单元的第一端的数量。其中，2N-1代表所能支持的UART接口的最大数量，适用更多CPU主板和UART接口数量的设计，使基板管理控制器以一个第二端就可灵活访问CPU的各个UART接口，大大减少基板管理控制器上的多个连接端口，便于用户远程操作，并且利用一个串口连接器即可接通各个UART接口，满足系统串口业务和调试需求，避免机箱后窗和主板上的连接器数量过多的问题。此外，通过N个按键或远程控制端控制各个UART接口连通至基板管理控制器或串口连接器，提高运作效率，优化主板和整机系统的使用效率。
本申请还提供一种接口切换方法，应用于接口转接装置，接口转接装置包括逻辑切换单元101、切换控制单元102和传输单元103，传输单元103包括基板管理控制器104和串口连接器105，逻辑切换单元101分别与切换控制单元102、基板管理控制器104和串口连接器105连接，所述方法如图4所示，包括步骤S11和步骤S12。
S11：切换控制单元102向逻辑切换单元101发送切换信号。
具体地，基板管理控制器104向切换控制单元102发送选择信号，当选择信号的电平状态为高电平时，由按键控制UART接口的转接，即按键发送第一控制信号至切换控制单元102，并经第一GPIO发送端口将第一控制信号传递的二进制值作为切换信号发生至逻辑切换单元101；
当选择信号的电平状态为低电平时，由基板管理控制器104控制UART接口的转接，即基板管理控制器104的远程控制端口接收用户端传来的指令，并将指令转换为第二控制信号以发送至切换控制单元102，并经第一GPIO发送端口将第二控制信号传递的二进制值作为切换信号发生至逻辑切换单元101。
S12：逻辑切换单元101根据切换信号选择性地将多个UART接口中的一个连通至基板管理控制器104或串口连接器105。
可以理解，逻辑切换单元101根据映射关系确定与接收到的切换信号对应的一个UART接口，并根据映射关系确定与切换信号对应的基板管理控制器104或所述串口连接器105。
在本说明书的描述中，参考术语“有些实施例”、“其他实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本申请的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。
上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种接口转接装置，其特征在于，用于转接中央处理器的UART接口，包括：
逻辑切换单元，包括多个第一端、两个第二端和第三端，所述逻辑切换单元的多个第一端分别用于与所述中央处理器的多个UART接口对应连接；
切换控制单元，与所述逻辑切换单元的第三端连接，用于向所述逻辑切换单元发送切换信号；
传输单元，包括基板管理控制器和串口连接器，所述基板管理控制器和串口连接器分别与所述逻辑切换单元的两个第二端对应连接；
其中，所述逻辑切换单元用于根据接收到的所述切换信号选择性地将多个所述UART接口中的一个连通至所述基板管理控制器或所述串口连接器。
2.根据权利要求1所述的接口转接装置，其特征在于，所述逻辑切换单元用于根据映射关系确定与接收到的所述切换信号对应的一个所述UART接口，并根据所述映射关系确定与所述切换信号对应的所述基板管理控制器或所述串口连接器。
3.根据权利要求1所述的接口转接装置，其特征在于，所述逻辑切换单元包括2N-1个第一端和N个第三端；
所述切换控制单元包括N个第一GPIO发送端口，N个所述第一GPIO发送端口分别与所述逻辑切换单元的N个第三端对应连接，N个所述第一GPIO发送端口用于同步向所述逻辑切换单元传输信号以作为所述切换信号。
4.根据权利要求3所述的接口转接装置，其特征在于，所述接口转接装置还包括：
N个按键，所述按键用于输出第一控制信号，所述第一控制信号的电平状态包括高电平和低电平；
其中，所述切换控制单元还包括N个第一GPIO接收端口，N个所述第一GPIO接收端口分别与N个所述第一GPIO发送端口对应连接，并分别与N个所述按键对应连接，所述切换控制单元用于接收来自各所述按键的第一控制信号，并将各所述第一控制信号作为所述切换信号传输至所述第一GPIO发送端口。
5.根据权利要求4所述的接口转接装置，其特征在于，所述切换控制单元还包括：N个第二GPIO接收端口，N个所述第二GPIO接收端口分别与N个所述第一GPIO发送端口对应连接；
所述基板管理控制器包括：远程控制端口和N个第二GPIO发送端口，N个所述第二GPIO发送端口分别与N个所述第二GPIO接收端口对应连接，所述远程控制端口用于接收第二控制信号，并将所述第二控制信号经各所述第二GPIO发送端口传输至所述第二GPIO接收端口；
其中，所述切换控制单元还用于将各所述第二控制信号经所述第一GPIO发送端口输出以作为所述切换信号。
6.根据权利要求5所述的接口转接装置，其特征在于，当所述切换控制单元包括第一GPIO接收端口且包括第二GPIO接收端口时，所述基板管理控制器还包括第三GPIO发送端口，所述基板管理控制器还用于经所述第三GPIO发送端口向所述切换控制单元发送选择信号，所述选择信号用于控制所述切换控制单元选择将所述第一控制信号和所述第二控制信号中的一个传输至所述逻辑切换单元。
7.根据权利要求6所述的接口转接装置，其特征在于，当所述选择信号的电平状态为高电平时，所述选择信号用于控制所述切换控制单元将所述第一控制信号传输至所述逻辑切换单元；
当所述选择信号的电平状态为低电平时，所述选择信号用于控制所述切换控制单元将所述第二控制信号传输至所述逻辑切换单元。
8.一种服务器系统，其特征在于，包括：
中央处理器，所述中央处理器包括多个UART接口；
如权利要求1至7任一项所述的接口转接装置，所述接口转接装置的逻辑切换单元的第一端的数量大于或等于所述UART接口的数量。
9.根据权利要求8所述的服务器系统，其特征在于，所述中央处理器的数量为多个，多个所述中央处理器的UART接口的数量之和小于或等于所述接口转接装置的逻辑切换单元的第一端的数量。
10.一种接口切换方法，其特征在于，应用于接口转接装置，所述接口转接装置包括逻辑切换单元、切换控制单元和传输单元，所述传输单元包括基板管理控制器和串口连接器，所述逻辑切换单元分别与所述切换控制单元、所述基板管理控制器和所述串口连接器连接，所述方法包括：
切换控制单元向逻辑切换单元发送切换信号；
所述逻辑切换单元根据所述切换信号选择性地将多个UART接口中的一个连通至基板管理控制器或串口连接器。
CN202211399273.9A 2022-11-09 2022-11-09 接口转接装置、服务器系统和接口切换方法 Pending CN115794702A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211399273.9A CN115794702A (zh) 2022-11-09 2022-11-09 接口转接装置、服务器系统和接口切换方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211399273.9A CN115794702A (zh) 2022-11-09 2022-11-09 接口转接装置、服务器系统和接口切换方法

Publications (1)

Publication Number Publication Date
CN115794702A true CN115794702A (zh) 2023-03-14

Family

ID=85436368

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211399273.9A Pending CN115794702A (zh) 2022-11-09 2022-11-09 接口转接装置、服务器系统和接口切换方法

Country Status (1)

Country Link
CN (1) CN115794702A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116401114A (zh) * 2023-06-08 2023-07-07 北京华电众信技术股份有限公司 主板调试系统、方法、装置、存储介质及计算机设备
CN116719712A (zh) * 2023-08-09 2023-09-08 金舟远航(北京)信息产业有限公司 处理器串口日志输出方法、装置、电子设备及存储介质
CN117170994A (zh) * 2023-09-07 2023-12-05 湖南胜云光电科技有限公司 Ipmi接口协议的故障预测扩展方法及系统

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116401114A (zh) * 2023-06-08 2023-07-07 北京华电众信技术股份有限公司 主板调试系统、方法、装置、存储介质及计算机设备
CN116401114B (zh) * 2023-06-08 2024-06-07 北京华电众信技术股份有限公司 主板调试系统、方法、装置、存储介质及计算机设备
CN116719712A (zh) * 2023-08-09 2023-09-08 金舟远航(北京)信息产业有限公司 处理器串口日志输出方法、装置、电子设备及存储介质
CN116719712B (zh) * 2023-08-09 2024-01-19 金舟远航(北京)信息产业有限公司 处理器串口日志输出方法、装置、电子设备及存储介质
CN117170994A (zh) * 2023-09-07 2023-12-05 湖南胜云光电科技有限公司 Ipmi接口协议的故障预测扩展方法及系统
CN117170994B (zh) * 2023-09-07 2024-07-19 湖南胜云光电科技有限公司 Ipmi接口协议的故障预测扩展方法及系统

Similar Documents

Publication Publication Date Title
CN115794702A (zh) 接口转接装置、服务器系统和接口切换方法
US20060129731A1 (en) Methods and systems for providing management in a telecommunications equipment shelf assembly using a shared serial bus
US7724675B2 (en) USHA card and UPS system incorporating the same
CN108712293B (zh) 单板管理方法及网络设备
CN110750475A (zh) 多cpu共用一物理串口方法及装置、嵌入式设备、介质
CN110162287A (zh) 用于实现PCIE Box的VGA显示的方法及装置
CN114138354A (zh) 一种支持multihost的板载OCP网卡系统及服务器
CN111414327B (zh) 网络设备
CN112463684A (zh) 一种多系统ocp转接系统及ocp设备热插拔方法
CN218124727U (zh) 控制装置和控制系统
CN108009113B (zh) 一种双主控系统中调试串口的实现方法
CN103795583A (zh) 测试装置
CN217333335U (zh) 一种多级联服务器系统
CN112732627B (zh) 一种ocp装置和服务器
CN116126761A (zh) 一种多控制器共享串口的主控系统
CN115033513B (zh) 一种用于供电的转接卡、转接单元、装置及方法
CN116401114B (zh) 主板调试系统、方法、装置、存储介质及计算机设备
CN220106942U (zh) 一种led转接板及应用其的led显示屏
CN220171533U (zh) 基于bmc的多路kvm管理板、服务器及控制系统
CN117234992B (zh) 一种具有多个异步接口的自动检测通信装置及方法
US20030229732A1 (en) Serial bus type configuration recognition and alarm apparatus
CN219179797U (zh) 边缘盒子及控制系统
KR100479508B1 (ko) 하나의 통신 포트를 이용한 다른 보드와 통신하기 위한통신 제어장치
KR100439223B1 (ko) 범용 비동기화 송수신기의 인터페이스장치
JP2841436B2 (ja) 通信機能自己診断装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination