CN101989245A - 投影机及其控制方法和微处理器 - Google Patents

Abstract

一种投影机及其控制方法和微处理器。投影机具有控制芯片和微处理器。微处理器具有至少三个RS232端口，其中一个RS232端口电性连接控制芯片，且其余两个RS232端口分别电性连接第一装置和第二装置。微处理器适于通过上述RS232端口，在上述控制芯片、第一装置和第二装置之间传送指令和数据。此外，当投影机处于待机模式，控制芯片为关闭，且微处理器为开启。在投影机处于待机模式的期间，第一装置或第二装置通过对应的RS232，传送指令至微处理器，以开启当时关闭中的控制芯片。由此，通过微处理器的复数个RS232端口，即使投影机处于待机模式，仍可由复数个远程控制投影机。

Description

投影机及其控制方法和微处理器

技术领域

本发明涉及一种投影机及其控制方法和微处理器，且特别涉及一种具有复数个RS232端口的投影机及其控制方法和微处理器。

背景技术

一般商用投影机具有RS232端口以提供远程控制功能。这类商用投影机可通过同样具有RS232端口的个人计算机来加以控制，控制项目例如：调整投影机的亮度、对比度等等。此外，随着网络的普及，高级的投影机还具有网络模块，因此具备可通过网络来远程控制的功能。投影机可以通过网络模块连结至网络，且网络内的计算机或其它设备可通过上述网络模块来控制及监视投影机。然而，网络模块通常也是通过RS232端口来连接投影机，因此，倘若要从两个或更复数个远程来控制投影机，投影机则要有对应的硬件来加以配合。

参考图1，图1为现有的投影机30与网络模块36和个人计算机38的功能方块图。使用者可通过网络模块36或个人计算机38来控制投影机30。投影机30具有控制芯片34以及切换器32。控制芯片34用以控制投影机30的操作，且切换器32用以建立控制芯片34与网络模块36的电性连结或建立与个人计算机38的电性连结。详言之，切换器32具有三个RS232端口41、42和43，分别通过缆线52、54和56与网络模块36、个人计算机38和控制芯片34的RS232端口45、46和44连接。然而，因为切换器32本身的限制，网络模块36和个人计算机38两者中同时只有一个能与切换器32建立电性连结。换言之，当切换器32与网络模块36之间建立起电性连结时，切换器32与个人计算机38之间的电性连结被切断；而当切换器32与个人计算机38之间建立起电性连结时，切换器32与网络模块36之间的电性连结被切断。因此，投影机30同一时间只能接受网络模块36或个人计算机38的控制，致使投影机30无法同时接受网络模块36和个人计算机38两者的控制。此外，控制芯片34会通过通用输入输出(general purposeI/O，GPIO)线路48，传送切换控制信号至切换器32，而使得切换器32依据所接收到的切换控制信号，切换与网络模块36或与个人计算机38之间的电性连结。因此，倘若投影机30进入待机模式，因控制芯片34停止运作，所以会连带使切换器32无法进行切换的操作。此时，通常是先使投影机30脱离待机模式，才能通过控制芯片34来控制切换器32的操作，以选择投影机30的远程控制端为网络模块36或个人计算机38。此外，当投影机30处于待机模式时，控制芯片34无法同时对网络模块36和个人计算机38所传送的控制指令作出反应。因此，图1的架构对投影机30的使用者来说，远程控制端的选择和切换并不方便。

参考图2，图2为现有的投影机60与网络模块36和个人计算机38的功能方块图。投影机60具有控制芯片62，用以控制投影机60的操作。控制芯片62具有两个RS232端口64和66，分别通过缆线72和74与网络模块36和个人计算机38的RS232端口45和46连接。由此，网络模块36和个人计算机38可传送指令至控制芯片62，以控制投影机60的操作。然而，当投影机60处于待机模式时，控制芯片62即停止运作，故在投影机60处于待机模式期间，网络模块36和个人计算机38无法通过控制芯片62来彼此联系。

发明内容

本发明提出一种微处理器，可在投影机处于待机模式时，仍可通过复数个RS232端口，接收复数个远程的控制信号。

本发明提出一种投影机，具有微处理器。当投影机处于待机模式时，微处理器仍可通过复数个RS232端口，接收复数个远程的控制信号。

本发明提出一种控制方法，用于控制投影机的操作。上述投影机具有微处理器。当投影机处于待机模式时，微处理器仍可通过复数个RS232端口，接收复数个远程的控制信号。

本发明的其它目的和优点可以从本发明所揭露的技术特征中得到进一步的了解。

为达上述之一或部分或全部目的或是其它目的，本发明的一实施例提供一种微处理器。上述微处理器包括第一RS232端口、第二RS232端口、第三RS232端口以及缓冲存储器。第一RS232端口电性连接于第一装置的RS232端口，适于接收来自第一装置的RS232端口的输入数据。第二RS232端口电性连接于第二装置的RS232端口，适于接收来自第二装置的RS232端口的输入数据。第三RS232端口电性连接于第三装置的RS232端口，适于接收来自控制芯片的RS232端口的输入数据。缓冲存储器电性连接第一RS232端口、第二RS232端口和第三RS232端口，适于储存第一RS232端口、第二RS232端口和第三RS232端口所接收的输入数据。微处理器适于执行固件程序，以将第一RS232端口、第二RS232端口和第三RS232端口所接收的输入数据储存于缓冲存储器，并依次地读取储存于缓冲存储器中的每一笔输入数据，以依据所读取的该笔输入数据的内容，将第一装置、第二装置和第三装置的三个RS232端口的其中之一设为该笔输入数据的目的端口，并将所读取的该笔输入数据传送至上述的目的端口。

本发明的一实施例提供一种投影机，适于投影画面。上述投影机包括控制芯片以及微处理器，控制芯片适于控制投影机的操作，且微处理器包括第一RS232端口、第二RS232端口、第三RS232端口以及缓冲存储器。第一RS232端口电性连接于第一装置的RS232端口，适于接收来自第一装置的RS232端口的输入数据。第二RS232端口电性连接于第二装置的RS232端口，适于接收来自第二装置的RS232端口的输入数据。第三RS232端口电性连接于控制芯片的RS232端口，适于接收来自控制芯片的RS232端口的输入数据。缓冲存储器电性连接第一RS232端口、第二RS232端口和第三RS232端口，适于储存第一RS232端口、第二RS232端口和第三RS232端口所接收的输入数据。微处理器适于执行固件程序，以将第一RS232端口、第二RS232端口和第三RS232端口所接收的输入数据储存于缓冲存储器，并依次地读取储存于缓冲存储器中的每一笔输入数据，以依据所读取的该笔输入数据的内容，将第一装置、第二装置和第三装置的三个RS232端口的其中之一设为该笔输入数据的目的端口，并将所读取的该笔输入数据传送至上述的目的端口。

本发明的一实施例提供一种控制方法，适于控制投影机的操作。上述投影机包括控制芯片以及微处理器。控制芯片适于控制投影机的操作，且微处理器包括第一RS232端口、第二RS232端口、第三RS232端口以及缓冲存储器。第一RS232端口电性连接于第一装置的RS232端口，适于接收来自第一装置的RS232端口的输入数据。第二RS232端口电性连接于第二装置的RS232端口，适于接收来自第二装置的RS232端口的输入数据。第三RS232端口电性连接于控制芯片的RS232端口，适于接收来自控制芯片的RS232端口的输入数据。缓冲存储器电性连接第一RS232端口、第二RS232端口和第三RS232端口，适于储存第一RS232端口、第二RS232端口和第三RS232端口所接收的输入数据。上述控制方法包括：令微处理器执行一固件程序，以将第一RS232端口、第二RS232端口和第三RS232端口所接收的输入数据储存于缓冲存储器；令微处理器依次地读取储存于缓冲存储器中的每一笔输入数据；以及令微处理器依据所读取的该笔输入数据的内容，将第一装置、第二装置和第三装置的三个RS232端口的其中之一设为该笔输入数据的目的端口，并将所读取的该笔输入数据传送至上述目的端口。

在本发明的一实施例中，上述微处理器适于判断所读取的该笔输入数据的来源端口。上述来源端口表示所读取的该笔输入数据是来自第一装置、第二装置和第三装置的三个RS232端口中的哪一个RS232端口，且上述目的端口不同于上述来源端口。

在本发明的一实施例中，上述微处理器还包括系统暂存区，电性连接缓冲存储器。当微处理器依次地读取储存于缓冲存储器中的每一笔输入数据时，被读取的该笔输入数据被储存至系统暂存区。且微处理器依据储存至系统暂存区的该笔输入数据的内容，传送系统暂存区所储存的该笔输入数据至上述目的端口。

在本发明的一实施例中，上述第一RS232端口、第二RS232端口和第三RS232端口各包括硬件输入暂存区和硬件输出暂存区。第一RS232端口、第二RS232端口和第三RS232端口所各自接收的输入数据适于暂存至各自的硬件输入暂存区中，并由各自的硬件输入暂存区存入缓冲存储器。第一RS232端口、第二RS232端口和第三RS232端口所各自输出的数据适于暂存至各自的硬件输出暂存区中，并由各自的硬件输出暂存区传送至各自所电性连接的第一装置、第二装置或第三装置的RS232端口。

在本发明的一实施例中，上述固件程序包括主程序以及至少一个接收中断子程序。微处理器用以执行上述接收中断子程序，以将储存于硬件输入暂存区的输入数据写入至缓冲存储器。微处理器用以执行主程序，以依次地读取储存于缓冲存储器中的每一笔输入数据，并将所读取的该笔输入数据暂存至系统暂存区。

在本发明的一实施例中，上述固件程序还包括至少一个传送中断子程序。微处理器用以执行上述传送中断子程序，以将所读取的该笔输入数据先存入目的端口所电性连接的第一RS232端口、第二RS232端口或第三RS232端口的硬件输出暂存区，并传送至上述目的端口。

在本发明的一实施例中，当投影机处于待机模式时，控制芯片停止运作。当微处理器在投影机处于待机模式期间从第一装置或第二装置的RS232端口接收到启动指令时，微处理器令控制芯片开始运作，而使得投影机脱离待机模式。

在本发明的上述实施例中，微处理器具有至少三个RS232端口，用以从不同装置的RS232端口接收指令或数据。微处理器的每个RS232端口所接收到的输入数据适于被暂存至缓冲存储器中。微处理器从缓冲存储器读取每一笔输入数据，并判断各笔输入数据的目的端口，以传送所接收到的输入数据至对应的装置。因上述缓冲存储器的作用，微处理器可不丢失来自各装置的指令或数据。此外，上述微处理机亦可被应用于投影机，以在投影机处于待机状态时，使来自复数个远程的控制信号可被传送到投影机，以唤醒投影机。因此，在投影机处于待机状态的期间，因微处理机的作用，投影机仍可由远程的装置唤醒并加以操控。

为让本发明上述特征和优点能更明显易懂，下文举出复数个实施例，并结合附图，作详细说明如下。

附图说明

图1为现有的投影机与网络模块和个人计算机的功能方块图。

图2为另一现有的投影机与网络模块和个人计算机的功能方块图。

图3为本发明一实施例的投影机与网络模块和个人计算机的功能方块图。

图4为本发明一实施例的微处理器的功能方块图。

图5为本发明的一实施例的固件程序的结构图。

图6为本发明一实施例的微处理器执行主程序时的流程图。

图7为本发明一实施例的微处理器执行固件程序的任一接收中断子程序时的流程图。

图8为本发明一实施例的微处理器执行固件程序的任一传送中断子程序时的流程图。

图9为本发明一实施例的微处理器以及第一装置、第二装置和第三装置的功能方块图。

图10为图9的微处理器的功能方块图。

【主要元件符号说明】

30、60、80：投影机

32：切换器

34：控制芯片

36：网络模块

38：个人计算机

41、42、43、44、45、46、64、66、91、251、252、253：RS232端口

48：通用输入输出线路

52、54、56、72、74：缆线

62：控制芯片

90：控制芯片

92：内部集成电路接端口

94、96、98、261、262、263：连接线

100：微处理器

110：第一RS232端口

120：第二RS232端口

130：第三RS232端口

140：缓冲存储器

162：第一输入缓冲存储器区

164：第一输出缓冲存储器区

172：第二输入缓冲存储器区

174：第二输出缓冲存储器区

182：第三输入缓冲存储器区

184：第三输出缓冲存储器区

200：固件程序

210：主程序

221：第一接收中断子程序

222：第一传送中断子程序

223：第二接收中断子程序

224：第二传送中断子程序

225：第三接收中断子程序

226：第三传送中断子程序

241：第一装置

242：第二装置

243：第三装置

S602～S616：主程序的执行步骤

S702～S706：接收中断子程序的执行步骤

S802～S806：传送中断子程序的执行步骤

Rx1：第一硬件输入暂存区

Tx1：第一硬件输出暂存区

Rx2：第二硬件输入暂存区

Tx2：第二硬件输出暂存区

Rx3：第三硬件输入暂存区

Tx3：第三硬件输出暂存区

具体实施方式

有关本发明前述及其它技术内容、特点与功效，在以下结合附图的优选实施例的详细说明中，将可清楚的呈现。以下实施例中所提到的方向用语，例如：上、下、左、右、前或后等，仅是参考附图的方向。因此，使用的方向用语是用来说明并非用来限制本发明。

参考图3，图3为本发明一实施例的投影机80与网络模块36和个人计算机38的功能方块图。投影机80适于投影画面，并具有控制芯片90和微处理器100。控制芯片90适于控制投影机80的操作，且控制芯片90所控制的项目包括但不限于调整投影机80所投影画面的亮度、对比度、分辨率、色度、色温...等。微处理器100耦接于控制芯片90，适于在投影机80处于待机时，启动控制芯片90。微处理器100包括第一RS232端口110、第二RS232端口120、第三RS232端口130以及缓冲存储器140。第一RS232端口110、第二RS232端口120和第三RS232端口130分别通过连接线94、96和98电性连接于网络模块36、个人计算机38和控制芯片90的RS232端口45、46和91。不同于图1的切换器架构，图3的微处理器100在有电源供应的情况下，第一RS232端口110和第二RS232端口120可同时接收来自网络模块36和个人计算机38的指令或数据。换言之，第一RS232端口110与网络模块36之间的电性连结，以及第二RS232端口120与个人计算机38之间的电性连结可同时存在。此外，在投影机80处于待机模式的期间，微处理器100仍可运作，使网络模块36和个人计算机38可通过微处理器100彼此联系。

缓冲存储器140电性连接于第一RS232端口110、第二RS232端口120和第三RS232端口130，并适于储存第一RS232端口110、第二RS232端口120以及第三RS232端口130所接收的输入数据。其中，上述的输入数据包括指令及数据，并以符合RS232接端口的传输协议的信号格式在网络模块36、个人计算机38和控制芯片90之间传送。

微处理器100适于执行固件程序200，以将第一RS232端口110、第二RS232端口120和第三RS232端口130所接收的输入数据储存于缓冲存储器140，并依次地读取储存于缓冲存储器140中的每一笔输入数据。微处理器100依据所读取的该笔输入数据的内容，将网络模块36、个人计算机38和控制芯片90的三个RS232端口45、46和91其中之一设为微处理器100从缓冲存储器140中所读取的该笔输入数据的目的端口(target port)，并将所读取的该笔输入数据传送至上述目的端口。举例来说，当个人计算机38传送用以调整投影机80的投影画面亮度的指令至微处理器100时，微处理器100将此指令的目的端口设为控制芯片90，以将此指令传送至控制芯片90。又例如，个人计算机38可传送用以取得网络模块36的网络地址的指令至微处理器100，微处理器100将此指令的目的端口设为网络模块36，以将此一指令转送至网络模块36，当网络模块36接收到此指令，即可回传网络模块36的网络地址给微处理器100，以使微处理器100转送网络模块36的网络地址给个人计算机38。

一般说来，微处理器100可依据各笔输入数据的来源，来判断各笔输入数据是由网络模块36、个人计算机38或控制芯片90所传送。详言之，微处理器100用以判断所读取的该笔输入数据的的来源端口(source port)，上述来源端口表示所读取的该笔输入数据是来自网络模块36、个人计算机38和控制芯片90的三个RS232端口45、46和91中的哪一个RS232端口。其中，由第一RS232端口110所接收的输入数据的来源端口即为网络模块36的RS232端口45；由第二RS232端口120所接收的输入数据的来源端口即为个人计算机38的RS232端口46；且由第三RS232端口130所接收的输入数据的来源端口即为控制芯片90的RS232端口91。当微处理器100设定任一笔输入数据的目的端口时，该笔输入数据的目的端口不同于该笔输入数据的来源端口，如此即可避免误传的状况发生。

在本发明一实施例中，当投影机80处于待机模式时，控制芯片90停止运作，当微处理器100在投影机80处于待机模式的期间从网络模块36或个人计算机38的RS232端口45或46接收到启动指令时，微处理器100令控制芯片90开始运作，而使得投影机80脱离待机模式。因此，即使投影机80处于待机模式，投影机80仍可受控于网络模块36或个人计算机38。

在本发明一实施例中，控制芯片90与微处理器100另通过内部集成电路(inter-integrated circuit，I2C)接端口92连接。当投影机80处于正常操作模式下，微处理器100通过内部集成电路接端口92从控制芯片90取得投影机80的操作温度、风扇运转状态等信息，进而依据所获得的信息，调整投影机80的光源的驱动功率或风扇的转速，以达到投影机80过热保护的作用。

参考图4，图4为本发明一实施例的微处理器100的功能方块图。在本实施例中，第一RS232端口110、第二RS232端口120和第三RS232端口130各包括硬件输入暂存区和硬件输出暂存区。如图所示，第一RS232端口110具有第一硬件输入暂存区Rx1和第一硬件输出暂存区Tx1；第二RS232端口120具有第二硬件输入暂存区Rx2和第二硬件输出暂存区Tx2；且第三RS232端口130具有第三硬件输入暂存区Rx3和第三硬件输出暂存区Tx3。第一RS232端口110、第二RS232端口120和第三RS232端口130所各自接收的输入数据适于暂存至各自的硬件输入暂存区Rx1、Rx2或Rx3中，并由各自的硬件输入暂存区Rx1、Rx2或Rx3存入缓冲存储器140。此外，上述微处理器100的缓冲存储器140可区分为第一输入缓冲存储器区162、第一输出缓冲存储器区164、第二输入缓冲存储器区172、第二输出缓冲存储器区174、第三输入缓冲存储器区182、第三输出缓冲存储器区184以及系统暂存区190。网络模块36所传送的输入数据适于存在第一硬件输入暂存区Rx1，微处理器100将第一硬件输入暂存区Rx1所储存的输入数据存入缓冲存储器140。相似地，个人计算机38所传送的输入数据适于存在第二硬件输入暂存区Rx2，微处理器100将第二硬件输入暂存区Rx2所储存的输入数据存入缓冲存储器140；控制芯片90所传送的输入数据适于存在第三硬件输入暂存区Rx3，微处理器100将第三硬件输入暂存区Rx3所储存的输入数据存入缓冲存储器140。

在本发明一实施例中，第一输入缓冲存储器区162、第二输入缓冲存储器区172和第三输入缓冲存储器区182的数据容量大于第一硬件输入暂存区Rx1、第二硬件输入暂存区Rx2和第三硬件输入暂存区Rx3的数据容量。举例来说，在本发明一实施例中，第一输入缓冲存储器区162、第二输入缓冲存储器区172和第三输入缓冲存储器区182的数据容量各为255字节(bytes)，第一硬件输入暂存区Rx1、第二硬件输入暂存区Rx2和第三硬件输入暂存区Rx3的数据容量各为4个字节。微处理器100适于快速地将第一硬件输入暂存区Rx1、第二硬件输入暂存区Rx2和第三硬件输入暂存区Rx3所暂存的数据转移至对应的输入缓冲存储器区。因此，通过缓冲存储器140的储存功能，微处理器100可不丢失来自网络模块36、个人计算机38和控制芯片90的输入数据。

上述实施例中，第一输入缓冲存储器区162、第一输出缓冲存储器区164、第二输入缓冲存储器区172、第二输出缓冲存储器区174、第三输入缓冲存储器区182、第三输出缓冲存储器区184以及系统暂存区190都属于同一个缓冲存储器140。然而，在本发明的一实施例中，第一输入缓冲存储器区162、第一输出缓冲存储器区164、第二输入缓冲存储器区172、第二输出缓冲存储器区174、第三输入缓冲存储器区182、第三输出缓冲存储器区184以及系统暂存区190可以属于复数个缓冲存储器。

如上所述，微处理器100适于执行固件程序200，以将第一RS232端口110、第二RS232端口120和第三RS232端口130所接收的输入数据储存于缓冲存储器140，并依次地读取储存于缓冲存储器140中的每一笔输入数据。在本发明的一实施例中，上述固件程序200具有一主程序、复数个接收中断子程序以及复数个传送中断子程序。参考图5，图5为本发明的一实施例的固件程序200的结构图。固件程序200具有主程序210、第一接收中断子程序221、第一传送中断子程序222、第二接收中断子程序223、第二传送中断子程序224、第三接收中断子程序225以及第三传送中断子程序226。

同时参照图4和图5。微处理器100用以执行第一接收中断子程序221，以将储存于第一硬件输入暂存区Rx1的输入数据写入至缓冲存储器140的第一输入缓冲存储器区162。相似地，微处理器100用以执行第二接收中断子程序223，以将储存于第二硬件输入暂存区Rx2的输入数据写入至缓冲存储器140的第二输入缓冲存储器区172；且微处理器100用以执行第三接收中断子程序225，以将储存于第三硬件输入暂存区Rx3的输入数据写入至缓冲存储器140的第三输入缓冲存储器区182。此外，微处理器100用以执行主程序210，以依次地读取第一硬件输入暂存区Rx1、第二硬件输入暂存区Rx2和第三硬件输入暂存区Rx3的每一笔输入数据，并将所读取的该笔输入数据暂存至系统暂存区190。在本发明一实施例中，微处理器100读取储存于缓冲存储器140中的输入数据的顺序为：第一输入缓冲存储器区162、第二输入缓冲存储器区172及第三输入缓冲存储器区182。当微处理器100处理完第三输入缓冲存储器区182所储存的数据，则再次从第一输入缓冲存储器区162读取数据并予以处理。值得注意的是，上述微处理器100读取储存于缓冲存储器140中的输入数据的顺序并不以此为限。此外，在本发明一实施例中，微处理器100可记录每一笔输入数据传入微处理器100时的先后次序，并依据此先后次序，依次地从对应的硬件输入暂存区读取输入资料并予以处理。

系统暂存区190适于暂存上述微处理器100正在处理的该笔输入数据，每当微处理器100处理完一笔输入数据，微处理器100将处理过的该笔输入数据存入至缓冲存储器140中对应的输出缓冲存储器区。微处理器100执行对应的传送中断子程序，以将对应的输出缓冲存储器区中的输入数据，传送至对应的目的端口。举例来说，倘若微处理器100判断出储存于系统暂存区190中的该笔输入数据的目的端口为控制芯片90的RS232端口91，则该笔输入数据被存至第三输出缓冲存储器区184，微处理器100执行第三传送中断子程序226，以将此笔输入数据由第三输出缓冲存储器区184传送至第三硬件输出暂存区Tx3，而使得第三RS232端口将此笔输入数据传送至控制芯片90的RS232端口91。

参考图6，图6为本发明一实施例的微处理器100执行主程序210时的流程图。在步骤S602中，微处理器100初始化上述的第一RS232端口110、第二RS232端口120和第三RS232端口130。在步骤S604中，微处理器100检查缓冲存储器140的第一输入缓冲存储器区162、第二输入缓冲存储器区172和第三输入缓冲存储器区182中是否存有数据。当第一输入缓冲存储器区162、第二输入缓冲存储器区172或第三输入缓冲存储器区182中有数据时，微处理器100开始读取第一输入缓冲存储器区162、第二输入缓冲存储器区172或第三输入缓冲存储器区182中的数据，并判断是否已经接收到结尾字符(步骤S606)。倘若微处理器100尚未读取到结尾字符，微处理器100将目前所读取的数据存入系统暂存区190，并继续读取缓冲存储器140的数据(步骤S608)，直到读取到结尾字符为止。上述结尾字符可以是特定字符串或数值，例如：0x0D，但本发明并不限于此。当微处理器100读取到结尾字符时，表示微处理器100已经读取到一笔完整的输入数据，并可进行后续的步骤。在步骤S610中，微处理器100可从系统暂存区190中读取一笔完整的输入数据，在步骤S612中，微处理器100检查所读取的该笔输入数据的核对和(CheckSum)是否正确。倘若在步骤S612中，微处理器100检查出上述核对和并不正确，则微处理器100告知该笔输入数据的来源端口所对应的装置以令所对应的装置重新传送，并回到步骤S604以读取缓冲存储器140中其它笔输入数据。然而，当上述核对和在步骤S612中被检查出是正确时，微处理器100在步骤S614中，依据该笔输入数据的内容以及该笔输入数据是由微处理器100的哪一个RS232端口所接收，判断该笔输入数据的目的端口。举例来说，在本发明一实施例中，每一笔输入数据具有识别码，用以标示该笔输入数据的目的端口为何。又例如在本发明一实施例中，微处理器100通过判断每一笔输入数据的内容为指令或数据，来判断该笔输入数据的目的端口应该为何。在步骤S616中，微处理器100将系统暂存区190所储存的该笔输入数据传送至目的端口所对应的输出缓冲存储器区。例如，当微处理器100在步骤S614中判断上述目的端口为控制芯片90的RS232端口91，微处理器100将系统暂存区190所储存的该笔输入数据传送至第三输出缓冲存储器区184。相似地，当微处理器100在步骤S614中判断上述目的端口为网络模块36的RS232端口45，微处理器100将系统暂存区190所储存的该笔输入数据传送至第一输出缓冲存储器区164；当微处理器100在步骤S614中判断上述目的端口为个人计算机的RS232端口46，微处理器100将系统暂存区190所储存的该笔输入数据传送至第二输出缓冲存储器区174。

参考图7，图7为本发明一实施例的微处理器100执行固件程序200的任一接收中断子程序时的流程图。其中，上述任一接收中断子程序包括第一接收中断子程序221、第二接收中断子程序223和第三接收中断子程序225。首先，在步骤S702中，当有任何输入数据传送到第一RS232端口110、第二RS232端口120和第三RS232端口130时，接收到输入数据的第一RS232端口110、第二RS232端口120或第三RS232端口130通知微处理器100有输入数据传送过来，使得微处理器100执行对应的接收中断子程序(步骤S704)，以将对应的硬件输入暂存区的数据存入至对应的RS232端口的输入缓冲存储器区中(步骤S706)。举例来说，当第一RS232端口110从网络模块36接收到输入数据时，微处理器100执行第一接收中断子程序221，以将第一硬件输入暂存区Rx1的数据存入至第一输入缓冲存储器区162中。相似地，当第二RS232端口120从个人计算机38接收到输入数据时，微处理器100执行第二接收中断子程序223，以将第二硬件输入暂存区Rx2的数据存入至第二输入缓冲存储器区172中；当第三RS232端口130从控制芯片90接收到输入数据时，微处理器100执行第三接收中断子程序225，以将第三硬件输入暂存区Rx3的数据存入至第三输入缓冲存储器区182中。

参考图8，图8为本发明一实施例的微处理器100执行固件程序200的任一传送中断子程序时的流程图。上述任一传送中断子程序包括第一传送中断子程序222、第二传送中断子程序224和第三传送中断子程序226。首先，当有任何输入数据被存至第一输出缓冲存储器区164、第二输出缓冲存储器区174或第三输出缓冲存储器区184(步骤S802)，微处理器100执行对应的传送中断子程序(步骤S804)，以将对应的RS232端口的输出缓冲存储器区的数据存入至对应的硬件输出暂存区中(步骤S806)。详言之，当微处理器100将系统暂存区190所储存的输入数据存至第一输出缓冲存储器区164，微处理器100执行第一传送中断子程序222，以将第一输出缓冲存储器区164的输入数据传送至第一硬件输出暂存区Tx1。相似地，当微处理器100将系统暂存区190所储存的输入数据存至第二输出缓冲存储器区174，微处理器100执行第二传送中断子程序224，以将第二输出缓冲存储器区174的输入数据传送至第二硬件输出暂存区Tx2；当微处理器100将系统暂存区190所储存的输入数据存至第三输出缓冲存储器区184，微处理器100执行第三传送中断子程序226，以将第三输出缓冲存储器区184的输入数据传送至第三硬件输出暂存区Tx3。

此外，在本发明一实施例中，缓冲存储器140未设置图4中的第一输出缓冲存储器区164、第二输出缓冲存储器区174和第三输出缓冲存储器区184。在该实施例中，固件程序200也不具有图5中的第一传送中断子程序222、第二传送中断子程序224和第三传送中断子程序226。在该实施例中，在图6的流程的步骤S616中，微处理器100直接将系统暂存区190所储存的该笔输入数据传送至目的端口所对应的RS232端口的硬件输出暂存区。

虽然，上述实施例中的微处理器100被设置为处理网络模块36、个人计算机38以及控制芯片90之间指令与数据的传递，但本发明的微处理器100的应用并不限于此。参考图9和图10，图9为本发明一实施例的微处理器100以及第一装置241、第二装置242和第三装置243的功能方块图。图10则为图9的微处理器100的功能方块图。在本实施例中，微处理器100被配置为处理第一装置241、第二装置242和第三装置243之间指令与数据的传递。微处理器100的第一RS232端口110、第二RS232端口120和第三RS232端口130分别通过连接线261、262和263电性连接于第一装置241的RS232端口251、第二装置242的RS232端口252和第三装置243的RS232端口253。微处理器100的第一RS232端口110、第二RS232端口120和第三RS232端口130与三个RS232端口251、252和253之间是以符合RS232接端口的传输协议彼此地联系。至于微处理器100的运作方式，则可参照上述说明，在此不再赘述。

综上所述，本发明上述实施例中的微处理器具有至少三个RS232端口，用以从不同装置的RS232端口接收指令或数据。微处理器的每个RS232端口所接收到的输入数据被暂存至缓冲存储器中。微处理器从缓冲存储器读取每一笔输入数据，并判断各笔输入数据的目的端口，以传送所接收到的输入数据至对应的装置。因上述缓冲存储器的作用，微处理器可不丢失来自各装置的指令或数据。此外，上述微处理机亦可被应用于投影机，当投影机处于待机状态时，来自复数个远程的控制信号可无误地传送到投影机，以唤醒投影机，且连接投影机的复数个装置之间也可通过微处理器进行联系。因此，在投影机处于待机状态的期间，因微处理器的作用，投影机仍可由远程的装置唤醒并加以操控。

以上所述，仅为本发明的优选实施例，不能以此限定本发明实施的范围，即所有依本发明权利要求书及发明说明内容所作的简单的等效变化与修改，仍属本发明的保护范围内。另外本发明的任一实施例或权利要求不须达成本发明所揭露的全部目的或优点或特点。此外，摘要和标题仅是用来辅助专利文件检索，并非用来限制本发明的权利范围。

Claims (20)

1.一种微处理器，包括：

第一RS232端口，电性连接于第一装置的RS232端口，适于接收来自所述第一装置的所述RS232端口的输入数据；

第二RS232端口，电性连接于第二装置的RS232端口，适于接收来自所述第二装置的所述RS232端口的输入数据；

第三RS232端口，电性连接于第三装置的RS232端口，适于接收来自所述第三装置的所述RS232端口的输入数据；以及

缓冲存储器，电性连接于所述第一RS232端口、所述第二RS232端口和所述第三RS232端口，适于储存所述第一RS232端口、所述第二RS232端口和所述第三RS232端口所接收的输入数据；

其中所述微处理器适于执行固件程序，以将所述第一RS232端口、所述第二RS232端口和所述第三RS232端口所接收的输入数据储存于所述缓冲存储器，并依次地读取储存于所述缓冲存储器中的每一笔输入数据，以依据所读取的该笔输入数据的内容，将所述第一装置、所述第二装置和所述第三装置的该三个RS232端口的其中之一设为该笔输入数据的目的端口，并将所读取的该笔输入数据传送至所述目的端口。

2.根据权利要求1所述的微处理器，其中所述微处理器用以判断所读取的该笔输入数据的来源端口，所述来源端口表示所读取的该笔输入数据是来自所述第一装置、所述第二装置和所述第三装置的该三个RS232端口中的哪一个RS232端口，其中所述目的端口不同于所述来源端口。

3.根据权利要求1所述的微处理器，还包括：

系统暂存区，电性连接于所述缓冲存储器；

其中当所述微处理器依次地读取储存于所述缓冲存储器中的每一笔输入数据时，被读取的该笔输入数据被储存至所述系统暂存区，所述微处理器依据储存至所述系统暂存区的该笔输入数据的内容，传送所述系统暂存区所储存的该笔输入数据至所述目的端口。

4.根据权利要求1所述的微处理器，其中所述第一RS232端口、所述第二RS232端口和所述第三RS232端口各包括硬件输入暂存区和硬件输出暂存区，所述第一RS232端口、所述第二RS232端口和所述第三RS232端口所各自接收的输入数据暂存至各自的所述硬件输入暂存区中，且由各自的所述硬件输入暂存区存入所述缓冲存储器，

其中所述第一RS232端口、所述第二RS232端口和所述第三RS232端口所各自输出的数据适于暂存至各自的所述硬件输出暂存区中，并由各自的所述硬件输出暂存区传送至各自所电性连接的所述第一装置、所述第二装置或所述第三装置的RS232端口。

5.根据权利要求4所述的微处理器，其中所述固件程序包括主程序以及至少一个接收中断子程序，所述微处理器用以执行所述至少一个接收中断子程序，以将储存于这些硬件输入暂存区的输入数据写入至所述缓冲存储器，且所述微处理器用以执行所述主程序，以依次地读取储存于所述缓冲存储器中的每一笔输入数据，并将所读取的该笔输入数据暂存至所述系统暂存区。

6.根据权利要求5所述的微处理器，其中所述固件程序还包括至少一个传送中断子程序，所述微处理器用以执行所述至少一个传送中断子程序，以将所读取的该笔输入数据存入所述目的端口所电性连接的所述第一RS232端口、所述第二RS232端口或所述第三RS232端口的所述硬件输出暂存区，并传送所读取的该笔输入数据至所述目的端口。

7.一种投影机，适于投影画面，所述投影机包括：

控制芯片，适于控制所述投影机的操作；以及

微处理器，包括第一RS232端口、第二RS232端口、第三RS232端口以及缓冲存储器，其中所述第一RS232端口电性连接于第一装置的RS232端口，适于接收来自所述第一装置的所述RS232端口的输入数据，所述第二RS232端口电性连接于第二装置的RS232端口，适于接收来自所述第二装置的所述RS232端口的输入数据，所述第三RS232端口电性连接于所述控制芯片的RS232端口，适于接收来自所述控制芯片的所述RS232端口的输入数据，所述缓冲存储器电性连接所述第一RS232端口、所述第二RS232端口和所述第三RS232端口，适于储存所述第一RS232端口、所述第二RS232端口和所述第三RS232端口所接收的输入数据；

其中所述微处理器适于执行固件程序，以将所述第一RS232端口、所述第二RS232端口和所述第三RS232端口所接收的输入数据储存于所述缓冲存储器，并依次地读取储存于所述缓冲存储器中的每一笔输入数据，以依据所读取的该笔输入数据的内容，将所述第一装置、所述第二装置和所述第三装置的该三个RS232端口的其中之一设为该笔输入数据的目的端口，并将所读取的该笔输入数据传送至所述目的端口。

8.根据权利要求7所述的投影机，其中所述微处理器用以判断所读取的该笔输入数据的来源端口，所述来源端口表示所读取的该笔输入数据是来自所述第一装置、所述第二装置和所述第三装置的该三个RS232端口中的哪一个RS232端口，其中所述目的端口不同于所述来源端口。

9.根据权利要求7所述的投影机，其中所述微处理器还包括：

系统暂存区，电性连接所述缓冲存储器；

其中当所述微处理器依次地读取储存于所述缓冲存储器中的每一笔输入数据时，被读取的该笔输入数据被储存至所述系统暂存区，且所述微处理器依据储存至所述系统暂存区的该笔输入数据的内容，传送所述系统暂存区所储存的该笔输入数据至所述目的端口。

10.根据权利要求7所述的投影机，其中所述第一RS232端口、所述第二RS232端口和所述第三RS232端口各包括硬件输入暂存区和硬件输出暂存区，所述第一RS232端口、所述第二RS232端口和所述第三RS232端口所各自接收的输入数据适于暂存至各自的所述硬件输入暂存区中，并由各自的所述硬件输入暂存区存入所述缓冲存储器，

其中所述第一RS232端口、所述第二RS232端口和所述第三RS232端口所各自输出的数据适于暂存至各自的所述硬件输出暂存区中，并由各自的所述硬件输出暂存区传送至各自所电性连接的所述第一装置、所述第二装置或所述第三装置的RS232端口。

11.根据权利要求10所述的投影机，其中所述固件程序包括主程序以及至少一个接收中断子程序，所述微处理器用以执行所述至少一个接收中断子程序，以将储存于这些硬件输入暂存区的输入数据写入至所述缓冲存储器，且所述微处理器用以执行所述主程序，以依次地读取储存于所述缓冲存储器中的每一笔输入数据，并将所读取的该笔输入数据暂存至所述系统暂存区。

12.根据权利要求11所述的投影机，其中所述固件程序还包括至少一个传送中断子程序，所述微处理器用以执行所述至少一个传送中断子程序，以将所读取的该笔输入数据存入所述目的端口所电性连接的所述第一RS232端口、所述第二RS232端口或所述第三RS232端口的所述硬件输出暂存区，并传送所读取的该笔输入数据至所述目的端口。

13.根据权利要求7所述的投影机，其中当所述投影机处于待机模式时，所述控制芯片停止运作，当所述微处理器在所述投影机处于所述待机模式期间从所述第一装置或所述第二装置的RS232端口接收到启动指令时，所述微处理器令所述控制芯片开始运作，而使得所述投影机脱离所述待机模式。

14.一种控制方法，适于控制投影机的操作，所述投影机包括控制芯片以及微处理器，所述控制芯片适于控制所述投影机的操作，所述微处理器包括第一RS232端口、第二RS232端口、第三RS232端口以及缓冲存储器，其中所述第一RS232端口电性连接于第一装置的RS232端口，适于接收来自所述第一装置的所述RS232端口的输入数据，所述第二RS232端口电性连接于第二装置的RS232端口，适于接收来自所述第二装置的所述RS232端口的输入数据，所述第三RS232端口电性连接于所述控制芯片的RS232端口，适于接收来自所述控制芯片的所述RS232端口的输入数据，所述缓冲存储器电性连接所述第一RS232端口、所述第二RS232端口和所述第三RS232端口，适于储存所述第一RS232端口、所述第二RS232端口和所述第三RS232端口所接收的输入数据，所述控制方法包括：

令所述微处理器执行固件程序，以将所述第一RS232端口、所述第二RS232端口和所述第三RS232端口所接收的输入数据储存于所述缓冲存储器；

令所述微处理器依次地读取储存于所述缓冲存储器中的每一笔输入数据；以及

令所述微处理器依据所读取的该笔输入数据的内容，将所述第一装置、所述第二装置和所述第三装置的该三个RS232端口的其中之一设为该笔输入数据的目的端口，并将所读取的该笔输入数据传送至所述目的端口。

15.根据权利要求14所述的控制方法，还包括：

令所述微处理器判断所读取的该笔输入数据的来源端口，其中所述来源端口表示所读取的该笔输入数据是来自所述第一装置、所述第二装置和所述第三装置的该三个RS232端口中的哪一个RS232端口，且所述目的端口不同于所述来源端口。

16.根据权利要求14所述的控制方法，其中所述微处理器还包括系统暂存区，电性连接所述缓冲存储器，当所述微处理器依次地读取储存于所述缓冲存储器中的每一笔输入数据时，被读取的该笔输入数据被储存至所述系统暂存区，所述微处理器依据储存至所述系统暂存区的该笔输入数据的内容，传送所述系统暂存区所储存的该笔输入数据至所述目的端口。

17.根据权利要求14所述的控制方法，其中所述第一RS232端口、所述第二RS232端口和所述第三RS232端口各包括硬件输入暂存区和硬件输出暂存区，所述第一RS232端口、所述第二RS232端口和所述第三RS232端口所各自接收的输入数据适于暂存至各自的所述硬件输入暂存区中，并由各自的所述硬件输入暂存区存入所述缓冲存储器，

其中所述第一RS232端口、所述第二RS232端口和所述第三RS232端口所各自输出的数据适于暂存至各自的所述硬件输出暂存区中，并由各自的所述硬件输出暂存区传送至各自所电性连接的所述第一装置、所述第二装置或所述第三装置的RS232端口。

18.根据权利要求17所述的控制方法，其中所述固件程序包括主程序以及至少一个接收中断子程序，所述微处理器用以执行所述至少一个接收中断子程序，以将储存于这些硬件输入暂存区的输入数据写入至所述缓冲存储器，且所述微处理器用以执行所述主程序，以依次地读取储存于所述缓冲存储器中的每一笔输入数据，并将所读取的该笔输入数据暂存至所述系统暂存区。

19.根据权利要求18所述的控制方法，其中所述固件程序还包括至少一个传送中断子程序，所述微处理器用以执行所述至少一个传送中断子程序，以将所读取的该笔输入数据存入所述目的端口所电性连接的所述第一RS232端口、所述第二RS232端口或所述第三RS232端口的所述硬件输出暂存区，并传送所读取的该笔输入数据至所述目的端口。

20.根据权利要求14所述的控制方法，其中当所述投影机处于待机模式时，所述控制芯片停止运作，当所述微处理器在所述投影机处于所述待机模式期间从所述第一装置或所述第二装置的RS232端口接收到启动指令时，所述微处理器令所述控制芯片开始运作，而使得所述投影机脱离所述待机模式。

Images