CN103729319A - 基于串行总线的设备系统及数据传输方法 - Google Patents

Abstract

本发明提供一种基于串行总线的设备系统及数据传输方法。所述设备系统包括：背板、具有串行总线接口的主设备及从设备；其中，所述背板包括具有多个引线的多个连接器，其中，每个连接器中的各引线与高电平和低电平的连接方式均不相同；所述从设备包括：与所述连接器相连的地址接口，与所述串行总线接口相连的数据接口，与所述地址接口和数据接口相连的地址控制器用于识别所述主设备所提供的物理地址与所述地址接口所取得的物理地址是否一致，以及与所述地址控制器和数据接口相连的数据控制器用于在所述地址控制器确定所接收的物理地址与所述地址接口所取得的物理地址一致时，对所述数据接口所传输的数据信息予以处理。

Description

基于串行总线的设备系统及数据传输方法

技术领域

本发明涉及一种主从设备系统及数据传输方法，特别是涉及一种基于串行总线的设备系统及数据传输方法。

背景技术

作为主设备的机架设备的主设备与显卡等从设备通过串行总线进行数据通信。当所述主设备同时连接多个从设备时，所述主设备通过串行总线所发出的指令将会传递给每个从设备，这时，如果不采取手段来区分从设备，则各从设备的响应将造成串行总线上的数据冲突。

为了避免上述情况的发生，本领域技术人员在主设备和从设备之间设置片选电路，由片选电路根据主设备所提供的物理地址来选通主设备与相应的从设备之间的数据通信线路，并利用多次握手来确认所述主设备与相应的从设备之间能够进行数据通信，由此实现所述主设备与相应的从设备的数据通信。

上述方式虽然一定程度的解决了主设备与多个从设备通过串行总线进行数据通信时数据冲突的问题，但由于增加了片选电路，使得硬件开销增大，更为严重的是，该种方式需要多次握手协议才能确定数据通道的通畅，不够简洁。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种基于串行总线的设备系统及数据传输方法，用于解决现有技术中主从设备所构成的设备系统中硬件复杂且传输效率低等的问题。

为实现上述目的及其他相关目的，本发明提供一种背板，包括：具有多个引线的多个连接器，其中，每个连接器中的各引线按预设顺序分别与高电平和低电平相连，且每个所述连接器的各引线的连接方式均不相同，以构成唯一的高低电平序列。

基于上述目的，本发明还提供一种基于串行总线的从设备，与具有串行总线接口的主设备相连，包括：与如上所述的背板中的连接器相连的地址接口；与所述串行总线接口相连的数据接口；与所述地址接口和数据接口相连的地址控制器，用于识别所述主设备通过所述数据接口所传输的物理地址与所述地址接口所取得的高低电平序列所对应的物理地址是否一致；与所述地址控制器和数据接口相连的数据控制器，用于在所述地址控制器确定所接收的物理地址与所述地址接口所取得的物理地址一致时，对所述数据接口所传输的数据信息予以处理。

优选地，所述地址控制器包括：寄存器，用于在所述从设备上电时将所述地址接口提供的高低电平序列所转换的数字的物理地址予以保存；与所述寄存器相连的比较单元，用于将所述主设备通过所述数据接口所传输的物理地址与从所述寄存器中所读取的物理地址进行比对，若一致，则输出接收指令，以供所述数据控制器接收所述数据信息，若不一致，则输出拒绝指令，并在预设的时间周期后重新等待所述数据接口所传递的物理地址。

优选地，所述数据信息包括读数据指令，则所述数据控制器用于在所述地址控制器确定所接收的物理地址与所述地址接口所取得的物理地址一致时，根据所述读数据指令将所述从设备中的存储器所保存的相应数据通过所述数据接口反馈给所述主设备；所述数据信息包括写数据指令，则所述数据控制器用于在所述地址控制器确定所接收的物理地址与所述地址接口所取得的物理地址一致时，根据所述写数据指令将所述写数据指令中的待写入的数据写入所述从设备中的存储器中。

优选地，所述地址接口、数据接口、地址控制器和数据控制器集成在复杂可编程逻辑器件中。

基于上述目的，本发明提供一种基于串行总线连接的设备系统，包括：具有串行总线接口的主设备；如上所述的背板；以及与所述主设备和所述背板相连的如上任一所述的多个从设备。

本发明还提供一种数据传输方法，应用于如上所述的设备系统中，包括：所述主设备基于预设的与各所述连接器中的高低电平序列所对应的物理地址，通过所述串行总线接口向所连接的各从设备发送物理地址和数据信息；所述从设备识别所述主设备通过所述串行总线接口所传输的物理地址与所述地址接口所取得的高低电平序列所对应的物理地址是否一致；所述从设备在确定所接收的物理地址与所述地址接口所取得的高低电平序列所对应的物理地址一致时，对所述串行总线接口所传输的数据信息予以处理。

优选地，识别所述主设备通过所述数据接口所传输的物理地址与所述地址接口所取得的物理地址是否一致的方式包括：在所述从设备上电时将所述地址接口提供的高低电平序列转换成数字的物理地址，并予以保存；将所述主设备通过所述串行总线接口所传输的物理地址与从所保存的物理地址进行比对；若一致，则输出接收指令，以便继续接收数据信息；若不一致，则输出拒绝指令，并在预设的时间周期后重新等待所述数据接口所传递的物理地址。

优选地，所述物理地址与所述数据信息封装在一个数据帧中，其中，所述数据帧的第一个字符串包含所述物理地址，后续的字符串包含所述数据信息。

优选地，所述数据信息包括写数据指令，则所述数据传输方法中对所述串行总线接口所传输的数据信息予以处理的方式包括：在确定所接收的物理地址与所述地址接口所取得的高低电平序列所对应的物理地址一致时，根据所述写数据指令将所述写数据指令中的待写入的数据写入自身的存储器中；所述数据信息包括读数据指令，则所述数据传输方法中对所述串行总线接口所传输的数据信息予以处理的方式包括：在确定所接收的物理地址与所述地址接口所取得的高低电平序列所对应的物理地址一致时，根据所述读数据指令将所保存的相应数据通过所述数据接口反馈给所述主设备。

如上所述，本发明的基于串行总线的设备系统及数据传输方法，具有以下有益效果：利用背板来设定物理地址，无需使用片选芯片或选择开关电路，更无须在从设备上设置物理地址，能有效降低硬件成本，同时，能够直观的反映主设备与所要通信的各从设备的物理地址，便于技术人员更换/添加从设备时进行物理地址的配置，进而方便主设备在执行程序时能够快速定位所要进行数据通信的从设备。

附图说明

图1显示为本发明的基于串行总线的设备系统的结构示意图。

图2显示为本发明的数据传输方法的流程图。

元件标号说明

1       主设备

11      串行总线接口

2       从设备

21      数据接口

22      地址控制器

23      地址接口

24      数据控制器

3       背板

31      连接器

S1～S3  步骤

具体实施方式

以下由特定的具体实施例说明本发明的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本发明的其他优点及功效。

请参阅图1。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。

如图1所示，本发明提供一种基于串行总线连接的设备系统。所述设备系统包括：主设备1、与所述主设备1通过串行总线相连的多个从设备2以及背板3。所述主设备1为一种能够按照事先存储的程序，自动、高速地进行大量数值计算和各种信息处理的现代化智能电子设备，且能与多个从设备2基于串行总线进行通信，其硬件包括但不限于机架设备等。其中，所述串行总线包括但不限于：RS485、RS232等。所述从设备2包括但不限显卡、声卡等。

所述主设备1包括串行总线接口11。所述背板3包括：连接器31。所述从设备2包括：地址接口23、数据接口21、地址控制器22、及数据控制器24。其中，所述背板3可以单独设置在所述主设备1侧且与电源相连，所述背板3也可以安装在所述主设备1中，并利用所述主设备1的电源和地线设置各所述连接器31。

所述连接器31具有多个引线，每个引线按照预设顺序分别与高电平和低电平相连。其中，高电平由正电源提供，低电平由地线、悬空或负电源提供。所述连接器31的数量为多个，其中，每个连接器31中的引线所连接高电平和低电平的方式均不相同，以构成唯一的高低电平序列。也就是说，每个连接器31按照引线顺序所输出的高低电平顺序均不相同。优选地，所述连接器31为八个，排列于所述背板3中，即每个连接器31中的引线数量为三个。同时，每个所述连接器31上均有标号，该标号用于帮助技术人员识别各所述连接器31所表示的物理地址。例如，连接器31的标号为1，则所述连接器31中的引线按照高位到低位的顺序所连接的电平依次为“低电平、低电平、高电平”。

所述地址接口23与所述连接器31相连。所述地址接口23中的引脚数量与所述连接器31中的引脚数量相匹配，优选地，所述地址接口23中的引脚数量连接器31中的引线数量相一致，均为三个。

所述数据接口21与所述串行总线接口11相连。其中，所述数据接口21中引线的数量与所述串行总线接口11中的数据总线的数量相同，以RS485总线接口为例，RS485总线接口中包括TX发送数据线和RX接收数据线，则所述数据接口21中的引线分别对应连接所述RS485总线接口中的TX写数据线和RX读数据线的引脚插口。

所述地址控制器22与所述地址接口23和数据接口21相连，用于识别所述主设备1通过所述数据接口21所传输的物理地址与所述地址接口23所取得的高低电平序列所对应的物理地址是否一致。其中，所述地址控制器22可以是包含处理器的芯片，也可以由器件、芯片等组成的电路。

具体地，所述地址控制器22一方面将与所述地址接口23所提供的高电平设为“1”，将与低电平设为“0”，则所述地址控制器22按照预设的排列顺序将所述地址接口23所提供的各电平信号转换为由“0”、“1”组成的物理地址，另一方面，所述地址控制器22接收所述主设备1所广播的物理地址，接着，所述地址控制器22将所接收的物理地址与所述地址接口23所取得的物理地址进行比对，若一致则生成接收指令，反之，若不一致，则生成拒绝指令，并将所生成的接收/拒绝指令输至所述数据控制器24。其中，所述排列顺序可以为按照所述连接器31的引线顺序或倒序。

优选地，所述地址控制器22包括：寄存器、比较单元（均未予图示）。

为了避免所述地址控制器22重复的获取自身的物理地址，所述寄存器用于在所述从设备2上电时将所述地址接口23提供的高低电平序列所转换的数字的物理地址予以保存。

具体地，所述寄存器的外围电路在所述从设备2上电时，获取所述地址接口23的高低电平序列，并将各电平依次转换成数字信号，以得到所述从设备2的物理地址，并将所转换的物理地址保存在所述寄存器中。

所述比较单元用于将所述主设备1通过所述数据接口21所传输的物理地址与从所述寄存器中所读取的物理地址进行比对，若一致，则输出接收指令，以供所述数据控制器24接收所述数据信息，若不一致，则输出拒绝指令，并在预设的时间周期后重新等待所述数据接口21所传递的物理地址。其中，所述比较单元可以是包含CPU的芯片，也可以是由比较器等电子器件所构成的电路。所述接收指令和拒绝指令可以是一串字符串，也可以是高低电平。

具体地，所述比较单元通过所述数据接口21接收主设备1所提供的物理地址，同时从所述寄存器中读取所保存的物理地址，并将二者逐位的进行比较，若二者完全一致，则输出接收指令，以便所述数据控制器24接收并处理所述数据接口21所传输的数据信息，反之则输出拒绝指令至所述数据控制器24，则所述数据控制器24不予接收所述数据接口21所发送的数据信息，同时，所述比较单元在预设的时间周期后重新等待所述数据接口21所传递的物理地址。其中，所述时间周期为所述主设备1传输物理地址和数据信息所占用的时间周期，其中，所述物理地址和数据信息优选地封装在一个数据帧中，其中，所述第一数据帧的第一字符串为所述物理地址，其余字符串为数据信息。

所述数据控制器24与所述地址控制器22和数据接口21相连，用于在所述地址控制器22确定所接收的物理地址与所述地址接口23所取得的物理地址一致时，对所述数据接口21所传输的数据信息予以处理。

具体地，所述数据控制器24在接收到所述地址控制器22的接收指令时，对所述数据接口21所传输的数据信息予以处理。其中，所述数据信息包括但不限于：动作指令、读数据指令、写数据指令等。

其中，所述数据信息包括读数据指令，则所述数据控制器24用于在所述地址控制器22确定所接收的物理地址与所述地址接口23所取得的物理地址一致时，根据所述读数据指令将所述从设备2中的存储器所保存的相应数据通过所述数据接口21反馈给所述主设备1。

例如，所述主设备1向所连接的所述从设备2的数据接口21发送读数据指令包括：读取指令及所要读取的数据的存储地址，则所述数据控制器24从所述从设备2的存储器中将相应的数据反馈给所述主设备1。

另外，所述数据信息包括写数据指令和待写入的数据，则所述数据控制器24用于在所述地址控制器22确定所接收的物理地址与所述地址接口23所取得的物理地址一致时，根据所述写数据指令将所述写数据指令中的待写入的数据写入所述从设备2中的存储器中。

例如，所述主设备1向所连接的所述从设备2的数据接口21发送写数据指令包括：写入指令及待写入的数据及存储地址，则所述数据控制器24根据所述存储地址将所述数据保存到所述从设备2的存储器中。

作为一种优选方案，所述地址接口23、数据接口21、地址控制器22和数据控制器24集成在复杂可编程逻辑器件中。

如图2所示，本发明还提供一种数据传输方法，应用于如上任一所述的设备系统中。

在步骤S1中，所述主设备基于预设的与各所述连接器中的高低电平序列所对应的物理地址，通过所述串行总线接口向所连接的各从设备发送物理地址和数据信息。

具体地，根据各所述连接器中引脚的排列顺序及各自相连的高低电平，所述主设备中预先配置各所述连接器的物理地址，其中，所述主设备认定高电平对应设置为“1”，低电平对应设置为“0”，所述主设备通过自身的串行总线接口向所连接的各从设备发出物理地址和数据信息。其中，所述物理地址和数据信息之间可以间隔一时间间隔，也可以封装在一个数据帧中。优选地，所述物理地址和数据信息为一个数据帧时，所述数据帧中的第一字符串中包含所述物理地址，其他字符串中包含所述数据信息。

在步骤S2中，所述从设备识别所述主设备通过所述串行总线接口所传输的物理地址与所述地址接口所取得的高低电平序列所对应的物理地址是否一致。

具体地，与所述主设备相连的每个所述从设备一方面将与所述地址接口所取得的高电平设为“1”，将与低电平设为“0”，则将所述地址接口所提供的各电平序列转换为由“0”、“1”组成的物理地址，另一方面，所述从设备接收所述主设备所广播的物理地址，接着，将所接收的物理地址与所述地址接口所取得的物理地址进行比对，若一致则执行步骤S3，反之，若不一致，则不予继续执行。其中，所述排列顺序与所述主设备所预设的物理地址的顺序相同，可以为按照所述连接器的引线顺序或倒序。

优选地，为了避免所述从设备重复的获取自身的物理地址，所述步骤S2包括：步骤S21、S22、S23（均未予图示）。

在步骤S21中，所述从设备在上电时将所述地址接口提供的高低电平序列转换成数字的物理地址，并予以保存。

具体地，所述从设备在电时，获取所述地址接口的高低电平序列，并将所述高低电平序列依次转换成数字信号，以得到所述从设备的物理地址，并将所转换的物理地址保存在其中的寄存器中。

在步骤S22中，所述从设备将所述主设备通过所述串行总线接口所传输的物理地址与从所保存的物理地址进行比对，若完全一致，则执行步骤S3，反之，则执行步骤S23。

在步骤23中，所述从设备在预设的时间周期后重新等待所述数据接口所传递的物理地址。

具体地，所述从设备通过所述数据接口接收主设备所提供的物理地址，同时读取所保存的物理地址，并将二者逐位的进行比较，若二者完全一致，则执行步骤S3，反之则在预设的时间周期后重新等待所述数据接口所传递的物理地址。其中，所述时间周期为所述主设备传输物理地址和数据信息所占用的时间周期，其中，所述物理地址和数据信息优选地封装在一个数据帧中，其中，所述第一数据帧的第一字符串为所述物理地址，其余字符串为数据信息。

在步骤S3中，所述从设备在确定所接收的物理地址与所述地址接口所取得的高低电平序列所对应的物理地址一致时，对所述串行总线接口所传输的数据信息予以处理。

具体地，所述从设备在接收到所述地址控制器的接收指令时，对所述串行总线接口所传输的数据信息予以处理。其中，所述数据信息包括但不限于：动作指令、读数据指令、写数据指令等。

其中，所述数据信息包括读数据指令，则所述从设备在确定所接收的物理地址与所述地址接口所取得的高低电平序列所对应的物理地址一致时，根据所述读数据指令将所保存的相应数据通过所述数据接口反馈给所述主设备。

例如，所述主设备向所连接的所述从设备的数据接口发送读数据指令包括：读取指令及所要读取的数据的存储地址，则所述从设备在确定物理地址一致时，将所保存的相应数据反馈给所述主设备。

另外，所述数据信息包括写数据指令，则所述从设备在确定所接收的物理地址与所述地址接口所取得的高低电平序列所对应的物理地址一致时，根据所述写数据指令将所述写数据指令中的待写入的数据写入自身的存储器中。

例如，所述主设备向所连接的所述从设备的数据接口发送写数据指令包括：写入指令及待写入的数据及存储地址，则所述从设备在确定物理地址一致时，根据所述存储地址将所述数据保存到所述从设备的存储器中。

综上所述，本发明的基于串行总线的设备系统及数据传输方法，利用背板来设定物理地址，无需使用片选芯片或选择开关电路，更无须在从设备上设置物理地址，能有效降低硬件成本，同时，能够直观的反映主设备与所要通信的各从设备的物理地址，便于技术人员更换/添加从设备时进行物理地址的配置，进而方便主设备在执行程序时能够快速定位所要进行数据通信的从设备；另外，连接器设置为8个，对于机架设备来说既能满足所连接的从设备数量需求，又能便于设置相对简单的高电平和低电平连接关系；此外，利用寄存器来保存物理地址，能够有效避免从设备的重复获取物理地址的过程，减少从设备的系统消耗；还有，将物理地址和数据信息封装在一个数据帧中，无需握手协议的往复确认，提高传输效率。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种背板，其特征在于，包括：

具有多个引线的多个连接器，其中，每个连接器中的各引线按预设顺序分别与高电平和低电平相连，且每个所述连接器的各引线的连接方式均不相同，以构成唯一的高低电平序列。

2.一种基于串行总线的从设备，与具有串行总线接口的主设备相连，其特征在于，包括：

与如权利要求1所述的背板中的连接器相连的地址接口；

与所述串行总线接口相连的数据接口；

与所述地址接口和数据接口相连的地址控制器，用于识别所述主设备通过所述数据接口所传输的物理地址与所述地址接口所取得的高低电平序列所对应的物理地址是否一致；

与所述地址控制器和数据接口相连的数据控制器，用于在所述地址控制器确定所接收的物理地址与所述地址接口所取得的物理地址一致时，对所述数据接口所传输的数据信息予以处理。

3.根据权利要求2所述的基于串行总线的从设备，其特征在于，所述地址控制器包括：

寄存器，用于在所述从设备上电时将所述地址接口提供的高低电平序列所转换的数字的物理地址予以保存；

与所述寄存器相连的比较单元，用于将所述主设备通过所述数据接口所传输的物理地址与从所述寄存器中所读取的物理地址进行比对，若一致，则输出接收指令，以供所述数据控制器接收所述数据信息，若不一致，则输出拒绝指令，并在预设的时间周期后重新等待所述数据接口所传递的物理地址。

4.根据权利要求2所述的基于串行总线的从设备，其特征在于，所述数据信息包括读数据指令，则所述数据控制器用于在所述地址控制器确定所接收的物理地址与所述地址接口所取得的物理地址一致时，根据所述读数据指令将所述从设备中的存储器所保存的相应数据通过所述数据接口反馈给所述主设备；

所述数据信息包括写数据指令，则所述数据控制器用于在所述地址控制器确定所接收的物理地址与所述地址接口所取得的物理地址一致时，根据所述写数据指令将所述写数据指令中的待写入的数据写入所述从设备中的存储器中。

5.根据权利要求2所述的基于串行总线的从设备，其特征在于，所述地址接口、数据接口、地址控制器和数据控制器集成在复杂可编程逻辑器件中。

6.一种基于串行总线连接的设备系统，其特征在于，包括：

具有串行总线接口的主设备；

如权利要求1所述的背板；以及

与所述主设备和所述背板相连的如权利要求2至5中任一所述的多个从设备。

7.一种数据传输方法，应用于如权利要求6所述的设备系统中，其特征在于，包括：

所述主设备基于预设的与各所述连接器中的高低电平序列所对应的物理地址，通过所述串行总线接口向所连接的各从设备发送物理地址和数据信息；

所述从设备识别所述主设备通过所述串行总线接口所传输的物理地址与所述地址接口所取得的高低电平序列所对应的物理地址是否一致；

所述从设备在确定所接收的物理地址与所述地址接口所取得的高低电平序列所对应的物理地址一致时，对所述串行总线接口所传输的数据信息予以处理。

8.根据权利要求7所述的数据传输方法，其特征在于，识别所述主设备通过所述数据接口所传输的物理地址与所述地址接口所取得的物理地址是否一致的方式包括：

在所述从设备上电时将所述地址接口提供的高低电平序列转换成数字的物理地址，并予以保存；

将所述主设备通过所述串行总线接口所传输的物理地址与从所保存的物理地址进行比对；

若一致，则输出接收指令，以便继续接收数据信息；

若不一致，则输出拒绝指令，并在预设的时间周期后重新等待所述数据接口所传递的物理地址。

9.根据权利要求7所述的数据传输方法，其特征在于，所述物理地址与所述数据信息封装在一个数据帧中，其中，所述数据帧的第一个字符串包含所述物理地址，后续的字符串包含所述数据信息。

10.根据权利要求7所述的数据传输方法，其特征在于，所述数据信息包括写数据指令，则所述数据传输方法中对所述串行总线接口所传输的数据信息予以处理的方式包括：在确定所接收的物理地址与所述地址接口所取得的高低电平序列所对应的物理地址一致时，根据所述写数据指令将所述写数据指令中的待写入的数据写入自身的存储器中；

所述数据信息包括读数据指令，则所述数据传输方法中对所述串行总线接口所传输的数据信息予以处理的方式包括：在确定所接收的物理地址与所述地址接口所取得的高低电平序列所对应的物理地址一致时，根据所述读数据指令将所保存的相应数据通过所述数据接口反馈给所述主设备。

Images