CN105224497A - 串行接口可扩展的处理装置及方法 - Google Patents

串行接口可扩展的处理装置及方法 Download PDF

Info

Publication number
CN105224497A
CN105224497A CN201510572253.0A CN201510572253A CN105224497A CN 105224497 A CN105224497 A CN 105224497A CN 201510572253 A CN201510572253 A CN 201510572253A CN 105224497 A CN105224497 A CN 105224497A
Authority
CN
China
Prior art keywords
line interface
serial line
data
pin
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510572253.0A
Other languages
English (en)
Inventor
严峻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Feixun Data Communication Technology Co Ltd
Original Assignee
Shanghai Feixun Data Communication Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Feixun Data Communication Technology Co Ltd filed Critical Shanghai Feixun Data Communication Technology Co Ltd
Priority to CN201510572253.0A priority Critical patent/CN105224497A/zh
Publication of CN105224497A publication Critical patent/CN105224497A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明提供一种串行接口可扩展的处理装置及方法。所述处理装置包括：包含第一串行接口的主处理单元，用于基于时钟信号输出数据信息；其中，所述第一串行接口包括第一时钟引脚；与所述第一串行接口相连的转换单元，包括：至少一个第二串行接口，用于根据来自所述第一时钟引脚的时钟信号将来自所述第一串行接口的数据信息传递至相应的第二串行接口；其中，所述第二串行接口的第二时钟引脚与所述第一时钟引脚相连；与所述第二串行接口相连的从处理单元，用于根据所述第二时钟引脚所接收的时钟信号与所述主处理单元进行数据通信。本发明能够解决具有不同串行接口之间的数据读写问题。

Description

串行接口可扩展的处理装置及方法
技术领域
本发明涉及一种串口扩展方式，特别是涉及一种串行接口可扩展的处理装置及方法。
背景技术
串行总线由于简单、灵活、硬件管脚资源少等优点，在器件与器件之间的通信中有着广泛的应用。
在串行总线中，器件被分为主机和从机。主机是初始化总线的数据传输并产生允许传输的时钟信号的器件。此时，任何被寻址的器件都被认为是从机。
在应用时，具有相同串行总线协议的器件可连接在一起，用于实现数据通信。但在某些电子产品中，如手机等，CPU只带有一种串行总线，用于与外部存储单元进行数据读写。而无法读写其他类型的串行总线器件。这使得手机的处理器与外部存储单元的连接受限。因此，需要对现有技术进行改进。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种串行接口可扩展的处理装置及方法，用于解决现有技术中具有不同串行接口之间的数据读写问题。
为实现上述目的及其他相关目的，本发明提供一种串行接口可扩展的处理装置，包括：包含第一串行接口的主处理单元，用于基于时钟信号输出数据信息；其中，所述第一串行接口包括第一时钟引脚；与所述第一串行接口相连的转换单元，包括：至少一个第二串行接口，用于根据来自所述第一时钟引脚的时钟信号将来自所述第一串行接口的数据信息传递至相应的第二串行接口；其中，所述第二串行接口的第二时钟引脚与所述第一时钟引脚相连；与所述第二串行接口相连的从处理单元，用于根据所述第二时钟引脚所接收的时钟信号与所述主处理单元进行数据通信。
优选地，所述第二串行接口为多个，各所述第二串行接口共用所述第二时钟引脚、和共用的用于传递数据信息的数据引脚；各所述第二串行接口还包括单独的片选引脚；对应的，所述主处理单元还用于经所述第一串行接口输出包含片选信息和数据地址信息的数据信息；所述转换单元还用于根据所述数据信息分别向相应的片选引脚输出片选信号，以及向所述数据引脚输出所述数据地址信息；所述从处理单元还用于基于所述片选信号、数据地址信息和时钟信号，与所述主处理单元进行数据通信。
优选地，所述第一串行接口为I2C接口、所述第二串行接口为SPI接口。
优选地，共用的数据引脚、共用的时钟引脚和单独的片选引脚构成一个所述第二串行接口，每个所述从处理单元通过数据引脚、时钟引脚和对应的片选引脚与所述转换单元的第二串行接口相连。
优选地，所述第二串行接口为多个，各所述第二串行接口均包括数据引脚；对应的，所述主处理单元还用于经所述第一串行接口输出包含片选信息和数据地址信息的数据信息；所述转换单元还用于根据所述片选信息，将所述数据信息输至相应的第二串行接口的数据引脚。
优选地，所述第一串行接口为SPI接口、所述第二串行接口为I2C接口。
优选地，共用的时钟引脚和单独的数据引脚构成一个所述第二串行接口，每个所述从处理单元通过对应的数据引脚和时钟引脚与所述转换单元的第二串行接口相连。
基于上述目的，本发明还提供一种串行接口可扩展的处理方法，用于如上任一所述的处理装置，包括：所述主处理单元基于时钟信号输出数据信息；所述转换单元根据来自所述时钟信号将来自所述第一串行接口的数据信息传递至相应的第二串行接口；所述从处理单元根据所述第二时钟引脚所接收的时钟信号与所述主处理单元进行数据通信。
优选地，所述第二串行接口的数量为多个，各所述第二串行接口共用所述第二时钟引脚、和共用的用于传递数据信息的数据引脚；各所述第二串行接口还包括单独的片选引脚；
则所述主处理单元基于时钟信号输出数据信息的步骤包括：所述主处理单元经所述第一串行接口输出包含片选信息和数据地址信息的数据信息；
所述转换单元根据来自所述第一时钟引脚的时钟信号将来自所述第一串行接口的数据信息传递至相应的第二串行接口的步骤包括：所述转换单元根据所述数据信息分别向相应的片选引脚输出片选信号，以及向所述数据引脚输出所述数据地址信息；
对应的，所述从处理单元根据所述第二时钟引脚所接收的时钟信号与所述主处理单元进行数据通信的步骤包括：所述从处理单元还用于基于所述片选信号、数据地址信息和时钟信号，与所述主处理单元进行数据通信。
优选地，所述第二串行接口为多个，各所述第二串行接口均包括数据引脚；
对应的，所述主处理单元基于时钟信号输出数据信息的步骤包括：所述主处理单元经所述第一串行接口输出包含片选信息和数据地址信息的数据信息；
所述转换单元根据来自所述第一时钟引脚的时钟信号将来自所述第一串行接口的数据信息传递至相应的第二串行接口的步骤包括：所述转换单元根据所述片选信息，将所述数据地址信息输至相应的第二串行接口的数据引脚。
如上所述，本发明的串行接口可扩展的处理装置及方法，具有以下有益效果：利用转换单元将具有不同串行接口的主处理单元和从处理单元进行数据通信，能够解决具有不同串行接口之间的数据读写问题，有效扩展了带有一种串行接口的CPU的与其他串行接口的存储器件之间的数据交互方式；另外，根据串行接口协议设置单独的片选引脚、或单独的数据引脚，能够有效区分转换单元所连接的多个从处理单元，从而实现主处理单元与多个从处理单元之间的数据通信。
附图说明
图1显示为本发明的串行接口可扩展的处理装置的结构示意图。
图2显示为本发明的串行接口可扩展的处理装置中一种优选方式的结构示意图。
图3显示为本发明的串行接口可扩展的处理装置中又一种优选方式的结构示意图。
图4显示为本发明的串行接口可扩展的处理方法的流程示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如图1所示，本发明提供一种串行接口可扩展的处理装置。所述处理装置包括：主处理单元11、转换单元12和从处理单元13。其中，所述主处理单元11和从处理单元13各自包含不同协议格式的串行接口。
所述主处理单元11包含第一串行接口111，用于基于时钟信号输出数据信息；其中，所述第一串行接口111包括第一时钟引脚。
在此，所述主处理单元11为包含CPU的芯片、时钟信号发生器及外围电路。其中，所述芯片包括第一串行接口111。所述第一串行接口111包括但不限于：I2C接口、或SPI接口。
当所述主处理单元11根据程序设计需要向从处理单元13读取数据、或向所述从处理单元13写入数据时，按照所述第一串行接口111的协议，根据时钟信号的上跳沿、或下跳沿向转换单元12输出数据信息中的一位。其中，所述数据信息包括但不限于：读/写数据指令、读/写数据地址段等。
例如，所述第一串行接口111为SPI接口，则所述主处理单元11在时钟信号为上跳沿时改变数据信息中所要输出的数据，在紧接着的下跳沿将该数据输出。
所述转换单元12包括：至少一个第二串行接口121、且与所述第一串行接口111相连，用于根据来自所述第一时钟引脚的时钟信号将来自所述第一串行接口111的数据信息传递至相应的第二串行接口121；其中，所述第二串行接口121的第二时钟引脚与所述第一时钟引脚相连。
在此，所述转换单元12为复杂可编程逻辑器件(CPLD)。当所述转换单元12仅包含一个第二串行接口121时，所述转换单元12根据第二串行接口121的协议，按照时钟信号将所述数据信息通过所述第二串行接口121传递给从处理单元13。从而实现不同类型的串行接口的数据通信。由于所述第二串行接口121的第二时钟引脚与所述第一时钟引脚相连，所述第一串行接口111输出的时钟信号同步输至所述第二串行接口121。对应的，所述第二串行接口121可将所述数据信息发送至所述从处理单元13。
在此，所述从处理单元13可基于所述数据信息中的读写指令和数据地址信息(如数据地址段信息)，执行相应的读写数据操作，以实现与主处理单元11的数据通信。
例如。所述第二串行接口121为I2C接口，所述数据信息包括读指令和数据地址段信息，则所述从处理单元13利用仅有的一条串行数据线，按照时钟信号串行的接收所述数据信息，并再按照时钟信号将相应数据地址段信息所对应的数据反馈给转换单元12，并由所述转换单元12按照第一串行接口111中的写数据引脚发送给主处理单元11。在此，所述第一串行接口111并非I2C接口。
当所述第二串行接口121的数量为多个时，各所述第二串行接口121可共用所述第二时钟引脚、和共用的用于传递数据信息的数据引脚；各所述第二串行接口121还包括单独的片选引脚。例如，所述第二串行接口121为基于SPI协议的接口，为了精简转换单元12的引脚，所述转换单元12所外接的各从处理单元13共用读数据引脚、写数据引脚、和第二时钟引脚。但为了片选需要，各从处理单元13单独连接片选引脚。
所述第一串行接口111中可包含用于输出片选信息的片选引脚，也可以由其中的数据引脚替代。所述主处理单元11则用于经所述第一串行接口111输出包含片选信息和数据地址信息的数据信息。例如，如图2所示，所述第一串行接口111为I2C接口，则所述主处理单元11通过I2C接口中的数据引脚输出包含片选信息和数据地址信息的数据信息。
对应的，所述转换单元12还用于根据所述数据信息分别向相应的片选引脚输出片选信号，以及向所述数据引脚输出所述数据地址信息。
在此，所述转换单元12中可集成解码器，各片选引脚连接所述解码器的每个输出端。所述转换单元12将所接收的片选信息输入解码器，对应的片选引脚输出片选信号。
所述从处理单元13还用于基于所述片选信号、数据地址信息和时钟信号，与所述主处理单元11进行数据通信。
本实施例中，当多个从处理单元13连接所述转换单元12时，每个从处理单元13中第二串行接口121的片选引脚连接所述转换单元12的不同片选引脚，所有从处理单元13中第二串行接口121的时钟引脚均连接所述转换单元12的时钟引脚，所有从处理单元13中第二串行接口121的读数据引脚均连接所述转换单元12的读数据引脚，所有从处理单元13中第二串行接口121的写数据引脚均连接所述转换单元12的写数据引脚。如此，共用的读数据引脚、共用的写数据引脚、共用的时钟引脚和单独的片选引脚构成一个所述第二串行接口121。每个从处理单元13通过连接读数据引脚、写数据引脚、时钟引脚和相应的片选引脚与所述转换单元12的第二串行接口121相连。
需要说明的是，根据实际情况，若按照串行接口协议，所述第二串行接口121本身不具备片选引脚，所述转换单元12和从处理单元13对应增加片选引脚。同时，根据不同的串行接口协议(如I2C接口协议)，读数据引脚和写数据引脚可为同一引脚。因此，每个所述从处理单元13通过数据引脚、时钟引脚和对应的片选引脚与所述转换单元12的第二串行接口121相连。
在此，当片选信号有效时，相应的从处理单元13按照时钟信号的跳变沿接收包含数据地址信息的数据信息，并执行相应的读写操作，如此实现数据通信。
当所述第二串行接口121的数量为多个时，各所述第二串行接口121还可以不设置片选引脚，并仅共用时钟引脚，则各所述第二串行接口121需各自包含数据引脚。例如，如图3所示，所述第一串行接口111为SPI接口、所述第二串行接口121为I2C接口。当多个从处理单元13连接所述转换单元12时，每个从处理单元13中第二串行接口121的数据引脚连接所述转换单元12的不同数据引脚，所有从处理单元13中第二串行接口121的时钟引脚均连接所述转换单元12的时钟引脚。如此，共用的时钟引脚和单独的数据引脚构成一个所述第二串行接口121。
需要说明的是，根据不同的串行接口协议(如SPI接口协议)，读数据引脚和写数据引脚可为分为不同引脚。因此，每个所述从处理单元13通过对应的数据引脚和时钟引脚与所述转换单元12的第二串行接口121相连。
所述主处理单元11根据读写需要，通过SPI接口中的读数据引脚、或写数据引脚输出包含片选信息和数据地址信息的数据信息，则所述转换单元12按照时序将所述片选信息输至相应的第二串行接口121的数据引脚，再将所述数据地址信息输至同一第二串行接口121的数据引脚。所述从处理单元13根据率先接受的片选信息确定即将接受数据地址信息和读写指令，并按照所述读写指令在所接收的数据地址信息中相应的读/写数据，以完成与主处理单元11的数据通信。
如图4所示，本发明提供一种串行接口可扩展的处理方法。所述处理方法主要由上述处理装置来执行。所述处理装置包括：主处理单元、转换单元和从处理单元。其中，所述主处理单元和从处理单元各自包含不同协议格式的串行接口。
在步骤S1中，所述主处理单元基于时钟信号输出数据信息；其中，所述第一串行接口包括第一时钟引脚。
在此，所述主处理单元为包含CPU的芯片、时钟信号发生器及外围电路。其中，所述芯片包括第一串行接口。所述第一串行接口包括但不限于：I2C接口、或SPI接口。
当所述主处理单元根据程序设计需要向从处理单元读取数据、或向所述从处理单元写入数据时，按照所述第一串行接口的协议，根据时钟信号的上跳沿、或下跳沿向转换单元输出数据信息中的一位。其中，所述数据信息包括但不限于：读/写数据指令、读/写数据地址段等。
例如，所述第一串行接口为SPI接口，则所述主处理单元在时钟信号为上跳沿时改变数据信息中所要输出的数据，在紧接着的下跳沿将该数据输出。
在步骤S2中，所述转换单元根据来自所述第一时钟引脚的时钟信号将来自所述第一串行接口的数据信息传递至相应的第二串行接口；其中，所述第二串行接口的第二时钟引脚与所述第一时钟引脚相连。
在此，所述转换单元为复杂可编程逻辑器件(CPLD)。当所述转换单元仅包含一个第二串行接口时，所述转换单元根据第二串行接口的协议，按照时钟信号将所述数据信息通过所述第二串行接口传递给从处理单元。从而实现不同类型的串行接口的数据通信。由于所述第二串行接口的第二时钟引脚与所述第一时钟引脚相连，所述第一串行接口输出的时钟信号同步输至所述第二串行接口。对应的，所述第二串行接口可将所述数据信息发送至所述从处理单元。
在步骤S3中，所述从处理单元根据所述第二时钟引脚所接收的时钟信号与所述主处理单元进行数据通信。
具体地，所述从处理单元可基于所述数据信息中的读写指令和数据地址信息(如数据地址段信息)，执行相应的读写数据操作，以实现与主处理单元的数据通信。
例如，所述第二串行接口为I2C接口，所述数据信息包括读指令和数据地址段信息，则所述从处理单元利用仅有的一条串行数据线，按照时钟信号串行的接收所述数据信息，并再按照时钟信号将相应数据地址段信息所对应的数据反馈给转换单元，并由所述转换单元按照第一串行接口中的写数据引脚发送给主处理单元。在此，所述第一串行接口并非I2C接口。
当所述第二串行接口的数量为多个时，各所述第二串行接口可共用所述第二时钟引脚、和共用的用于传递数据信息的数据引脚；各所述第二串行接口还包括单独的片选引脚。例如，所述第二串行接口为基于SPI协议的接口，为了精简转换单元的引脚，所述转换单元所外接的各从处理单元共用读数据引脚、写数据引脚、和第二时钟引脚。但为了片选需要，各从处理单元单独连接片选引脚。
所述第一串行接口中可包含用于输出片选信息的片选引脚，也可以由其中的数据引脚替代。对应的，所述步骤S1包括：所述主处理单元经所述第一串行接口输出包含片选信息和数据地址信息的数据信息。例如，如图2所示，所述第一串行接口为I2C接口，则所述主处理单元通过I2C接口中的数据引脚输出包含片选信息和数据地址信息的数据信息。
本实施例中，当多个从处理单元连接所述转换单元时，每个从处理单元中第二串行接口的片选引脚连接所述转换单元的不同片选引脚，所有从处理单元中第二串行接口的时钟引脚均连接所述转换单元的时钟引脚，所有从处理单元中第二串行接口的读数据引脚均连接所述转换单元的读数据引脚，所有从处理单元中第二串行接口的写数据引脚均连接所述转换单元的写数据引脚。如此，共用的读数据引脚、共用的写数据引脚、共用的时钟引脚和单独的片选引脚构成一个所述第二串行接口。每个从处理单元通过连接读数据引脚、写数据引脚、时钟引脚和相应的片选引脚与所述转换单元的第二串行接口相连。
需要说明的是，根据实际情况，若按照串行接口协议，所述第二串行接口本身不具备片选引脚，所述转换单元和从处理单元对应增加片选引脚。同时，根据不同的串行接口协议(如I2C接口协议)，读数据引脚和写数据引脚可为同一引脚。因此，每个所述从处理单元通过数据引脚、时钟引脚和对应的片选引脚与所述转换单元的第二串行接口相连。
所述步骤S2包括：所述转换单元还根据所述数据信息分别向相应的片选引脚输出片选信号，以及向所述数据引脚输出所述数据地址信息。
在此，所述转换单元中可集成解码器，各片选引脚连接所述解码器的每个输出端。所述转换单元将所接收的片选信息输入解码器，对应的片选引脚输出片选信号。
所述步骤S3包括：所述从处理单元基于所述片选信号、数据地址信息和时钟信号，与所述主处理单元进行数据通信。
具体地，片选信号有效的所述从处理单元按照时钟信号的跳变沿接收包含数据地址信息的数据信息，并执行相应的读写操作，如此实现数据通信。
当所述第二串行接口的数量为多个时，各所述第二串行接口还可以不设置片选引脚，并仅共用时钟引脚，则各所述第二串行接口需各自包含数据引脚。例如，如图3所示，所述第一串行接口为SPI接口、所述第二串行接口为I2C接口。
当多个从处理单元连接所述转换单元时，每个从处理单元中第二串行接口的数据引脚连接所述转换单元的不同数据引脚，所有从处理单元中第二串行接口的时钟引脚均连接所述转换单元的时钟引脚。如此，共用的时钟引脚和单独的数据引脚构成一个所述第二串行接口。
需要说明的是，根据不同的串行接口协议(如SPI接口协议)，读数据引脚和写数据引脚可为分为不同引脚。因此，每个所述从处理单元通过对应的数据引脚和时钟引脚与所述转换单元的第二串行接口相连。
对应的，所述步骤S1包括：所述主处理单元根据读写需要，通过SPI接口中的读数据引脚、或写数据引脚输出包含片选信息和数据地址信息的数据信息。
所述步骤S2包括：所述转换单元按照时序将所述片选信息输至相应的第二串行接口的数据引脚，再将所述数据地址信息输至同一第二串行接口的数据引脚。
所述步骤S3包括：所述从处理单元根据率先接受的片选信息确定即将接受数据地址信息和读写指令，并按照所述读写指令在所接收的数据地址信息中相应的读/写数据，以完成与主处理单元的数据通信。
综上所述，本发明，利用转换单元将具有不同串行接口的主处理单元和从处理单元进行数据通信，能够解决就具有不同串行接口之间的数据读写问题，有效扩展了带有一种串行接口的CPU的与其他串行接口的存储器件之间的数据交互方式。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种串行接口可扩展的处理装置，其特征在于，包括：
包含第一串行接口的主处理单元，用于基于时钟信号输出数据信息；其中，所述第一串行接口包括第一时钟引脚；
与所述第一串行接口相连的转换单元，包括：至少一个第二串行接口，用于根据来自所述第一时钟引脚的时钟信号将来自所述第一串行接口的数据信息传递至相应的第二串行接口；其中，所述第二串行接口包括第二时钟引脚；所述第二串行接口的第二时钟引脚与所述第一时钟引脚相连；
与所述第二串行接口相连的从处理单元，用于根据所述第二时钟引脚所接收的时钟信号与所述主处理单元进行数据通信。
2.根据权利要求1所述的串行接口可扩展的处理装置，其特征在于，所述第二串行接口为多个，各所述第二串行接口共用所述第二时钟引脚、和共用的用于传递数据信息的数据引脚；各所述第二串行接口还包括单独的片选引脚；
对应的，所述主处理单元还用于经所述第一串行接口输出包含片选信息和数据地址信息的数据信息；
所述转换单元还用于根据所述数据信息分别向相应的片选引脚输出片选信号，以及向所述数据引脚输出所述数据地址信息；
所述从处理单元还用于基于所述片选信号、数据地址信息和时钟信号，与所述主处理单元进行数据通信。
3.根据权利要求2所述的串行接口可扩展的处理装置，其特征在于，所述第一串行接口为I2C接口、所述第二串行接口为SPI接口。
4.根据权利要求2所述的串行接口可扩展的处理装置，其特征在于，共用的数据引脚、共用的时钟引脚和单独的片选引脚构成一个所述第二串行接口，每个所述从处理单元通过数据引脚、时钟引脚和对应的片选引脚与所述转换单元的第二串行接口相连。
5.根据权利要求1所述的串行接口可扩展的处理装置，其特征在于，所述第二串行接口为多个，各所述第二串行接口均包括数据引脚；
对应的，所述主处理单元还用于经所述第一串行接口输出包含片选信息和数据地址信息的数据信息；
所述转换单元还用于根据所述片选信息，将所述数据信息输至相应的第二串行接口的数据引脚。
6.根据权利要求4所述的串行接口可扩展的处理装置，其特征在于，所述第一串行接口为SPI接口、所述第二串行接口为I2C接口。
7.根据权利要求4所述的串行接口可扩展的处理装置，其特征在于，共用的时钟引脚和单独的数据引脚构成一个所述第二串行接口，每个所述从处理单元通过对应的数据引脚和时钟引脚与所述转换单元的第二串行接口相连。
8.一种串行接口可扩展的处理方法，用于如权利要求1-7中任一所述的处理装置，其特征在于，包括：
所述主处理单元基于时钟信号输出数据信息；
所述转换单元根据来自所述时钟信号将来自所述第一串行接口的数据信息传递至相应的第二串行接口；
所述从处理单元根据所述第二时钟引脚所接收的时钟信号与所述主处理单元进行数据通信。
9.根据权利要求8所述的串行接口可扩展的处理方法，其特征在于，所述第二串行接口的数量为多个，各所述第二串行接口共用所述第二时钟引脚、和共用的用于传递数据信息的数据引脚；各所述第二串行接口还包括单独的片选引脚；
则所述主处理单元基于时钟信号输出数据信息的步骤包括：
所述主处理单元经所述第一串行接口输出包含片选信息和数据地址信息的数据信息；
所述转换单元根据来自所述第一时钟引脚的时钟信号将来自所述第一串行接口的数据信息传递至相应的第二串行接口的步骤包括：所述转换单元根据所述数据信息分别向相应的片选引脚输出片选信号，以及向所述数据引脚输出所述数据地址信息；
对应的，所述从处理单元根据所述第二时钟引脚所接收的时钟信号与所述主处理单元进行数据通信的步骤包括：所述从处理单元还用于基于所述片选信号、数据地址信息和时钟信号，与所述主处理单元进行数据通信。
10.根据权利要求8所述的串行接口可扩展的处理方法，其特征在于，所述第二串行接口为多个，各所述第二串行接口均包括数据引脚；
对应的，所述主处理单元基于时钟信号输出数据信息的步骤包括：所述主处理单元经所述第一串行接口输出包含片选信息和数据地址信息的数据信息；
所述转换单元根据来自所述第一时钟引脚的时钟信号将来自所述第一串行接口的数据信息传递至相应的第二串行接口的步骤包括：所述转换单元根据所述片选信息，将所述数据地址信息输至相应的第二串行接口的数据引脚。
CN201510572253.0A 2015-09-10 2015-09-10 串行接口可扩展的处理装置及方法 Pending CN105224497A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510572253.0A CN105224497A (zh) 2015-09-10 2015-09-10 串行接口可扩展的处理装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510572253.0A CN105224497A (zh) 2015-09-10 2015-09-10 串行接口可扩展的处理装置及方法

Publications (1)

Publication Number Publication Date
CN105224497A true CN105224497A (zh) 2016-01-06

Family

ID=54993477

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510572253.0A Pending CN105224497A (zh) 2015-09-10 2015-09-10 串行接口可扩展的处理装置及方法

Country Status (1)

Country Link
CN (1) CN105224497A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105786734A (zh) * 2016-02-25 2016-07-20 广州视源电子科技股份有限公司 数据传输的方法、扩展装置、外围设备及系统
CN112596983A (zh) * 2020-12-30 2021-04-02 苏州浪潮智能科技有限公司 一种服务器内连接器的监测方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1581026A (zh) * 2004-05-19 2005-02-16 中兴通讯股份有限公司 在通信设备中操作多个i2c从器件的装置及其方法
CN102023942A (zh) * 2009-09-09 2011-04-20 鸿富锦精密工业（深圳）有限公司 Spi外设访问装置及方法
US20120059489A1 (en) * 2010-09-08 2012-03-08 Integrated Device Technology, Inc. System and method for communication handshaking between processors
CN103488600A (zh) * 2013-10-08 2014-01-01 江苏物联网研究发展中心 通用从机同步串行接口电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1581026A (zh) * 2004-05-19 2005-02-16 中兴通讯股份有限公司 在通信设备中操作多个i2c从器件的装置及其方法
CN102023942A (zh) * 2009-09-09 2011-04-20 鸿富锦精密工业（深圳）有限公司 Spi外设访问装置及方法
US20120059489A1 (en) * 2010-09-08 2012-03-08 Integrated Device Technology, Inc. System and method for communication handshaking between processors
CN103488600A (zh) * 2013-10-08 2014-01-01 江苏物联网研究发展中心 通用从机同步串行接口电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
段向东等: "基于CP2120的SPI与I2C总线接口转换电路设计", 《电子设计工程》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105786734A (zh) * 2016-02-25 2016-07-20 广州视源电子科技股份有限公司 数据传输的方法、扩展装置、外围设备及系统
CN105786734B (zh) * 2016-02-25 2018-12-18 广州视源电子科技股份有限公司 数据传输的方法、扩展装置、外围设备及系统
CN112596983A (zh) * 2020-12-30 2021-04-02 苏州浪潮智能科技有限公司 一种服务器内连接器的监测方法

Similar Documents

Publication Publication Date Title
CN109902053B (zh) 一种基于双控制器的spi通信方法、终端设备及存储介质
US7603501B2 (en) Communication circuit of serial peripheral interface devices
CN105051706B (zh) 用于具有pcie协议栈的低功率phy的操作的设备、方法和系统
CN103559156B (zh) 一种fpga与计算机之间的通信系统
CN103559152A (zh) 基于pcie协议的cpu访问本地总线的装置及方法
US10614011B2 (en) Apparatus, method, and electronic device for implementing solid-state drive data interaction
CN105786736A (zh) 一种多芯片级联的方法、芯片和装置
CN108628784B (zh) 串行通信器及串行通信系统
CN103827841A (zh) 可配置带宽的io连接器
CN104156333A (zh) 一种基于fpga的uart多接口扩展系统和方法
CN107645457A (zh) 一种PCIe交换机系统和方法
CN103729319A (zh) 基于串行总线的设备系统及数据传输方法
CN105446930A (zh) 一种单选择端spi主从式多机双向通信方法
CN204117142U (zh) 提供主机即时切换分享通用串行总线电子设备的电子装置
CN106657115B (zh) 一种变频器控制系统及其协议转换卡
CN106126465A (zh) 一种数据传输方法及装置
CN105224497A (zh) 串行接口可扩展的处理装置及方法
CN109039329A (zh) 转发装置以及控制系统
CN104077258A (zh) SPI与Localbus的互通方法及其应用
CN100416531C (zh) 多功能通用串行总线无线桥接装置及系统装置
US10338921B2 (en) Asynchronous instruction execution apparatus with execution modules invoking external calculation resources
CN111274193A (zh) 数据处理装置及方法
CN105068962A (zh) I2c控制器访问方法及系统
CN105260335A (zh) 扩展光接口的数据处理系统及方法
CN110971696B (zh) 一种实现虚拟电子卡通讯的系统和方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160106