CN105528314A - 一种数据处理方法及控制设备 - Google Patents

Abstract

本发明实施例公开了一种数据处理方法及控制设备。所述数据处理方法应用于控制设备，所述控制设备连接至少一个功能元件，且包括至少一个寄存器，每个寄存器对应一个功能元件，所述方法包括:从至少一个功能元件中读取数据，将所读取的数据存储在至少一个功能元件对应的寄存器中；接收主机发送的数据读取指令；从数据读取指令所指示的功能元件对应的寄存器中读取数据；接收主机发送的功能元件数据写入指令，将功能元件数据写入指令中的待写入数据，写入功能元件数据写入指令所指示的功能元件中。在本发明中，实现了串行总线负载电容隔离，器件负载电容不再叠加，因此避免了电平误判以及台阶问题。

Description

一种数据处理方法及控制设备

技术领域

本发明涉及通信技术领域，尤其涉及一种数据处理方法及控制设备。

背景技术

目前业界系统方案设计越来越庞大，对系统管理、数据业务处理解耦需求强烈，因此串行总线在系统管理方面应用广泛。如图1所示，为通用I2C管理架构示意图，通常来说，整机需要使用I2C(Inter－IntegratedCircuit)总线进行管理现场可更换单元(FieldReplaceUnit，简称FRU)功能，也即是将FRU中的多个功能元件直接挂接到I2C总线上(图1中的PCA9545芯片主要用于将1路I2C总线扩展为4路)。但是由于I2C总线能承载的负载电容有限，最大只能允许400pF，当负载电容大于400pF时，信号上升沿就会过于缓慢，不满足规范要求的300ns要求，会导致串行总线(I2C)挂死。而将FRU中的所有功能元件直接挂接到I2C总线上时，由于各个功能元件之间是并联关系，必然会导致功能元件自身电容的叠加。为避免I2C总线挂件器件的电容和值达到I2C总线所能承载电容的上限，所以，I2C所能挂接器件的数量有限。

为了解决上述问题，现有技术中，在I2C总线和功能器件之间加入了可以隔离电容的芯片PCA9517或者LTC4300，而在I2C总线和功能器件之间本省还存在许多的串联电阻。假设进行电容隔离的芯片是PCA9517，在I2C总线和PCA9517之间仍然会存在许多的串联电阻。正是由于这些串联电阻的存在，将会导致在串联链路中低电平的抬升，而当低电平抬升到0.6V时，PCA9517芯片为了防止自身的双向死锁功能，就会将该电平识别为高电平，造成电平误判的问题。

另外，PCA9517芯片中有一个升压电路，来保证Vcc(B)(输出端口B端的电压)高于2.5V并且Vcc(A)(输入端口A端的电压)高于0.8V之前输出驱动不关断。当B端电压在升压过程中，如果此时A端电压低于0.3V时，端口B的电压将会回落至钳位电压0.52V。直至端口A电压大于0.3Vcc之后，端口B电压继续被外部上拉电阻抬升。具体电压变化的时序图如图2所示，但是由于电压的突然回落后，又继续上升，从而使时序图中多了一个上升沿，由此，导致I2C总线的时序错误，从而导致无法访问总线中其他的器件。

发明内容

第一方面，本发明提供了一种数据处理方法，该方法可以应用于控制设备，所述控制设备连接至少一个功能元件，且包括至少一个寄存器，每个寄存器对应一个功能元件，所述方法包括:

从至少一个功能元件中读取数据，将所读取的数据存储在所述至少一个功能元件对应的寄存器中；

接收主机发送的数据读取指令；

从数据读取指令所指示的功能元件对应的寄存器中读取数据；

接收主机发送的功能元件数据写入指令，将功能元件数据写入指令中的待写入数据，写入功能元件数据写入指令所指示的功能元件中。

首先接收主机发送的数据读取/数据写入指令，根据不同的指令，执行与指令相应的动作。

结合第一方面，在第一方面的第一种可能的实现方式中，从至少一个功能元件中读取数据，将所读取的数据存储在至少一个功能元件对应的寄存器中包括：

周期性从至少一个功能元件中读取数据，在当前周期从至少一个功能元件读取的数据与所读取的功能元件对应的寄存器中存储的读取数据不一致时，用当前周期所读取的数据更新所读取的功能元件对应的寄存器中的读取数据。

周期性的读取功能元件中的数据，并将该数据与功能元件对应的存储器中存储的数据进行比对，当两组数据不一致时，将功能元件中读取的数据刷新到寄存器中，从而可以尽量的保证寄存器中的数据与功能元件中的数据的一致性。

结合第一方面的第一种可能的实现方式，在第一方面的第二种可能的实现方式中，用当前周期所读取的数据更新所读取的功能原件对应的寄存器中的读取数据具体包括：

确认所读取的功能元件对应的寄存器中的读取数据正在被读取时，则等待所读取的功能元件对应的寄存器中的读取数据被读完后，再用当前周期所读取的数据更新所读取的功能元件对应的寄存器中的读取数据。

结合第一方面，在第一方面的第三种可能的实现方式中，从所述数据读取指令所指示的功能元件对应的寄存器中读取数据包括：

判断是否正在读取数据读取指令所指示的功能元件的数据，

确认正在读取数据读取指令所指示的功能元件的数据时，则等待数据读取指令所指示的功能元件的数据读取完成后，从数据读取指令所指示的功能元件对应的寄存器中读取数据。

结合第一方面，在第一方面的第四种可能的实现方式中，判断从数据读取指令所指示的功能元件对应的寄存器中读取数据是否与数据读取指令所指示的功能元件对应的寄存器中存储的数据一致；

确认从数据读取指令所指示的功能元件对应的寄存器中读取数据与数据读取指令所指示的功能元件对应的寄存器中存储的数据不一致时，设置数据不一致标识。

判断从寄存器中读取的数据与当前寄存器中存储的数据不一致时，说明寄存器中数据已经更新，主机需要重新读取数据，因此设置数据不一致标识位，方便主机重新发起访问。

第二方面，本发明实施例提供了一种控制设备，该控制设备连接至少一个功能单元，且包括至少一个寄存器，每个寄存器对应一个功能单元，包括：

主模块，用于从至少一个功能单元中读取数据，并将所读取的数据存储在每个功能单元对应的寄存器中；

从模块，用于接收主机发送的数据读取指令；并从数据读取指令所指示的功能单元对应的寄存器中读取数据；及接收主机发送的功能单元数据写入指令，将功能单元数据写入指令中的待写入数据，写入功能单元数据写入指令所指示的功能单元中。

结合第二方面，在第二方面的第一种可能的实现方式中，主模块具体用于，周期性的从至少一个功能单元中读取数据，在当前周期从至少一个功能单元读取的数据与所读取的功能单元对应的寄存器中存储的读取数据不一致时，用当前周期所读取的数据更新所读取的功能单元对应的寄存器中的读取数据。

主模块周期性的读取功能单元中的数据，并将该数据与功能单元对应的存储器中存储的数据进行比对，当两组数据不一致时，将功能单元中读取的数据刷新到寄存器中，从而可以尽量的保证寄存器中的数据与功能单元中的数据的一致性。

结合第二方面的第一种可能的实现方式，在第二方面的第二种可能的实现方式中，主模块具体用于，

判断所读取的功能单元对应的寄存器中的读取数据是否正在被读取；

确认所读取的功能单元对应的寄存器中的读取数据正在被读取时，则等待所读取的功能单元对应的寄存器中的读取数据被读完后，再用当前周期所读取的数据更新所读取的功能单元对应的寄存器中的读取数据。

结合第二方面，在第二方面的第三种可能的实现方式中，从模块用于判断主模块是否正在读取数据读取指令所指示的功能单元的数据，

确认主模块正在读取数据读取指令所指示的功能单元的数据时，则等待数据读取指令所指示的功能单元的数据读取完成后，从数据读取指令所指示的功能单元对应的寄存器中读取数据。

结合第二方面，在第二方面的第四种可能的实现方式中，主模块还用于，

判断从数据读取指令所指示的功能单元对应的寄存器中读取数据是否与数据读取指令所指示的功能单元对应的寄存器中存储的数据一致；

确认从数据读取指令所指示的功能单元对应的寄存器中读取数据与数据读取指令所指示的功能单元对应的寄存器中存储的数据不一致时，设置数据不一致标识。

主模块判断从寄存器中读取的数据与当前寄存器中存储的数据不一致时，说明寄存器中数据已经更新，主机需要重新读取数据，因此设置数据不一致标识位，方便主机重新发起访问。

本发明实施例提供的一种数据处理方法及控制设备，将控制设备连接在I2C总线和功能元件之间，起到负载电容隔离的作用。正是因为I2C总线不再直接挂接多个电阻和电容等，避免了总线低电平抬高而导致的电平误判的问题。并且，总线只挂接到控制设备，通信总线属于点对点应用，后端器件和控制设备40中的多个寄存器之间也是点对点连接，器件负载电容不会叠加，也可以使此类应用更加可靠稳定，另外，I2C总线无需在连接类似PCA9517这种的双向缓存器来起电平隔离的作用，所以避免了I2C总线的时序错误所导致无法访问总线中其他的器件。

附图说明

图1为现有技术中的通用I2C管理架构示意图；

图2为现有技术中PCA9517应用导致的台阶问题示意图；

图3为本发明实施例提供的BMC和FRU通过串行总线连接的系统架构图；

图4为BMC的主机发起访问FRU的流程图；

图5为虚拟主机发起访问流程图；

图6为本发明实施例提供的一种控制设备的结构框图。

具体实施方式

下面通过附图和实施例，对本发明实施例的技术方案做进一步的详细描述。

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

图3为本发明实施例提供的BMC和FRU通过串行总线连接的系统架构图，如图3所示：BMC中的主机100通过串行总线200与FRU300进行通信，其中FRU300中包含控制设备40，该控制设备连接至少一个功能元件，控制设备40中包含处理器410，和至少一个寄存器42i，每个寄存器42i对应一个功能元件43i((这里的42i和43i都仅是一个编号，例如421，422，431、432等)。另外，还包括一个存储器440用于存储一个或者多个程序。该程序用于执行下文中所介绍的数据处理方法。而功能元件可以包括很多种，例如温度传感器、板内电源电压监控器、FRU功率监控器等。

需要说明的是，多个功能元件可以是同一种类型，也可以是多种类型，例如，多个功能元件均是FRU功率监控器，或者一部分是功率监控器，另一部分是板内电源电压监控器。或者多个功能元件均是不同类型的。而正是因为利用控制设备40中的至少一个寄存器，可以通过地址映射，将功能元件的的实际地址映射到控制设备40中的寄存器42i中，例如，3个相同的功能元件，他们的地址在实际当中是相同的，如果BMC主机此时要寻找该功能元件中一个时，因为地址相同，而控制设备40中的处理器410无法区分BMC中主机到底选择同类功能元件中的哪一个。而若将这三个相同的功能元件的地址一一映射到与之相连接的寄存器中时，即功能元件中的地址与寄存器中地址一一对应，例如第一个功能元件431中地址映射到寄存器421中是0000001，而另外第二个功能元件432和第三个功能元件433的地址映射到与之对应的寄存器422、423中的地址分别是0000010，0000011。如此，当主机需要访问同类器件中的一个时，只要给出与该器件对应的寄存器42i的地址即可。例如给出地址0000001，处理器421就已经明确BMC中主机需要访问的是同类功能元件中的第一个431。如此一来，就可避免了同类器件的地址冲突的问题。

而利用串行总线直接连接控制设备，此时，I2C总线的两根物理线SDL和SCL仅连接控制设备，而不是直接连接多个功能元件，以及在连接功能元件时附带连接的串联电阻和电容等，从而实现了串行总线的负载电容隔离。进而避免了总线低电平抬高而导致的电平误判的问题。并且，总线只挂接到控制设备，通信总线属于点对点应用，后端器件和控制设备40中的多个寄存器之间也是点对点连接，器件负载电容不会叠加，也可以使此类应用更加可靠稳定。

下文中主要介绍一种数据处理方法，该方法主要应用于控制设备中。为叙述方便，将控制设备中处理器所执行的数据处理方法步骤分为至少一条主线程和至少一条从线程。且，一条主线程和一条从线程一一对应，主线程和从线程的数目均与控制设备中的寄存器数目相同。在软件上来说，一条主线程执行的动作主要由虚拟主机完成，一条从线程执行的动作主要由虚拟从机完成。为了能够更加清晰明了的叙述控制设备所执行的数据处理方法，我们将从软件的角度来叙述控制器执行的方法，即BMC主机、控制设备中的处理器、寄存器，以及与寄存器对应的功能元件具体过程如下：

BMC中的主机通过串行总线向多个虚拟从机发送数据读取指令或者数据写入指令。多个虚拟从机接收BMC的主机发送数据读取指令，或者数据写入指令。数据读取指令中包括多个虚拟从机中某一个虚拟从机的地址信息，以及数据的读标识位。数据写入指令中包括多个虚拟从机中某一个虚拟从机的地址信息，以及数据的写标识位。

当多个虚拟从机中的某一个虚拟从机确定BMC中的主机所要寻址的虚拟从机是自己时，则会向主机发送应答信息，即与主机之间建立连接。

已经确定的虚拟从机根据读/写标识位确定主机是要读取与数据读取指令所指示的功能元件对应的寄存器里存储的数据；或者是要将BMC的主机发送的数据写入到数据写入指令所指示的功能元件中。

需要说明的是，每一个功能元件43k都将与一个虚拟从机和一个虚拟主机一一对应，其实当确定虚拟从机时，虚拟主机、功能元件以及和功能单元对应的寄存器同时也已经确定了。

在一个具体的例子中，假设虚拟从机确定主机是要读取数据读取指令所指示的功能元件对应的寄存器中的数据。而具体的主机读取寄存器中的数据的流程可以参考图4中的左半部分流程图以及图5中的流程图。其中，图4为本发明实施例提供的BMC的主机访问FRU的流程图，图5为本发明实施例提供的虚拟主机发起访问流程图。

BMC中的主机要读取数据读取指令所指示的功能元件相对应的寄存器中的数据，前提是该寄存器中已经存储了主机所要读取的数据。而该数据其实就是虚拟主机首先读取数据读取指令所指示的功能元件中的数据，然后放入到寄存器中的。具体的虚拟主机访问功能元件的流程图如图5所示。为叙述简便，首先假设数据读取指令所指示的功能元件为431，而与功能元件对应的寄存器为421。具体流程如下：

虚拟主机控制第一标识位置于第一电平值，其中第一电平值可以为高电平。其中，第一标识位为功能元件忙碌标识位，利用第一标识位可以确定功能元件是否处于忙碌状态。这里将第一标识位置于第一电平值时，说明虚拟主机正在对功能元件431进行访问，即功能元件431正处于忙碌状态。具体可以包括对功能元件431读取或者写入数据。在本例子中，具体指的是虚拟主机在当前周期正在读取功能元件431中的数据。

并且，虚拟主机还需要读取寄存器421中的当前存储的第一数据，将第一数据和第二数据进行比对。当第一数据和第二数据不一致，且识别第二标识位置于第二电平值时，例如，这里的第二电平值为低电平值，此时虚拟主机将用当前周期所读取的第二数据更新所读取的与功能元件431相对应的寄存器421中的第一数据。

其中，这里的第二标识位为BMC正在访问FRU的标识位，用于确定主机当前是否正在访问FRU，当第二标识位置于第二电平值时，表示主机已经访问完成。可以将第二数据刷新到寄存器421中。而当第二标识位置于高电平时，则说明主机正在访问FRU，需要等待主机访问完成后在刷新第二数据到寄存器421中。

需要说明的是，虚拟主机访问功能元件431是一个周期性轮询的过程，即每隔一段固定的时间，就要访问功能元件431一次，从而判断数据是否有更新，并当有数据更新时，将更新后的数据写入到寄存器421中。

应理解，上述虽然说虚拟主机需要每隔一段固定的时间读取一次数据，避免数据有更新。例如，例如电子标签信息或者温度信息等，就有可能时时的发生变化，或者每隔一段时间发生一次变化。但是，并不是所有的功能元件43i中的数据均是随时变化的，有的功能元件43i中的数据并不会发生改变，例如FUR槽位识别信息等。

而虚拟从机则用于在接收到BMC主机发送的读取数据指令时，需要判断第一标识位是否置于高电平值，当第一标识位置于高电平值时，说明虚拟主机正在读取数据读取指令所指示的功能元件431中的数据，虚拟从机需要等待。直到第一标识位置于低电平时，虚拟从机才能够从功能元件431对应的寄存器421中读取数据，并将该数据发送到BMC的主机中。

需要说明的是，因为虚拟从机在读取寄存器中的数据时，该数据可能是在寄存器更新之前的数据；也有可能是在寄存器更新数据之后。

所以当BMC中的主机接收到虚拟从机发送的数据之后，可以根据实际情况确定是否需要判断接收的数据与功能元件431中当前存储的数据的一致性，也即判断当前寄存器421中存取的数据与功能元件431中当前存储的数据是否一致，当需要判断一致性时，主机将会将第三标识位置于第三电平值，例如第三电平值同样为高电平，当虚拟主机识别第三标识位置于高电平时，则会判断数据的一致性。而不需要时，则将第三标识位置于与第三电平值相反的电平，在本实施例中为低电平。

当虚拟主机识别第三标识位是否置于高电平时，则将功能元件431中当前存储的第二数据与寄存器421中的第一数据进行比对，判断第一数据和第二数据的一致性。

当虚拟主机确定第一数据和第二数据不一致时，则会将第四标识位置于第四电平值，在本实施例中同样指的是高电平，并且将该功能元件中的数据刷新到与之对应的寄存器中。BMC主机将会重新发起访问FRU，读取该寄存器刷新后的第二数据。

当虚拟主机确定第一数据和第二数据一致时，则会将第四标识位置于和第四电平值相反的电平值，在本实施例中指的是低电平值。此时，第二标识位置于低电平，结束访问。

进一步可选的，在控制设备中还可以包括计时器。该计时器用于设定时间阈值。

当虚拟从机识别第三标识位置于第三电平值的时间超过计时器设定的时间阈值时，将第三标识位置于低电平，同时第二标识位置于低电平，主机结束访问。

应理解，通过提升虚拟主机读取功能元件中的数据的速率，即提升后端总线的速率，寄存器中的数据可以实时刷新，从而可以保证寄存器中的数据与功能元件中的数据尽快的保持一致。

在另一个具体的例子中，假设虚拟从机确定主机是要写数据，具体流程如图4的右半部分流程图所示。

当虚拟从机根据BMC主机发送的元件数据写入指令，确定主机需要将数据写入到元件中时，虚拟从机接收由主机通过串行总线发送的第三数据，并将该第三数据写入到寄存器421中。虚拟从机将第五标识位置于第五电平值，其中，第五标识位为数据刷新标志位。即当第五标识位置于第五电平值(例如高电平)时，表明BMC的主机方面有数据需要写入到功能元件431中。而当第五标识位置于与第五电平值相反的电平值时，则不做任何处理。

当虚拟主机识别第五标识位置于第五电平值时，则会读取与功能元件数据写入指令所指示的功能元件相对应的寄存器中的第三数据，并将第三数据写入到功能元件中。并将第五标识位置于与第五电平值相反的电平，同时，将第二电平值置于与第二电平值相反的电平，此时，BMC结束对FRU的访问。

本实施例中仅以I2C总线为例，说明I2C串行总线在传输数据时的工作原理：

当I2C总线的时钟总线SCL为高电平，数据总线SDA为低电平时，I2C总线开始工作，传输数据。首先，BMC主机通过I2C总线向控制设备中的每一虚拟从机发送8比特的数据。多个虚拟从机将同时接收8比特数据。每发送一个字节，BMC主机都要等待虚拟从机的应答，应答后发送下一个字节。8比特数据中的7位数据为虚拟从机的地址信息，最后一位是读/写标识位。所有的虚拟从机均需要根据7位地址信息确定自己是否是BMC主机所要访问的对象。当多个虚拟从机中的某一个虚拟从机却确定自己是BMC主机需要访问的对象时，则向BMC主机发送应答信息，其他虚拟从机则不做任何反应。BMC主机接收应答后，将会向该虚拟从机发起总线访问，并根据该虚拟从机中的第一标识位，判定与虚拟从机对应的功能元件是否已经准备好。当确定功能元件并未准备好时，串行总线将会拉低时钟线，使主机处于等待状态，直至功能元件准备完毕。而后续的总线应答处理的工作原理同现有技术，这里不再赘述。

需要说明的是，上文中所提及的标识位，包括第一标识位～第五标识位，可以通过硬件来实现，也可以通过软件来实现。并且，上文中所提及的虚拟主机和虚拟从机也仅仅是在软件上的一种实现方式，而并不局限于这种实现方式。本文中也仅仅是为了能够更好的让读者理解办发明的方案，才会提出虚拟主机和虚拟从机的这种实现方式，而在实际处理过程中，其实就是处理器调用存储器中的程序来进行相应处理的。

还应理解的是，上文所说的串行总线可以为I2C总线、SPI总线或者MDIO总线等任何一种总线，这里不做限制。

本发明实施例提供的一种数据处理方法，主要是通过控制设备将功能元件中的数据映射到与功能元件对应的控制设备中的寄存器中，然后通过串行总线与BMC的主机进行通信。BMC主机还可以将接收数据和功能元件中的当前存储的数据进行比对，从而保证了数据的一致性。

并且，通过地址映射，将功能元件的实际地址映射到控制设备中，解决了同类器件的地址冲突问题。同时，由于串行总线连接的是控制设备，因此实现了串行总线负载电容隔离，器件负载电容不会叠加，应用可靠稳定。而总线经过长链路传输后，低电平值在控制设备的输入端口终止，不会再叠加传导到后级器件。总线和器件电平匹配，后端器件输入端口电平只需要和控制设备输出端口电平保持一致，无需增加电平转换芯片。另外，I2C总线无需在连接类似PCA9517这种的双向缓存器来起电平隔离的作用，所以避免了I2C总线的时序错误所导致无法访问总线中其他的器件。

本发明实施例还提供了一种与数据处理方法相对应的控制设备，如图6所示，该控制设备包括：主模块610和从模块620。

另外，在控制设备中还包括至少一个寄存器63k，每一个寄存器都对应一个功能单元64k。功能单元均是连接在控制设备上的。另外，控制设备上还需要包括一个存储器650，用于存储一个或者多个程序。主模块610和从模块620则可以调用存储器650中的一个或者多个程序，来执行相应的功能。

主模块610，用于从至少一个功能单元中读取数据，并将所读取的数据存储在每个功能单元对应的寄存器中。

具体的，功能模块610用于周期性的从至少一个功能单元中读取数据，在当前周期从至少一个功能单元读取的数据与所读取的功能单元对应的寄存器中存储的读取数据不一致时，用当前周期所读取的数据更新所读取的功能单元对应的寄存器中的读取数据。

而在刷新的过程中，还需要判断判断所读取的功能单元对应的寄存器中的读取数据是否正在被读取；

确认所读取的功能单元对应的寄存器中的读取数据正在被读取时，则等待所读取的功能单元对应的寄存器中的读取数据被读完后，再用当前周期所读取的数据更新所读取的功能单元对应的寄存器中的读取数据。

如果确认所读取的功能单元对应的寄存器中的读取数据并没有正在被读取，则可以直接更新数据。

从模块620，用于接收主机发送的数据读取指令；并从数据读取指令所指示的功能单元对应的寄存器中读取数据；及接收主机发送的功能单元数据写入指令，将功能单元数据写入指令中的待写入数据，写入功能单元数据写入指令所指示的功能单元中。

具体的，当从模块620接收主机发送的数据读取指令之后，并不是直接将数据读取指令所指示的功能元件对应的寄存器中的数据直接发送到主机中。而是需要先判断主模块610是否正在读取数据读取指令所指示的功能单元的数据，判断的依据主要是看此时的第一标识位是否置于第一电平值，其中，第一标识位为功能单元忙碌标识位，利用第一标识位可以确定功能单元是否处于忙碌状态。这里将第一标识位置于第一电平值时，说明主模块正在对数据读取指令所指示的功能单元正整进行访问，即功能单元正处于忙碌状态。具体可以包括对功能单元读取或者写入数据。在本例子中，具体指的是主模块在当前周期正在读取功能单元中的数据。

当确定主模块610正在读取数据读取指令所指示的功能单元的数据时，则等待数据读取指令所指示的功能单元的数据读取完成后，从数据读取指令所指示的功能单元对应的寄存器中读取数据。并将读取的数据发送到BMC的主机中。

另外，从模块还用于判断从数据读取指令所指示的功能单元对应的寄存器中读取数据是否与数据读取指令所指示的功能单元对应的寄存器中存储的数据一致；

这里所说的数据读取指令所指示的功能单元对应的寄存器中存储的数据，其实指的是从模块620读取寄存器中之前存储的第一数据后，寄存器中的数据可能已经被主模块610刷新，即此时存储的是刚从数据读取指令所指示的功能元件中重新读取的第二数据。此时，需要判断第一数据和第二数据的一致性。

当确认从数据读取指令所指示的功能单元对应的寄存器中读取第一数据与数据读取指令所指示的功能单元对应的寄存器中存储的第二数据不一致时，设置数据不一致标识。

在一个具体的例子中，我们可以认为从模块所执行的动作主要包括至少一个从线程，而主模块所执行的动作主要包括至少一个主线程。而从线程和主线程的数目均与控制设备中的寄存器的数目相同，且一个从线程与一个主线程是一一对应的。

为了能够更加清晰明了的叙述控制设备中的主模块610和从模块620所执行的动作，我们将从软件的角度来叙述本发明的技术方案，我们定义，从线程主要由虚拟从机完成，主线程则由虚拟主机完成。

具体的过程如下：

BMC中的主机通过串行总线向多个虚拟从机发送数据读取指令或者数据写入指令。多个虚拟从机接收BMC的主机中的发送单元发送数据读取指令，或者数据写入指令。数据读取指令中包括多个虚拟从机中某一个虚拟从机的地址信息，以及数据的读标识位。数据写入指令中包括多个虚拟从机中某一个虚拟从机的地址信息，以及数据的写标识位。

当多个虚拟从机中的某一个虚拟从机确定BMC中的主机所要寻址的虚拟从机是自己时，则会向主机发送应答信息，即与主机之间建立连接。

已经确定的虚拟从机根据读/写标识位确定主机是要读取与数据读取指令所指示的功能单元64k对应的寄存器63k里存储的数据；或者是要将BMC的主机发送的数据写入到数据写入指令所指示的功能单元64k中。

需要说明的是，每一个功能单元64k都将与一个虚拟从机和一个虚拟主机一一对应，其实当确定虚拟从机时，虚拟主机、功能单元以及和功能单元对应的寄存器同时也已经确定了。

在一个具体的例子中，假设虚拟从机确定主机是要读取数据读取指令所指示的功能单元对应的寄存器中的数据。

BMC中的主机要读取数据读取指令所指示的功能单元相对应的寄存器中的数据，前提是该寄存器中已经存储了主机所要读取的数据。而该数据其实就是虚拟主机首先读取数据读取指令所指示的功能单元中的数据，然后放入到寄存器中的。为叙述简便，首先假设数据读取指令所指示的功能单元为641，而与功能单元对应的寄存器为631。具体流程如下：

虚拟主机控制第一标识位置于第一电平值，其中第一电平值可以为高电平。其中，第一标识位为功能单元忙碌标识位，利用第一标识位可以确定功能单元是否处于忙碌状态。这里将第一标识位置于第一电平值时，说明虚拟主机正在对功能单元641进行访问，即功能单元641正处于忙碌状态。具体可以包括对功能单元641读取或者写入数据。在本例子中，具体指的是虚拟主机在当前周期正在读取功能单元641中的数据。

并且，虚拟主机还需要读取寄存器631中的当前存储的第一数据，将第一数据和第二数据进行比对。当第一数据和第二数据不一致，且识别第二标识位置于第二电平值时，例如，这里的第二电平值为低电平值，此时虚拟主机将用当前周期所读取的第二数据更新所读取的与功能单元641相对应的寄存器631中的第一数据。

这里的第二标识位为BMC正在访问FRU的标识位，用于确定主机当前是否正在访问FRU，当第二标识位置于第二电平值时，表示主机已经访问完成。可以将第二数据刷新到寄存器631中。而当第二标识位置于高电平时，则说明主机正在访问FRU，需要等待主机访问完成后在刷新第二数据到寄存器631中。

需要说明的是，虚拟主机访问功能单元641是一个周期性轮询的过程，即每隔一段固定的时间，就要访问功能单元641一次，从而判断数据是否有更新，并当有数据更新时，将更新后的数据写入到寄存器631中。

应理解，上述虽然说虚拟主机需要每隔一段固定的时间读取一次数据，避免数据有更新。例如，例如电子标签信息或者温度信息等，就有可能时时的发生变化，或者每隔一段时间发生一次变化。但是，并不是所有的功能单元43i中的数据均是随时变化的，有的功能单元43i中的数据并不会发生改变，例如FUR槽位识别信息等。

而虚拟从机则用于在接收到BMC主机发送的读取数据指令时，需要判断第一标识位是否置于高电平值，当第一标识位置于高电平值时，说明虚拟主机正在读取数据读取指令所指示的功能单元641中的数据，虚拟从机需要等待。直到第一标识位置于低电平时，虚拟从机才能够从功能单元641对应的寄存器631中读取数据，并将该数据发送到BMC的主机中。

需要说明的是，因为虚拟从机在读取寄存器中的数据时，该数据可能是在寄存器更新之前的数据；也有可能是在寄存器更新数据之后。

所以当BMC中的主机中接收单元接收到虚拟从机发送的数据之后，处理单元可以根据实际情况确定是否需要判断接收的数据与功能单元641中当前存储的数据的一致性，也即判断当前寄存器631中存取的数据与功能单元641中当前存储的数据是否一致，当需要判断一致性时，主机将会将第三标识位置于第三电平值，例如第三电平值同样为高电平，当虚拟主机识别第三标识位置于高电平时，则会判断数据的一致性。而不需要时，则将第三标识位置于与第三电平值相反的电平，在本实施例中为低电平。

当虚拟主机识别第三标识位是否置于高电平时，则将功能单元641中当前存储的第二数据与寄存器631中的第一数据进行比对，判断第一数据和第二数据的一致性。

当虚拟主机确定第一数据和第二数据不一致时，则会将第四标识位置于第四电平值，在本实施例中同样指的是高电平，并且将该功能单元中的数据刷新到与之对应的寄存器中。BMC主机将会重新发起访问FRU，读取该寄存器刷新后的第二数据。

当虚拟主机确定第一数据和第二数据一致时，则会将第四标识位置于和第四电平值相反的电平值，在本实施例中指的是低电平值。此时，第二标识位置于低电平，结束访问。

进一步可选的，在控制设备中还可以包括计时器。该计时器用于设定时间阈值。

当虚拟从机识别第三标识位置于第三电平值的时间超过计时器设定的时间阈值时，将第三标识位置于低电平，同时第二标识位置于低电平，主机结束访问。

应理解，通过提升虚拟主机读取功能单元中的数据的速率，即提升后端总线的速率，寄存器中的数据可以实时刷新，从而可以保证寄存器中的数据与功能单元中的数据尽快的保持一致。

在另一个具体的例子中，假设虚拟从机确定主机是要写数据。

当虚拟从机根据BMC主机发送的元件数据写入指令，确定主机需要将数据写入到元件中时，虚拟从机接收由主机通过串行总线发送的第三数据，并将该第三数据写入到寄存器631中。虚拟从机将第五标识位置于第五电平值，其中，第五标识位为数据刷新标志位。即当第五标识位置于第五电平值(例如高电平)时，表明BMC的主机方面有数据需要写入到功能单元641中。而当第五标识位置于与第五电平值相反的电平值时，则不做任何处理。

当虚拟主机识别第五标识位置于第五电平值时，则会读取与功能单元数据写入指令所指示的功能单元相对应的寄存器中的第三数据，并将第三数据写入到功能单元中。并将第五标识位置于与第五电平值相反的电平，同时，将第二电平值置于与第二电平值相反的电平，此时，BMC结束对FRU的访问。

本实施例中仅以I2C总线为例，说明I2C串行总线在传输数据时的工作原理：

当I2C总线的时钟总线SCL为高电平，数据总线SDA为低电平时，I2C总线开始工作，传输数据。首先，BMC主机通过I2C总线向控制设备中的每一虚拟从机发送8比特的数据。多个虚拟从机将同时接收8比特数据。每发送一个字节，BMC主机都要等待虚拟从机的应答，应答后发送下一个字节。8比特数据中的7位数据为虚拟从机的地址信息，最后一位是读/写标识位。所有的虚拟从机均需要根据7位地址信息确定自己是否是BMC主机所要访问的对象。当多个虚拟从机中的某一个虚拟从机却确定自己是BMC主机需要访问的对象时，则向BMC主机发送应答信息，其他虚拟从机则不做任何反应。BMC主机接收应答后，将会向该虚拟从机发起总线访问，并根据该虚拟从机中的第一标识位，判定与虚拟从机对应的功能单元是否已经准备好。当确定功能单元并未准备好时，串行总线将会拉低时钟线，使主机处于等待状态，直至功能单元准备完毕。而后续的总线应答处理的工作原理同现有技术，这里不再赘述。

应理解的是，上文所说的串行总线可以为I2C总线、SPI总线或者MDIO总线等任何一种总线，这里不做限制。

需要说明的是，上文中所提及的标识位，包括第一标识位～第五标识位，可以通过硬件来实现，也可以通过软件来实现。这里不做限制。并且，上文中所提及的虚拟主机和虚拟从机也仅仅是在软件上的一种实现方式，而并不局限于这种实现方式。本文中也仅仅是为了能够更好的让读者理解办发明的方案，才会提出虚拟主机和虚拟从机的这种实现方式，而在实际处理过程中，其实就是主模块和从模块调用存储器中的程序来进行相应处理的。

本发明实施例提供的一种控制设备，主要是通过主模块将功能单元中的数据映射到与功能单元对应的寄存器中，然后通过串行总线与BMC的主机进行通信。BMC主机还可以将接收数据和功能单元中的当前存储的数据进行比对，从而保证了数据的一致性。

并且，通过地址映射，利用主模块，将功能单元的实际地址映射到寄存器，解决了同类器件的地址冲突问题。同时，由于串行总线连接的是控制设备，因此实现了串行总线负载电容隔离，器件负载电容不会叠加，应用可靠稳定。而总线经过长链路传输后，低电平值在控制设备的输入端口终止，不会再叠加传导到后级器件。总线和器件电平匹配，后端器件输入端口电平只需要和控制设备输出端口电平保持一致，无需增加电平转换芯片。另外，I2C总线无需在连接类似PCA9517这种的双向缓存器来起电平隔离的作用，所以避免了I2C总线的时序错误所导致的无法访问总线中其他的器件。

专业人员应该还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、获取机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。

结合本文中所公开的实施例描述的方法或算法的步骤可以用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。

以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (11)

1.一种数据处理方法，应用于控制设备，所述控制设备连接至少一个功能元件，且包括至少一个寄存器，每个寄存器对应一个功能元件，所述方法包括:

从所述至少一个功能元件中读取数据，将所读取的数据存储在所述至少一个功能元件对应的寄存器中；

接收主机发送的数据读取指令；

从所述数据读取指令所指示的功能元件对应的寄存器中读取数据；

接收主机发送的功能元件数据写入指令，将所述功能元件数据写入指令中的待写入数据，写入所述功能元件数据写入指令所指示的功能元件中。

2.根据权利要求1所述的数据处理方法，其特征在于，所述从所述至少一个功能元件中读取数据，将所读取的数据存储在所述至少一个功能元件对应的寄存器中包括：

周期性从所述至少一个功能元件中读取数据，在当前周期从所述至少一个功能元件读取的数据与所读取的功能元件对应的寄存器中存储的读取数据不一致时，用当前周期所读取的数据更新所读取的功能元件对应的寄存器中的读取数据。

3.根据权利要求2所述的数据处理方法，其特征在于，所述用当前周期所读取的数据更新所读取的功能原件对应的寄存器中的读取数据具体包括：

确认所读取的功能元件对应的寄存器中的读取数据正在被读取时，则等待所读取的功能元件对应的寄存器中的读取数据被读完后，再用当前周期所读取的数据更新所读取的功能元件对应的寄存器中的读取数据。

4.根据权利要求1所述的数据处理方法，其特征在于，所述从所述数据读取指令所指示的功能元件对应的寄存器中读取数据包括：

判断是否正在读取所述数据读取指令所指示的功能元件的数据，

确认正在读取所述数据读取指令所指示的功能元件的数据时，则等待所述数据读取指令所指示的功能元件的数据读取完成后，从所述数据读取指令所指示的功能元件对应的寄存器中读取数据。

5.根据权利要求1所述的数据处理方法，还包括：

判断从所述数据读取指令所指示的功能元件对应的寄存器中读取数据是否与所述数据读取指令所指示的功能元件对应的寄存器中存储的数据一致；

确认从所述数据读取指令所指示的功能元件对应的寄存器中读取数据与所述数据读取指令所指示的功能元件对应的寄存器中存储的数据不一致时，设置数据不一致标识。

6.一种控制设备，连接至少一个功能单元，且包括至少一个寄存器，每个寄存器对应一个功能单元，包括：

主模块，用于从所述至少一个功能单元中读取数据，并将所读取的数据存储在每个功能单元对应的寄存器中；

从模块，用于接收主机发送的数据读取指令；并从所述数据读取指令所指示的功能单元对应的寄存器中读取数据；及接收主机发送的功能单元数据写入指令，将所述功能单元数据写入指令中的待写入数据，写入所述功能单元数据写入指令所指示的功能单元中。

7.根据权利要求6所述的控制设备，其特征在于，所述主模块具体用于，周期性的从所述至少一个功能单元中读取数据，在当前周期从所述至少一个功能单元读取的数据与所读取的功能单元对应的寄存器中存储的读取数据不一致时，用当前周期所读取的数据更新所读取的功能单元对应的寄存器中的读取数据。

8.根据权利要求7所述的控制设备，其特征在于，所述主模块具体用于，

判断所述所读取的功能单元对应的寄存器中的读取数据是否正在被读取；

确认所读取的功能单元对应的寄存器中的读取数据正在被读取时，则等待所读取的功能单元对应的寄存器中的读取数据被读完后，再用当前周期所读取的数据更新所读取的功能单元对应的寄存器中的读取数据。

9.根据权利要求6所述的控制设备，其特征在于，所述从模块用于判断所述主模块是否正在读取所述数据读取指令所指示的功能单元的数据，

确认所述主模块正在读取所述数据读取指令所指示的功能单元的数据时，则等待所述数据读取指令所指示的功能单元的数据读取完成后，从所述数据读取指令所指示的功能单元对应的寄存器中读取数据。

10.根据权利要求6所述的控制设备，其特征在于，所述主模块还用于，

判断从所述数据读取指令所指示的功能单元对应的寄存器中读取数据是否与所述数据读取指令所指示的功能单元对应的寄存器中存储的数据一致；

确认从所述数据读取指令所指示的功能单元对应的寄存器中读取数据与所述数据读取指令所指示的功能单元对应的寄存器中存储的数据不一致时，设置数据不一致标识。

11.一种控制设备，连接至少一个功能原件，且包括至少一个寄存器，每个寄存器对应一个功能元件，所述控制设备还包括：处理器，存储器以及一个或多个程序，其中所述一个或多个程序存储在所述存储器中，所述处理器运行所述一个或多个程序执行权利要求1-5所述的方法。