CN111274197B - 数据处理装置及方法 - Google Patents

Abstract

本公开涉及一种数据处理装置及方法，所述装置包括：串联的多个处理芯片，每个处理芯片包括缓存单元以及寄存单元；主控芯片，连接到所述多个处理芯片中的第一级处理芯片，其中，所述多个处理芯片中的目标处理芯片被配置为：将接收来自所述主控芯片或前一级处理芯片的第一标识设定指令中的第一标识数据写入缓存单元；对所述第一标识数据及预存数据进行运算处理，获得处理结果；根据所述处理结果确定所述目标处理芯片的芯片标识并写入到寄存单元。通过本公开所述的数据处理装置对多个串联的处理芯片进行芯片标识的设定，可以灵活、快速地获得处理芯片的芯片标识。

Description

数据处理装置及方法

技术领域

本公开涉及电子技术领域，尤其涉及一种数据处理装置及方法。

背景技术

随着电子技术及计算机技术的不断发展，单个处理芯片的运算能力越来越强，然而，在当今时代，单个处理芯片的运算能力还是无法满足日益增长的运算需求。在相关技术中，为满足运算需求，可以将多个处理芯片串联从而提高运算能力。在对多个串联的处理芯片中的目标处理芯片分配任务时，需要快速识别出需要操作的目标处理芯片，并且要求串联的处理芯片之间的通信不能出现错误，或者数据丢失，他们之间的数据传输需要是可靠的、稳定的。

相关技术是通过多引出几个引脚，从而用引脚组合成不同的值作为各个处理芯片的芯片标识，然而，这样的方法有极大的不便。首先，引脚需要在芯片生产的时候进行配置，后期无法改变，缺乏灵活性；其次，多引出的引脚会增大芯片的体积和面积，增加封装成本；再次，通过多引出引脚的方式配置芯片标识也不方便后期增加处理芯片以扩展功能。

因此，如何对多个串联的处理芯片灵活、快速的分配芯片标识，以快速、准确的识别多个串联的处理芯片的每一颗处理芯片，并克服相关技术存在的缺点成了当下亟待解决的一大问题。

发明内容

根据本公开的一方面，提供了一种数据处理装置，所述装置包括：

串联的多个处理芯片，每个处理芯片包括缓存单元以及寄存单元；

主控芯片，连接到所述多个处理芯片中的第一级处理芯片，

其中，所述多个处理芯片中的目标处理芯片被配置为：

将接收来自所述主控芯片或前一级处理芯片的第一标识设定指令中的第一标识数据写入缓存单元；

对所述第一标识数据及预存数据进行运算处理，获得处理结果；

根据所述处理结果确定所述目标处理芯片的芯片标识并写入到寄存单元，

其中，所述目标处理芯片为所述多个处理芯片中的任意一个。

在一种可能的实现方式中，所述处理结果包括第二标识数据，对所述第一标识数据及预存数据进行运算处理，获得处理结果，包括：

对所述第一标识数据与预存数据通过加法处理、减法处理、乘法处理及除法处理的其中之一进行处理，获得所述第二标识数据。

在一种可能的实现方式中，所述根据所述处理结果确定所述目标处理芯片的芯片标识并写入到寄存单元，包括：

将所述第二标识数据确定为所述目标处理芯片的芯片标识并写入到寄存单元。

在一种可能的实现方式中，所述目标处理芯片还被配置为：

向后一级处理芯片发送第二标识设定指令，所述第二标识设定指令中包含有所述第二标识数据。

在一种可能的实现方式中，所述处理结果还包括第一标识数据，所述根据所述处理结果确定所述目标处理芯片的芯片标识并写入到寄存单元，还包括：

将所述第一标识数据确定为所述目标处理芯片的芯片标识并写入到所述寄存单元。

在一种可能的实现方式中，每个处理芯片还包括多路选择单元，

其中，向后一级处理芯片发送第二标识设定指令，包括：

通过所述多路选择单元选通与所述缓存单元的输出端连接的第一路径；

通过所述第一路径向后一级处理芯片发送第二标识设定指令。

在一种可能的实现方式中，所述缓存单元包括先进先出FIFO存储器或后进先出LIFO存储器。

在一种可能的实现方式中，所述多个处理芯片之间以及所述主控芯片与第一级处理芯片之间通过UART、IIC、SPI、LVDS、并行总线中的任意一种进行通信。

根据本公开的另一方面，还提出了一种数据处理方法，所述方法应用于数据处理装置的目标处理芯片，所述数据处理装置包括串联的多个处理芯片和主控芯片，所述目标处理芯片为多个处理芯片中的任意一个，所述主控芯片连接到所述多个处理芯片中的第一级处理芯片，每个处理芯片包括缓存单元以及寄存单元，

所述方法包括：

将接收来自所述主控芯片或前一级处理芯片的第一标识设定指令中的第一标识数据写入缓存单元；

对所述第一标识数据及预存数据进行运算处理，获得处理结果；

根据所述处理结果确定所述目标处理芯片的芯片标识并写入到寄存单元。

在一种可能的实现方式中，所述处理结果包括第二标识数据，对所述第一标识数据及预存数据进行运算处理，获得处理结果，包括：

对所述第一标识数据与预存数据通过加法处理、减法处理、乘法处理及除法处理的其中之一进行处理，获得所述第二标识数据。

在一种可能的实现方式中，所述根据所述处理结果确定所述目标处理芯片的芯片标识并写入到寄存单元，包括：

将所述第二标识数据确定为所述目标处理芯片的芯片标识并写入到寄存单元。

在一种可能的实现方式中，向后一级处理芯片发送第二标识设定指令，所述第二标识设定指令中包含有所述第二标识数据。

在一种可能的实现方式中，所述处理结果还包括第一标识数据，所述根据所述处理结果确定所述目标处理芯片的芯片标识并写入到寄存单元，还包括：

将所述第一标识数据确定为所述目标处理芯片的芯片标识并写入到所述寄存单元。

在一种可能的实现方式中，每个处理芯片还包括多路选择单元，

其中，向后一级处理芯片发送第二标识设定指令，包括：

通过所述多路选择单元选通与所述缓存单元的输出端连接的第一路径；

通过所述第一路径向后一级处理芯片发送第二标识设定指令。

通过本公开所述的数据处理装置对多个串联的处理芯片进行芯片标识的设定，可以灵活、快速地获得处理芯片的芯片标识，相较于相关技术中的方法，本公开不需增加处理芯片的引脚，在需要的时候可以对处理芯片的芯片标识进行配置，不会增加芯片的体积和面积，减少了封装成本，后期在需要增加处理芯片以扩展功能时也很方便。另外，主控芯片可以从处理芯片的寄存单元中读取芯片标识，根据处理芯片的芯片标识，可以快速、准确地定位目标处理芯片，并对目标处理芯片分配任务，根据本公开数据处理装置确定的芯片标识，可以使得串联的多个处理芯片之间的数据传输达到可靠、稳定的要求。

根据下面参考附图对示例性实施例的详细说明，本公开的其它特征及方面将变得清楚。

附图说明

包含在说明书中并且构成说明书的一部分的附图与说明书一起示出了本公开的示例性实施例、特征和方面，并且用于解释本公开的原理。

图1示出了根据本公开一实施方式的数据处理装置的框图。

图2示出了根据本公开一实施方式的数据处理装置中的处理芯片进行芯片标识设定的流程图。

图3示出了根据本公开一实施方式的数据处理装置的框图。

图4示出了根据本公开一实施方式的数据处理装置的框图。

具体实施方式

以下将参考附图详细说明本公开的各种示例性实施例、特征和方面。附图中相同的附图标记表示功能相同或相似的元件。尽管在附图中示出了实施例的各种方面，但是除非特别指出，不必按比例绘制附图。

在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其它实施例。

另外，为了更好的说明本公开，在下文的具体实施方式中给出了众多的具体细节。本领域技术人员应当理解，没有某些具体细节，本公开同样可以实施。在一些实例中，对于本领域技术人员熟知的方法、手段、元件和电路未作详细描述，以便于凸显本公开的主旨。

请参阅图1，图1示出了根据本公开一实施方式的数据处理装置的框图。

请参阅图2，图2示出了根据本公开一实施方式的数据处理装置中的处理芯片进行芯片标识设定的流程图。

如图1所示，所述装置包括：

串联的多个处理芯片20，每个处理芯片至少包括缓存单元210以及寄存单元220；

主控芯片10，连接到所述多个处理芯片20中的第一级处理芯片20。

如图2所示，所述多个处理芯片20中的目标处理芯片被配置为执行包括以下芯片标识设定步骤：

步骤S110，将接收来自所述主控芯片或前一级处理芯片的第一标识设定指令中的第一标识数据写入缓存单元；

步骤S120，对所述第一标识数据及预存数据进行运算处理，获得处理结果；

步骤S130，根据所述处理结果确定所述目标处理芯片的芯片标识并写入到寄存单元，

其中，所述目标处理芯片为所述多个处理芯片中的任意一个。

根据本公开所述的数据处理装置，目标处理芯片可以将接收来自所述主控芯片或前一级处理芯片的第一标识设定指令中的第一标识数据写入缓存单元，对所述第一标识数据及预存数据进行运算处理，获得处理结果，根据所述处理结果确定所述目标处理芯片的芯片标识并写入到寄存单元。

通过本公开所述的数据处理装置对多个串联的处理芯片进行芯片标识的设定，可以灵活、快速地获得处理芯片的芯片标识，相较于相关技术中的方法，本公开不需增加处理芯片的引脚，在需要的时候可以对处理芯片的芯片标识进行配置，不会增加芯片的体积和面积，减少了封装成本，后期在需要增加处理芯片以扩展功能时也很方便。另外，主控芯片可以从处理芯片的寄存单元中读取芯片标识，根据处理芯片的芯片标识，可以快速、准确地定位目标处理芯片，并对目标处理芯片分配任务，根据本公开数据处理装置确定的芯片标识，可以使得串联的多个处理芯片之间的数据传输达到可靠、稳定的要求。

在每一个处理芯片20中，缓存单元210连接于寄存单元220。

在一种可能的实施方式中，串联的多个处理芯片可以包括任意数目的处理芯片，本公开不做限定。

在一种可能的实施方式中，多个处理芯片可以为数字芯片，也可以是模拟芯片，可以是处理器芯片(例如中央处理器CPU、图形处理器NPU等)、记忆和存储芯片(例如DRAM，NAND等)，也可以是特定功能芯片(例如深度学习运算芯片，云计算芯片等)，本公开对处理芯片的类型不做限定。

在一种可能的实施方式中，串联的多个处理芯片20可以是相同的芯片，也可以是不同的芯片。

在一种可能的实施方式中，所述多个处理芯片之间以及所述主控芯片与第一级处理芯片之间通过UART(Universal Asynchronous Receiver/Transmitter，通用异步收发传输器)、IIC(Inter-Integrated Circuit，集成电路总线)、SPI(Serial PeripheralInterface，串行外设接口)、LVDS(Low-Voltage Differential Signaling，低电压差分信号)、并行总线中的任意一种进行通信。

在一种可能的实施方式中，所述缓存单元可以包括先进先出FIFO(First InputFirst Output，先进先出)存储器或后进先出LIFO(Last In First Out，后进先出)存储器。

在一种可能的实施方式中，所述寄存单元可以包括寄存器REG。

在一种可能的实施方式中，所述第一标识设定指令可以具有特定的数据格式，例如，可以包括指令识别位及数据位。

其中，指令识别位可用于表示指令类型，例如，当处理芯片20接收到第一标识设定指令时，可以通过指令识别位的值来确定第一标识设定指令是否为标识设定的指令，从而决定是否进行标识设定的操作。

数据位可以用以存储所述第一标识数据。

在目标处理芯片接收到第一标识设定指令时，根据第一标识数据及第一标识设定指令中的指令识别位的指示，对目标处理芯片自身的芯片标识进行设定。

例如，处理芯片20在接收到来自主控芯片10的第一标识设定指令时，首先根据第一标识设定指令中的指令识别位确定获取的第一标识设定指令为芯片标识设定的指令，然后对处理芯片20的芯片标识进行标识设定，包括将第一标识数据写入缓存单元210中，并控制缓存单元210对第一标识数据及预存数据进行运算处理，以获得第二标识数据，再将第二标识数据确定为处理芯片20的芯片标识并写入到寄存单元220中。

在一种可能的实施方式中，对所述第一标识数据与预存数据可以通过加法处理、减法处理、乘法处理及除法处理的其中之一进行处理(下面以进行加法处理举例说明)，获得所述第二标识数据。当然，以上是对运算处理的方式的举例，在其他实施方式中，运算处理也可以是他们的组合或其他的运算方式，本公开不做限定。

在其他的实施方式中，芯片标识的设定指令可以提前配置在各个处理芯片20中，当处理芯片20接收到第一标识数据时，可以根据如图2所示的芯片标识设定方式进行芯片标识的设定。例如，主控芯片10在对数据处理装置进行初始化时，可以将芯片标识设定的指令配置到串联连接的多个处理芯片20中。

在一种可能的实施方式中，所述第一标识数据可以是16进制、32进制等其他进制的数据，例如，主控芯片10发送给第一级处理芯片20的第一标识数据可以为32’h0。

在一种可能的实施方式中，所述预存数据可以为1或其他自然数。

在一种可能的实施方式中，所述目标处理芯片10还可以被配置为向后一级处理芯片20发送第二标识设定指令，所述第二标识设定指令中包含有所述第二标识数据。

在本实施方式中，如同第一标识设定指令，第二标识设定指令中也可以包括指示指令类型的指令识别位，当后一级处理芯片20接收到第二标识设定指令时，可以根据其指令识别位确定第二标识设定指令为进行标识设定的指令。

在一个示例中，如图1所示，当第一级处理芯片20(与主控芯片10直接连接的处理芯片)为所述目标处理芯片时，第一级处理芯片20在获得第二标识数据后，可以生成包含第二标识数据的第二标识设定指令发送给后一级处理芯片20，后一级处理芯片20在接收到第二标识设定指令后，根据第二标识设定指令的指令识别位确定其为芯片标识设定的指令，在得到第二标识数据后，根据第二标识数据获得自身的芯片标识。

在一种可能的实施方式中，处理芯片20中的缓存单元可以根据预设规则生成第二标识设定指令，在第二标识设定指令中包括第二标识数据。

在一种可能的实施方式中，所述目标处理芯片还可以被配置为将所述第一标识数据确定为所述目标处理芯片的芯片标识并写入到所述寄存单元。

本公开所述的数据处理装置，可以对串联连接的多个处理芯片中各个处理芯片的芯片标识进行设定，从而使得主控芯片可以快速、准确地定位目标处理芯片，并进行分配任务，从而确保了多个串联的处理芯片之间数据传输的可靠性、稳定性。

请参阅图3，图3示出了根据本公开一实施方式的数据处理装置的框图。

如图3所示，所述数据处理装置中，每个处理芯片20还可以包括多路选择单元230，

其中，向后一级处理芯片发送第二标识设定指令，包括：

通过所述多路选择单元选通与所述缓存单元的输出端连接的第一路径；

通过所述第一路径向后一级处理芯片发送第二标识设定指令。

在一种可能的实施方式中，多路选择单元230可以为数据选择器(Multiplexer)，例如，可以包括4选1数据选择器、8选1数据选择器、16选1数据选择器等，本公开可以采用2选1数据选择器。

以目标处理芯片为第一级处理芯片20为例进行说明，在标识设定期间，处理芯片20的多路选择单元230可以选通与缓存单元210的输出端连接的第一路径，将从第一路径获取的缓存单元210中的数据(第二标识设定指令或第二标识数据)发送到后一级处理芯片20。

在其他实施方式中，在数据处理期间，多路选择单元230可以选通与前一级处理芯片20或主控芯片10的输出端连接的第二路径，并将前一级处理芯片20或主控芯片10输出的数据发送给下一级处理芯片20以进行数据处理。以第二路径传输数据时，由于不需要将数据经过缓存单元210进行处理，因此相比于第一路径来说，通过第二路径传输数据具有更快的速度。

在一种可能的实施方式中，多路选择单元230还可以包括控制端sel，主控芯片10可以通过控制端sel选择第一路径或第二路径。

在一种可能的实施方式中，主控芯片10通过控制端sel选择第一路径或第二路径的指令可以包含在第一标识设定指令和第二标识设定指令中，也可以是主控芯片10单独发送选通控制指令以通过控制端sel选择第一路径或第二路径，还可以是主控芯片10预先配置在串联的多个处理芯片20中的，在这种情况下，在进行标识设定时，所有的选通路径都可以是第二路径。

在一种可能的实施方式中，主控芯片10可以配置对处理芯片20进行芯片标识设定的指令(例如前述的第一标识设定指令、第二标识设定指令)，各个处理芯片20在接收到进行芯片标识设定的指令后，可以根据该指令进行芯片标识的设定。

主控芯片10还可以根据选定的通信方式将配置好的芯片标识设定的指令及第一标识数据发送给处理芯片20或接收处理芯片20传来的数据。

主控芯片10还可以在设置好芯片标识后，获取处理芯片的芯片标识，并可以根据芯片标识定位目标处理芯片，以对目标处理芯片分配任务。

通过以上配置，本公开的主控芯片10可以对多个串联的处理芯片20进行芯片标识的设定，并在设定完成后，根据芯片标识对目标处理芯片20进行定位，从而对目标处理芯片分配任务。

下面结合图3对第一级处理芯片20及其后一级处理芯片20的芯片标识设定过程进行说明。

主控芯片10发送第一标识设定指令给第一级处理芯片20，处理芯片20在接收到来自主控芯片10的第一标识设定指令后，可以将所述第一标识设定指令中的第一标识数据(例如32’h0)写入缓存单元210中，并可以根据第一标识设定指令控制缓存单元210对第一标识数据及预存数据(例如为1)进行求和处理，以获得第二标识数据(32’h1)，再根据第一标识设定指令将第二标识数据(32’h1)或第一标识数据(32’h0)确定为处理芯片20的芯片标识并写入到寄存单元220中。

多路选择单元230根据主控芯片10发送的选通控制指令或第一标识设定指令选通与缓存单元210连接的路径(第二路径)将第二标识数据(32’h1)和/或第二标识设定指令发送给后一级处理芯片20。

后一级处理芯片20在接收到来自前一级处理芯片20的第二标识数据(32’h1)和/或第二标识设定指令时，可以根据第二标识设定指令将所述第二标识数据(例如32’h1)写入缓存单元210中，并可以根据第二标识设定指令控制缓存单元210对第二标识数据及预存数据(例如为1)进行求和处理，以获得第三标识数据(32’h2)，再根据第二标识设定指令将第三标识数据(32’h2)或第二标识数据(32’h1)确定为处理芯片20的芯片标识并写入到寄存单元220中。

在一种可能的实施方式中，在对串联的多个处理芯片20的芯片标识进行设定的时候，主控芯片10可以根据实际情况设定各个处理芯片20的芯片标识是选择前一级输出的数据还是经过累加之后得到的数据，本公开不做限定。

应该明白的是，上述对处理芯片的芯片标识的设定过程的描述是示例性的，不应认为上述说明是对本公开的限定。

请参阅图4，图4示出了根据本公开一实施方式的数据处理装置的框图。

如图4所示，数据处理装置可以包括多个并行连接于主控芯片10的处理芯片组50，每一个处理芯片组50都包括多个处理芯片20。

在一种可能的实施方式中，主控芯片10可以同时对不同的处理芯片组50中的处理芯片20的芯片标识进行设定，也可以按照一定的顺序依次对每一个处理芯片组50中的处理芯片20的芯片标识进行设定。主控芯片10对不同的处理芯片组50中的处理芯片20的芯片标识进行设定可以是独立的过程。

在本实施方式中，当对不同的处理芯片组50进行芯片标识设定时，主控芯片10可以向与之电连接的每一个处理芯片组50的第一级处理芯片20发送不同的第一标识数据或不同的预存数据。应该明白的是，只要经过运算处理后各个处理芯片20的芯片标识各不相同就可。

应该说明的是，在图4所示的数据处理装置中，对各个处理芯片组50各个处理芯片20的芯片标识进行设定时，各个处理芯片20及控制芯片10的配置请参考之前的介绍，在此不再赘述。

本公开还提出了一种数据处理方法，所述方法应用于数据处理装置的目标处理芯片，所述数据处理装置包括串联的多个处理芯片和主控芯片，所述目标处理芯片为多个处理芯片中的任意一个，所述主控芯片连接到所述多个处理芯片中的第一级处理芯片，每个处理芯片包括缓存单元以及寄存单元，

所述方法包括：

将接收来自所述主控芯片或前一级处理芯片的第一标识设定指令中的第一标识数据写入缓存单元；

对所述第一标识数据及预存数据进行运算处理，获得处理结果；

根据所述处理结果确定所述目标处理芯片的芯片标识并写入到寄存单元。通过本公开所述的数据处理方法对多个串联的处理芯片进行芯片标识的设定，可以灵活、快速地获得处理芯片的芯片标识。

在一种可能的实施方式中，所述处理结果包括第二标识数据，对所述第一标识数据及预存数据进行运算处理，获得处理结果，包括：

对所述第一标识数据与预存数据通过加法处理、减法处理、乘法处理及除法处理的其中之一进行处理，获得所述第二标识数据。

在一种可能的实施方式中，所述根据所述处理结果确定所述目标处理芯片的芯片标识并写入到寄存单元，包括：

将所述第二标识数据确定为所述目标处理芯片的芯片标识并写入到寄存单元。

在一种可能的实施方式中，所述方法还包括：

向后一级处理芯片发送第二标识设定指令，所述第二标识设定指令中包含有所述第二标识数据。

在一种可能的实施方式中，所述处理结果还包括第一标识数据，所述根据所述处理结果确定所述目标处理芯片的芯片标识并写入到寄存单元，还包括：

将所述第一标识数据确定为所述目标处理芯片的芯片标识并写入到所述寄存单元。

在一种可能的实施方式中，每个处理芯片还包括多路选择单元，

其中，向后一级处理芯片发送第二标识设定指令，包括：

通过所述多路选择单元选通与所述缓存单元的输出端连接的第一路径；

通过所述第一路径向后一级处理芯片发送第二标识设定指令。

以上已经描述了本公开的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中的技术的技术改进，或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。

Claims (14)

1.一种数据处理装置，其特征在于，所述装置包括：

串联的多个处理芯片，每个处理芯片包括缓存单元以及寄存单元；

主控芯片，连接到所述多个处理芯片中的第一级处理芯片，

其中，所述多个处理芯片中的目标处理芯片被配置为：

将接收来自所述主控芯片或前一级处理芯片的第一标识设定指令中的第一标识数据写入缓存单元；

对所述第一标识数据及预存数据进行运算处理，获得处理结果；

根据所述处理结果确定所述目标处理芯片的芯片标识并写入到寄存单元，

其中，所述目标处理芯片为所述多个处理芯片中的任意一个。

2.根据权利要求1所述的装置，其特征在于，所述处理结果包括第二标识数据，对所述第一标识数据及预存数据进行运算处理，获得处理结果，包括：

对所述第一标识数据与预存数据通过加法处理、减法处理、乘法处理及除法处理的其中之一进行处理，获得所述第二标识数据。

3.根据权利要求2所述的装置，其特征在于，所述根据所述处理结果确定所述目标处理芯片的芯片标识并写入到寄存单元，包括：

将所述第二标识数据确定为所述目标处理芯片的芯片标识并写入到寄存单元。

4.根据权利要求2所述的装置，其特征在于，所述目标处理芯片还被配置为：

向后一级处理芯片发送第二标识设定指令，所述第二标识设定指令中包含有所述第二标识数据。

5.根据权利要求2所述的装置，其特征在于，所述处理结果还包括第一标识数据，所述根据所述处理结果确定所述目标处理芯片的芯片标识并写入到寄存单元，还包括：

将所述第一标识数据确定为所述目标处理芯片的芯片标识并写入到所述寄存单元。

6.根据权利要求4所述的装置，其特征在于，每个处理芯片还包括多路选择单元，

其中，向后一级处理芯片发送第二标识设定指令，包括：

通过所述多路选择单元选通与所述缓存单元的输出端连接的第一路径；

通过所述第一路径向后一级处理芯片发送第二标识设定指令。

7.根据权利要求1-6中任意一项所述的装置，其特征在于，所述缓存单元包括先进先出FIFO存储器或后进先出LIFO存储器。

8.根据权利要求1-6中任意一项所述的装置，其特征在于，所述多个处理芯片之间以及所述主控芯片与第一级处理芯片之间通过UART、IIC、SPI、LVDS、并行总线中的任意一种进行通信。

9.一种数据处理方法，其特征在于，所述方法应用于数据处理装置的目标处理芯片，所述数据处理装置包括串联的多个处理芯片和主控芯片，所述目标处理芯片为多个处理芯片中的任意一个，所述主控芯片连接到所述多个处理芯片中的第一级处理芯片，每个处理芯片包括缓存单元以及寄存单元，

所述方法包括：

将接收来自所述主控芯片或前一级处理芯片的第一标识设定指令中的第一标识数据写入缓存单元；

对所述第一标识数据及预存数据进行运算处理，获得处理结果；

根据所述处理结果确定所述目标处理芯片的芯片标识并写入到寄存单元。

10.根据权利要求9所述的方法，其特征在于，所述处理结果包括第二标识数据，对所述第一标识数据及预存数据进行运算处理，获得处理结果，包括：

对所述第一标识数据与预存数据通过加法处理、减法处理、乘法处理及除法处理的其中之一进行处理，获得所述第二标识数据。

11.根据权利要求10所述的方法，其特征在于，所述根据所述处理结果确定所述目标处理芯片的芯片标识并写入到寄存单元，包括：

将所述第二标识数据确定为所述目标处理芯片的芯片标识并写入到寄存单元。

12.根据权利要求10所述的方法，其特征在于，所述方法还包括：

向后一级处理芯片发送第二标识设定指令，所述第二标识设定指令中包含有所述第二标识数据。

13.根据权利要求10所述的方法，其特征在于，所述处理结果还包括第一标识数据，所述根据所述处理结果确定所述目标处理芯片的芯片标识并写入到寄存单元，还包括：

将所述第一标识数据确定为所述目标处理芯片的芯片标识并写入到所述寄存单元。

14.根据权利要求12所述的方法，其特征在于，每个处理芯片还包括多路选择单元，

其中，向后一级处理芯片发送第二标识设定指令，包括：

通过所述多路选择单元选通与所述缓存单元的输出端连接的第一路径；

通过所述第一路径向后一级处理芯片发送第二标识设定指令。

Images